JPH1096960A - 液晶表示装置の製造における有機膜のホールの形成方法 - Google Patents

液晶表示装置の製造における有機膜のホールの形成方法

Info

Publication number
JPH1096960A
JPH1096960A JP20091797A JP20091797A JPH1096960A JP H1096960 A JPH1096960 A JP H1096960A JP 20091797 A JP20091797 A JP 20091797A JP 20091797 A JP20091797 A JP 20091797A JP H1096960 A JPH1096960 A JP H1096960A
Authority
JP
Japan
Prior art keywords
film
organic film
forming
etchant
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20091797A
Other languages
English (en)
Inventor
Jeong Hyun Kim
キム、ジォン−ヒュン
Woong-Kwon Kim
雄権 金
Sung-Il Park
星一 朴
Kyoung-Nam Lim
京男 林
Hoo-Young Lee
厚永 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960028527A external-priority patent/KR100237003B1/ko
Priority claimed from KR1019960028525A external-priority patent/KR100237005B1/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of JPH1096960A publication Critical patent/JPH1096960A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 液晶表示装置の製造における有機物質を有し
ている装置のエッチング方法において、従来の技術の制
限と欠点に対する問題点を解決する。 【解決方法】 多層構造にホールを形成する方法におい
て、有機膜を形成する工程と、有機膜上に無機膜を形成
する工程と、無機膜上にフォトレジスト43,143を塗布し
て、所定のパターンを形成する工程と、ホールを形成す
るためのフォトレジストパターンのオープンされた部分
に対応して、ＳＦ6／Ｏ2又はＣＦ4／Ｏ2ガスで無機膜と
有機膜をエッチングし、同時に前記Ｏ2ガスによってフ
ォトレジスト43,143をアシングする工程を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は有機物質からなる薄
膜を含む構造物において、有機薄膜をエッチングする方
法に関する。特に、液晶表示装置に有機膜を使用する際
に有機膜を望む形態にするためのエッチング方法に関す
る。
【０００２】
【従来の技術】一般的に液晶表示装置は二つの基板（第
１基板、第２基板）が対向して張り合わせており、二つ
の基板がある隙間に液晶物質が注入された構造を有して
いる。図１と図２を参照して一般的な液晶表示装置の構
造を説明する。第１基板は次のような構造で成り立って
いる。透明基板（１）上に画素電極（１５）が形成され
ている。前記画素電極（１５）は液晶表示装置の設計の
際、前もって決定された行列方式で配列された長方形の
画素の位置に形成される。そして、前記画素電極（１
５）に画像情報を伝達するためのデータ配線（１９）が
画素電極（１５）の列配列を従って縦横に形成されてい
る。そして、画素電極（１５）の行配列に従って横にゲ
ート配線（２１）が形成されている。能動マトリックス
型液晶表示装置である場合は、前記画素の隅には前記ゲ
ート配線（２１）及びデータ配線（１９）と電気的に連
結されたスイッチング素子（７）が形成されている。ス
イッチング素子（７）は適当な電圧がゲート配線（２
１）に供給された際に画像情報をデータ配線（１９）か
ら画素電極（１５）に伝送する。
【０００３】第２基板は次のような構造で成り立ってい
る。透明基板（３）上に前記第１基板に形成された画素
電極（１５）に対応する共通電極（１７）が形成されて
いる。そして、カラー液晶表示装置の場合には各画素に
色相を表現するカラーフィルタ（図示せず）が形成され
る。前記第１基板と第２基板がシール（１３）封合材に
よって一定間隔で張り合わせて、基板間の隙間に液晶物
質（１１）が注入される。このような構造を有する液晶
表示装置において、スイッチング素子（７）は前記スイ
ッチング素子に連結されたゲート配線（２１）に一定の
電圧が印加される際にＯＮになる。ＯＮになったスイッ
チング素子（７）はデータ配線（１９）に印加された画
像電圧を画素電極（１５）に移転させる。そうすること
で、画素電極（１５）と共通電極（１７）間の電圧差に
よりその間にある液晶物質の分子配向角度が変化するよ
うになる。これに従い光を選択的に透過するか、しない
かによって画像情報を示すことになる。このような液晶
表示装置はその構成物の構造や種類により非常に多様で
ある。そして、さまざまの多様な液晶表示装置が開発さ
れ市販されている。また、液晶表示装置の第１基板と第
２基板の貼合わせ間隔を均一にして，開口率を高めるな
どの目的から有機膜を使用する液晶表示装置の研究が進
行されている。特に、本発明に先立って本出願人は既に
有機膜を使用する液晶表示装置の構造とその製造方法に
対する特許出願をしている（韓国特許出願96-08344,96-
23296,96-23295,96-23448,96-22404,96-27653,96-2765
5,96-10414）。
【０００４】引き続いて、有機物を使用した液晶表示装
置に対して説明する。一般的に有機膜はスイッチング素
子が形成された第１基板に使用し、図２と図３を参照し
てこのスイッチング素子の構造は以下の如くである。ま
ず、透明基板（１）にゲート配線（２１）と、そこで分
岐したゲート電極（２１ａ）が形成される。前記ゲート
配線（２１）とゲート電極（２１ａ）を覆うようにゲー
ト絶縁膜（２３）が形成される。そして、前記ゲート絶
縁膜（２３）上に半導体層（２５）と不純物半導体層
（２７）が形成される。そして、前記不純物半導体層
（２７）を介して半導体層（２５）と接触したソース
（１９ａ）ドレイン（１９ｂ）電極が形成される。デー
タ配線（１９）はソース、ドレイン電極（１９ａ）、
（１９ｂ）と同時に形成され、ソース電極（１９ａ）と
接触される。これらの構造でスイッチング素子であるＴ
ＦＴ（７）が形成され、続いて前記ＴＦＴを保護するた
めの保護膜（絶縁膜２９）が形成される。この際、前記
保護膜の物質はシリコンを含むベンゾシクロブテンなど
を使用する。そして、前記ドレイン電極を覆う有機保護
膜の一部をエッチングしてドレイン電極（１９ｂ）の一
部が露出され、コンタクトホール（３７）が形成され
る。その後、有機保護膜（２９）上に透明金属を被着し
て、パターニングしてドレイン電極（１９ｂ）とコンタ
クトホールを通じて電気的に接触された画素電極（１
５）が形成される。
【０００５】ガスプラズマの自由基と有機保護膜が反応
して有機保護膜が揮発性物質に変化する現象を利用する
ドライエッチング方法を利用する。このような有機保護
膜のエッチング方法を図４（Ａ）と図４（Ｂ）を参照し
て説明する。前記有機保護膜層と前記ドレイン電極（１
９ｂ）、そして前記第１基板が図４（Ａ）と図４（Ｂ）
に図示されている。前記有機保護膜（２９）上にフォト
レジスト（４３）を塗布して、前記フォトレジスト（４
３）を一部オープンしたパターンを現像する。前記基板
（１）を真空チャンバ（６１）に入れる。真空チャンバ
（６１）のガス注入口（５１）を通じてＣＦ4／Ｏ2又は
ＳＦ6／Ｏ2などのガスを注入する（図４（Ａ））。ちな
みに、フォトレジスト（４３）が現像され有機保護膜
（２９）の露出された部分はＣＦ4やＳＦ6のＦ基と反応
してＳｉＦ4の揮発性物質に変化してエッチングされ
る。一方、フォトレジスト（４３）が残っている部分は
ＣＦ4／Ｏ2又はＳＦ6／Ｏ2に含まれているＯ2ガスによ
ってアシング（ａｓｈｉｎｇ）される。すなわち、前記
フォトレジストと有機保護膜の露出された部分は同時に
エッチングされる。このような従来のドライエッチング
方法は次のような問題点がある。
【０００６】一つ目の問題点はフォトレジストによるこ
とである。フォトレジストと有機保護膜のエッチング選
択比がほぼ同じため、フォトレジスト（４３）の厚さが
有機保護膜の厚さと同じか、若干厚くなるように塗布し
なければならない。例えば、有機保護膜の絶縁性を確保
するために有機保護膜の厚さを２μｍ程度に形成する場
合、フォトレジストは２μｍ以上で塗布しなければなら
ない。しかし、厚さ２μｍ以上でフォトレジスト（４
３）を均一に塗布することは難しく、さらに、フォトレ
ジストがきれいに現像されない。したがって、ドライエ
ッチング後にフォトレジストが有機保護膜上にところど
ころ残るようになる（図４（Ｂ））。
【０００７】二つ目の問題点はエッチングされる有機保
護膜の下にあるドレイン電極に関連することである。一
般的にドレイン電極はＣｒを用いる。しかし、ＳＦ6／
Ｏ2を使用してドライエッチングした際、エッチング
後、露出されたＣｒ表面の接触抵抗が高まる問題があ
る。これは画素電極と電気的に接触するのに問題を引き
起こす。反面、ＣＦ4／Ｏ2を使用した際にはＣｒの接触
抵抗を大きくする問題はなくなるが、ＣＦ4／Ｏ2はエッ
チング速度が遅いため、液晶表示装置の製造時間が増加
して、従って製作費用も増加する問題点がある。Ｃｒ表
面で接触抵抗の変化を実験した結果は図５のとおりであ
る。ここで、曲線ＡはＣＦ4／Ｏ2を使用した際、Ｃｒ表
面で電流と電圧の状態を示している。曲線ＢはＳＦ6／
Ｏ2を使用した際、Ｃｒ表面で電流と電圧の状態を示し
ている。曲線Ａは低い抵抗を有する。この現像は次のと
おりである。ＳＦ6／Ｏ2ガスを使用した際にはＯ2ガス
がＣｒと反応してＣｒＯｘ膜、すなわち、酸化膜を形成
することによると推定される。反面ＣＦ4／Ｏ2を使用し
た時はＯ2ガスがＣＦ4ガスのＣと反応してＣＯ2又はＣ
ＯになってＣｒ表面に酸化膜が生じないためだと思われ
る。
【０００８】
【発明が解決しようとする課題】有機物質を有している
装置のエッチング方法において、従来の技術の制限と欠
点に対する問題点を解決する。
【０００９】
【課題を解決するための手段】有機膜の改善されたエッ
チング方法を提供することを本発明の目的とする。ＬＣ
Ｄ形成工程数を減らすことを本発明の他の目的とする。
エッチング時間を短縮し、接触抵抗が小さいエッチング
方法を本発明の又他の目的とする。
【００１０】前記目的とそれに相応する長所をいかすた
めの本発明を詳しく説明すれば、Ｓｉ結合構造を有する
有機薄膜物質を含む装置において、前記薄膜をエッチン
グして製造する方法は、前記有機薄膜上にフォトレジス
トをコーティングする工程と、所定のパターンを有する
マスクで前記フォトレジストを現像する工程と、そし
て、プラズマガスを利用して前記フォトレジストを有す
る前記装置をエッチングする工程を含むことである。
又、本発明において、Ｓｉ結合を有する有機物質の薄膜
を含む装置の製造方法は前記有機膜の上に絶縁層を被着
する工程と、前記絶縁層上にフォトレジストをコーティ
ングする工程と、そして、前記フォトレジストを有する
前記装置をプラズマガスを使用してエッチングする工程
を含むことである。
【００１１】又、本発明において、基板上に層の形で形
成されたスイッチング素子を有する液晶表示装置の製造
方法は、Ｓｉ結合構造を有する有機物質をコーティング
して有機膜を形成する工程と、前記有機膜の上にフォト
レジストをコーティングする工程と、所定のパターンを
有するマスクで前記フォトレジストを現像する工程と、
そして、Ｆ基、Ｏ2ガスを含むプラズマガスで前記有機
膜をエッチングする工程を含むことである。又、本発明
において、基板上に層の形で形成されたスイッチング素
子を有する液晶表示装置の製造方法は、Ｓｉ結合構造を
有する有機物質をコーティングして有機膜を形成する工
程と、前記有機膜上に無機物質の被着によって絶縁層を
形成する工程と、前記無機物質上にフォトレジストをコ
ーティングする工程と、所定のパターンを有するマスク
で前記フォトレジストを現像する工程と、そして、Ｆ
基、Ｏ2ガスを含むプラズマガスで前記有機膜をエッチ
ングする工程を含むことである。
【００１２】又、本発明において、Ｓｉ結合を有する有
機物質の薄膜を含む装置の製造方法は前記有機膜上にフ
ォトレジストをコーティングする工程と、所定のパター
ンを有するマスクで前記フォトレジストを現像する工程
と、前記現像されたフォトレジストによって露出された
有機膜をＳＦ6とＯ2を含むプラズマガスを用いて初期の
厚さの２／３以上をエッチングする工程と、続いて、前
記現像されたフォトレジストによって露出された有機膜
がＣＦ4とＯ2を含むプラズマガスを用いて完全にエッチ
ングされるまでエッチングする工程を含むことである。
【００１３】又、本発明において、基板上にゲート電極
と、ソース電極と、ドレイン電極を含むスイッチグ素子
を有する液晶表示装置の製造方法はＳｉ結合構造を有す
る有機物質のコーティングによって、有機膜を形成する
工程と、前記有機膜上にフォトレジストをコーティング
する工程と、所定のパターンを有するマスクで前記フォ
トレジストを現像する工程と、前記現像されたフォトレ
ジストによって、露出された前記有機膜をＳＦ6とＯ2を
含むプラズマガスでエッチングして、コンタクトホール
を形成する工程と、前記コンタクトホールを通じて露出
された前記ドレイン電極をエッチャントに露出させる工
程を含むことである。
【００１４】又、本発明において、有機膜を含む膜にホ
ールを形成する製造方法は前記有機膜を形成する工程
と、前記有機膜上に絶縁膜を形成する工程と、前記絶縁
膜上にフォトレジストパターンを形成する工程と、前記
フォトレジストパターンのオープンされた部分に対応す
る絶縁膜の一部を除去する工程と、そして、前記絶縁膜
が除去された部分に対応する前記有機膜を除去して前記
ホールを形成する工程を含むことである。又、本発明に
おいて、液晶表示装置の有機膜にホールを形成する製造
方法は前記有機膜を形成する工程と、前記有機膜上にフ
ォトレジストパターンのオープンされた部分に対応する
前記有機膜の一部厚さを除去する工程と、続いて、第２
エッチャントを用いて、前記フォトレジストパターンの
オープンされた部分に対応して有機膜の残っている部分
を除去する工程を含むことである。
【００１５】又、本発明において、液晶表示装置の金属
膜に形成された有機膜にホールを形成する製造方法は前
記金属膜を形成する工程と、前記金属膜上に前記有機膜
を形成する工程と、前記有機膜上にフォトレジストパタ
ーンを形成する工程と、第１エッチャントを用いて、前
記フォトレジストパターンのオープンされた部分に対応
する前記有機膜を除去して、前記金属膜の表面を露出さ
せる工程と、そして、第２エッチャントを用いて、前記
金属膜の表面をクリーニングする工程を含むことであ
る。
【００１６】又、本発明において、基板上に形成された
第１膜にホールを形成する方法は前記第１膜に第２膜を
形成する工程と、前記第２膜上にフォトレジスト層を形
成して、前記フォトレジスト層の一部を除去する工程
と、前記フォトレジスト層と前記フォトレジスト層の一
部が除去された部分と対応する前記第２膜を第１エッチ
ャントによってエッチングして、前記第１膜の一部表面
を露出させて、前記第２膜上に前記フォトレジストが一
部残っているようにする工程と、前記フォトレジスト層
の一部が除去された部分と対応する前記第１膜と、前記
第２膜の上に一部残っている前記フォトレジストを第２
エッチャントによってエッチングして、前記第２膜上に
残っている前記フォトレジストを除去して、前記フォト
レジスト層に一部が除去された部分と対応する領域に前
記第１膜の一部が残るようにする工程と、続いて、前記
第２膜と前記フォトレジスト層の一部が除去された部分
と対応する前記第１膜を第３エッチャントによってエッ
チングして、前記フォトレジスト層の一部が除去された
部分と対応する前記第１膜の底部まで除去して、前記第
１膜上に前記第２膜の一部が残るようにする工程を含む
ことである。
【００１７】
【発明の実施の形態】図面を参照して本発明の実施例を
詳細に説明する。 [実施例１]図６ないし図１１を参照して本発明の第１実
施例を詳細に記述する。データ配線（１１９）とＴＦＴ
は透明基板（１０１）上に形成される。前記ＴＦＴはゲ
ート電極（１２１ａ）、ゲート絶縁層（１２３）、そし
てソースとドレイン電極（１１９ａ）、（１１９ｂ）を
含む。ベンゾシクロブテン（ＢＣＢ）のようなＳｉ結合
構造を有する有機保護膜（１２９ａ）が前記ＴＦＴ上に
形成される。前記有機保護膜（１２９ａ）上にＳｉＮx
またはＳｉＯxなどの無機絶縁膜を形成する。前記無機
膜（１２９ｂ）は有機膜（１２９ａ）より薄く形成され
る（図６）。前記無機膜（１２９ｂ）上にフォトレジス
ト（１４３）を塗布する（図７）。
【００１８】前記フォトレジスト（１４３）上にマスク
（１４５）を覆ってフォトレジスト（１４３）を露出し
て、現像して所定のパターンを形成する（図８）。引き
続き、前記基板（１０１）を真空チャンバ（１６１）に
入れる（図９）。前記無機膜（１２９ｂ）と有機膜（１
２９ａ）はＣＦ4／Ｏ2又はＳＦ6／Ｏ2ガスによってエッ
チングされる。同時に前記フォトレジストは前記ガスに
含まれているＯ2によりアシングされる。この際，ＣＦ4
やＳＦ6とＯ2ガスの混合比は前記無機膜（１２９ｂ）と
前記有機膜（１２９ａ）のエッチング選択比が１：５程
度になるように調整する。その結果、ドレイン金属には
コンタクトホール（１３７）が形成され、残り有機保護
膜（１２９ａ）上には無機膜（１２９ｂ）が若干残るよ
うになる（図１０）。
【００１９】前記エッチング過程を図１１を参照しても
っと詳しく説明すれば次のとおりである。フォトレジス
ト（１４３）がＴ4厚さ程度Ｏ2ガスによりエッチングさ
れる間、露出された無機膜（１２９ｂ）はＦ基を有する
ＣＦ4やＳＦ6と反応してＳｉＦ4という揮発性物質に変
化して、Ｔ5厚さ程度エッチングされる。ここでフォト
レジスト（１４３）と無機膜（１２９ｂ）のエッチング
選択比もＯ2ガスの混合比によって調節することが出来
る。フォトレジスト（１４３）が完全にエッチングされ
れば、フォトレジストで覆われていた、無機膜（１２９
ｂ）が露出して、Ｆ基と反応して図１１の点線模様でエ
ッチングされる。一方、フォトレジスト（１４３）がエ
ッチングされる際にエッチングされている無機膜（１２
９ｂ）部分がエッチング完了されて露出された有機保護
膜（１２９ａ）も図１１の点線模様でエッチングされ
る。この際、無機膜（１２９ｂ）がＴ1厚さ程度エッチ
ングされる間有機保護膜（１２９ａ）はＴ6厚さ程度エ
ッチングされる。このエッチング程度は前記Ｏ2ガスの
混合率と有機保護膜（１２９ａ）と無機膜（１２９ｂ）
の厚さによって調節出来る。即ち、フォトレジスト（１
４３）がある部分からフォトレジスト（１４３）と無機
膜（１２９ｂ）がＴ7厚さ程度エッチングされる間、フ
ォトレジスト（１４３）が現像された部分からの無機膜
（１２９ｂ）と有機保護膜（１２９ａ）はＴ2厚さ程度
エッチングされる。以上のようにエッチングした後、ド
レイン電極（１１９ｂ）の上の有機保護膜（１２９ａ）
にコンタクトホールが形成され、有機保護膜（１２９
ａ）の上に無機膜（１２９ｂ）がＴ3厚さ程度残る。
【００２０】本実施例１によれば、保護膜（１２９ａ）
にコンタクトホール（１３７）を形成するためのエッチ
ング工程後、フォトレジスト（１４３）が完全に除去さ
れるために、フォトレジスト（１４３）を除去する別途
の工程が要らない。有機保護膜（１２９ａ）上に残存す
る無機膜（１２９ｂ）は以後に被着されるＩＴＯのよう
な画素電極（１１５）が安定に形成するのに役に立つこ
ともある。しかし、必要によっては無機膜（１２９ｂ）
と有機保護膜（１２９ａ）のエッチング選択比を調節し
て、有機保護膜（１２９ａ）上に残存した無機膜（１２
９ｂ）を完全エッチングすることも出来る。
【００２１】[実施例２]図１２ないし図１６を参照して
本発明の第２実施例を詳細に記述する。前記第１実施例
のように、データ配線とＴＦＴは透明基板１上に形成さ
れる。前記ＴＦＴはゲート電極、ゲート絶縁層、ソース
電極そしてドレイン電極（１１９ａ）を含む。ベンゾシ
クロブテン（ＢＣＢ）のようなＳｉ結合を有する有機保
護膜（１２９ａ）は前記ＴＦＴ上に形成される（図１
２）。前記有機保護膜（１２９ａ）上にフォトレジスト
（１４３）を塗布する（図１３）。前記フォトレジスト
（１４３）上にマスク（１４５）を覆ってフォトレジス
ト（１４３）を露出して、現像して所定のパターンを形
成する（図１４）。引き続いて、前記基板（１０１）を
真空チャンバ（１６１）に入れる。そして、真空チャン
バ（１６１）のガス注入口（１５１）を通じてＳＦ6／
Ｏ2ガスをプラズマ状態にして注入する。フォトレジス
ト（１４３）はＳＦ6／Ｏ2に含まれているＯ2ガスによ
ってエッチングされ、だんだん薄くなり、フォトレジス
ト（１４３）が現像された部分では有機保護膜（１２９
ａ）のＳｉがＳＦ6のＦ基と反応してＳｉＦ4の揮発性物
質に変化するので有機保護膜（１２９ａ）がエッチング
される。この際、エッチング進行は有機保護膜（１２９
ａ）下にある金属が露出される前まで遂行する（図１
５）。引き続いて、真空チャンバ（１６１）のガス注入
口（１５１）を通じてＣＦ4／Ｏ2ガスをプラズマ状態に
して前記ＳＦ6／Ｏ2ガスと入れ替えて注入する。前記Ｃ
Ｆ4／Ｏ2ガスによって残っているフォトレジスト（１４
３）がアシングされて、残っている有機保護膜（１２９
ａ）もエッチングされる。その結果、フォトレジスト
（１４３）はアシングされて除去され、有機保護膜（１
２９ａ）にはコンタクトホール（１３７）が形成され、
ドレイン電極（１１９ｂ）がコンタクトホール（１３
７）を通じて露出される（図１６）。前記実施例２の特
徴はＳＦ6／Ｏ2ガスを使用する第１エッチング過程でエ
ッチング速度を早くして製造時間を短縮し、そして、有
機保護膜（１２９ａ）を若干残してＣＦ4／Ｏ2ガスで第
２エッチング過程を続けてエッチングすることである。
その結果、ドレイン電極の接触抵抗が高くなるのを防止
出来る。
【００２２】[実施例３]図１７および図１８を参照し
て、本発明の第３実施例を記述する。第２実施例のよう
に、有機保護膜（１２９ａ）は真空チャンバ（１６１）
の中のＳＦ6／Ｏ2ガスによってエッチングされる。又、
実施例３において、フォトレジスト（１４３）と有機保
護膜（１２９ａ）はドレイン電極の金属の表面（例えば
Ｃｒ）が露出されるまでにエッチングされる（図１
７）。この際、不純物膜（１７１）が金属表面に形成さ
れて、接触抵抗が高くなる。従って、前記不純物膜（１
７１）は適当なエッチャント又はクリーニング液を使用
して除去されなければならない。前記エッチャントは例
えば、BHF(buffered hydrogen fluorine)又はBOE(buffe
red oxide etchant)、又はＢＣｌ3＋Ｏ2を使用する。前
記エッチャントなどを利用して不純物膜（１７１）を除
去することによってきれいなＣｒ表面が得られる（図１
８）。ＳＦ6／Ｏ2ガスを使用することによって、エッチ
ング速度を早くすることが出来、製造時間が短縮され
る。そして、前記不純物膜（１７１）は追加のエッチン
グ工程によって除去されるのでドレイン電極（１１９
ｂ）の接触抵抗が改善される。
【００２３】本発明はＳｉ結合構造を有する有機膜をエ
ッチングする方法において、フォトレジストを除去する
追加過程が必要ない。これは、エッチングガスに含まれ
ているＯ2ガスによってフォトレジストが完全に燃えて
除去されるためである。これらの効果は、ＣＦ4（又は
ＳＦ6）ガスとＯ2ガスの混合比によって得ることが出来
る。且つ、金属と画素電極の間の接触特性は酸化膜のよ
うな不純物膜が介してないので改善される。前記のよう
な結果は二つの工程によって得ることが出来る。まず、
前記有機膜がＳＦ6／Ｏ2によってエッチングされ、そし
て、残りの前記有機膜又は不純物膜が除去される。又、
本発明は有機膜上に無機膜が被着された膜のエッチング
方法を提供する。まず、フォトレジストを塗布し、現像
した後、前記フォトレジストをＣＦ4／Ｏ2又はＳＦ6／
Ｏ2ガスのＯ2によってアシングしながら前記ＣＦ4／Ｏ2
又はＳＦ6／Ｏ2ガスによって前記有機膜及び無機膜をエ
ッチングする。
【００２４】本発明において、有機膜の良いエッチング
状態を得るために、無機膜を有機膜上に被着する。そし
て、フォトレジストは前記無機膜上に被着されて、前記
フォトレジストは現像される。引き続いて、これらはＣ
Ｆ4／Ｏ2又はＳＦ6／Ｏ2ガスによってエッチングされ
る。特に前記フォトレジストがＯ2ガスによってアシン
グされる間に前記無機膜と有機膜はＣＦ4又はＳＦ6ガス
によって、同時にエッチングされる。前記ＣＦ4（又は
ＳＦ6）ガスとＯ2ガスの混合比によってエッチング選択
比が制御されて、前記Ｏ2ガスによって前記フォトレジ
ストを完全に除去することが出来、有機膜の良いエッチ
ング状態を得ることが出来る。加えて、本発明によって
有機膜上に残っている無機膜を調節することが出来、そ
の上に被着される金属膜などの接着性をよくすることが
出来る。
【００２５】一方、有機膜をエッチングする過程で金属
表面（例えばＣｒ表面）上に形成された不純物層は、本
発明によれば、有機膜のエッチングプロセスの間に除去
される。前記本発明において、前記有機膜はＳＦ6／Ｏ2
ガスによって一部がエッチングされて、その後、ＣＦ4
／Ｏ2ガスによって残りの前記有機膜がエッチングされ
るので、金属膜上に不純物層が形成されなくなる。又、
他の方法において、前記有機膜はＳＦ6／Ｏ2ガスによっ
て完全にエッチングされ、前記露出された金属膜の上の
不純物層はメタルエッチャント又はドライエッチャント
によって除去される。それ故、前記露出された金属膜上
に形成される膜は、金属膜との間に良好な電気的接触が
得られる。
【図面の簡単な説明】
【図１】一般的な液晶表示装置の構造を示す断面図。
【図２】従来の液晶表示装置を示す平面拡大図。
【図３】図２のIII-III´の線に沿って切断した断面
図。
【図４】（Ａ）は、有機膜をエッチングする従来の方法
を示した断面図、（Ｂ）は、従来の方法で有機膜をエッ
チングした後、有機膜上にフォトレジストが残っている
のを示した断面図。
【図５】ＳＦ6／Ｏ2ガス又はＣＦ4／Ｏ2ガスを使用し
て、有機膜をエッチングした後、エッチングによって露
出されたＣｒ表面で電圧と電流の変化を示すグラフであ
る。
【図６】本発明の実施例１によるエッチング方法を示し
た断面図。
【図７】本発明の実施例１によるエッチング方法を示し
た断面図。
【図８】本発明の実施例１によるエッチング方法を示し
た断面図。
【図９】本発明の実施例１によるエッチング方法を示し
た断面図。
【図１０】本発明の実施例１によるエッチング方法を示
した断面図。
【図１１】本発明の実施例１によるエッチング過程を説
明するための断面図。
【図１２】本発明の実施例２によるエッチング方法を示
した断面図。
【図１３】本発明の実施例２によるエッチング方法を示
した断面図。
【図１４】本発明の実施例２によるエッチング方法を示
した断面図。
【図１５】本発明の実施例２によるエッチング方法を示
した断面図。
【図１６】本発明の実施例２によるエッチング方法を示
した断面図。
【図１７】本発明の実施例３に対応するエッチング方法
を示した断面図。
【図１８】本発明の実施例３に対応するエッチング方法
を示した断面図。
【符号の説明】
１、１０１ 透明基板 ３ 透明基板 ７ スイッチング素子 １１ 液晶物質 １３ シール １５ 画素電極 １７ 共通電極 １９、１１９ データ配線 １９（ａ）、１１９（ａ） ソース電極 １９（ｂ）、１１９（ｂ） ドレイン電極 ２１ ゲート配線 ２１（ａ）、１２１（ａ） ゲート電極 ２３、１２３ ゲート絶縁膜 ２５ 半導体層 ２７ 不純物半導体層 ２９、１２９（ａ） 有機保護膜 １２９（ｂ） 無機保護膜 ３７、１３７ コンタクトホール ４３、１４３ フォトレジスト ５１、１５１ ガス注入口 ６１、１６１ 真空チャンバ １４５ マスク １７１ 不純物膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 星一 大韓民国京機道安養市東安区虎渓洞533番 地 エルジー電子株式会社第１研究団地Ｌ ＣＤ研究所内 (72)発明者 林 京男 大韓民国京機道安養市東安区虎渓洞533番 地 エルジー電子株式会社第１研究団地Ｌ ＣＤ研究所内 (72)発明者 李 厚永 大韓民国京機道安養市東安区虎渓洞533番 地 エルジー電子株式会社第１研究団地Ｌ ＣＤ研究所内

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 液晶表示装置の基板上の有機膜にホール
    を形成する方法において、 （ａ）前記有機膜上に絶縁膜を形成する工程と、 （ｂ）前記絶縁膜上にフォトレジスト層を形成して、前
    記フォトレジスト層の一部をオープンしてパターン化す
    る工程と、 （ｃ）前記フォトレジスト層と、前記有機膜と、前記絶
    縁膜を含む前記基板を前記フォトレジスト層のオープン
    された部分と対応する有機膜部分の底部までエッチング
    されるように、少なくとも一つ以上のエッチングガスに
    露出させて、前記絶縁膜に対するエッチングガスのエッ
    チング選択比は前記有機膜に対するエッチングガスのエ
    ッチング選択比より小さく、前記ホールを形成するため
    に前記フォトレジスト層のオープンされた部分と対応す
    る部分の前記有機膜の底部までエッチングされた際に前
    記フォトレジストのパターンと対応する絶縁膜が一部厚
    さ程度残るようにする工程を含むことを特徴とする形成
    方法。
  2. 【請求項２】 前記エッチングガスはＦ基とＯ2を含む
    ことを特徴とする請求項１記載の形成方法。
  3. 【請求項３】 前記エッチングガスはＳＦ6、ＣＦ4の中
    で少なくとも一つ以上のガスを使用することを特徴とす
    る請求項１記載の形成方法。
  4. 【請求項４】 前記エッチングガスはＳＦ6、ＣＦ4の中
    で少なくとも一つ以上のガスを使用することを特徴とす
    る請求項２記載の形成方法。
  5. 【請求項５】 前記有機膜を金属膜上に形成して、前記
    ＳＦ6／Ｏ2でエッチングして、続いて、ＣＦ4／Ｏ2でエ
    ッチングすることを特徴とする請求項１ないし請求項４
    の中のいずれか一項記載の形成方法。
  6. 【請求項６】 前記有機膜を金属膜上に形成して、前記
    フォトレジスト層のオープンされた部分と対応する前記
    有機膜部が前記金属表面までエッチングされるようにし
    て、前記金属表面は他のエッチャントによってクリーニ
    ングされることを特徴とする請求項１ないし請求項４の
    中のいずれか一項記載の形成方法。
  7. 【請求項７】 前記金属膜はＣｒであることを特徴とす
    る請求項６記載の形成方法。
  8. 【請求項８】 前記金属表面をクリーニングするための
    エッチャントはBHF(buffered hydrogen fluorine)又は
    ／及びBOE(buffered oxide etchant)であることを特徴
    とする請求項６記載の形成方法。
  9. 【請求項９】 前記金属表面をクリーニングするための
    エッチャントはＢＣｌ3／Ｏ2であることを特徴とする請
    求項６記載の形成方法。
  10. 【請求項１０】 前記絶縁膜は無機物を含むことを特徴
    とする請求項６記載の形成方法。
  11. 【請求項１１】 前記有機膜はＳｉ結合構造を含むこと
    を特徴とする請求項６記載の形成方法。
  12. 【請求項１２】 前記有機膜はベンゾシクロブテンを含
    むことを特徴とする請求項６記載の形成方法。
  13. 【請求項１３】 前記無機膜はＳｉＮx又はＳｉＯxを含
    むことを特徴とする請求項１０記載の形成方法。
  14. 【請求項１４】 液晶表示装置の基板上の金属膜上に形
    成される有機膜にホールを形成する方法は、 （ａ）前記有機膜上にフォトレジスト層を形成して、前
    記フォトレジスト層を一部オープンしてパターン化する
    工程と、 （ｂ）前記フォトレジスト層と、前記有機膜を含む前記
    基板を前記フォトレジスト層のオープンされた部分と対
    応する有機膜部分が前記金属膜上に薄く残るまで第１エ
    ッチャントで露出する工程と、 （ｃ）前記残っているフォトレジスト層と前記有機膜を
    含む前記基板を前記残っているフォトレジスト層と前記
    金属膜上に薄く残っている有機膜部分が除去されるまで
    第２エッチャントで露出する工程を含んで、そして、前
    記第１エッチャントのエッチング選択比より前記第２エ
    ッチャントのエッチング選択比が大きいことを特徴とす
    る形成方法。
  15. 【請求項１５】 前記第１エッチャントはＳＦ6／Ｏ
    2で、前記第２エッチャントはＳＦ4／Ｏ2であることを
    特徴とする請求項１４記載の形成方法。
  16. 【請求項１６】 液晶表示装置の基板上の金属膜上に形
    成される有機膜にホールを形成する方法は、 （ａ）前記有機膜上にフォトレジスト層を形成して、前
    記フォトレジスト層を一部オープンしてパターン化する
    工程と、 （ｂ）前記金属膜と、前記有機膜と、前記フォトレジス
    ト層を含む前記基板を前記フォトレジスト層のオープン
    された部分と対応する有機膜部分の前記金属膜が露出さ
    れて、前記フォトレジスト層が完全に除去されるまで第
    １エッチャントで露出する工程と、 （ｃ）前記金属膜と前記有機膜が含まれている前記基板
    を第２エッチャントに露出させて前記露出された金属膜
    表面をクリーニングする工程を含むことを特徴とする形
    成方法。
  17. 【請求項１７】 前記第１エッチャントはＳＦ6／Ｏ
    2で、前記第２エッチャントはBHF(buffered hydrogen f
    luorine)又は／及びBOE(buffered oxide etchant)であ
    ることを特徴とする請求項１６記載の形成方法。
  18. 【請求項１８】 前記第１エッチャントはＳＦ6／Ｏ
    2で、前記第２エッチャントはＢＣｌ3／Ｏ2であること
    を特徴とする請求項１６記載の形成方法。
  19. 【請求項１９】 前記金属膜はＣｒを含むことを特徴と
    する請求項１６項ないし請求項１８の中のいずれか一項
    記載の形成方法。
  20. 【請求項２０】 前記有機膜はＳｉ結合構造を含むこと
    を特徴とする請求項１９記載の形成方法。
  21. 【請求項２１】 前記有機膜はベンゾシクロブテンを含
    むことを特徴とする請求項２０記載の形成方法。
JP20091797A 1996-07-15 1997-07-10 液晶表示装置の製造における有機膜のホールの形成方法 Withdrawn JPH1096960A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019960028527A KR100237003B1 (ko) 1996-07-15 1996-07-15 액정표시장치의 구조물의 에칭방법
KR1019960028525A KR100237005B1 (ko) 1996-07-15 1996-07-15 액정표시장치의 절연막의 에칭방법
KR1996-28527 1996-07-15
KR1996-28525 1996-07-15

Publications (1)

Publication Number Publication Date
JPH1096960A true JPH1096960A (ja) 1998-04-14

Family

ID=26632019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20091797A Withdrawn JPH1096960A (ja) 1996-07-15 1997-07-10 液晶表示装置の製造における有機膜のホールの形成方法

Country Status (4)

Country Link
JP (1) JPH1096960A (ja)
DE (1) DE19730322A1 (ja)
FR (1) FR2751468A1 (ja)
GB (1) GB2315245A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305576A (ja) * 2000-04-19 2001-10-31 Nec Corp 透過型液晶表示装置及びその製造方法
JP2006126255A (ja) * 2004-10-26 2006-05-18 Mitsubishi Electric Corp 電気光学装置、液晶表示装置及びそれらの製造方法
US7183204B2 (en) 2002-11-20 2007-02-27 Renesas Technology Corp. Semiconductor device including gate electrode for applying tensile stress to silicon substrate, and method of manufacturing the same
US7199049B2 (en) 2004-07-27 2007-04-03 Seiko Epson Corporation Methods for forming contact hole, for manufacturing circuit board and for manufacturing electro-optical device
CN104488016A (zh) * 2012-07-20 2015-04-01 株式会社半导体能源研究所 显示装置及具有该显示装置的电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
DE19956904C2 (de) * 1999-11-26 2003-08-07 United Monolithic Semiconduct Integrierter Amplitudenbegrenzer bzw. Limiter und Verfahren zur Herstellung eines integrierten Limiters
KR100586240B1 (ko) * 2000-05-18 2006-06-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
DE102004063036A1 (de) * 2004-12-28 2006-07-06 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden von Kontaktflecken

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507331A (en) * 1983-12-12 1985-03-26 International Business Machines Corporation Dry process for forming positive tone micro patterns
US4661204A (en) * 1985-10-25 1987-04-28 Tandem Computers Inc. Method for forming vertical interconnects in polyimide insulating layers
US4687543A (en) * 1986-02-21 1987-08-18 Tegal Corporation Selective plasma etching during formation of integrated circuitry
US5453157A (en) * 1994-05-16 1995-09-26 Texas Instruments Incorporated Low temperature anisotropic ashing of resist for semiconductor fabrication

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
US7973867B2 (en) 2000-04-19 2011-07-05 Nec Corporation Transmission liquid crystal display and method of forming the same
JP2001305576A (ja) * 2000-04-19 2001-10-31 Nec Corp 透過型液晶表示装置及びその製造方法
US7183204B2 (en) 2002-11-20 2007-02-27 Renesas Technology Corp. Semiconductor device including gate electrode for applying tensile stress to silicon substrate, and method of manufacturing the same
US7199049B2 (en) 2004-07-27 2007-04-03 Seiko Epson Corporation Methods for forming contact hole, for manufacturing circuit board and for manufacturing electro-optical device
US7459793B2 (en) 2004-07-27 2008-12-02 Seiko Epson Corporation Methods for forming contact hole, for manufacturing circuit board and for manufacturing electro-optical device
CN100394558C (zh) * 2004-07-27 2008-06-11 精工爱普生株式会社 接触孔的形成方法、电路基板和电光学装置的制造方法
JP2006126255A (ja) * 2004-10-26 2006-05-18 Mitsubishi Electric Corp 電気光学装置、液晶表示装置及びそれらの製造方法
CN104488016A (zh) * 2012-07-20 2015-04-01 株式会社半导体能源研究所 显示装置及具有该显示装置的电子设备
CN104488016B (zh) * 2012-07-20 2018-08-10 株式会社半导体能源研究所 显示装置及具有该显示装置的电子设备
US10514579B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US10514580B2 (en) 2012-07-20 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11209710B2 (en) 2012-07-20 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11531243B2 (en) 2012-07-20 2022-12-20 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device
US11899328B2 (en) 2012-07-20 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the display device

Also Published As

Publication number Publication date
GB9714116D0 (en) 1997-09-10
DE19730322A1 (de) 1998-01-29
GB2315245A (en) 1998-01-28
FR2751468A1 (fr) 1998-01-23

Similar Documents

Publication Publication Date Title
TW511147B (en) Pattern formation method and method of manufacturing display using it
KR100326821B1 (ko) 액정표시장치 및 그 제조 방법
JP3616584B2 (ja) パターン形成方法及びそれを用いた表示装置の製造方法
KR100231936B1 (ko) 박막트랜지스터 및 그의 제조방법
JP5528475B2 (ja) アクティブマトリクス基板及びその製造方法
JPS6272167A (ja) 薄膜電界効果トランジスタ用のゲ−ト電極材料を沈積及び硬化する方法
KR20070122158A (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
KR20010091119A (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100556349B1 (ko) 액정표시소자용 어레이 기판의 제조방법
US6767694B2 (en) Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern
JP3975014B2 (ja) 液晶表示装置の製造方法
JPH1096960A (ja) 液晶表示装置の製造における有機膜のホールの形成方法
GB2312073A (en) Method for manufacturing a liquid crystal display
US6335781B2 (en) Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer
JP4493744B2 (ja) 液晶表示装置用基板及びその製造方法
KR100272255B1 (ko) 박막트랜지스터제조방법
JPH06102528A (ja) 薄膜トランジスタマトリックスの製造方法
JPH1082997A (ja) アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置
US6458613B1 (en) Method for manufacturing a liquid crystal display using a selective etching method
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPH11345874A (ja) 半導体装置の製造方法
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
JPS6315472A (ja) 薄膜トランジスタの製造方法
KR100341129B1 (ko) 박막 트랜지스터-액정 표시 장치의 제조방법
KR20010056769A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041005