JPH1093103A - 薄膜トランジスタ液晶表示装置及びその製造方法 - Google Patents
薄膜トランジスタ液晶表示装置及びその製造方法Info
- Publication number
- JPH1093103A JPH1093103A JP9217896A JP21789697A JPH1093103A JP H1093103 A JPH1093103 A JP H1093103A JP 9217896 A JP9217896 A JP 9217896A JP 21789697 A JP21789697 A JP 21789697A JP H1093103 A JPH1093103 A JP H1093103A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electric field
- silicon oxide
- active layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 91
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 230000005684 electric field Effects 0.000 claims abstract description 100
- 239000012535 impurity Substances 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000010408 film Substances 0.000 claims description 230
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 64
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 58
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 51
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 51
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims 8
- 238000002513 implantation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 164
- 238000001259 photo etching Methods 0.000 description 11
- 239000011651 chromium Substances 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 オン状態における電流減少の如き効果なしに
オフ状態の漏洩電流を減少させることのできる構造の薄
膜トランジスタを有する薄膜トランジスタ液晶表示装置
を提供する。 【解決手段】 本発明による薄膜トランジスタ液晶表示
装置は、基板と、前記基板上に形成され、第１、第２不
純物領域、及び第１、第２、第３非不純物領域を有する
活性層と、前記活性層上に形成されたゲート絶縁膜と、
前記第２、第３非不純物領域上にそれぞれ位置する第
１、第２電界調節層と、前記第１、第２電界調節層上に
形成される第１、第２サブゲート電極と、前記ゲート絶
縁膜上に形成され、前記第１、第２サブゲート及び前記
第１、第２電界調節層に接する主ゲート電極とを含む。
オフ状態の漏洩電流を減少させることのできる構造の薄
膜トランジスタを有する薄膜トランジスタ液晶表示装置
を提供する。 【解決手段】 本発明による薄膜トランジスタ液晶表示
装置は、基板と、前記基板上に形成され、第１、第２不
純物領域、及び第１、第２、第３非不純物領域を有する
活性層と、前記活性層上に形成されたゲート絶縁膜と、
前記第２、第３非不純物領域上にそれぞれ位置する第
１、第２電界調節層と、前記第１、第２電界調節層上に
形成される第１、第２サブゲート電極と、前記ゲート絶
縁膜上に形成され、前記第１、第２サブゲート及び前記
第１、第２電界調節層に接する主ゲート電極とを含む。
Description
【０００１】
【発明の属する秘術分野】本発明は薄膜トランジスタ液
晶表示装置に係り、特に画素部のスイッチング素子であ
る薄膜トランジスタを製造するに際して、オン状態で良
好な電流特性を有しながらオフ状態における漏洩電流を
減少させることに適合するようにした薄膜トランジスタ
液晶表示装置及びその製造方法に関する。
晶表示装置に係り、特に画素部のスイッチング素子であ
る薄膜トランジスタを製造するに際して、オン状態で良
好な電流特性を有しながらオフ状態における漏洩電流を
減少させることに適合するようにした薄膜トランジスタ
液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】従来の非晶質シリコンを利用して製造す
る薄膜製造トランジスタの場合には、非晶質シリコンの
低い電荷移動度特性のためオン状態の電流特性の良好で
なかった反面、オフ状態では漏洩電流による問題が深刻
でなかった。薄膜トランジスタ液晶表示装置において、
画素部のスイチング素子は画素に任意の信号を供給した
後に一定時間信号を保持するべきであるので、過度の漏
洩電流の発生は液晶表示装置の全体画面表示特性を低下
させる。
る薄膜製造トランジスタの場合には、非晶質シリコンの
低い電荷移動度特性のためオン状態の電流特性の良好で
なかった反面、オフ状態では漏洩電流による問題が深刻
でなかった。薄膜トランジスタ液晶表示装置において、
画素部のスイチング素子は画素に任意の信号を供給した
後に一定時間信号を保持するべきであるので、過度の漏
洩電流の発生は液晶表示装置の全体画面表示特性を低下
させる。
【０００３】しかし、非晶質シリコンを利用した薄膜ト
ランジスタは画素部のスイッチング素子としては用い得
るが、低い電流移動度特性のためオン状態における電流
特性が不良なので、従来提案された駆動回路を基板上に
直接形成する技術において回路部の素子を形成すること
には不適当であった。
ランジスタは画素部のスイッチング素子としては用い得
るが、低い電流移動度特性のためオン状態における電流
特性が不良なので、従来提案された駆動回路を基板上に
直接形成する技術において回路部の素子を形成すること
には不適当であった。
【０００４】従って、非晶質シリコンに比して良好な電
荷移動速度を有している多結晶シリコンを使用して薄膜
トランジスタを製造することにより、画素の形成された
基板上に駆動回路を共に製造する技術が提案されたこと
がある。しかし、多結晶シリコンを使用した薄膜トラン
ジスタはオン状態では高い電流駆動が可能であるが、同
時にオフ状態で漏洩電流が多く発生するので、画素部の
スイッチング素子を多結晶シリコン薄膜トランジスタか
ら形成すると、オフ状態における多い漏洩電流のため画
素電極に貯蔵された信号値が変化して液晶表示装置の画
面表示性能を低下させる。
荷移動速度を有している多結晶シリコンを使用して薄膜
トランジスタを製造することにより、画素の形成された
基板上に駆動回路を共に製造する技術が提案されたこと
がある。しかし、多結晶シリコンを使用した薄膜トラン
ジスタはオン状態では高い電流駆動が可能であるが、同
時にオフ状態で漏洩電流が多く発生するので、画素部の
スイッチング素子を多結晶シリコン薄膜トランジスタか
ら形成すると、オフ状態における多い漏洩電流のため画
素電極に貯蔵された信号値が変化して液晶表示装置の画
面表示性能を低下させる。
【０００５】故に、従来このような問題点を解決するた
めに多結晶シリコンを使用して薄膜トランジスタを形成
するとき、画素部のスイッチング素子を多結晶シリコン
を使用しつつＬＤＤ領域或いはオフセット領域を薄膜ト
ランジスタまたはダブルゲート型薄膜トランジスタ或い
はフィールドプレート(field plate)を有する薄膜トラ
ンジスタなどから形成する技術が提案されたことがあ
る。
めに多結晶シリコンを使用して薄膜トランジスタを形成
するとき、画素部のスイッチング素子を多結晶シリコン
を使用しつつＬＤＤ領域或いはオフセット領域を薄膜ト
ランジスタまたはダブルゲート型薄膜トランジスタ或い
はフィールドプレート(field plate)を有する薄膜トラ
ンジスタなどから形成する技術が提案されたことがあ
る。
【０００６】第１図は従来の自己整合型オフセット薄膜
トランジスタの一例であり、すなわちオフセット領域の
大きさの変化によってオン状態における電流値が大きく
変わる問題点を解決しようと提案された技術である。
トランジスタの一例であり、すなわちオフセット領域の
大きさの変化によってオン状態における電流値が大きく
変わる問題点を解決しようと提案された技術である。
【０００７】基板１０上に活性層１１と、ゲート絶縁膜
１２とが順次形成されており、活性層１１上にチャネル
領域１１ｃ両端にオフセット領域１１ｄ、１１ｅを定め
ようにゲート絶縁膜１２上に絶縁物質から形成されたイ
オン注入防止層１３ａ，１３ｂと、二つのイオン注入防
止層１３ａ，１３ｂの間に形成されたゲート電極１４と
を含んでなって、活性層１１上に常時一定の長さのオフ
セット領域１１ｄ，１１ｅを有し得るようにした。
１２とが順次形成されており、活性層１１上にチャネル
領域１１ｃ両端にオフセット領域１１ｄ、１１ｅを定め
ようにゲート絶縁膜１２上に絶縁物質から形成されたイ
オン注入防止層１３ａ，１３ｂと、二つのイオン注入防
止層１３ａ，１３ｂの間に形成されたゲート電極１４と
を含んでなって、活性層１１上に常時一定の長さのオフ
セット領域１１ｄ，１１ｅを有し得るようにした。
【０００８】しかし、このような構造の薄膜トランジス
タはフォトリソグラフィ(photo-rithography)の解像度
の限界のため、イオン注入防止層１３ａ，１３ｂによっ
て定められるオフセット領域１１ｄ，１１ｅの長さを２
乃至３μ以下に縮めることが容易でない。オフセット領
域１１ｄ，１１ｅの長さがこのような数値を持つとオン
状態における電流が多く減少して素子の電流駆動力が減
ることになる。
タはフォトリソグラフィ(photo-rithography)の解像度
の限界のため、イオン注入防止層１３ａ，１３ｂによっ
て定められるオフセット領域１１ｄ，１１ｅの長さを２
乃至３μ以下に縮めることが容易でない。オフセット領
域１１ｄ，１１ｅの長さがこのような数値を持つとオン
状態における電流が多く減少して素子の電流駆動力が減
ることになる。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は、オン状態における電流減少の如き効果なしにオフ状
態の漏洩電流を減少させることのできる構造の薄膜トラ
ンジスタを有する薄膜トランジスタ液晶表示装置を提供
することにある。
は、オン状態における電流減少の如き効果なしにオフ状
態の漏洩電流を減少させることのできる構造の薄膜トラ
ンジスタを有する薄膜トランジスタ液晶表示装置を提供
することにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明による薄膜トランジスタ液晶表示装置は、
基板と、前記基板上に形成され、第１、第２不純物領
域、及び第１、第２、第３非不純物領域を有する活性層
と、前記活性層上に形成されたゲート絶縁膜と、前記第
２、第３非不純物領域上にそれぞれ位置する第１、第２
電界調節層と、前記第１、第２電界調節層上に形成され
る第１、第２サブゲート電極と、前記ゲート絶縁膜上に
形成され、前記第１、第２サブゲート及び前記第１、第
２電界調節層に接する主ゲート電極とを含む。
めに、本発明による薄膜トランジスタ液晶表示装置は、
基板と、前記基板上に形成され、第１、第２不純物領
域、及び第１、第２、第３非不純物領域を有する活性層
と、前記活性層上に形成されたゲート絶縁膜と、前記第
２、第３非不純物領域上にそれぞれ位置する第１、第２
電界調節層と、前記第１、第２電界調節層上に形成され
る第１、第２サブゲート電極と、前記ゲート絶縁膜上に
形成され、前記第１、第２サブゲート及び前記第１、第
２電界調節層に接する主ゲート電極とを含む。
【００１１】また、本発明の薄膜トランジスタ液晶表示
装置は、基板と、前記基板上に形成され、第１、第２不
純物領域、第１、第２漏洩電流調節領域及びチャネル領
域を有する活性層と、前記活性層と前記基板の露出され
た表面上に形成されるゲート絶縁膜と、前記第１、第２
漏洩電流調節領域上にそれぞれ形成される第１、第２電
界調節層と、前記第１、第２電界調節層上に形成される
第１、第２サブゲート電極と、前記ゲート絶縁膜状に形
成され、前記第１、第２サブゲート電極及び前記第１、
第２電界調節層上にそれぞれ接する主ゲート電極を含
む。
装置は、基板と、前記基板上に形成され、第１、第２不
純物領域、第１、第２漏洩電流調節領域及びチャネル領
域を有する活性層と、前記活性層と前記基板の露出され
た表面上に形成されるゲート絶縁膜と、前記第１、第２
漏洩電流調節領域上にそれぞれ形成される第１、第２電
界調節層と、前記第１、第２電界調節層上に形成される
第１、第２サブゲート電極と、前記ゲート絶縁膜状に形
成され、前記第１、第２サブゲート電極及び前記第１、
第２電界調節層上にそれぞれ接する主ゲート電極を含
む。
【００１２】また、本発明の薄膜トランジスタ液晶表示
装置は、基板と、前記基板上に形成され、第１、第２不
純物領域、第１、第２漏洩電流調節領域、及びチャネル
領域を有する活性層と、前記活性層と前記基板の露出さ
れた表面に形成されるゲート絶縁膜と、前記第１、第２
漏洩電流調節領域上にそれぞれ形成される第１、第２電
界調節層と、前記第１、第２電界調節層上にそれぞれ形
成される第１、第３サブゲート電極と、前記第１、第２
不純物領域にそれぞれ連結され、前記第１、第２不純物
領域の下部に形成されるソース及びドレイン電極を含
む。
装置は、基板と、前記基板上に形成され、第１、第２不
純物領域、第１、第２漏洩電流調節領域、及びチャネル
領域を有する活性層と、前記活性層と前記基板の露出さ
れた表面に形成されるゲート絶縁膜と、前記第１、第２
漏洩電流調節領域上にそれぞれ形成される第１、第２電
界調節層と、前記第１、第２電界調節層上にそれぞれ形
成される第１、第３サブゲート電極と、前記第１、第２
不純物領域にそれぞれ連結され、前記第１、第２不純物
領域の下部に形成されるソース及びドレイン電極を含
む。
【００１３】また、本発明の薄膜トランジスタ液晶表示
装置は、基板と、前記基板上に形成されるが、第１、第
２、第３不純物領域、第１、第２チャネル領域、及び前
記不純物領域のうちいずれか一つと前記チャネル領域の
うちいずれかひとつとの間に位置する第１、第２漏洩電
流調節領域を含む活性層と、前記活性層と前記基板の露
出された表面上に形成されるゲート絶縁膜と、前記漏洩
電流調節領域と前記第１サブゲート電極に連結される第
２主ゲート電極と、前記不純物領域に連結されるソース
及びドレイン電極を含む。
装置は、基板と、前記基板上に形成されるが、第１、第
２、第３不純物領域、第１、第２チャネル領域、及び前
記不純物領域のうちいずれか一つと前記チャネル領域の
うちいずれかひとつとの間に位置する第１、第２漏洩電
流調節領域を含む活性層と、前記活性層と前記基板の露
出された表面上に形成されるゲート絶縁膜と、前記漏洩
電流調節領域と前記第１サブゲート電極に連結される第
２主ゲート電極と、前記不純物領域に連結されるソース
及びドレイン電極を含む。
【００１４】また、本発明の薄膜トランジスタ液晶表示
装置の方法は、基板上にソースとドレイン電極を形成す
る電界と、前記ソース及びドレイン電極と前記基板に活
性層を形成する工程と、前記基板の露出された表面にゲ
ート絶縁膜を形成する工程と、前記第１、第２電界調節
層上に第１、第２サブゲート電極をそれぞれ形成する工
程と、前記サブゲート電極、前記電界調節層、及び前期
ゲート絶縁膜上に主ゲート電極を形成する工程と、前記
主ゲート電極と前記サブゲート電極をマスクとするイオ
ン注入工程を施して前記活性層に第１、第２不純物領
域、及び第１、第２、第３非不純物領域を形成する工程
を含む。
装置の方法は、基板上にソースとドレイン電極を形成す
る電界と、前記ソース及びドレイン電極と前記基板に活
性層を形成する工程と、前記基板の露出された表面にゲ
ート絶縁膜を形成する工程と、前記第１、第２電界調節
層上に第１、第２サブゲート電極をそれぞれ形成する工
程と、前記サブゲート電極、前記電界調節層、及び前期
ゲート絶縁膜上に主ゲート電極を形成する工程と、前記
主ゲート電極と前記サブゲート電極をマスクとするイオ
ン注入工程を施して前記活性層に第１、第２不純物領
域、及び第１、第２、第３非不純物領域を形成する工程
を含む。
【００１５】
発明の実施の形態１ 第２図は本発明の第１実施形態であり、一般的なトップ
ゲート(top gate)型コプレーナ(coplanar)薄膜トラン
ジスタを画素部のスイチング素子として用いる薄膜トラ
ンジスタ液晶表示装置を例として、その薄膜トランジス
タだけを示す図面である。
ゲート(top gate)型コプレーナ(coplanar)薄膜トラン
ジスタを画素部のスイチング素子として用いる薄膜トラ
ンジスタ液晶表示装置を例として、その薄膜トランジス
タだけを示す図面である。
【００１６】全体を見てみると、基板２０上に多結晶シ
リコンまたは非晶質シリコンなどの半導体物質からパタ
ーン形成された活性層２１と、その上部を覆う絶縁膜、
即ちゲート絶縁膜２２と、ゲート絶縁膜２２の上部に多
層または断層構造の絶縁膜からパターン形成された一対
の電界調節層２３ａ，２３ｂと、電界調節層２３ａ，２
３ｂの上部に導電物質をパターン形成された一対の補助
ゲート電極２４ａ，２４ｂと、二つの補助ゲート２４
ａ，２４ｂの間の活性層２１ｃを覆い、二つの補助ゲー
ト電極２４ａ，２４ｂと接触連結された主ゲート電極２
５とを含む薄膜トランジスタが構成される。
リコンまたは非晶質シリコンなどの半導体物質からパタ
ーン形成された活性層２１と、その上部を覆う絶縁膜、
即ちゲート絶縁膜２２と、ゲート絶縁膜２２の上部に多
層または断層構造の絶縁膜からパターン形成された一対
の電界調節層２３ａ，２３ｂと、電界調節層２３ａ，２
３ｂの上部に導電物質をパターン形成された一対の補助
ゲート電極２４ａ，２４ｂと、二つの補助ゲート２４
ａ，２４ｂの間の活性層２１ｃを覆い、二つの補助ゲー
ト電極２４ａ，２４ｂと接触連結された主ゲート電極２
５とを含む薄膜トランジスタが構成される。
【００１７】細部にわたって説明すると、活性層２１は
以後の工程で、ソース電極及びドレインと連結される一
対の不純物領域２１ａ，２１ｂが活性層２１の両端から
所定サイズに定め形成されている。そして、二つの不純
物領域２１ａ，２１ｂの間は非不純物領域であるが、こ
の領域も細部に素子動作上、二つの電界調節層２３ａ，
２３ｂの下部の非不純物領域２１ｄ，２１ｅと、主ゲー
ト電極２５とゲート絶縁膜２２を間に置いて重畳される
非不純物領域２１ｃとの二つの領域に区分される。
以後の工程で、ソース電極及びドレインと連結される一
対の不純物領域２１ａ，２１ｂが活性層２１の両端から
所定サイズに定め形成されている。そして、二つの不純
物領域２１ａ，２１ｂの間は非不純物領域であるが、こ
の領域も細部に素子動作上、二つの電界調節層２３ａ，
２３ｂの下部の非不純物領域２１ｄ，２１ｅと、主ゲー
ト電極２５とゲート絶縁膜２２を間に置いて重畳される
非不純物領域２１ｃとの二つの領域に区分される。
【００１８】このような構造の薄膜トランジスタは、素
子動作時に参照符号２１ｄ，２１ｅの二つの非不純物領
域(以下、「漏洩電流調節領域」という)がゲート電極
(補助ゲート電極及び主ゲート電極）との間に電界調節
層２３ａ，２３ｂ及びゲート絶縁膜２２を間に置いて形
成されているので、主ゲート電極２５とゲート絶縁膜２
２だけを間に置いて形成された参照符号２１ｃの非不純
物領域(以下、「チャネル領域」という)に比して、ゲー
ト電極にオン電圧或いはオフ電圧が印加されるときに弱
い電界が印加される。オン状態ではオン電流を多少減少
させる結果を予想しうるが、チャネル領域よりは弱いが
ゲート電圧が実際印加されるので、チャネル領域と不純
物領域との間にオフセット領域を形成させた薄膜トラン
ジスタのオン状態の電流特性より良好な動作特性を持つ
ことができる。尚、オフ電圧印加時には漏洩電流調節領
域に印加されるオフ状態におけるゲート電圧による電界
が少ないので、オフ状態の漏洩電流を減らすことができ
る。
子動作時に参照符号２１ｄ，２１ｅの二つの非不純物領
域(以下、「漏洩電流調節領域」という)がゲート電極
(補助ゲート電極及び主ゲート電極）との間に電界調節
層２３ａ，２３ｂ及びゲート絶縁膜２２を間に置いて形
成されているので、主ゲート電極２５とゲート絶縁膜２
２だけを間に置いて形成された参照符号２１ｃの非不純
物領域(以下、「チャネル領域」という)に比して、ゲー
ト電極にオン電圧或いはオフ電圧が印加されるときに弱
い電界が印加される。オン状態ではオン電流を多少減少
させる結果を予想しうるが、チャネル領域よりは弱いが
ゲート電圧が実際印加されるので、チャネル領域と不純
物領域との間にオフセット領域を形成させた薄膜トラン
ジスタのオン状態の電流特性より良好な動作特性を持つ
ことができる。尚、オフ電圧印加時には漏洩電流調節領
域に印加されるオフ状態におけるゲート電圧による電界
が少ないので、オフ状態の漏洩電流を減らすことができ
る。
【００１９】図３、４は、本発明の第１実施形態である
図２の如き薄膜トランジスタを製造する方法を各工程別
に例示した工程断面図である。
図２の如き薄膜トランジスタを製造する方法を各工程別
に例示した工程断面図である。
【００２０】まず、図３（Ａ）のように、基板２０上に
非晶質シリコン(ａ−Ｓｉ)または多結晶シリコン(poly-
Ｓｉ)を化学気相蒸着ＣＶＤ方法で積層した後、写真エ
ッチング工程によってパターニングして活性層２１を形
成する。この際、非晶質シリコンを積層した後、パター
ニング前或いはパターニング後、レーザーアニールまた
は固相再結晶化ＳＰＣなどの方法で結晶化して多結晶シ
リコンを作る。
非晶質シリコン(ａ−Ｓｉ)または多結晶シリコン(poly-
Ｓｉ)を化学気相蒸着ＣＶＤ方法で積層した後、写真エ
ッチング工程によってパターニングして活性層２１を形
成する。この際、非晶質シリコンを積層した後、パター
ニング前或いはパターニング後、レーザーアニールまた
は固相再結晶化ＳＰＣなどの方法で結晶化して多結晶シ
リコンを作る。
【００２１】次に、図３（Ｂ）のように、活性層２１に
シリコン酸化膜、シリコン窒化膜、或いはシリコン酸化
膜／シリコン窒化膜の二重構造絶縁膜などを積層してゲ
ート絶縁膜２２を形成し、連続的にシリコン窒化膜、シ
リコン酸化膜、シリコン窒化膜／シリコン酸化膜の二重
絶縁膜、或いはシリコン酸化膜／シリコン窒化膜／シリ
コン酸化膜の三重絶縁膜を積層して電界調節膜形成層２
３を化学気相蒸着方法などで連続積層して形成し、続い
てクロム(Ｃｒ)或いはアルミニウム(Ａｌ)をスパッタリ
ング方法で積層して補助ゲート電極形成層２４を形成す
る。この時、電界調節膜形成層は非晶質シリコン(ａ−
Ｓｉ)、多結晶シリコン(Ｐ−Ｓｉ)、或いはマイクロク
リスタルリンシリコン(μ−Ｓｉ)から形成される。
シリコン酸化膜、シリコン窒化膜、或いはシリコン酸化
膜／シリコン窒化膜の二重構造絶縁膜などを積層してゲ
ート絶縁膜２２を形成し、連続的にシリコン窒化膜、シ
リコン酸化膜、シリコン窒化膜／シリコン酸化膜の二重
絶縁膜、或いはシリコン酸化膜／シリコン窒化膜／シリ
コン酸化膜の三重絶縁膜を積層して電界調節膜形成層２
３を化学気相蒸着方法などで連続積層して形成し、続い
てクロム(Ｃｒ)或いはアルミニウム(Ａｌ)をスパッタリ
ング方法で積層して補助ゲート電極形成層２４を形成す
る。この時、電界調節膜形成層は非晶質シリコン(ａ−
Ｓｉ)、多結晶シリコン(Ｐ−Ｓｉ)、或いはマイクロク
リスタルリンシリコン(μ−Ｓｉ)から形成される。
【００２２】この次、写真エッチング工程によって補助
ゲート電極形成層と電界調節膜形成層をパターニングし
て補助ゲート２４ａ，２４ｂと電界調節層２３ａ，２３
ｂを形成する。この際、活性層２２に、非不純物領域の
うち、漏洩電流調節領域として定められた領域の上部に
だけ補助ゲート電極形成層と電界調節膜形成層を残し、
余りの領域は除去することにより、補助ゲート電極２４
ａ，２４ｂの電界調節層２３ａ，２３ｂを形成する。
ゲート電極形成層と電界調節膜形成層をパターニングし
て補助ゲート２４ａ，２４ｂと電界調節層２３ａ，２３
ｂを形成する。この際、活性層２２に、非不純物領域の
うち、漏洩電流調節領域として定められた領域の上部に
だけ補助ゲート電極形成層と電界調節膜形成層を残し、
余りの領域は除去することにより、補助ゲート電極２４
ａ，２４ｂの電界調節層２３ａ，２３ｂを形成する。
【００２３】次に、図４（Ｄ）のように、全面にクロム
やアルミニウムや金属の合金などをスパッタリング方法
で積層した後、写真エッチング工程によってパターニン
グして、二つの補助ゲート電極２４ａ，２４ｂの間に露
出されたゲート絶縁膜２２を覆う主ゲート電極２５を形
成する。この時、主ゲート電極２５は二つの補助ゲート
電極２４ａ，２４ｂと接触連結されるように形成する。
やアルミニウムや金属の合金などをスパッタリング方法
で積層した後、写真エッチング工程によってパターニン
グして、二つの補助ゲート電極２４ａ，２４ｂの間に露
出されたゲート絶縁膜２２を覆う主ゲート電極２５を形
成する。この時、主ゲート電極２５は二つの補助ゲート
電極２４ａ，２４ｂと接触連結されるように形成する。
【００２４】この次、図４（Ｅ）のように、主ゲート電
極２５と補助ゲート電極２４ａ，２４ｂをマスクとして
ゲート絶縁膜２２を通じて活性層２１上に高濃度のイオ
ン、例えば、ボロンＢ+、燐Ｐ-などを注入して活性層２
１上に不純物領域２１ａ，２１ｂを形成する。この際、
二つの不純物領域２１ａ，２１ｂの間には非不純物領域
２１ｃ，２１ｄ，２１ｅが相対的に形成される。尚、非
不純物領域も、素子動作時にその動作特性によって図４
（Ｅ）のように示された活性層のように、参照符号２１
ｃのチャネル領域と、このチャネル領域２１ｃと二つの
不純物領域２１ａ，２１ｂ、すなわち電界調節層２３
ａ，２３ｂ下部の活性層２１である参照符号２１ｄ，２
１ｅの漏洩電流調節領域とに区分されて形成される。
極２５と補助ゲート電極２４ａ，２４ｂをマスクとして
ゲート絶縁膜２２を通じて活性層２１上に高濃度のイオ
ン、例えば、ボロンＢ+、燐Ｐ-などを注入して活性層２
１上に不純物領域２１ａ，２１ｂを形成する。この際、
二つの不純物領域２１ａ，２１ｂの間には非不純物領域
２１ｃ，２１ｄ，２１ｅが相対的に形成される。尚、非
不純物領域も、素子動作時にその動作特性によって図４
（Ｅ）のように示された活性層のように、参照符号２１
ｃのチャネル領域と、このチャネル領域２１ｃと二つの
不純物領域２１ａ，２１ｂ、すなわち電界調節層２３
ａ，２３ｂ下部の活性層２１である参照符号２１ｄ，２
１ｅの漏洩電流調節領域とに区分されて形成される。
【００２５】発明の実施の形態２ 図５は本発明の第２実施形態を示す図面である。
【００２６】図２の実施例とは異なって、活性層とゲー
ト絶縁膜が同一のパターンによって形成されており、補
助ゲート電極及び電界調節層が延長形成されて活性層と
ゲート絶縁膜のエッジ部を覆うように形成された。
ト絶縁膜が同一のパターンによって形成されており、補
助ゲート電極及び電界調節層が延長形成されて活性層と
ゲート絶縁膜のエッジ部を覆うように形成された。
【００２７】まず、図５（Ａ）は本発明の第２実施形態
の平面図である。
の平面図である。
【００２８】基板(図に示す)上に島状の活性層３１'と
ゲート絶縁膜３２'が形成されており、チャネル領域(図
示せず)が露出され、且つ漏洩電流調節領域(図示せず)
と活性層３１'／ゲート絶縁膜３２'のエッジ部を覆う絶
縁層３３'と導電層３４'が形成されている。そして、チ
ャネル領域に重畳され、漏洩電流調節領域(図示せず)上
部の導電層３４'ａ，３４'ｂ／電界調節層３３'ａ，３
３'ｂと一部重畳され、エッジ部を覆う導電層３４'を覆
う主ゲート電極３５が形成されている。
ゲート絶縁膜３２'が形成されており、チャネル領域(図
示せず)が露出され、且つ漏洩電流調節領域(図示せず)
と活性層３１'／ゲート絶縁膜３２'のエッジ部を覆う絶
縁層３３'と導電層３４'が形成されている。そして、チ
ャネル領域に重畳され、漏洩電流調節領域(図示せず)上
部の導電層３４'ａ，３４'ｂ／電界調節層３３'ａ，３
３'ｂと一部重畳され、エッジ部を覆う導電層３４'を覆
う主ゲート電極３５が形成されている。
【００２９】図５（Ｂ）は薄膜トランジスタの構造を説
明するために図５の（Ａ）に表示したＡ−Ａ'線に沿っ
て切断した断面図である。
明するために図５の（Ａ）に表示したＡ−Ａ'線に沿っ
て切断した断面図である。
【００３０】図２の構造のように、基板３０上に一対の
不純物領域３１'ａ，３１'ｂとこれに接している非不純
物領域である一対の漏洩電流領域３１'ｄ，３１'ｅとチ
ャネル領域３１'ｅとが定められた活性層３１'と、その
上部だけを覆うゲート絶縁膜３２'と、前記漏洩調節領
域３１'ｄ，３１'ｅと重畳する電界調節層３３'ａ，３
３'ｂと、補助ゲート電極３４'ａ，３４'ｂと、チャネ
ル領域３１'ｃを重畳し、補助ゲート電極電極３４'ａ，
３４ｂと接触連結される主ゲート電極３５を含んでな
る。
不純物領域３１'ａ，３１'ｂとこれに接している非不純
物領域である一対の漏洩電流領域３１'ｄ，３１'ｅとチ
ャネル領域３１'ｅとが定められた活性層３１'と、その
上部だけを覆うゲート絶縁膜３２'と、前記漏洩調節領
域３１'ｄ，３１'ｅと重畳する電界調節層３３'ａ，３
３'ｂと、補助ゲート電極３４'ａ，３４'ｂと、チャネ
ル領域３１'ｃを重畳し、補助ゲート電極電極３４'ａ，
３４ｂと接触連結される主ゲート電極３５を含んでな
る。
【００３１】図５（Ｃ）は活性層エッジ部の構造を説明
するために図５の（Ａ）に表示した線Ｂ−Ｂ'に沿って
切断した断面図である。
するために図５の（Ａ）に表示した線Ｂ−Ｂ'に沿って
切断した断面図である。
【００３２】基板３０上に同一パターンで形成された活
性層３１'／ゲート絶縁膜３２'とエッジ部を覆う絶縁膜
３３'と導電層３４'とがあり、これらの上部を覆う主ゲ
ート電極３５がある。このように、活性層のエッジ部に
絶縁膜３３'と導電層３４'を形成した理由は主ゲート電
極３５が活性層３１'と短絡(short)されることを防止す
るためである。
性層３１'／ゲート絶縁膜３２'とエッジ部を覆う絶縁膜
３３'と導電層３４'とがあり、これらの上部を覆う主ゲ
ート電極３５がある。このように、活性層のエッジ部に
絶縁膜３３'と導電層３４'を形成した理由は主ゲート電
極３５が活性層３１'と短絡(short)されることを防止す
るためである。
【００３３】図６、７は第２実施形態を製造する方法を
各工程に従って例示した工程断面である。
各工程に従って例示した工程断面である。
【００３４】まず、図６（Ａ）のように、基板３０上に
非晶質シリコンや多結晶シリコンのうち一つと、シリコ
ン窒化膜やシリコン酸化膜やシリコン酸化膜／シリコン
窒化膜のうち一つとを真空中に連続蒸着して活性層形成
層３１と、ゲート絶縁膜形成層３２を形成する。この
時、非晶質シリコンから活性層形成層３１を形成した場
合にはレーザアニールなどの方法で多結晶化する。
非晶質シリコンや多結晶シリコンのうち一つと、シリコ
ン窒化膜やシリコン酸化膜やシリコン酸化膜／シリコン
窒化膜のうち一つとを真空中に連続蒸着して活性層形成
層３１と、ゲート絶縁膜形成層３２を形成する。この
時、非晶質シリコンから活性層形成層３１を形成した場
合にはレーザアニールなどの方法で多結晶化する。
【００３５】次に、図６（Ｂ）のように、写真エッチン
グ工程によって活性層３１と、ゲート絶縁膜形成層３２
をパターニングして活性層３１'とゲート絶縁膜形成層
３２'を形成する。この際、非晶質シリコンから活性層
形成層３１を形成し、図６（Ａ）の工程で結晶化せず
に、パターニングしてから結晶化する。
グ工程によって活性層３１と、ゲート絶縁膜形成層３２
をパターニングして活性層３１'とゲート絶縁膜形成層
３２'を形成する。この際、非晶質シリコンから活性層
形成層３１を形成し、図６（Ａ）の工程で結晶化せず
に、パターニングしてから結晶化する。
【００３６】この次、図６（Ｃ）のように、ゲート絶縁
膜３２'及び露出された基板３０全面にシリコン窒化
膜、シリコン酸化膜、シリコン窒化膜／シリコン酸化膜
の二重絶縁膜、シリコン酸化膜／シリコン窒化膜／シリ
コン酸化膜の三重絶縁膜のうちいずれか一つから電界調
節形成層３３を積層し、連続的にクロム或いはアルミニ
ウムなどの導電物質層３４を形成する。この際、電界調
節膜形成層は非晶質、多結晶シリコン、或いはマイクロ
クリスタルリン(μ−Ｓｉ)から形成される。
膜３２'及び露出された基板３０全面にシリコン窒化
膜、シリコン酸化膜、シリコン窒化膜／シリコン酸化膜
の二重絶縁膜、シリコン酸化膜／シリコン窒化膜／シリ
コン酸化膜の三重絶縁膜のうちいずれか一つから電界調
節形成層３３を積層し、連続的にクロム或いはアルミニ
ウムなどの導電物質層３４を形成する。この際、電界調
節膜形成層は非晶質、多結晶シリコン、或いはマイクロ
クリスタルリン(μ−Ｓｉ)から形成される。
【００３７】そして、図７（Ｄ）のように、電界調節膜
形成層３３と導電物質層３４を写真エッチング工程によ
ってパターニングして電界調節層３３'ａ，３３'ｂとそ
の上部の補助ゲート電極３４'ａ，３４'ｂを形成する。
同時に、活性層３１'のエッジ部を覆う短絡防止層３
３'，３４'を形成する。
形成層３３と導電物質層３４を写真エッチング工程によ
ってパターニングして電界調節層３３'ａ，３３'ｂとそ
の上部の補助ゲート電極３４'ａ，３４'ｂを形成する。
同時に、活性層３１'のエッジ部を覆う短絡防止層３
３'，３４'を形成する。
【００３８】この次、図７（Ｅ）のように、全面にクロ
ム或いはアルミニウムなどの導電物質を積層した後、写
真エッチングして主ゲート電極３５を形成した後、高濃
度のイオンを注入して活性層上に不純物領域３１'ａ，
３１'ｂを形成する。
ム或いはアルミニウムなどの導電物質を積層した後、写
真エッチングして主ゲート電極３５を形成した後、高濃
度のイオンを注入して活性層上に不純物領域３１'ａ，
３１'ｂを形成する。
【００３９】発明の実施の形態３ 図８は本発明の第３実施形態であり、スタッガード(sta
ggered)型薄膜トランジスタの構造に本発明を適用した
ものである。
ggered)型薄膜トランジスタの構造に本発明を適用した
ものである。
【００４０】基板４０上に相互分離形成されたソース電
極４１及びドレイン電極４２と、二つの電極４１，４２
にそれぞれ接触連結される活性層４３と、活性層４３と
ソース電極４１／ドレイン電極４２と露出された基板と
を覆うゲート絶縁膜４４と、活性層上の漏洩電流調節領
域４３ｄ，４３ｅと重畳されるようにゲート絶縁膜４４
上に形成された電界調節層４５ａ，４５ｂと、その上部
の補助ゲート電極４６ａ，４６ｂと、活性層上のチャネ
ル領域４３ｃと重畳され、補助ゲート電極４６ａ，４６
ｂと接触連結された主ゲート電極４７とからなる。
極４１及びドレイン電極４２と、二つの電極４１，４２
にそれぞれ接触連結される活性層４３と、活性層４３と
ソース電極４１／ドレイン電極４２と露出された基板と
を覆うゲート絶縁膜４４と、活性層上の漏洩電流調節領
域４３ｄ，４３ｅと重畳されるようにゲート絶縁膜４４
上に形成された電界調節層４５ａ，４５ｂと、その上部
の補助ゲート電極４６ａ，４６ｂと、活性層上のチャネ
ル領域４３ｃと重畳され、補助ゲート電極４６ａ，４６
ｂと接触連結された主ゲート電極４７とからなる。
【００４１】図９、１０は本発明の第３実施形態である
図８の薄膜トランジスタを製造する各工程を例示した工
程断面図である。
図８の薄膜トランジスタを製造する各工程を例示した工
程断面図である。
【００４２】まず、図９（Ａ）のように、基板４０上に
アルミニウム或いはクロムなどの金属物質をスパッタリ
ングなどの方法で積層した後、写真エッチング工程によ
ってパターニングしてソース電極４１とドレイン電極４
２を分離して形成する。
アルミニウム或いはクロムなどの金属物質をスパッタリ
ングなどの方法で積層した後、写真エッチング工程によ
ってパターニングしてソース電極４１とドレイン電極４
２を分離して形成する。
【００４３】次に、図９（Ｂ）のように、基板４０の露
出された表面とソース電極４１とドレイン電極４２を覆
うように、非晶質シリコンまたは多結晶シリコンを化学
気相蒸着方法で積層した後、写真エッチング工程によっ
てパターニングしてソース電極４１及びドレイン電極４
２と接触される活性層４３を形成する。
出された表面とソース電極４１とドレイン電極４２を覆
うように、非晶質シリコンまたは多結晶シリコンを化学
気相蒸着方法で積層した後、写真エッチング工程によっ
てパターニングしてソース電極４１及びドレイン電極４
２と接触される活性層４３を形成する。
【００４４】そして、図１０の（Ｃ）のように、活性層
４３、基板４０、及びソース電極４１／ドレイン電極４
２を覆うようにシリコン窒化膜或いはシリコン酸化膜を
積層してゲート酸化膜４４を形成し、連続してシリコン
窒化膜やシリコン酸化膜やシリコン窒化膜／シリコン酸
化膜の二重絶縁膜やシリコン酸化膜／シリコン窒化膜／
シリコン酸化膜の三重絶縁膜などで電界調節膜形成層４
５と、クロムまたはアルミニウムなどの金属物質から補
助ゲート電極形成層４６とを形成する。この際、電界調
節膜形成層は非晶質シリコン(ａ−Ｓｉ)、多結晶シリコ
ン(Ｐ−Ｓｉ)、或いはマイクロクリスタルリンシリコン
(μ−Ｓｉ)から形成される。
４３、基板４０、及びソース電極４１／ドレイン電極４
２を覆うようにシリコン窒化膜或いはシリコン酸化膜を
積層してゲート酸化膜４４を形成し、連続してシリコン
窒化膜やシリコン酸化膜やシリコン窒化膜／シリコン酸
化膜の二重絶縁膜やシリコン酸化膜／シリコン窒化膜／
シリコン酸化膜の三重絶縁膜などで電界調節膜形成層４
５と、クロムまたはアルミニウムなどの金属物質から補
助ゲート電極形成層４６とを形成する。この際、電界調
節膜形成層は非晶質シリコン(ａ−Ｓｉ)、多結晶シリコ
ン(Ｐ−Ｓｉ)、或いはマイクロクリスタルリンシリコン
(μ−Ｓｉ)から形成される。
【００４５】この次に、図１０（Ｄ）のように、写真エ
ッチング工程によって漏洩電流調節領域(図示せず)を除
外した領域の電界調節膜形成層及び補助ゲート電極形成
層を除去することにより、電界調節層４５ａ，４５ｂと
補助ゲート電極４６ａ，４６ｂを形成する。
ッチング工程によって漏洩電流調節領域(図示せず)を除
外した領域の電界調節膜形成層及び補助ゲート電極形成
層を除去することにより、電界調節層４５ａ，４５ｂと
補助ゲート電極４６ａ，４６ｂを形成する。
【００４６】次に、図１０（Ｅ）のように、クロム或い
はアルミニウムなどの金属物質をスパッタリングなどの
方法で全面に積層したあと、チャネル領域４３ｃ上部と
補助ゲート電極４６ａ，４６ｂの上部を除外した領域の
金属物質を除去することにより、主ゲート電極４７を形
成する。続いて、主ゲート電極４７と補助ゲート電極４
６ａ，４６ｂをマスクとして活性層に高濃度のイオンを
注入して不純物領域４３ａ，４３ｂを形成する。
はアルミニウムなどの金属物質をスパッタリングなどの
方法で全面に積層したあと、チャネル領域４３ｃ上部と
補助ゲート電極４６ａ，４６ｂの上部を除外した領域の
金属物質を除去することにより、主ゲート電極４７を形
成する。続いて、主ゲート電極４７と補助ゲート電極４
６ａ，４６ｂをマスクとして活性層に高濃度のイオンを
注入して不純物領域４３ａ，４３ｂを形成する。
【００４７】図１１は本発明の薄膜トランジスタを薄膜
トランジスタ液晶表示装置に適用した場合、薄膜トラン
ジスタアレー基板の構造を例示した図面である。
トランジスタ液晶表示装置に適用した場合、薄膜トラン
ジスタアレー基板の構造を例示した図面である。
【００４８】図１１（Ａ）は薄膜トランジスタアレー基
板の平面図である。
板の平面図である。
【００４９】図８に例示した第２実施形態の如きスタッ
ガード型薄膜トランジスタを適用したものであり、活性
層８２とゲート絶縁膜８３が同一のパターンを有するよ
うに形成したものである。この際、電界調節層８１と補
助ゲート電極層８５を形成する絶縁膜／導電層のような
物質から、ゲートバスライン８６−２とデータバスライ
ン８１が交差する部位に、島状の寄生容量減少層８４ａ
及びゲートバスライン補助部８５ａを形成する。且つ、
活性層８２とゲート絶縁膜８３をデータバスライン８１
の上部に沿って延長形成した構造である。未説明の参照
部号８６−１は主ゲート電極を示す。
ガード型薄膜トランジスタを適用したものであり、活性
層８２とゲート絶縁膜８３が同一のパターンを有するよ
うに形成したものである。この際、電界調節層８１と補
助ゲート電極層８５を形成する絶縁膜／導電層のような
物質から、ゲートバスライン８６−２とデータバスライ
ン８１が交差する部位に、島状の寄生容量減少層８４ａ
及びゲートバスライン補助部８５ａを形成する。且つ、
活性層８２とゲート絶縁膜８３をデータバスライン８１
の上部に沿って延長形成した構造である。未説明の参照
部号８６−１は主ゲート電極を示す。
【００５０】図１１（Ｂ）は図（Ａ）に表示した線Ｃ−
Ｃ'に沿って切断してゲートバスライン８６−２とデー
タバスライン８１が交差する部位の構造を説明するため
の断面図である。
Ｃ'に沿って切断してゲートバスライン８６−２とデー
タバスライン８１が交差する部位の構造を説明するため
の断面図である。
【００５１】基板８０上にデータバスライン８１が形成
されており、その上部にデータバスライン８１を覆うよ
うに活性層８２とゲート絶縁膜８３が形成されており、
上部にはゲート絶縁膜８３のエッジ部を覆うように寄生
容量減少層８４ａと同一のパターンのゲートバスライン
補助部８５ａがあり、その上部にゲートバスライン８６
−２が形成されている。
されており、その上部にデータバスライン８１を覆うよ
うに活性層８２とゲート絶縁膜８３が形成されており、
上部にはゲート絶縁膜８３のエッジ部を覆うように寄生
容量減少層８４ａと同一のパターンのゲートバスライン
補助部８５ａがあり、その上部にゲートバスライン８６
−２が形成されている。
【００５２】ゲートバスライン８６−１とデータバスラ
イン８１の交差部にこのような寄生容量減少絶縁層８４
ａとゲートバスライン補助部８５ａを形成した理由は、
ゲートバスライン８６−２とデータバスライン８１との
間に寄生容量が生じることにより、このＲＣ時定数によ
るゲートバスライン信号が遅延されるか、またはゲート
バスラインがターンオンされるときにデータバスライン
を通じて伝達される信号が歪曲（distortion of the si
gnal）される現象を減らすために一つ以上の絶縁膜から
なった電界調節膜形成層を交差部に残すことにより、寄
生容量を減少させることができ、その上部に補助ゲート
電極形成層も共に残して段差部におけるゲートバスライ
ンの断線を防止しうるためである。図１１（Ａ）に示さ
れた参照符号８７は画素電極であり、且つ参照符号８６
−１は主ゲート電極である。
イン８１の交差部にこのような寄生容量減少絶縁層８４
ａとゲートバスライン補助部８５ａを形成した理由は、
ゲートバスライン８６−２とデータバスライン８１との
間に寄生容量が生じることにより、このＲＣ時定数によ
るゲートバスライン信号が遅延されるか、またはゲート
バスラインがターンオンされるときにデータバスライン
を通じて伝達される信号が歪曲（distortion of the si
gnal）される現象を減らすために一つ以上の絶縁膜から
なった電界調節膜形成層を交差部に残すことにより、寄
生容量を減少させることができ、その上部に補助ゲート
電極形成層も共に残して段差部におけるゲートバスライ
ンの断線を防止しうるためである。図１１（Ａ）に示さ
れた参照符号８７は画素電極であり、且つ参照符号８６
−１は主ゲート電極である。
【００５３】図１２は図１１のような構造であり、ゲー
トバスライン９６−１とデータバスライン９１の交差部
位にゲートバスライン９６−１に沿って電界調節膜形成
層と補助ゲート電極形成層を残した構造である。このよ
うな構造は図１１の構造のように、交差部に発生される
寄生容量を減少させる効果のみならずゲートバスライン
の冗長性（redundancy）効果を奏する。
トバスライン９６−１とデータバスライン９１の交差部
位にゲートバスライン９６−１に沿って電界調節膜形成
層と補助ゲート電極形成層を残した構造である。このよ
うな構造は図１１の構造のように、交差部に発生される
寄生容量を減少させる効果のみならずゲートバスライン
の冗長性（redundancy）効果を奏する。
【００５４】図１２（Ａ）の平面度とＤ−Ｄ'を切断し
て示した図１２（Ｂ）に例示した交差部断面度とを同時
に説明する。
て示した図１２（Ｂ）に例示した交差部断面度とを同時
に説明する。
【００５５】薄膜トランジスタの構造は図８に例示した
スタッガード型薄膜トランジスタであり、基板９０上部
に、ソース電極９１−１及びドレイン電極９７と、ソー
ス電極９１−１に延長形成されたデータバスライン９１
−２と、ソース電極９１−１及びドレイン９７と接触連
結され、延長してデータバスライン９１−２上部を覆う
活性層９２と、その上部のゲート絶縁膜９３からなる。
ソース電極９１−１とドレイン電極９７との間に活性層
９２の漏洩電流調節領域とエッジ部と重畳される電界調
節用絶縁層９４と、補助ゲート電極９５とが形成されて
おり、主ゲート電極９６−１及びゲートバスライン９６
−２に沿って前記二つの層が延長形成されている。そし
て、その上部とチャネル領域上部に主ゲート電極９６−
１及びゲートバスラインが形成されている。説明無しの
参照部号９８は画素電極を示し、９４ａと９５ａはゲー
トバスライン９６−２に重畳される電界調節用絶縁層部
分と補助ゲート電極部分をそれぞれ示す。
スタッガード型薄膜トランジスタであり、基板９０上部
に、ソース電極９１−１及びドレイン電極９７と、ソー
ス電極９１−１に延長形成されたデータバスライン９１
−２と、ソース電極９１−１及びドレイン９７と接触連
結され、延長してデータバスライン９１−２上部を覆う
活性層９２と、その上部のゲート絶縁膜９３からなる。
ソース電極９１−１とドレイン電極９７との間に活性層
９２の漏洩電流調節領域とエッジ部と重畳される電界調
節用絶縁層９４と、補助ゲート電極９５とが形成されて
おり、主ゲート電極９６−１及びゲートバスライン９６
−２に沿って前記二つの層が延長形成されている。そし
て、その上部とチャネル領域上部に主ゲート電極９６−
１及びゲートバスラインが形成されている。説明無しの
参照部号９８は画素電極を示し、９４ａと９５ａはゲー
トバスライン９６−２に重畳される電界調節用絶縁層部
分と補助ゲート電極部分をそれぞれ示す。
【００５６】発明の実施の形態４及び５ 図１３は本発明の第４、第５実施形態であり、ダブルゲ
ートを有する薄膜トランジスタを例示した図面である。
ートを有する薄膜トランジスタを例示した図面である。
【００５７】まず、図１３（Ａ）は本発明の第４実施形
態である。
態である。
【００５８】２個の主ゲート電極１０５ａ，１０５ｂの
両側に、活性層１０１とゲート絶縁膜１０２と電界調節
用絶縁層１０３ａ，１０３ｂ，１０３ｃ，１０３ｄとを
介在させて形成される補助ゲート電極１０４ａ，１０４
ｂ，１０４ｃ，１０４ｄをそれぞれ形成して、各主ゲー
ト電極１０５ａ，１０５ｂによって制御される各チャネ
ル領域１０１ｄ，１０１ｅの両側に漏洩電流調節領域１
０１ｆ，１０１ｇ，１０１ｈ，１０１ｉを二つずつ形成
した構造であり、二つの主ゲート電極１０５ａ，１０５
ｂの間の活性層１０１に第３の不純物領域１０１ｃを有
する。説明無しの参照符号１０１ａ，１０１ｂはそれぞ
れソース電極及びドレイン電極と連結される不純物領域
である。
両側に、活性層１０１とゲート絶縁膜１０２と電界調節
用絶縁層１０３ａ，１０３ｂ，１０３ｃ，１０３ｄとを
介在させて形成される補助ゲート電極１０４ａ，１０４
ｂ，１０４ｃ，１０４ｄをそれぞれ形成して、各主ゲー
ト電極１０５ａ，１０５ｂによって制御される各チャネ
ル領域１０１ｄ，１０１ｅの両側に漏洩電流調節領域１
０１ｆ，１０１ｇ，１０１ｈ，１０１ｉを二つずつ形成
した構造であり、二つの主ゲート電極１０５ａ，１０５
ｂの間の活性層１０１に第３の不純物領域１０１ｃを有
する。説明無しの参照符号１０１ａ，１０１ｂはそれぞ
れソース電極及びドレイン電極と連結される不純物領域
である。
【００５９】図１３の（Ｂ）はダブルゲート型薄膜トラ
ンジスタ構造であり、本発明の第５実施形態である。
ンジスタ構造であり、本発明の第５実施形態である。
【００６０】この構造は２個の主ゲート１１５ａ，１１
５ｂの一側にのみ、活性層１１１とゲート絶縁膜１１２
と電界調節層１１３ａ，１１３ｂとを介在させて形成さ
れる補助ゲート電極１１４ａ，１１４ｂを形成した構造
であり、活性層１１１の両端に形成された二つの不純物
領域１１１ａ，１１１ｂと各主ゲート電極１１５ａ，１
１５ｂによって制御されるチャネル領域１１１ｄ，１１
１ｅとの間には漏洩電流調節領域１１１ｆ，１１１ｇを
持つが、二つの主ゲート電極１１５ａ，１１５ｂの間の
活性層１１１に形成された第３不純物領域１１１ｃと各
主ゲート電極１１５ａ，１１５ｂによって制御されるチ
ャネル領域１１１ｄ，１１１ｅとの間には漏洩電流調節
領域を持たない構造である。
５ｂの一側にのみ、活性層１１１とゲート絶縁膜１１２
と電界調節層１１３ａ，１１３ｂとを介在させて形成さ
れる補助ゲート電極１１４ａ，１１４ｂを形成した構造
であり、活性層１１１の両端に形成された二つの不純物
領域１１１ａ，１１１ｂと各主ゲート電極１１５ａ，１
１５ｂによって制御されるチャネル領域１１１ｄ，１１
１ｅとの間には漏洩電流調節領域１１１ｆ，１１１ｇを
持つが、二つの主ゲート電極１１５ａ，１１５ｂの間の
活性層１１１に形成された第３不純物領域１１１ｃと各
主ゲート電極１１５ａ，１１５ｂによって制御されるチ
ャネル領域１１１ｄ，１１１ｅとの間には漏洩電流調節
領域を持たない構造である。
【００６１】図１４は本発明の薄膜トランジスタ製造方
法において、補助ゲート電極を高濃度の不純物多結晶シ
リコンから形成するときの製造方法を例示した工程断面
図である。
法において、補助ゲート電極を高濃度の不純物多結晶シ
リコンから形成するときの製造方法を例示した工程断面
図である。
【００６２】まず、図１４（Ａ）のように、基板１２０
に多結晶シリコン或いは非晶質シリコンを化学気相蒸着
方法で積層した後、写真エッチング工程によってパター
ニングして活性層１２１を形成する。
に多結晶シリコン或いは非晶質シリコンを化学気相蒸着
方法で積層した後、写真エッチング工程によってパター
ニングして活性層１２１を形成する。
【００６３】次に、図１４（Ｂ）のように、活性層１２
１と基板１２０の露出された表面にシリコン窒化膜また
はシリコン酸化膜を積層してゲート絶縁膜１２２を形成
した後、連続的に純粋非晶質シリコンを化学気相蒸着方
法で積層する。続いて、高濃度のイオンを表面に近づい
て薄めに注入して非晶質シリコン上部の導電性を高める
ことにより、非晶質シリコン上部は補助ゲート電極形成
層１２３−２に、下部は電界調節膜形成層１２３−1に
形成される。
１と基板１２０の露出された表面にシリコン窒化膜また
はシリコン酸化膜を積層してゲート絶縁膜１２２を形成
した後、連続的に純粋非晶質シリコンを化学気相蒸着方
法で積層する。続いて、高濃度のイオンを表面に近づい
て薄めに注入して非晶質シリコン上部の導電性を高める
ことにより、非晶質シリコン上部は補助ゲート電極形成
層１２３−２に、下部は電界調節膜形成層１２３−1に
形成される。
【００６４】そして、図１４（Ｃ）のように、不純物非
晶質シリコンから形成された補助ゲート電極形成層と純
粋非晶質シリコンから形成された電界調節膜形成層とを
写真エッチング工程によってパターニングして一対の補
助ゲート電極１２３−２ａ，１２３−２ｂと、その下部
の電界調節層１２３−１ａ，１２３−１ｂとを形成す
る。
晶質シリコンから形成された補助ゲート電極形成層と純
粋非晶質シリコンから形成された電界調節膜形成層とを
写真エッチング工程によってパターニングして一対の補
助ゲート電極１２３−２ａ，１２３−２ｂと、その下部
の電界調節層１２３−１ａ，１２３−１ｂとを形成す
る。
【００６５】この後、図１４（Ｄ）のように、補助ゲー
ト電極１２３−２ａ，１２３−２ｂ及び露出されたゲー
ト絶縁膜１２２の上部にクロム或いはアルミニウムなど
を積層して後、二つの補助ゲート電極１２３−２ａ，１
２３−２ｂの間のゲート絶縁膜１２２上部と二つの補助
ゲート電極１２３−２ａ，１２３−２ｂの上部とにのみ
残るように写真エッチングして主ゲート電極１２４を形
成する。続いて、主ゲート電極１２４と補助ゲート電極
１２３−２ａ，１２３−２ｂをマスクとして活性層１２
１に高濃度のイオンを注入して不純物領域１２１ａ，１
２１ｂを形成する。説明無しの参照符号１２１ｄ，１２
１ｅは漏洩電流領域を、且つ１２１ｃはチャネル領域を
示す。
ト電極１２３−２ａ，１２３−２ｂ及び露出されたゲー
ト絶縁膜１２２の上部にクロム或いはアルミニウムなど
を積層して後、二つの補助ゲート電極１２３−２ａ，１
２３−２ｂの間のゲート絶縁膜１２２上部と二つの補助
ゲート電極１２３−２ａ，１２３−２ｂの上部とにのみ
残るように写真エッチングして主ゲート電極１２４を形
成する。続いて、主ゲート電極１２４と補助ゲート電極
１２３−２ａ，１２３−２ｂをマスクとして活性層１２
１に高濃度のイオンを注入して不純物領域１２１ａ，１
２１ｂを形成する。説明無しの参照符号１２１ｄ，１２
１ｅは漏洩電流領域を、且つ１２１ｃはチャネル領域を
示す。
【００６６】発明の実施の形態６及び７ 図１５は本発明の第６、第７実施形態を説明するための
図面であり、上述した薄膜トランジスタに後続工程を施
して製造された液晶表示装置を示す断面図である。
図面であり、上述した薄膜トランジスタに後続工程を施
して製造された液晶表示装置を示す断面図である。
【００６７】図１５（Ａ）は活性層とゲート絶縁膜が同
一のパターンでない場合の液晶表示装置を、且つ図１５
（Ｂ）は活性層とゲート絶縁膜が同一のパターンである
場合の液晶表示装置を示す。
一のパターンでない場合の液晶表示装置を、且つ図１５
（Ｂ）は活性層とゲート絶縁膜が同一のパターンである
場合の液晶表示装置を示す。
【００６８】図１５の（Ａ）を参照すると、基板２００
上に多結晶シリコンまたは非晶質シリコンなどの半導体
物質からパターン形成された活性層２０１と、その上部
を覆う絶縁膜、すなわちゲート絶縁膜２０２と、ゲート
絶縁膜２０２の上部に多層或いは断層構造でパターン形
成された一対の電界調節層２０３ａ，２０３ｂと、電界
調節層２０３ａ，２０３ｂの上部に導電物質からパター
ン形成された一対の補助ゲート電極２０４ａ，２０４ｂ
と、二つの補助ゲート電極２０４ａ，２０４ｂの間の活
性層を覆い、二つの補助ゲート電極２０４ａ，２０４ｂ
と接触連結された主ゲート電極２０５とを含む薄膜トラ
ンジスタが形成されている。
上に多結晶シリコンまたは非晶質シリコンなどの半導体
物質からパターン形成された活性層２０１と、その上部
を覆う絶縁膜、すなわちゲート絶縁膜２０２と、ゲート
絶縁膜２０２の上部に多層或いは断層構造でパターン形
成された一対の電界調節層２０３ａ，２０３ｂと、電界
調節層２０３ａ，２０３ｂの上部に導電物質からパター
ン形成された一対の補助ゲート電極２０４ａ，２０４ｂ
と、二つの補助ゲート電極２０４ａ，２０４ｂの間の活
性層を覆い、二つの補助ゲート電極２０４ａ，２０４ｂ
と接触連結された主ゲート電極２０５とを含む薄膜トラ
ンジスタが形成されている。
【００６９】活性層２０１には、ソース電極２０７ａ及
びドレイン電極２０７ｂと連結される一対の不純物領域
２０１ａ，２０１ｂが活性層２０１の両端に所定サイズ
に形成されている。尚、二つの不純物領域２０１ａ，２
０１ｂの間は非不純物領域であるが、この領域も細部
に、素子動作上二つの電界調節層２０３ａ，２０３ｂ下
部の非不純物領域２０１ｄ，２０１ｅと、主ゲート電極
２０５とゲート絶縁膜２０２を間において重畳される非
不純物領域２０１ｃとの二つの領域に区分される。そし
て、保護膜２０８の全面を覆っており、画素電極２００
がドレイン電極２０７ｂに連結されて保護膜２０８上に
位置している。説明無しの参照符号２０４は層間絶縁膜
を示す。
びドレイン電極２０７ｂと連結される一対の不純物領域
２０１ａ，２０１ｂが活性層２０１の両端に所定サイズ
に形成されている。尚、二つの不純物領域２０１ａ，２
０１ｂの間は非不純物領域であるが、この領域も細部
に、素子動作上二つの電界調節層２０３ａ，２０３ｂ下
部の非不純物領域２０１ｄ，２０１ｅと、主ゲート電極
２０５とゲート絶縁膜２０２を間において重畳される非
不純物領域２０１ｃとの二つの領域に区分される。そし
て、保護膜２０８の全面を覆っており、画素電極２００
がドレイン電極２０７ｂに連結されて保護膜２０８上に
位置している。説明無しの参照符号２０４は層間絶縁膜
を示す。
【００７０】図１５（Ｂ）を参照すると、基板３００上
に一対の不純物領域３０１ａ，３０１ｂと、これに接し
て非不純物領域である一対の漏洩電流調節領域３０１
ｄ，３０１ｅ及びチャネル領域３０１ｃの定められた活
性層と、その上部のみを覆うようにした、即ち活性層３
０１と同一のパターンであるゲート絶縁膜３０２と、前
記漏洩電流調節領域３０１ｄ，３０１ｅと重畳される電
界調節層３０３ａ，３０３ｂと、補助ゲート電極３０４
ａ，３０４ｂと、チャネル領域３０１ｃと重畳され、補
助ゲート電極３０４ａ，３０４ｂと接触連結される主ゲ
ート電極３０５とを備える薄膜トランジスタが形成され
ている。それぞれの不純物領域３０１ａ，３０１ｂには
ソース電極３０７ａとトレイン電極３０７が連結されて
いる。そして、保護膜３０８が全面を覆っており、画素
電極３０９がドレイン電極３０７ｂに連結されて保護膜
３０８上に位置している。未説明の参照符号３０４は層
間絶縁膜を示す。
に一対の不純物領域３０１ａ，３０１ｂと、これに接し
て非不純物領域である一対の漏洩電流調節領域３０１
ｄ，３０１ｅ及びチャネル領域３０１ｃの定められた活
性層と、その上部のみを覆うようにした、即ち活性層３
０１と同一のパターンであるゲート絶縁膜３０２と、前
記漏洩電流調節領域３０１ｄ，３０１ｅと重畳される電
界調節層３０３ａ，３０３ｂと、補助ゲート電極３０４
ａ，３０４ｂと、チャネル領域３０１ｃと重畳され、補
助ゲート電極３０４ａ，３０４ｂと接触連結される主ゲ
ート電極３０５とを備える薄膜トランジスタが形成され
ている。それぞれの不純物領域３０１ａ，３０１ｂには
ソース電極３０７ａとトレイン電極３０７が連結されて
いる。そして、保護膜３０８が全面を覆っており、画素
電極３０９がドレイン電極３０７ｂに連結されて保護膜
３０８上に位置している。未説明の参照符号３０４は層
間絶縁膜を示す。
【００７１】
【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタとこれを利用した液晶表示装置及びその製造方
法は次の効果を奏する。
ンジスタとこれを利用した液晶表示装置及びその製造方
法は次の効果を奏する。
【００７２】まず、図１に例示した薄膜トランジスタで
あらわされたオン電流減少の問題点を、補助ゲート電極
を電界調節層上部に形成し、これにより漏洩電流を制御
することのできる漏洩電流調節領域をチャネル領域の一
側或いは両側に形成されることにより、オン状態での電
流減少無しに、オフ状態での漏洩電流を減少させること
ができる。
あらわされたオン電流減少の問題点を、補助ゲート電極
を電界調節層上部に形成し、これにより漏洩電流を制御
することのできる漏洩電流調節領域をチャネル領域の一
側或いは両側に形成されることにより、オン状態での電
流減少無しに、オフ状態での漏洩電流を減少させること
ができる。
【００７３】そして、補助ゲート電極によって制御され
る漏洩電流調節領域がフォトリソグラフィによって定め
られるので、均一に素子を製造することができる。
る漏洩電流調節領域がフォトリソグラフィによって定め
られるので、均一に素子を製造することができる。
【００７４】また、本発明の一実施例のように、補助ゲ
ート電極と電界調節層を活性層のエッジ部に形成するこ
とにより、エッジ部における段差による活性層と主ゲー
ト電極の短絡を防止することができる。
ート電極と電界調節層を活性層のエッジ部に形成するこ
とにより、エッジ部における段差による活性層と主ゲー
ト電極の短絡を防止することができる。
【００７５】尚、このような本発明の薄膜トランジスタ
を液晶表示装置に適用された場合、補助ゲート電極と電
界調節層を延長してゲートバスラインの下部に形成され
ると、ゲートバスラインの冗長性（redundancy）効果を
奏する。
を液晶表示装置に適用された場合、補助ゲート電極と電
界調節層を延長してゲートバスラインの下部に形成され
ると、ゲートバスラインの冗長性（redundancy）効果を
奏する。
【００７６】最後に、補助ゲート電極と電界調節層をゲ
ートバスライン全体下部に延長させずにデータバスライ
ンとゲートバスラインの交差する部位に島状のパターン
を形成すると、交差部における寄生容量を減らすことが
できる。
ートバスライン全体下部に延長させずにデータバスライ
ンとゲートバスラインの交差する部位に島状のパターン
を形成すると、交差部における寄生容量を減らすことが
できる。
【図１】従来の薄膜トランジスタ断面図である。
【図２】本発明の薄膜トランジスタの第１実施例の構造
を説明するための断面図である。
を説明するための断面図である。
【図３】本発明の薄膜トランジスタ製造方法の実施例を
説明するための工程断面図である。
説明するための工程断面図である。
【図４】本発明の薄膜トランジスタ製造方法の実施例を
説明するための工程断面図である。
説明するための工程断面図である。
【図５】本発明の薄膜トランジスタの第２実施例の構造
を説明するための平面図と断面図である。
を説明するための平面図と断面図である。
【図６】本発明の薄膜トランジスタ製造方法の他の実施
例を説明するための工程断面図である。
例を説明するための工程断面図である。
【図７】本発明の薄膜トランジスタ製造方法の他の実施
例を説明するための工程断面図である。
例を説明するための工程断面図である。
【図８】本発明の薄膜トランジスタの第３実施例の構造
を説明するための断面図である。
を説明するための断面図である。
【図９】本発明の薄膜トランジスタ製造方法の他の実施
例を説明するための工程断面図である。
例を説明するための工程断面図である。
【図１０】本発明の薄膜トランジスタ製造方法の他の実
施例を説明するための工程断面図である。
施例を説明するための工程断面図である。
【図１１】本発明の薄膜トランジスタ液晶表示装置の構
造を説明するための平面図と断面図である。
造を説明するための平面図と断面図である。
【図１２】本発明の薄膜トランジスタ液晶表示装置の構
造を説明するための平面図と断面図である。
造を説明するための平面図と断面図である。
【図１３】本発明の薄膜トランジスタの第４、第５実施
例の構造を説明するための断面図である。
例の構造を説明するための断面図である。
【図１４】本発明の発明の薄膜トランジスタの製造方法
の他の実施例を説明するための工程断面図である。
の他の実施例を説明するための工程断面図である。
【図１５】本発明の薄膜トランジスタ液晶表示装置の第
６、第７実施例を説明するための断面図である。
６、第７実施例を説明するための断面図である。
２１ 活性層 ２１ａ 不純物領域 ２１ｂ 不純物領域 ２１ｃ チャネル領域 ２１ｄ 漏洩電流調節領域 ２１ｅ 漏洩電流調節領域 ２２ ゲート絶縁膜 ２３ａ 電界調節層 ２３ｂ 電界調節層 ２４ａ 補助ゲート電極 ２４ｂ 補助ゲート電極 ２５ 主ゲート電極
Claims (45)
- 【請求項１】 基板と、前記基板上に形成され、第１、
第２不純物領域、及び第１、第２、第３非不純物領域を
有する活性層と、 前記活性層上に形成されたゲート絶縁膜と、 前記第２、第３非不純物領域上にそれぞれ位置する第
１、第２電界調節層と、 前記第１、第２電界調節層上に形成される第１、第２サ
ブゲート電極と、 前記ゲート絶縁膜上に形成され、前記第１、第２サブゲ
ート及び前記第１、第２電界調節層に接する主ゲート電
極とを含む薄膜トランジスタ液晶表示装置。 - 【請求項２】 前記ゲート絶縁膜は前記活性層と前記基
板の露出された表面を覆うことを特徴する請求項１記載
の薄膜トランジスタ液晶表示装置。 - 【請求項３】 前記ゲート絶縁膜と前記活性層は同一の
パターンを有することを特徴とする請求項１記載の薄膜
トランジスタ液晶表示装置。 - 【請求項４】 前記サブゲート電極と前記電界調節層は
前記活性層のエッジ部分と前記ゲート絶縁膜を覆うこと
を特徴とする請求項３記載の薄膜トランジスタ液晶表示
装置。 - 【請求項５】 前記第１及び第２不純物領域の下で連結
されるソースドレイン電極をさらに含むことを特徴とす
る請求項１記載の薄膜トランジスタ液晶表示装置。 - 【請求項６】 前記電界調節層は非晶質シリコン層、多
結晶シリコン層或いはマイクロ結晶シリコン層のうち少
なくともいずれか一つを含むことを特徴とする請求項１
記載の薄膜トランジスタ液晶表示装置。 - 【請求項７】 前記第２及び第３非不純物領域は漏洩電
流調節領域であることを特徴とする請求項１記載の薄膜
トランジスタ液晶表示装置。 - 【請求項８】 前記第１非不純物領域はチャネル領域で
あることを特徴とする請求項１記載の薄膜トランジスタ
液晶表示装置。 - 【請求項９】 前記ゲート絶縁膜はシリコン酸化膜、シ
リコン窒化膜、シリコン酸化膜／シリコン窒化膜、シリ
コン窒化膜／シリコン酸化膜、或いはシリコン酸化膜／
シリコン窒化膜／シリコン酸化膜のうち少なくともいず
れか一つを含むことを特徴とする請求項１記載の薄膜ト
ランジスタ液晶表示装置。 - 【請求項１０】 前記基板に位置する第３、第４、第
５、第６非不純物領域及び第２チャネル領域と、 前記第５、第６非不純物領域上にそれぞれ形成される第
３、第４電界調節層と、 前記第３、第４電界調節上に形成される第３、第４サブ
ゲート電極と、 前記ゲート絶縁膜上に形成され、前記第３、第４サブゲ
ート電極及び前記第３、第４電界調節層にそれぞれ連結
される第２主ゲート電極とをさらに含むことを特徴とす
る請求項１記載の薄膜トランジスタ液晶表示装置。 - 【請求項１１】 基板と、 前記基板上に形成され、第１、第２不純物領域、第１、
第２漏洩電流調節領域及びチャネル領域を有する活性層
と、 前記活性層と前記基板の露出された表面上に形成される
ゲート絶縁膜と、 前記第１、第２漏洩電流調節領域上にそれぞれ形成され
る第１、第２電界調節層と、 前記第１、第２電界調節層上に形成される第１、第２サ
ブゲート電極と、 前記ゲート絶縁膜状に形成され、前記第１、第２サブゲ
ート電極及び前記第１、第２電界調節層上にそれぞれ接
する主ゲート電極とを含むことを特徴とする薄膜トラン
ジスタ液晶表示装置。 - 【請求項１２】 前記第１及び第２不純物領域の下で連
結されるソースとドレイン電極と、 前記ソース及びドレイン電極を除外した前記基板の露出
された表面に形成される第１絶縁膜と、 前記ソースとドレイン電極及び前記第１絶縁膜上に形成
され、前記ドレイン電極を露出するコンタクトホールを
有する第２絶縁膜と、前記コンタクトホールを通じて前
記ドレイン電極に連結される画素電極をさらに含むこと
を特徴とする請求項１１記載の薄膜トランジスタ液晶表
示装置。 - 【請求項１３】 前記電界調節層は非晶質シリコン層、
多結晶シリコン層或いはマイクロ結晶シリコン層のうち
少なくともいずれか一つを含むことを特徴とする請求項
１１記載の薄膜トランジスタ液晶表示装置。 - 【請求項１４】 前記ゲート絶縁膜はシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜／シリコン窒化膜、シ
リコン窒化膜／シリコン酸化膜、或いはシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜のうち少なくともい
ずれか一つを含むことを特徴とする請求項１１記載の薄
膜トランジスタ液晶表示装置。 - 【請求項１５】 基板と、 前記基板上に形成されるが、第１、第２不純物領域、第
１、第２漏洩電流調節領域及びチャネル領域を有する活
性層と、 前記活性層上に形成されるが、前記活性層と同一のパタ
ーンを有するゲート絶縁膜と、 前記第１、第２漏洩電流調節領域上にそれぞれ形成され
る第１、及び第２電界調節層と、 前記第１、第２電界調節層上にそれぞれ形成される第
１、及び第２サブゲート電極と、 前記ゲート絶縁膜上に形成されるが、前記第１及び第２
サブゲート電極と、前記第１及び第１電界調節層に接す
る主ゲート電極とを含む薄膜ゲートトランジスタ液晶表
示装置。 - 【請求項１６】 前記サブゲート電極と前記電界調節層
は前記活性層のエッジ部分と前記ゲート絶縁膜を覆うこ
とを特徴とする請求項１５記載の薄膜トランジスタ液晶
表示装置。 - 【請求項１７】 前記電界調節層は非晶質シリコン層、
多結晶シリコン層、或いはマイクロ結晶シリコンのうち
少なくともいずれか一つを含むことを特徴とする請求項
１５記載の薄膜トランジスタ液晶表示装置。 - 【請求項１８】 前記ゲート絶縁膜はシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜／シリコン窒化膜、シ
リコン窒化膜／シリコン酸化膜、或いはシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜のうち少なくともい
ずれか一つを含むことを特徴とする薄膜トランジスタ液
晶表示装置。 - 【請求項１９】 基板と、 前記基板上に形成され、第１、第２不純物領域、第１、
第２漏洩電流調節領域、及びチャネル領域を有する活性
層と、 前記活性層と前記基板の露出された表面に形成されるゲ
ート絶縁膜と、 前記第１、第２漏洩電流調節領域上にそれぞれ形成され
る第１、第２電界調節層と、 前記第１、第２電界調節層上にそれぞれ形成される第
１、第３サブゲート電極と、 前記第１、第２不純物領域にそれぞれ連結され、前記第
１、第２不純物領域の下部に形成されるソース及びドレ
イン電極とを含む薄膜トランジスタ液晶表示装置。 - 【請求項２０】 前記第１、第２不純物領域のそれぞれ
に連結されるソース及びドレイン電極と、 前記ソース電極に延長されるデータラインと、 前記主ゲート電極に延長されるが、前記データラインに
交差するゲートラインと、 前記電界調節層及び前記ゲート電極上に形成されるサブ
ゲートラインをさらに含むことを特徴とする請求項１９
記載の薄膜トランジスタ液晶表示装置。 - 【請求項２１】 前記板の一部を含む前期ゲート絶縁膜
上に形成される寄生容量減殺部をさらに含むことを特徴
とする請求項１９記載の薄膜ゲート液晶表示装置。 - 【請求項２２】 前記電界調節層は非晶質シリコン層、
多結晶シリコン層、或いはマイクロ結晶シリコン層のう
ち少なくとも一つを含むことを特徴とする請求項１９記
載の薄膜トランジスタ液晶表示装置。 - 【請求項２３】 前記ゲート絶縁膜はシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜／シリコン窒化膜、シ
リコン窒化膜／シリコン酸化膜、或いはシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜のうち少なくともい
ずれか一つを含むことを特徴とする請求項１９記載の薄
膜トランジスタ液晶表示装置。 - 【請求項２４】 基板と、 前記基板上に形成されるが、第１、第２、第３不純物領
域、第１、第２チャネル領域、及び前記不純物領域のう
ちいずれか一つと前記チャネル領域のうちいずれかひと
つとの間に位置する第１、第２漏洩電流調節領域を含む
活性層と、 前記活性層と前記基板の露出された表面上に形成される
ゲート絶縁膜と、 前記漏洩電流調節領域上にそれぞれ形成される第１、第
２電界調節層と、 前記第１電界調節層と前記第１サブゲート電極に連結さ
れる第１主ゲート電極及び前記第２電界調節層と前記第
２サブゲート電極に連結される第２主ゲート第２主ゲー
ト電極と、 前記不純物領域に連結されるソース及びドレイン電極を
含む薄膜トランジスタ液晶表示装置。 - 【請求項２５】 前記電界調節層は非晶質シリコン層、
多結晶シリコン層或いはマイクロ結晶シリコン層のうち
少なくともいずれか一つを含むことを特徴とする請求項
２４記載の薄膜トランジスタ液晶表示装置。 - 【請求項２６】 前記ゲート絶縁膜はシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜／シリコン窒化膜、シ
リコン窒化膜／シリコン酸化膜、或いはシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜のうち少なくともい
ずれか一つを特徴とする請求項２４記載の薄膜トランジ
スタ液晶表示装置。 - 【請求項２７】 基板上に活性層を形成する工程と、 前記活性層と前記基板の露出された表面上にゲート絶縁
膜を形成する工程と、 前記ゲート絶縁膜上に第１、第２電界調節層を形成する
工程と、 前記第１、第２電界調節層上に第１、第２サブゲート電
極をそれぞれ形成する工程と、 前記サブゲート電極、前記電界調節層、及び前期ゲート
絶縁膜上に主ゲート電極を形成する工程と、 前記主ゲート電極と、前記サブゲート電極をマスクとす
るイオン注入工程を施して前記活性層に第１、第２不純
物領域、及び第１、第２、第３非不純物領域を形成する
工程とを含むことを特徴とする請求項２７記載の薄膜ト
ランジスタ液晶表示装置の製造方法。 - 【請求項２８】 前記活性層は非晶質シリコンから形成
することを特徴とする請求項２７記載の薄膜トランジス
タ液晶表示装置の製造方法。 - 【請求項２９】 前記電界調節層は非晶質シリコン層、
多結晶シリコン層、或いはマイクロ結晶シリコンのうち
少なくともいずれか一つを含むことを特徴とする請求項
２７記載の薄膜トランジスタ液晶表示装置の製造方法。 - 【請求項３０】 前記ゲート絶縁膜はシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜／シリコン窒化膜、シ
リコン窒化膜／シリコン酸化膜、或いはシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜のうち少なくともい
ずれか一つを含むことを特徴とする請求項２７記載の薄
膜トランジスタ液晶表示装置の製造方法。 - 【請求項３１】 前記第１非不純物領域はチャネル領域
であることを特徴とする請求項２７記載の薄膜トランジ
スタ液晶表示装置の製造方法。 - 【請求項３２】 基板上に活性層を形成する工程と、 前記活性層上にゲート絶縁膜を形成する工程と、 前記活性層と前記ゲート絶縁膜を同時にパターニングす
る工程と、 前記ゲート絶縁膜上に形成されるが、前記活性層のエッ
ジ部分と前記ゲート絶縁膜を覆う第１、第２、電界調節
層を形成する工程と、 前記第１、第２電界調節層上に第１、第２サブゲート電
極をそれぞれ形成する工程と、 前記サブゲート電極、前記電界調節層、及び前記ゲート
絶縁膜上に主ゲート電極を形成する工程と、 前記主ゲート電極と前記サブゲート電極をマスクとする
イオン注入工程を施して前記活性層に第１、第２不純物
領域と、第１、第２、第３非不純物領域を形成する工程
とを含むことを特徴とする薄膜トランジスタ液晶表示装
置の製造方法。 - 【請求項３３】 前記活性層は非晶質シリコンから形成
することを特徴とする請求項３２記載の薄膜トランジス
タ液晶表示装置の製造方法。 - 【請求項３４】 前記電界調節層は非晶質シリコン層、
多結晶シリコン層、或いはマイクロ結晶シリコン層のう
ち少なくともいずれか一つを特徴とする請求項３２記載
の薄膜トランジスタ液晶表示装置の製造方法。 - 【請求項３５】 前記ゲート絶縁膜はシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜／シリコン窒化膜、シ
リコン窒化膜／シリコン酸化膜、或いはシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜のうち少なくともい
ずれか一つを含むことを特徴とする請求項３２記載の薄
膜トランジスタ液晶表示装置の製造方法。 - 【請求項３６】 前記第１非不純物領域はチャネル領域
であることを特徴とする請求項３２記載の薄膜トランジ
スタ液晶表示装置の製造方法。 - 【請求項３７】 基板上にソースとドレイン電極を形成
する電界と、 前記ソース及びドレイン電極と前記基板に活性層を形成
する工程と、 前記基板の露出された表面にゲート絶縁膜を形成する工
程と、 前記第１、第２電界調節層上に第１、第２サブゲート電
極をそれぞれ形成する工程と、 前記サブゲート電極、前記電界調節層、及び前記ゲート
絶縁膜上に主ゲート電極を形成する工程と、 前記主ゲート電極と前記サブゲート電極をマスクとする
イオン注入工程を施して前記活性層に第１、第２不純物
領域、及び第１、第２、第３非不純物領域を形成する工
程とを含むことを特徴とする薄膜トランジスタ液晶表示
装置の製造方法。 - 【請求項３８】 前記活性層は非晶質シリコン層を形成
することを特徴とする請求項３７記載の薄膜トランジス
タ液晶表示装置の製造方法。 - 【請求項３９】 前記電界調節層は非晶質シリコン層、
多結晶シリコン層、或いはマイクロ結晶シリコン層のう
ち少なくともいずれか一つを含むことを特徴とする請求
項３７記載の薄膜トランジスタ液晶表示装置の製造方
法。 - 【請求項４０】 前記ゲート絶縁膜はシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜／シリコン窒化膜、シ
リコン窒化膜／シリコン酸化膜、或いはシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜のうち少なくともい
ずれか一つを含むことを特徴とする液晶表示装置の製造
方法。 - 【請求項４１】 前記第１非不純物領域はチャネル領域
であることを特徴とする請求項３７記載の薄膜トランジ
スタ液晶表示装置の製造方法。 - 【請求項４２】 前記基板上に前記ソース電極に延長さ
れるデータラインを計する工程と、 前記基板一部を含む前記ゲート絶縁膜に寄生容量減殺部
を形成する工程と、 前記寄生容量減殺部上にサブゲートラインを形成する工
程と、 前記主ゲート電極に連結され、前記基板の一部を含む前
記サブゲートライン上に存在するゲートラインを形成す
る工程とをさらに含む請求項３７記載の薄膜トランジス
タ液晶表示装置の製造方法。 - 【請求項４３】 基板上に活性層を形成する工程と、 前記基板の露出された表面と前記活性層上にゲート絶縁
膜を形成する工程と、 前記ゲート絶縁膜の上に非晶質シリコン層の表面に前記
非晶質シリコン層に反対の導電型を有する不純物イオン
を高濃度で注入する工程と、 前記非晶質シリコン層をパターニングして前記第１、第
２、電界調節層及び前記第１、第２サブゲート電極を形
成する工程と、 前記電界調節層、前記サブゲート電極、及び前記ゲート
絶縁膜上に主ゲート電極を形成する工程と、 前記主ゲート電極と前記サブゲート電極をマスクとする
イオン注入工程を施して前記活性層に第１、第２不純物
領域及び第１、第２、第３非不純物領域を形成する工程
とを含む薄膜トランジスタ液晶表示装置の製造方法。 - 【請求項４４】 前記活性層は非晶質シリコン層から形
成することを特徴とする薄膜トランジスタ液晶表示装置
の製造方法。 - 【請求項４５】 前記ゲート絶縁膜はシリコン酸化膜、
シリコン窒化膜、シリコン酸化膜／シリコン窒化膜、シ
リコン窒化膜／シリコン酸化膜、或いはシリコン酸化膜
／シリコン窒化膜／シリコン酸化膜のうち少なくともい
ずれか一つを含むことを特徴とする請求項４３記載の薄
膜トランジスタ液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960035334A KR100219117B1 (ko) | 1996-08-24 | 1996-08-24 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
| KR96-35334 | 1996-08-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093103A true JPH1093103A (ja) | 1998-04-10 |
| JP4303323B2 JP4303323B2 (ja) | 2009-07-29 |
Family
ID=19470684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21789697A Expired - Lifetime JP4303323B2 (ja) | 1996-08-24 | 1997-08-12 | 薄膜トランジスタ液晶表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5835172A (ja) |
| JP (1) | JP4303323B2 (ja) |
| KR (1) | KR100219117B1 (ja) |
| DE (1) | DE19736204B4 (ja) |
| FR (1) | FR2753806B1 (ja) |
| GB (1) | GB2316803B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811583B1 (ko) * | 2000-03-27 | 2008-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디스플레이 장치 및 제조 방법 |
| JP2008129609A (ja) * | 2006-11-24 | 2008-06-05 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2008134337A (ja) * | 2006-11-27 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 有機ｅｌ表示装置 |
| JP2008311545A (ja) * | 2007-06-18 | 2008-12-25 | Hitachi Displays Ltd | 表示装置 |
| JP2017098585A (ja) * | 1999-06-02 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018200483A (ja) * | 2018-08-07 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2019192925A (ja) * | 2017-11-14 | 2019-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953596A (en) * | 1996-12-19 | 1999-09-14 | Micron Technology, Inc. | Methods of forming thin film transistors |
| JP2000111945A (ja) * | 1998-10-01 | 2000-04-21 | Sony Corp | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| EP1020839A3 (en) | 1999-01-08 | 2002-11-27 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving circuit therefor |
| JP4727029B2 (ja) * | 1999-11-29 | 2011-07-20 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 |
| KR100433805B1 (ko) * | 2001-10-11 | 2004-06-02 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| KR100532082B1 (ko) * | 2001-12-28 | 2005-11-30 | 엘지.필립스 엘시디 주식회사 | 다결정 박막트랜지스터 및 그 제조방법 |
| CN100449779C (zh) * | 2002-10-07 | 2009-01-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US7541614B2 (en) * | 2003-03-11 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same |
| US7756869B2 (en) * | 2004-04-30 | 2010-07-13 | The Boeing Company | Methods and apparatus for extracting referential keys from a document |
| EP1850374A3 (en) * | 2006-04-28 | 2007-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TWI535028B (zh) | 2009-12-21 | 2016-05-21 | 半導體能源研究所股份有限公司 | 薄膜電晶體 |
| KR101836067B1 (ko) | 2009-12-21 | 2018-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터와 그 제작 방법 |
| US8476744B2 (en) | 2009-12-28 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with channel including microcrystalline and amorphous semiconductor regions |
| US8704230B2 (en) | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US9287406B2 (en) * | 2013-06-06 | 2016-03-15 | Macronix International Co., Ltd. | Dual-mode transistor devices and methods for operating same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6418270A (en) * | 1987-07-13 | 1989-01-23 | Oki Electric Ind Co Ltd | Semiconductor memory device |
| US5124769A (en) * | 1990-03-02 | 1992-06-23 | Nippon Telegraph And Telephone Corporation | Thin film transistor |
| JPH0442579A (ja) * | 1990-06-08 | 1992-02-13 | Seiko Epson Corp | 薄膜トランジスタ及び製造方法 |
| US5047816A (en) * | 1990-08-21 | 1991-09-10 | Vlsi Technology, Inc. | Self-aligned dual-gate transistor |
| JP3277548B2 (ja) * | 1991-05-08 | 2002-04-22 | セイコーエプソン株式会社 | ディスプレイ基板 |
| JPH05315605A (ja) * | 1992-05-07 | 1993-11-26 | Sony Corp | Ｍｏｓ型半導体装置 |
| JP3173135B2 (ja) * | 1992-06-24 | 2001-06-04 | セイコーエプソン株式会社 | 薄膜半導体装置及びその製造方法 |
| KR100292767B1 (ko) * | 1992-09-25 | 2001-09-17 | 이데이 노부유끼 | 액정표시장치 |
| JPH06177384A (ja) * | 1992-10-09 | 1994-06-24 | Fuji Xerox Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP3292657B2 (ja) * | 1995-04-10 | 2002-06-17 | キヤノン株式会社 | 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法 |
| US5672515A (en) * | 1995-09-12 | 1997-09-30 | Optical Sensors Incorporated | Simultaneous dual excitation/single emission fluorescent sensing method for PH and pCO2 |
| JP3184771B2 (ja) * | 1995-09-14 | 2001-07-09 | キヤノン株式会社 | アクティブマトリックス液晶表示装置 |
-
1996
- 1996-08-24 KR KR1019960035334A patent/KR100219117B1/ko not_active IP Right Cessation
-
1997
- 1997-06-13 US US08/874,659 patent/US5835172A/en not_active Expired - Lifetime
- 1997-07-14 GB GB9714835A patent/GB2316803B/en not_active Expired - Fee Related
- 1997-08-12 JP JP21789697A patent/JP4303323B2/ja not_active Expired - Lifetime
- 1997-08-14 FR FR9710397A patent/FR2753806B1/fr not_active Expired - Fee Related
- 1997-08-20 DE DE19736204A patent/DE19736204B4/de not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017098585A (ja) * | 1999-06-02 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100811583B1 (ko) * | 2000-03-27 | 2008-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디스플레이 장치 및 제조 방법 |
| JP2008129609A (ja) * | 2006-11-24 | 2008-06-05 | Samsung Electronics Co Ltd | 液晶表示装置 |
| KR101304902B1 (ko) * | 2006-11-24 | 2013-09-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP2008134337A (ja) * | 2006-11-27 | 2008-06-12 | Lg Phillips Lcd Co Ltd | 有機ｅｌ表示装置 |
| JP2008311545A (ja) * | 2007-06-18 | 2008-12-25 | Hitachi Displays Ltd | 表示装置 |
| JP2019192925A (ja) * | 2017-11-14 | 2019-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018200483A (ja) * | 2018-08-07 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19736204A1 (de) | 1998-02-26 |
| DE19736204B4 (de) | 2004-02-19 |
| GB9714835D0 (en) | 1997-09-17 |
| US5835172A (en) | 1998-11-10 |
| KR100219117B1 (ko) | 1999-09-01 |
| JP4303323B2 (ja) | 2009-07-29 |
| KR19980015877A (ko) | 1998-05-25 |
| FR2753806A1 (fr) | 1998-03-27 |
| GB2316803B (en) | 1998-10-21 |
| GB2316803A (en) | 1998-03-04 |
| FR2753806B1 (fr) | 2005-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4303323B2 (ja) | 薄膜トランジスタ液晶表示装置 | |
| JP4439766B2 (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| KR100307456B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US6121652A (en) | Semiconductor device including active matrix circuit | |
| KR100812492B1 (ko) | 박막 트랜지스터 장치 및 그 제조 방법과 액정 표시 장치 | |
| US6972435B2 (en) | Camera having display device utilizing TFT | |
| US7759178B2 (en) | Thin film transistor substrate and fabrication thereof | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP2002134756A (ja) | 半導体装置およびその製造方法 | |
| US5767531A (en) | Thin-film transistor, method of fabricating the same, and liquid-crystal display apparatus | |
| KR101760946B1 (ko) | 박막트랜지스터 어레이기판 제조방법 | |
| JPH11354808A (ja) | 薄膜トランジスタの製造方法 | |
| KR100205523B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH1187721A (ja) | 薄膜トランジスタおよびこれを備えた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR19980021815A (ko) | 액정표시장치 및 그 제조방법 | |
| CN112951850B (zh) | 显示面板及其制备方法、显示装置 | |
| JP2694912B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPS5893269A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2009200528A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| KR20070040017A (ko) | 박막 트랜지스터 및 이의 제조방법 | |
| JPH0878696A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05259457A (ja) | 薄膜トランジスタ | |
| JPH08204200A (ja) | 薄膜トランジスタ | |
| JP3293568B2 (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080121 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080421 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080813 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090401 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |