JPH1092677A - フライバックトランスフォーマの異常検出回路 - Google Patents
フライバックトランスフォーマの異常検出回路Info
- Publication number
- JPH1092677A JPH1092677A JP9235676A JP23567697A JPH1092677A JP H1092677 A JPH1092677 A JP H1092677A JP 9235676 A JP9235676 A JP 9235676A JP 23567697 A JP23567697 A JP 23567697A JP H1092677 A JPH1092677 A JP H1092677A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- voltage
- flyback transformer
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/20—Prevention of damage to cathode-ray tubes in the event of failure of scanning
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 ＦＢＴの異常動作を検出するためのＦＢＴ異
常検出回路を開示する。 【解決手段】 ＦＢＴ異常検出回路は、低電圧コイル及
び高電圧コイルを含むＦＢＴ；水平周波数信号に応じて
フライバックパルスを発生させ、上記発生したフライバ
ックパルスを上記低電圧コイルに提供するためのフライ
バックパルス発生手段；上記ＦＢＴの高電圧コイルより
出力される高電圧を感知するための電圧感知手段；上記
電圧感知手段からの電圧感知信号及び上記水平周波数信
号に基いて上記ＦＢＴの誤動作を判断するための信号判
別手段；及び上記信号判別手段の判別結果に応じて上記
ＦＢＴの動作を遮断するための遮断手段；で構成される
ことにより、ＦＢＴからの異常電圧の発生を阻止する。
常検出回路を開示する。 【解決手段】 ＦＢＴ異常検出回路は、低電圧コイル及
び高電圧コイルを含むＦＢＴ；水平周波数信号に応じて
フライバックパルスを発生させ、上記発生したフライバ
ックパルスを上記低電圧コイルに提供するためのフライ
バックパルス発生手段；上記ＦＢＴの高電圧コイルより
出力される高電圧を感知するための電圧感知手段；上記
電圧感知手段からの電圧感知信号及び上記水平周波数信
号に基いて上記ＦＢＴの誤動作を判断するための信号判
別手段；及び上記信号判別手段の判別結果に応じて上記
ＦＢＴの動作を遮断するための遮断手段；で構成される
ことにより、ＦＢＴからの異常電圧の発生を阻止する。
Description
【０００１】
【発明の属する技術分野】本発明はディスプレー装置に
おいてＣＲＴのアノードに印加される高電圧を発生させ
るフライバックトランスフォーマに関し、特に、フライ
バックトランスフォーマの異常動作を検出するためのフ
ライバックトランスフォーマ異常検出回路に関する。
おいてＣＲＴのアノードに印加される高電圧を発生させ
るフライバックトランスフォーマに関し、特に、フライ
バックトランスフォーマの異常動作を検出するためのフ
ライバックトランスフォーマ異常検出回路に関する。
【０００２】
【従来の技術】一般的に、テレビのＣＲＴのアノードに
提供される高電圧はフライバックトランスフォーマ（以
下、ＦＢＴという）から提供される。テレビの高電圧発
生回路は水平ドライブ回路から提供された水平ドライブ
信号に応じて低電圧のフライバックパルスを発生させ、
ＦＢＴから高電圧が発生するように上記低電圧のパルス
を上記ＦＢＴの低電圧コイルに提供する。そして、上記
高電圧発生回路は、上記ＦＢＴの高電圧コイルから出力
される高電圧パルスを整流して上記高電圧を発生させ、
この発生した高電圧をＣＲＴＢのアノードに提供する。
提供される高電圧はフライバックトランスフォーマ（以
下、ＦＢＴという）から提供される。テレビの高電圧発
生回路は水平ドライブ回路から提供された水平ドライブ
信号に応じて低電圧のフライバックパルスを発生させ、
ＦＢＴから高電圧が発生するように上記低電圧のパルス
を上記ＦＢＴの低電圧コイルに提供する。そして、上記
高電圧発生回路は、上記ＦＢＴの高電圧コイルから出力
される高電圧パルスを整流して上記高電圧を発生させ、
この発生した高電圧をＣＲＴＢのアノードに提供する。
【０００３】高電圧発生回路に関する一例は、１９９４
年１月１１日付でマツモトに許与されたアメリカ特許第
５、２７８、７４６号に開示されている。マツモトが提
示した高電圧発生回路は、ＦＢＴ（Flyback Transforme
r）及びドライブパワーソースと、ＦＢＴの低電圧コイ
ルと、接地との間に設置された第１スイッチ要素を含
む。上記第１スイッチ要素は、共振キャパシターを充電
及び放電するためにターンオン／オフされ、上記キャパ
シターからフライバックパルスを発生させる。上記ＦＢ
Ｔの高電圧コイルの出力電圧は感知され、上記フライバ
ックパルスは上記高電圧コイルからの電圧の安定的な出
力のために、上記感知電圧に基いて制御される。上記高
電圧発生回路は、接地と上記ドライブパワーソースと上
記低電圧コイルとの間に設置された第２スイッチ要素を
含む。上記第２スイッチ要素は上記第１スイッチ要素が
ターンオフされると同時にターンオンになって、低電圧
コイルに貯蔵された電気エネルギーを上記共振キャパシ
ターに伝達し、所定の充電キャパシターは上記エネルギ
ーが伝達されてから上記共振キャパシターから上記ドラ
イブパワーソースへの逆方向の電流により充電すること
で、上記高電圧発生回路が上記高電圧コイルの出力電圧
の変化を調節することができる。
年１月１１日付でマツモトに許与されたアメリカ特許第
５、２７８、７４６号に開示されている。マツモトが提
示した高電圧発生回路は、ＦＢＴ（Flyback Transforme
r）及びドライブパワーソースと、ＦＢＴの低電圧コイ
ルと、接地との間に設置された第１スイッチ要素を含
む。上記第１スイッチ要素は、共振キャパシターを充電
及び放電するためにターンオン／オフされ、上記キャパ
シターからフライバックパルスを発生させる。上記ＦＢ
Ｔの高電圧コイルの出力電圧は感知され、上記フライバ
ックパルスは上記高電圧コイルからの電圧の安定的な出
力のために、上記感知電圧に基いて制御される。上記高
電圧発生回路は、接地と上記ドライブパワーソースと上
記低電圧コイルとの間に設置された第２スイッチ要素を
含む。上記第２スイッチ要素は上記第１スイッチ要素が
ターンオフされると同時にターンオンになって、低電圧
コイルに貯蔵された電気エネルギーを上記共振キャパシ
ターに伝達し、所定の充電キャパシターは上記エネルギ
ーが伝達されてから上記共振キャパシターから上記ドラ
イブパワーソースへの逆方向の電流により充電すること
で、上記高電圧発生回路が上記高電圧コイルの出力電圧
の変化を調節することができる。
【０００４】しかし、上記マツモトにより提示された高
電圧発生回路は、ＦＢＴ自体の異常、または外部からの
他の信号がＦＢＴに流入する場合、ＦＢＴから危険な異
常高電圧が発生するという問題を抱えていた。
電圧発生回路は、ＦＢＴ自体の異常、または外部からの
他の信号がＦＢＴに流入する場合、ＦＢＴから危険な異
常高電圧が発生するという問題を抱えていた。
【０００５】従って、ＦＢＴ自体の異常、または外部か
らの他の信号がＦＢＴに流入する場合、ＦＢＴからの異
常電圧の発生を阻止するためのＦＢＴ異常電圧感知回路
が必要である。
らの他の信号がＦＢＴに流入する場合、ＦＢＴからの異
常電圧の発生を阻止するためのＦＢＴ異常電圧感知回路
が必要である。
【０００６】
【発明が解決しようとする課題】本発明は上記のような
問題点に鑑みてなされたものであり、本発明の目的は、
フライバックトランスフォーマの異常動作を感知し得る
フライバックトランスフォーマの異常動作感知回路を提
供することにある。
問題点に鑑みてなされたものであり、本発明の目的は、
フライバックトランスフォーマの異常動作を感知し得る
フライバックトランスフォーマの異常動作感知回路を提
供することにある。
【０００７】本発明の他の目的は、ＦＢＴの異常動作
時、ＦＢＴの駆動を阻止するためのＦＢＴ異常検出回路
を提供することにある。
時、ＦＢＴの駆動を阻止するためのＦＢＴ異常検出回路
を提供することにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに本発明のＦＢＴ異常検出回路は、低電圧コイル及び
高電圧コイルを含むＦＢＴ；水平周波数信号に応じてフ
ライバックパルスを発生させ、上記発生したフライバッ
クパルスを上記低電圧コイルに提供するためのフライバ
ックパルス発生回路；上記ＦＢＴの高電圧コイルより出
力される高電圧を感知するための電圧感知回路；上記電
圧感知手段からの電圧感知信号及び上記水平周波数信号
に基いて上記ＦＢＴの誤動作を判断するための信号判別
回路；及び上記信号判別手段の判別結果に応じて上記Ｆ
ＢＴの動作を遮断するための遮断回路；で構成される。
めに本発明のＦＢＴ異常検出回路は、低電圧コイル及び
高電圧コイルを含むＦＢＴ；水平周波数信号に応じてフ
ライバックパルスを発生させ、上記発生したフライバッ
クパルスを上記低電圧コイルに提供するためのフライバ
ックパルス発生回路；上記ＦＢＴの高電圧コイルより出
力される高電圧を感知するための電圧感知回路；上記電
圧感知手段からの電圧感知信号及び上記水平周波数信号
に基いて上記ＦＢＴの誤動作を判断するための信号判別
回路；及び上記信号判別手段の判別結果に応じて上記Ｆ
ＢＴの動作を遮断するための遮断回路；で構成される。
【０００９】上記の構成によれば、上記判別回路はＦＢ
Ｔから発生する高電圧及び水平周波数信号に基いてＦＢ
Ｔの異常を感知し、上記遮断回路は上記判別回路からの
ＦＢＴの異常を表示する判別結果信号に応答してＦＢＴ
の駆動を阻止することになる。従って、本発明による上
記回路は、ＦＢＴから異常電圧が発生するのを防ぐこと
ができるわけである。
Ｔから発生する高電圧及び水平周波数信号に基いてＦＢ
Ｔの異常を感知し、上記遮断回路は上記判別回路からの
ＦＢＴの異常を表示する判別結果信号に応答してＦＢＴ
の駆動を阻止することになる。従って、本発明による上
記回路は、ＦＢＴから異常電圧が発生するのを防ぐこと
ができるわけである。
【００１０】
【発明の実施の形態】以下、添付図面を参照しながら本
発明をより詳しく説明する。
発明をより詳しく説明する。
【００１１】図１は本発明の一実施例によるＦＢＴ異常
電圧検出回路を示す回路構成図である。
電圧検出回路を示す回路構成図である。
【００１２】同図に示すように、ＦＢＴ異常電圧検出回
路は、水平発振器１１０、水平駆動回路１２０、水平出
力回路１３０、電源１５０、スイッチ１６０、ＳＭＰＳ
１７０、電圧感知回路２１０、信号判別回路２３０、信
号遮断回路２５０、及び制御部２７０を含む。
路は、水平発振器１１０、水平駆動回路１２０、水平出
力回路１３０、電源１５０、スイッチ１６０、ＳＭＰＳ
１７０、電圧感知回路２１０、信号判別回路２３０、信
号遮断回路２５０、及び制御部２７０を含む。
【００１３】上記水平発振器１１０は、水平同期信号に
対応する水平周波数信号を発生させ、上記発生した水平
周波数信号を水平駆動回路１２０に提供する。
対応する水平周波数信号を発生させ、上記発生した水平
周波数信号を水平駆動回路１２０に提供する。
【００１４】上記水平駆動回路１２０は上記水平発振器
１１０からの水平周波数信号１１０１に応じて水平駆動
信号１２０１を発生させ、上記発生した水平駆動信号１
２０１を上記水平出力回路１３０に提供する。
１１０からの水平周波数信号１１０１に応じて水平駆動
信号１２０１を発生させ、上記発生した水平駆動信号１
２０１を上記水平出力回路１３０に提供する。
【００１５】上記水平出力回路１３０は上記水平駆動信
号１２０１に応じてフライバックパルス信号１３０１を
発生させ、上記発生したフライバックパルス信号１３０
１を上記ＦＢＴ１４０の低電圧コイル１４１に提供す
る。
号１２０１に応じてフライバックパルス信号１３０１を
発生させ、上記発生したフライバックパルス信号１３０
１を上記ＦＢＴ１４０の低電圧コイル１４１に提供す
る。
【００１６】上記ＦＢＴ１４０は上記低電圧コイル１４
１、高電圧コイル１４２、及び電圧感知コイル１４３を
含む。上記ＦＢＴ１４０の高電圧コイル１４２と電圧感
知コイル１４３はそれぞれ、上記低電圧コイル１４１に
入力される上記水平出力回路１３０からの上記フライバ
ックパルス信号１３０１によって誘導起電力を発生させ
る。上記高電圧コイル１４２から発生する高電圧ＨＶは
ＣＲＴ（図示せず）のアノード（図示せず）に提供す
る。そして、上記電圧感知コイル１４３から発生する感
知電圧は上記電圧感知回路２１０に提供される。
１、高電圧コイル１４２、及び電圧感知コイル１４３を
含む。上記ＦＢＴ１４０の高電圧コイル１４２と電圧感
知コイル１４３はそれぞれ、上記低電圧コイル１４１に
入力される上記水平出力回路１３０からの上記フライバ
ックパルス信号１３０１によって誘導起電力を発生させ
る。上記高電圧コイル１４２から発生する高電圧ＨＶは
ＣＲＴ（図示せず）のアノード（図示せず）に提供す
る。そして、上記電圧感知コイル１４３から発生する感
知電圧は上記電圧感知回路２１０に提供される。
【００１７】上記電圧感知回路２１０は上記水平駆動回
路１２０からの水平駆動信号１２０１に応じて上記ＦＢ
Ｔ１４０の電圧感知コイル１４３からの感知電圧１４３
１に対応する電圧感知信号２１０１を発生させ、上記発
生した電圧感知信号２１０１を上記信号判別回路２３０
に提供する。
路１２０からの水平駆動信号１２０１に応じて上記ＦＢ
Ｔ１４０の電圧感知コイル１４３からの感知電圧１４３
１に対応する電圧感知信号２１０１を発生させ、上記発
生した電圧感知信号２１０１を上記信号判別回路２３０
に提供する。
【００１８】図２は図１の電圧感知回路２１０及び判別
回路２３０を示す回路図である。
回路２３０を示す回路図である。
【００１９】図２に示すように、上記電圧感知回路２１
０は上記電圧感知信号２１０１を発生させるために、シ
ュミットトリガー（schmitt trigger)２１１、インバー
タ２１２、論理積ゲート２１３、及び第１・第２フリッ
プフロップ２１４、２１５で構成される。
０は上記電圧感知信号２１０１を発生させるために、シ
ュミットトリガー（schmitt trigger)２１１、インバー
タ２１２、論理積ゲート２１３、及び第１・第２フリッ
プフロップ２１４、２１５で構成される。
【００２０】上記シュミットトリガー２１１の入力端は
上記電圧感知コイル１４３に連結され、その出力端は上
記論理積ゲート２１３の一入力端に接続される。上記シ
ュミットトリガー２１１は上記電圧感知コイル１４３か
らの感知電圧１４３１を第１論理信号２１１１に変換す
る。即ち、上記シュミットトリガー２１１は上記電圧感
知コイル１４３からの感知電圧１４３１が所定電圧以下
である場合には論理ローの第１論理信号２１１１を発生
させ、上記感知電圧１４３１が所定電圧以上である場合
には論理ハイの第１論理信号２１１１を発生させる。そ
して、上記シュミットトリガー２１１は、上記第１論理
信号２１１１を上記論理積ゲート２１３に提供する。
上記電圧感知コイル１４３に連結され、その出力端は上
記論理積ゲート２１３の一入力端に接続される。上記シ
ュミットトリガー２１１は上記電圧感知コイル１４３か
らの感知電圧１４３１を第１論理信号２１１１に変換す
る。即ち、上記シュミットトリガー２１１は上記電圧感
知コイル１４３からの感知電圧１４３１が所定電圧以下
である場合には論理ローの第１論理信号２１１１を発生
させ、上記感知電圧１４３１が所定電圧以上である場合
には論理ハイの第１論理信号２１１１を発生させる。そ
して、上記シュミットトリガー２１１は、上記第１論理
信号２１１１を上記論理積ゲート２１３に提供する。
【００２１】上記インバータ２１２の入力端は上記水平
駆動回路１２０の出力端に接続され、その出力端は上記
論理積ゲート２１３の他の入力端に接続される。上記イ
ンバータ２１２は上記水平駆動信号１２０１を反転して
第２論理信号２１２１を発生させ、上記発生した第２論
理信号２１２１を上記論理積ゲート２１３に出力する。
駆動回路１２０の出力端に接続され、その出力端は上記
論理積ゲート２１３の他の入力端に接続される。上記イ
ンバータ２１２は上記水平駆動信号１２０１を反転して
第２論理信号２１２１を発生させ、上記発生した第２論
理信号２１２１を上記論理積ゲート２１３に出力する。
【００２２】上記論理積ゲート２１３は、上記インバー
タ２１２からの第２論理信号２１２１が論理ハイの状態
の間だけ上記シュミットトリガー２１１からの第１論理
信号２１１１を出力するために、上記第１論理信号２１
１１及び上記第２論理信号２１２１を論理積する。即
ち、上記論理積ゲート２１３は上記フライバックパルス
１３０１により上記電圧感知コイル１４３に誘導され上
記シュミットトリガー２１１によって第１論理信号２１
１１に変換された感知電圧１４３１を出力することで、
上記フライバックパルスとフライバックパルスの間の時
間に上記電圧感知コイル２１１１に発生するノイズ成分
を取り除くことができる。上記論理積ゲート２１３は上
記第１及び第２論理信号２１１１及び２１２１を論理積
して第３信号２１３１を発生させ、上記発生した第３信
号２１３１を上記第１Ｄフリップフロップ２１４の第１
Ｄ入力端Ｄ１に提供する。
タ２１２からの第２論理信号２１２１が論理ハイの状態
の間だけ上記シュミットトリガー２１１からの第１論理
信号２１１１を出力するために、上記第１論理信号２１
１１及び上記第２論理信号２１２１を論理積する。即
ち、上記論理積ゲート２１３は上記フライバックパルス
１３０１により上記電圧感知コイル１４３に誘導され上
記シュミットトリガー２１１によって第１論理信号２１
１１に変換された感知電圧１４３１を出力することで、
上記フライバックパルスとフライバックパルスの間の時
間に上記電圧感知コイル２１１１に発生するノイズ成分
を取り除くことができる。上記論理積ゲート２１３は上
記第１及び第２論理信号２１１１及び２１２１を論理積
して第３信号２１３１を発生させ、上記発生した第３信
号２１３１を上記第１Ｄフリップフロップ２１４の第１
Ｄ入力端Ｄ１に提供する。
【００２３】上記第１Ｄフリップフロップ２１４は第１
クロック端子ＣＫ１、第１Ｄ入力端子Ｄ１、及び第１Ｑ
出力端子Ｑ１を含む。所定のクロックソース（図示せ
ず）からの所定のクロック信号が上記第１Ｄフリップフ
ロップ２１４の第１クロック端子ＣＫ１に入力される場
合、上記第１フリップフロップ２１４は、上記第１Ｄ入
力端子Ｄ１を通して入力される上記論理積ゲート２１３
からの第３論理信号２１３１を上記第１出力端子Ｑ１に
出力する。
クロック端子ＣＫ１、第１Ｄ入力端子Ｄ１、及び第１Ｑ
出力端子Ｑ１を含む。所定のクロックソース（図示せ
ず）からの所定のクロック信号が上記第１Ｄフリップフ
ロップ２１４の第１クロック端子ＣＫ１に入力される場
合、上記第１フリップフロップ２１４は、上記第１Ｄ入
力端子Ｄ１を通して入力される上記論理積ゲート２１３
からの第３論理信号２１３１を上記第１出力端子Ｑ１に
出力する。
【００２４】上記第２Ｄフリップフロップ２１５は第２
クロック端子ＣＫ２、第２Ｄ入力端子Ｄ２、及び第２Ｑ
出力端子Ｑ２を含む。上記クロックソースからクロック
信号が上記第２Ｄフリップフロップ２１５の第２クロッ
ク端子ＣＫ２に入力される場合、上記第２フリップフロ
ップ２１５は、上記第２Ｄ入力端子Ｄ２を通して入力さ
れる上記第１Ｄフリップフロップ２１４の第１Ｑ出力端
子Ｑ１からの第１フリップフロップ出力信号２１４１
を、上記電圧感知信号２１０１として上記第２Ｑ出力端
子Ｑ２に出力する。
クロック端子ＣＫ２、第２Ｄ入力端子Ｄ２、及び第２Ｑ
出力端子Ｑ２を含む。上記クロックソースからクロック
信号が上記第２Ｄフリップフロップ２１５の第２クロッ
ク端子ＣＫ２に入力される場合、上記第２フリップフロ
ップ２１５は、上記第２Ｄ入力端子Ｄ２を通して入力さ
れる上記第１Ｄフリップフロップ２１４の第１Ｑ出力端
子Ｑ１からの第１フリップフロップ出力信号２１４１
を、上記電圧感知信号２１０１として上記第２Ｑ出力端
子Ｑ２に出力する。
【００２５】従って、上記第１Ｄフリップフロップ２１
４及び上記第２Ｄフリップフロップ２１５は、上記クロ
ック信号の１／２周期の間に上記第３論理信号２１３１
に流入したノイズを取り除くことができる。上記クロッ
ク信号の周期の間に上記第３論理信号２１３１に流入し
たノイズを取り除くためには、上記第１Ｄフリップフロ
ップ２１４及び上記第２Ｄフリップフロップ２１５とし
て２つのポジティブ・エッジ・トリガーＤフリップフロ
ップが使用されるのが望ましい。
４及び上記第２Ｄフリップフロップ２１５は、上記クロ
ック信号の１／２周期の間に上記第３論理信号２１３１
に流入したノイズを取り除くことができる。上記クロッ
ク信号の周期の間に上記第３論理信号２１３１に流入し
たノイズを取り除くためには、上記第１Ｄフリップフロ
ップ２１４及び上記第２Ｄフリップフロップ２１５とし
て２つのポジティブ・エッジ・トリガーＤフリップフロ
ップが使用されるのが望ましい。
【００２６】上記信号判別回路２３０は上記水平駆動回
路１２０からの上記水平駆動信号１２０１及び上記電圧
感知回路２１０からの上記電圧感知信号２１０１に基い
て上記ＦＢＴ１４０の異常有無を判別し、上記判別結果
に対応する判別信号２３０１を発生させ、上記発生した
判別信号２３０１を上記信号遮断回路２５０及び制御部
２７０にそれぞれ提供する。
路１２０からの上記水平駆動信号１２０１及び上記電圧
感知回路２１０からの上記電圧感知信号２１０１に基い
て上記ＦＢＴ１４０の異常有無を判別し、上記判別結果
に対応する判別信号２３０１を発生させ、上記発生した
判別信号２３０１を上記信号遮断回路２５０及び制御部
２７０にそれぞれ提供する。
【００２７】上記信号判別回路２３０は上記判別信号を
発生させるために、基準信号発生回路、比較信号発生回
路及び比較回路で構成される。上記基準信号発生回路は
上記水平駆動信号１２０１を処理して基準信号２３２１
を発生させる。上記比較信号発生回路は上記電圧感知信
号２１０１を処理して比較信号２３３１を発生させる。
また、上記比較回路は上記基準信号２３２１及び上記比
較信号２３３１を比較して上記判別信号２３０１を発生
させる。
発生させるために、基準信号発生回路、比較信号発生回
路及び比較回路で構成される。上記基準信号発生回路は
上記水平駆動信号１２０１を処理して基準信号２３２１
を発生させる。上記比較信号発生回路は上記電圧感知信
号２１０１を処理して比較信号２３３１を発生させる。
また、上記比較回路は上記基準信号２３２１及び上記比
較信号２３３１を比較して上記判別信号２３０１を発生
させる。
【００２８】図２を参照すれば、上記基準信号発生回路
は遅延器２３１及び第１Ｔフリップフロップ２３２で構
成されるのが望ましい。
は遅延器２３１及び第１Ｔフリップフロップ２３２で構
成されるのが望ましい。
【００２９】図２に示すように、上記遅延器２３１は上
記電圧感知回路２１０のインバータ２１２からの第２論
理信号２１２１を上記第２Ｄフリップフロップ２１５か
ら出力される電圧感知信号２１０１に同期させるため
に、上記第２論理信号２１２１を所定時間だけ遅らせて
遅延信号２３１１を発生させ、上記発生した遅延信号２
３１１を上記第１Ｔフリップフロップ２３２に提供す
る。
記電圧感知回路２１０のインバータ２１２からの第２論
理信号２１２１を上記第２Ｄフリップフロップ２１５か
ら出力される電圧感知信号２１０１に同期させるため
に、上記第２論理信号２１２１を所定時間だけ遅らせて
遅延信号２３１１を発生させ、上記発生した遅延信号２
３１１を上記第１Ｔフリップフロップ２３２に提供す
る。
【００３０】上記第１Ｔフリップフロップ２３２は上記
遅延器２３１からの遅延信号２３１１の立ち上がりの度
にその出力の論理状態を反転させて第１Ｔ−信号２３２
１を発生させ、上記第１Ｔ−信号２３２１を上記基準信
号２３２１として上記比較回路に提供する。
遅延器２３１からの遅延信号２３１１の立ち上がりの度
にその出力の論理状態を反転させて第１Ｔ−信号２３２
１を発生させ、上記第１Ｔ−信号２３２１を上記基準信
号２３２１として上記比較回路に提供する。
【００３１】上記比較信号発生回路は、第２Ｔフリップ
フロップ２３３であるのが望ましい。
フロップ２３３であるのが望ましい。
【００３２】上記第２Ｔフリップフロップ２３３は、上
記電圧感知回路２１０の第２Ｄフリップフロップ２１５
からの電圧感知信号２１０１の論理状態を反転させて第
２Ｔ−信号２３３１を発生させ、上記第２Ｔ−信号２３
３１を上記比較信号２３３１として上記比較回路に提供
する。
記電圧感知回路２１０の第２Ｄフリップフロップ２１５
からの電圧感知信号２１０１の論理状態を反転させて第
２Ｔ−信号２３３１を発生させ、上記第２Ｔ−信号２３
３１を上記比較信号２３３１として上記比較回路に提供
する。
【００３３】上記比較回路は、ＸＯＲゲート２３４であ
るのが望ましい。
るのが望ましい。
【００３４】上記ＸＯＲゲート２３４は上記第１Ｔフリ
ップフロップ２３２及び第２Ｔフリップフロップ２３３
から入力される２つの信号２３２１、２３３１をＸＯＲ
してＸＯＲ−信号２３４１を発生させ、上記ＸＯＲ−信
号２３４１を上記判別信号２３０１として上記信号遮断
回路２５０及び制御部２７０にそれぞれ提供する。
ップフロップ２３２及び第２Ｔフリップフロップ２３３
から入力される２つの信号２３２１、２３３１をＸＯＲ
してＸＯＲ−信号２３４１を発生させ、上記ＸＯＲ−信
号２３４１を上記判別信号２３０１として上記信号遮断
回路２５０及び制御部２７０にそれぞれ提供する。
【００３５】上記信号遮断回路２５０は上記信号判別回
路２３０からの判別信号２３０１に応答して上記水平駆
動回路１２０から上記水平出力回路１３０に入力される
上記水平駆動信号１２０１を遮断する。
路２３０からの判別信号２３０１に応答して上記水平駆
動回路１２０から上記水平出力回路１３０に入力される
上記水平駆動信号１２０１を遮断する。
【００３６】上記信号遮断回路２５０は、第１抵抗Ｒ１
及び第２抵抗Ｒ２とＮＰＮトランジスターＴｒ２とで構
成されるのが望ましい。上記第１抵抗Ｒ１の一端は上記
ＮＰＮトランジスターＴｒ２のベースに接続され、その
他端は上記信号判別回路２３０のＸＯＲゲート２３４の
出力端に接続される。上記第２抵抗Ｒ２の一端は上記Ｎ
ＰＮトランジスターＴｒ２のエミッターに接続され、そ
の他端は接地される。上記ＮＰＮトランジスターＴｒ２
のコレクターは上記水平駆動回路１２０の出力端に接続
され上記信号判別回路２３０のＸＯＲゲート２３４から
の上記判別信号２３０１の論理状態に応じてターンオン
／オフされ、上記水平駆動回路１２０から上記水平出力
回路１３０に出力される水平駆動信号１２０１を遮断す
る。
及び第２抵抗Ｒ２とＮＰＮトランジスターＴｒ２とで構
成されるのが望ましい。上記第１抵抗Ｒ１の一端は上記
ＮＰＮトランジスターＴｒ２のベースに接続され、その
他端は上記信号判別回路２３０のＸＯＲゲート２３４の
出力端に接続される。上記第２抵抗Ｒ２の一端は上記Ｎ
ＰＮトランジスターＴｒ２のエミッターに接続され、そ
の他端は接地される。上記ＮＰＮトランジスターＴｒ２
のコレクターは上記水平駆動回路１２０の出力端に接続
され上記信号判別回路２３０のＸＯＲゲート２３４から
の上記判別信号２３０１の論理状態に応じてターンオン
／オフされ、上記水平駆動回路１２０から上記水平出力
回路１３０に出力される水平駆動信号１２０１を遮断す
る。
【００３７】また、上記制御部２７０は上記信号判別回
路２３０からの上記判別信号２３０１に応じて電源１５
０及びＳＭＰＳ１７０との間に設置されたスイッチ１６
０をオン／オフし電源１５０からＳＭＰＳ１７０への電
源供給を遮断することで、上記ＳＭＰＳ１７０から上記
ＦＢＴ１４０への電源供給を遮断する。
路２３０からの上記判別信号２３０１に応じて電源１５
０及びＳＭＰＳ１７０との間に設置されたスイッチ１６
０をオン／オフし電源１５０からＳＭＰＳ１７０への電
源供給を遮断することで、上記ＳＭＰＳ１７０から上記
ＦＢＴ１４０への電源供給を遮断する。
【００３８】以下では、添付図面を参照しながら、上記
のように構成されたＦＢＴ異常電圧検出回路をより詳し
く説明する。
のように構成されたＦＢＴ異常電圧検出回路をより詳し
く説明する。
【００３９】図３は図１及び図２の各部分に対する波形
図である。
図である。
【００４０】上記水平駆動回路１２０から図３の（Ａ）
に示すような水平駆動信号１２０１が上記水平出力回路
１３０に入力される場合、上記水平出力回路１３０は上
記フライバックパルス信号１３０１を発生させ、上記発
生したフライバックパルス信号１３０１を上記ＦＢＴ１
４０の低電圧コイル１４１に出力する。
に示すような水平駆動信号１２０１が上記水平出力回路
１３０に入力される場合、上記水平出力回路１３０は上
記フライバックパルス信号１３０１を発生させ、上記発
生したフライバックパルス信号１３０１を上記ＦＢＴ１
４０の低電圧コイル１４１に出力する。
【００４１】上記ＦＢＴ１４０の低電圧コイル１４１に
上記フライバックパルス信号１３０１が入力されれば、
上記高電圧コイル１４２は上記フライバックパルス信号
１３０１による高電圧ＨＶを発生させる。また、上記電
圧感知コイル１４３は上記高電圧コイル１４２の高電圧
ＨＶに比例した感知電圧１４３１を発生させ、上記感知
電圧１４３１を上記電圧感知回路２１０のシュミットト
リガー２１１に出力する。
上記フライバックパルス信号１３０１が入力されれば、
上記高電圧コイル１４２は上記フライバックパルス信号
１３０１による高電圧ＨＶを発生させる。また、上記電
圧感知コイル１４３は上記高電圧コイル１４２の高電圧
ＨＶに比例した感知電圧１４３１を発生させ、上記感知
電圧１４３１を上記電圧感知回路２１０のシュミットト
リガー２１１に出力する。
【００４２】上記ＦＢＴ１４０が正常に動作する場合、
ＦＢＴ１４０は上記フライバックパルス１３０１の発生
数と等しいだけの高電圧パルスを発生させ、上記電圧感
知回路２１０のシュミットトリガー２１１からは図３の
（Ｃ）に示すような第１論理信号２１１１が出力され
る。
ＦＢＴ１４０は上記フライバックパルス１３０１の発生
数と等しいだけの高電圧パルスを発生させ、上記電圧感
知回路２１０のシュミットトリガー２１１からは図３の
（Ｃ）に示すような第１論理信号２１１１が出力され
る。
【００４３】これとは異なり、上記ＦＢＴ１４０が誤動
作する場合、上記ＦＢＴ１４０は上記フライバックパル
ス１３０１の発生数より多い数、例えば１つのフライバ
ックパルスに対して２つの高電圧パルスを発生させるこ
とになり、上記シュミットトリガー２１１からは図３の
（Ｄ）に示すような第１論理信号２１１１が出力され
る。
作する場合、上記ＦＢＴ１４０は上記フライバックパル
ス１３０１の発生数より多い数、例えば１つのフライバ
ックパルスに対して２つの高電圧パルスを発生させるこ
とになり、上記シュミットトリガー２１１からは図３の
（Ｄ）に示すような第１論理信号２１１１が出力され
る。
【００４４】一方、上記水平駆動回路１２０から発生す
る水平駆動信号１２０１は上記電圧感知回路２１０のイ
ンバータ２１２に提供され、上記インバータ２１２は上
記水平駆動信号１２０１を反転して図３の（Ｂ）に示す
ような第２論理信号２１２１を発生させる。
る水平駆動信号１２０１は上記電圧感知回路２１０のイ
ンバータ２１２に提供され、上記インバータ２１２は上
記水平駆動信号１２０１を反転して図３の（Ｂ）に示す
ような第２論理信号２１２１を発生させる。
【００４５】上記論理積ゲート２１３は上記シュミット
トリガー２１１から出力される第１論理信号２１１１及
び上記インバータ２１２からの第２論理信号２１２１を
論理演算し、その結果、上記論理積ゲート２１３は上記
第２論理信号２１２１からノイズが取り除かれた第３論
理信号２１３１を発生させる。即ち、上記論理積ゲート
２１３は上記ＦＢＴ１４０の電圧感知コイル１４３から
発生する感知電圧のうち、上記フライバックパルスによ
り発生する電圧だけを出力する。
トリガー２１１から出力される第１論理信号２１１１及
び上記インバータ２１２からの第２論理信号２１２１を
論理演算し、その結果、上記論理積ゲート２１３は上記
第２論理信号２１２１からノイズが取り除かれた第３論
理信号２１３１を発生させる。即ち、上記論理積ゲート
２１３は上記ＦＢＴ１４０の電圧感知コイル１４３から
発生する感知電圧のうち、上記フライバックパルスによ
り発生する電圧だけを出力する。
【００４６】上述したように、上記第１Ｄフリップフロ
ップ２１４及び第２Ｄフリップフロップ２１５は、上記
論理積ゲート２１３からの第３論理信号２１３１からノ
イズ（図示せず）が取り除かれた電圧感知信号２１０１
を発生させ、上記発生した電圧感知信号２１０１を上記
判別回路２３０に出力する。
ップ２１４及び第２Ｄフリップフロップ２１５は、上記
論理積ゲート２１３からの第３論理信号２１３１からノ
イズ（図示せず）が取り除かれた電圧感知信号２１０１
を発生させ、上記発生した電圧感知信号２１０１を上記
判別回路２３０に出力する。
【００４７】上記判別回路２３０の遅延器２３１は上記
電圧感知回路２１０のインバータ２１２からの第２論理
信号２１２１を遅らせて図３の（Ｅ）に示すような遅延
信号２３１１を発生させ、上記発生した遅延信号２３１
１を上記第１Ｔフリップフロップ２３２に提供する。
電圧感知回路２１０のインバータ２１２からの第２論理
信号２１２１を遅らせて図３の（Ｅ）に示すような遅延
信号２３１１を発生させ、上記発生した遅延信号２３１
１を上記第１Ｔフリップフロップ２３２に提供する。
【００４８】図３の（Ｆ）に示すように上記第１Ｔフリ
ップフロップ２３２は、上記遅延信号２３１１の立ち上
がりの度にその論理状態が反転する基準信号２３２１を
発生させ、上記発生した基準信号２３２１を上記ＸＯＲ
ゲート２３４に出力する。
ップフロップ２３２は、上記遅延信号２３１１の立ち上
がりの度にその論理状態が反転する基準信号２３２１を
発生させ、上記発生した基準信号２３２１を上記ＸＯＲ
ゲート２３４に出力する。
【００４９】また、上記電圧感知回路２１０から図３の
（Ｃ）に示すような正常状態の電圧感知信号２１０１が
上記第２Ｔフリップフロップ２３３に入力される場合、
上記第２Ｔフリップフロップ２３３は図３の（Ｇ）に示
すような比較信号２３３１を発生させ、上記発生した比
較信号２３３１を上記ＸＯＲゲート２３４に出力する。
これとは異なり、上記電圧感知回路２１０から図３の
（Ｄ）に示すような電圧感知信号２１０１が上記第２Ｔ
フリップフロップ２３３に入力される場合は、上記第２
Ｔフリップフロップ２３３は図３の（Ｈ）に示すような
比較信号２３３１を発生させ、上記発生した比較信号２
３３１を上記ＸＯＲゲート２３４に出力する。
（Ｃ）に示すような正常状態の電圧感知信号２１０１が
上記第２Ｔフリップフロップ２３３に入力される場合、
上記第２Ｔフリップフロップ２３３は図３の（Ｇ）に示
すような比較信号２３３１を発生させ、上記発生した比
較信号２３３１を上記ＸＯＲゲート２３４に出力する。
これとは異なり、上記電圧感知回路２１０から図３の
（Ｄ）に示すような電圧感知信号２１０１が上記第２Ｔ
フリップフロップ２３３に入力される場合は、上記第２
Ｔフリップフロップ２３３は図３の（Ｈ）に示すような
比較信号２３３１を発生させ、上記発生した比較信号２
３３１を上記ＸＯＲゲート２３４に出力する。
【００５０】上記第２Ｔフリップフロップ２３３から図
３の（Ｇ）に示すようなＦＢＴ１４０の正常状態を示す
比較信号２３３１が上記ＸＯＲゲート２３４に入力され
る場合、上記ＸＯＲゲート２３４は図３の（Ｉ）に示す
ような論理ローの判別信号２３０１を発生させ、これと
は異なり、上記第２Ｔフリップフロップ２３３から図３
の（Ｈ）に示すようなＦＢＴ１４０の異常状態を示す比
較信号２３３１が上記ＸＯＲゲート２３４に入力される
場合は、上記ＸＯＲゲート２３４は図３の（Ｊ）に示す
ような判別信号２３０１を発生する。
３の（Ｇ）に示すようなＦＢＴ１４０の正常状態を示す
比較信号２３３１が上記ＸＯＲゲート２３４に入力され
る場合、上記ＸＯＲゲート２３４は図３の（Ｉ）に示す
ような論理ローの判別信号２３０１を発生させ、これと
は異なり、上記第２Ｔフリップフロップ２３３から図３
の（Ｈ）に示すようなＦＢＴ１４０の異常状態を示す比
較信号２３３１が上記ＸＯＲゲート２３４に入力される
場合は、上記ＸＯＲゲート２３４は図３の（Ｊ）に示す
ような判別信号２３０１を発生する。
【００５１】上記信号遮断回路２５０の上記ＮＰＮトラ
ンジスターＴｒ２に論理ハイの判別信号２３０１が入力
される場合、上記ＮＰＮトランジスターＴｒ２はターン
オンになり、上記水平駆動回路１２０から上記水平出力
回路１３０に出力される水平駆動信号１２０１を遮断し
て上記ＦＢＴ１４０からの高電圧の発生を防止する。
ンジスターＴｒ２に論理ハイの判別信号２３０１が入力
される場合、上記ＮＰＮトランジスターＴｒ２はターン
オンになり、上記水平駆動回路１２０から上記水平出力
回路１３０に出力される水平駆動信号１２０１を遮断し
て上記ＦＢＴ１４０からの高電圧の発生を防止する。
【００５２】これと同時に、上記制御部２７０に論理ハ
イの判別信号が入力される場合、上記制御部２７０はス
イッチ１６０をオフにし、電源からＳＭＰＳ１７０への
電源供給を遮断して上記ＦＢＴ１４０への電源供給を遮
断する。
イの判別信号が入力される場合、上記制御部２７０はス
イッチ１６０をオフにし、電源からＳＭＰＳ１７０への
電源供給を遮断して上記ＦＢＴ１４０への電源供給を遮
断する。
【００５３】
【発明の効果】以上説明したように、上記構成によれ
ば、ＦＢＴの異常動作時、それを感知してＦＢＴの駆動
を阻止することにより、ＦＢＴ１４０からの異常電圧の
発生を防ぐことができる。
ば、ＦＢＴの異常動作時、それを感知してＦＢＴの駆動
を阻止することにより、ＦＢＴ１４０からの異常電圧の
発生を防ぐことができる。
【００５４】以上、本発明を望ましい実施例に基づいて
具体的に説明したが、本発明はこれに限定されるもので
はなく、本発明の要旨を逸脱しない範囲内で変更及び改
良が可能なことは勿論である。
具体的に説明したが、本発明はこれに限定されるもので
はなく、本発明の要旨を逸脱しない範囲内で変更及び改
良が可能なことは勿論である。
【図１】本発明の一実施例によるＦＢＴ異常電圧検出回
路を示す回路構成図である。
路を示す回路構成図である。
【図２】図１におけるＦＢＴ異常検出回路の電圧検出部
及び信号判別部を示す回路構成図である。
及び信号判別部を示す回路構成図である。
【図３】図１及び図２の各部分に対する波形図である。
１１０ 水平発振器 １２０ 水平駆動回路 １３０ 水平出力回路 １５０ 電源 １６０ スイッチ １７０ ＳＭＰＳ ２１０ 電圧感知回路 ２３０ 信号判別回路 ２５０ 信号遮断回路 ２７０ 制御部
Claims (8)
- 【請求項１】 低電圧コイル及び高電圧コイルを含むフ
ライバックトランスフォーマ；水平周波数信号に応じて
フライバックパルスを発生させ、上記発生したフライバ
ックパルスを上記低電圧コイルに提供するためのフライ
バックパルス発生手段；上記フライバックトランスフォ
ーマの高電圧コイルより出力される高電圧を感知するた
めの電圧感知手段；上記電圧感知手段からの電圧感知信
号及び上記水平周波数信号に基いて上記フライバックト
ランスフォーマの誤動作を判断するための信号判別手
段；及び上記信号判別手段の判別結果に応じて上記フラ
イバックトランスフォーマの動作を遮断するための遮断
手段；で構成されることを特徴とするフライバックトラ
ンスフォーマの異常検出回路。 - 【請求項２】 上記電圧感知手段は、 上記誘導電圧に対応する感知電圧を発生させるためにフ
ライバックトランスフォーマに設置された電圧感知コイ
ル；上記電圧感知コイルからの感知電圧を第１論理信号
に変換するためのシュミットトリガー；上記水平周波数
信号を反転させ第２論理信号を発生させるためのインバ
ータ；上記第１論理信号及び上記第２論理信号を論理和
して第３論理信号を発生させるための論理和ゲート；上
記水平周波数信号によってリセットされ所定のクロック
信号が入力された場合に、上記論理和ゲートからの第３
論理信号を出力するための第１フリップフロップ；及び
上記水平周波数信号によってリセットされ上記クロック
信号が入力された場合に、上記第１フリップフロップか
ら第１フリップフロップ信号を出力して第２フリップフ
ロップ信号を発生させ、上記第２フリップフロップ信号
を上記判別信号として出力するための第２フリップフロ
ップ；で構成されることを特徴とする請求項１に記載の
フライバックトランスフォーマの異常検出回路。 - 【請求項３】 上記信号判別手段は、 上記水平駆動信号を処理して基準信号を発生させるため
の基準信号発生回路；上記電圧感知信号を処理して比較
信号を発生させるための比較信号発生回路；及び上記基
準信号及び上記比較信号を比較して、上記判別信号を発
生させるための比較回路；で構成されることを特徴とす
る請求項１及び２の何れかに記載のフライバックトラン
スフォーマの異常検出回路。 - 【請求項４】 上記基準信号発生回路は、 上記電圧感知手段からの第２論理信号を上記電圧感知信
号に同期させるために、上記第２論理信号を所定時間だ
け遅らせて遅延信号を発生させるための遅延器；及び上
記遅延器からの遅延信号の立ち上がりの度にその出力の
論理状態を反転させて第１Ｔ−信号を発生させ、上記第
１Ｔ−信号を上記基準信号として出力するための第１Ｔ
フリップフロップ；で構成されることを特徴とする請求
項１〜３の何れかに記載のフライバックトランスフォー
マの異常検出回路。 - 【請求項５】 上記比較信号発生回路は、上記電圧感知
手段からの電圧感知信号の論理状態を反転させて第２Ｔ
−信号を発生させ、上記第２Ｔ−信号を上記比較信号と
して出力するための第２Ｔフリップフロップであること
を特徴とする請求項１〜４の何れかに記載のフライバッ
クトランスフォーマの異常検出回路。 - 【請求項６】 上記遮断手段は、 上記信号判別手段によって上記フライバックトランスフ
ォーマに異常ありと判断された場合に、上記水平周波数
信号の上記フライバックパルス発生手段への供給を遮断
するための第１遮断手段；及び上記信号判別手段によっ
て上記フライバックトランスフォーマに異常ありと判断
された場合に、上記フライバックトランスフォーマへの
電源供給を遮断するための第２遮断手段；で構成される
ことを特徴とする請求項１〜５の何れかに記載のフライ
バックトランスフォーマの異常検出回路。 - 【請求項７】 上記第１遮断手段は、 その一端が上記信号判別手段に接続された第１抵抗；そ
の一端が接地された第２抵抗；及びそのコレクターが上
記水平周波数信号の上記フライバックパルス発生手段の
入力端に接続され、そのエミッターが上記第２抵抗の他
端に接続され、そのベースが上記第１抵抗の他端に接続
されたトランジスター；で構成されることを特徴とする
請求項１〜６の何れかに記載のフライバックトランスフ
ォーマの異常検出回路。 - 【請求項８】 上記第２遮断手段は、 外部からの交流電源をＤＣ電源に変更するための第１電
源；上記第１電源から上記フライバックトランスフォー
マに提供される電圧を所定の電圧に変更するための第２
電源；上記第１電源からの上記第２電源への電源供給を
制御するためのスイッチ；及び上記信号判別手段からの
判別結果に応じて、上記スイッチを制御するための制御
手段；で構成されることを特徴とする請求項１〜７の何
れかに記載のフライバックトランスフォーマの異常検出
回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR37574/96 | 1996-08-31 | ||
| KR37575/96 | 1996-08-31 | ||
| KR1019960037575A KR0180193B1 (ko) | 1996-08-31 | 1996-08-31 | 텔레비전의 fbt이상검출시 수평출력차단장치 |
| KR1019960037574A KR0180196B1 (ko) | 1996-08-31 | 1996-08-31 | 텔레비전의 fbt이상검출장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1092677A true JPH1092677A (ja) | 1998-04-10 |
Family
ID=26632119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9235676A Withdrawn JPH1092677A (ja) | 1996-08-31 | 1997-09-01 | フライバックトランスフォーマの異常検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5923173A (ja) |
| JP (1) | JPH1092677A (ja) |
| GB (1) | GB2317758A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003309023A (ja) * | 2002-04-15 | 2003-10-31 | Sumida Corporation | インバータトランス及びインバータ回路 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307383B1 (en) * | 1995-06-05 | 2001-10-23 | Elver B. Kephart, Jr. | Flyback transformer and yoke tester |
| KR100251736B1 (ko) * | 1997-12-29 | 2000-04-15 | 윤종용 | 직렬 데이터의 전송속도 변환 장치 |
| US6225762B1 (en) * | 1998-10-01 | 2001-05-01 | Sony Corporation | Method and apparatus for providing moiré effect correction on a multi-scan display monitor |
| US6282071B1 (en) * | 1999-11-08 | 2001-08-28 | Thomson Licensing, S.A. | Frequency dependent X-ray protection for a multimedia monitor |
| US6344983B1 (en) | 1999-11-16 | 2002-02-05 | Motorola, Inc. | Flyback transformer regulator |
| US20060267413A1 (en) * | 2005-05-19 | 2006-11-30 | Emerson Electric Co. | AC line voltage measuring system for a switch mode flyback power supply |
| US7119548B1 (en) * | 2005-11-14 | 2006-10-10 | Honeywell International, Inc. | Current transformer test device and method |
| CN109302105B (zh) * | 2018-10-12 | 2020-11-06 | 珠海格力电器股份有限公司 | 电机转子逻辑电平的检测方法、***和电机 |
| WO2020081559A1 (en) * | 2018-10-15 | 2020-04-23 | Chemtreat, Inc. | Spray cooling furnace electrodes with a cooling liquid that contains surfactants |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064454A (en) * | 1973-02-14 | 1977-12-20 | Matsushita Electric Industrial Co., Ltd. | Corona discharge detecting device |
| US3934194A (en) * | 1974-03-26 | 1976-01-20 | Kazimierz Paprocki | Solid state flyback transformer checker |
| US3990002A (en) * | 1975-05-07 | 1976-11-02 | Sencore, Inc. | Method and apparatus for testing television yokes and flyback windings |
| JPS59843Y2 (ja) * | 1975-10-20 | 1984-01-11 | ソニー株式会社 | テレビジユゾウキ |
| US4885509A (en) * | 1987-04-30 | 1989-12-05 | Murata Manufacturing Company | High voltage generating apparatus for supplying high voltage to cathode ray tube |
| US5278746A (en) * | 1991-08-12 | 1994-01-11 | Murata Mfg. Co., Ltd. | High voltage generator |
| JP3236982B2 (ja) * | 1995-02-23 | 2001-12-10 | 松下電器産業株式会社 | テレビジョン受像機の保護回路 |
| US5717338A (en) * | 1995-11-07 | 1998-02-10 | Sencore, Inc. | Method and apparatus for testing television yokes and flyback transformers |
-
1997
- 1997-09-01 JP JP9235676A patent/JPH1092677A/ja not_active Withdrawn
- 1997-09-01 GB GB9718483A patent/GB2317758A/en not_active Withdrawn
- 1997-09-02 US US08/921,529 patent/US5923173A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003309023A (ja) * | 2002-04-15 | 2003-10-31 | Sumida Corporation | インバータトランス及びインバータ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5923173A (en) | 1999-07-13 |
| GB9718483D0 (en) | 1997-11-05 |
| GB2317758A (en) | 1998-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1092677A (ja) | フライバックトランスフォーマの異常検出回路 | |
| US4562823A (en) | Ignition device for internal combustion engine | |
| KR100510519B1 (ko) | 향상된 위상 락/언락 검출 기능을 가지는 ｐｌｌ | |
| KR100230883B1 (ko) | 편향주파수에서 동작하는 회로를 턴오프하기 위한 회로구성을 가진 비디오 디스플레이장치 | |
| JPH11252907A (ja) | スイッチング電源装置 | |
| KR20220039031A (ko) | 무소음 용기 감지 기능을 제공하는 유도 가열 장치 및 그의 동작 방법 | |
| US20030020440A1 (en) | Power supply circuit | |
| KR0138209B1 (ko) | 고주파 가열장치 | |
| JPH09200566A (ja) | 信号判別回路及び同期信号発生器 | |
| KR0180193B1 (ko) | 텔레비전의 fbt이상검출시 수평출력차단장치 | |
| KR960006601B1 (ko) | 고주파 가열장치의 순간 정전 감지회로 | |
| KR940007637B1 (ko) | 전자레인지의 마이컴 폭주 안전장치 | |
| JPH04257168A (ja) | テレビジョン受像機 | |
| JP3047313B2 (ja) | インバータ監視装置 | |
| KR0163099B1 (ko) | 용량성 부하를 가지는 전류형 인버터의 인버터부 기동장치 | |
| JPS6035318Y2 (ja) | 高圧制御回路 | |
| KR19980017757A (ko) | 텔레비전의 fbt이상검출장치 | |
| JP2816274B2 (ja) | 配線用遮断器 | |
| KR100322756B1 (ko) | 텔레비젼의 엑스선 보호회로 | |
| WO1986006909A1 (en) | Universal vertical countdown and method for video display | |
| CN115395482A (zh) | 一种欠压锁定电路及半桥开关驱动电路 | |
| JPH06303445A (ja) | 水平偏向回路 | |
| KR20210123045A (ko) | 공진형 전력 변환 장치의 구동 개시 시 커패시터를 방전시키는 방법 및 그 공진형 전력 변환 장치 | |
| JPH05111166A (ja) | 交流電源装置の位相差検出回路 | |
| JPH05176443A (ja) | 地絡検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |