JPH1090593A - Focus detector - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a focus detector capable of highly accurately detecting a focus, irrespective of a CCD line sensor, by enhancing the resolution of an A/D converter. SOLUTION: The focus detector is provided with a multifocus detecting sensor unit 21 for photodetecting an object image and outputting a voltage signal in accordance with the luminance, and the voltage signal (video signal VIDEO) outputted by the multifocus detecting sensor unit 21 is converted to 10-bit digital data by a 10-bit A/D converter 35e incorporated with a CPU 35, besides, the 10-bit digital data is converted to 9-bit, or 8-bit digital data by the CPU 35 in accordance with the saturation output voltage of the sensor unit 21.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の技術分野】本発明は、カメラなどの光学機器に
搭載される焦点検出装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a focus detecting device mounted on an optical device such as a camera.

【０００２】[0002]

【従来技術およびその問題点】カメラのオートフォーカ
ス装置の一つである、いわゆる位相差方式の焦点検出装
置は、被写体像を二分割して一対の被写体像をＣＣＤラ
インセンサで受光し、ＣＣＤラインセンサで電気的な信
号に変換する。そして、一対の被写体像に関する一対の
被写体像信号に基づいてその被写体像の位相差を検出
し、位相差に基づいて焦点状態（デフォーカス）を検出
している。2. Description of the Related Art A so-called phase difference type focus detection device, which is one of camera autofocus devices, divides a subject image into two and receives a pair of subject images with a CCD line sensor. It is converted to an electrical signal by a sensor. Then, a phase difference between the subject images is detected based on a pair of subject image signals relating to the pair of subject images, and a focus state (defocus) is detected based on the phase difference.

【０００３】ここで、位相差、デフォーカスの検出は、
通常ＣＰＵ（マイコン）が行うので、被写体像信号は、
ＣＰＵで処理可能なディジタル信号に変換される。そし
てこのＡ／Ｄ変換は、通常、ＣＰＵ内蔵のＡ／Ｄ変換器
で行われている。Here, the phase difference and the defocus are detected by
Normally, a CPU (microcomputer) performs this operation.
It is converted into a digital signal that can be processed by the CPU. This A / D conversion is usually performed by an A / D converter with a built-in CPU.

【０００４】一般にＣＣＤラインセンサの感度レンジ
は、撮影可能な被写体輝度範囲に比べて狭い。そのた
め、被写体の明るさに応じてＣＣＤラインセンサの受光
時間（積分時間）を制御し、あるいはＣＣＤラインセン
サの出力電圧の増幅率を調整することで、被写体の明る
さにかかわらず、ＣＣＤラインセンサの飽和出力電圧に
近い出力電圧を得ている。[0004] Generally, the sensitivity range of a CCD line sensor is narrower than the brightness range of a photographic subject. Therefore, by controlling the light receiving time (integration time) of the CCD line sensor according to the brightness of the subject or adjusting the amplification factor of the output voltage of the CCD line sensor, the CCD line sensor can be controlled regardless of the brightness of the subject. And an output voltage close to the saturation output voltage.

【０００５】しかし、ＣＣＤラインセンサも種々異なる
ものがあり、飽和出力電圧も異なる。そのため、あるＣ
ＣＤラインセンサの飽和出力電圧はＡ／Ｄ変換器のフル
レンジの１／２以上であるが、あるＣＣＤラインセンサ
の飽和出力電圧はＡ／Ｄ変換器のフルレンジの１／２未
満の場合がある。飽和出力電圧がＡ／Ｄ変換器のフルレ
ンジの１／２未満のＣＣＤラインセンサを使用した場合
は、変換後のデータのレンジが狭く、ＣＣＤラインセン
サの性能を十分に引き出せない。However, there are various types of CCD line sensors, and the saturation output voltage is also different. Therefore, C
Although the saturation output voltage of the CD line sensor is equal to or more than の of the full range of the A / D converter, the saturation output voltage of a certain CCD line sensor may be less than の of the full range of the A / D converter. When a CCD line sensor whose saturation output voltage is less than 1/2 of the full range of the A / D converter is used, the range of the converted data is narrow, and the performance of the CCD line sensor cannot be sufficiently brought out.

【０００６】[0006]

【発明の目的】本発明は、上記従来のカメラのＣＣＤラ
インセンサを備えた焦点検出装置の問題に鑑みてなされ
たもので、Ａ／Ｄ変換器の分解能を上げることにより、
ＣＣＤラインセンサにかかわらず高精度の焦点検出が可
能な焦点検出装置を提供すること、を目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of a focus detection device having a CCD line sensor of a conventional camera, and has been developed by increasing the resolution of an A / D converter.
It is an object of the present invention to provide a focus detection device capable of detecting a focus with high accuracy regardless of a CCD line sensor.

【０００７】[0007]

【発明の概要】この目的を達成する本発明は、被写体像
を受光して輝度に応じた信号を出力するＣＣＤラインセ
ンサと、このＣＣＤラインセンサの出力をＡ／Ｄ変換す
るＡ／Ｄ変換器を内蔵した制御手段を備えた焦点検出装
置において、前記Ａ／Ｄ変換器の変換精度を切り替え可
能にしたこと、に特徴を有する。この構成によれば、Ｃ
ＣＤラインセンサの出力電圧（飽和出力電圧）に応じて
分解能を変えることができるので、ＣＣＤラインセンサ
の特性にかかわらず一定の精度を得ることができる。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a CCD line sensor for receiving a subject image and outputting a signal corresponding to luminance, and an A / D converter for A / D converting the output of the CCD line sensor. In the focus detection device provided with control means having a built-in function, the conversion accuracy of the A / D converter can be switched. According to this configuration, C
Since the resolution can be changed according to the output voltage (saturation output voltage) of the CD line sensor, constant accuracy can be obtained regardless of the characteristics of the CCD line sensor.

【０００８】本発明は、カメラに搭載される制御手段が
１０bit 精度のＡ／Ｄ変換器を備えているときには、１
０bit 精度で変換したディジタルデータを、ＣＣＤライ
ンセンサの飽和出力電圧に応じて９bit または８bit の
ディジタルデータに変換する構成にできる。さらに本発
明は、ＣＣＤラインセンサの飽和出力電圧が前記Ａ／Ｄ
変換器のフルレンジの１／２未満のときは、前記Ａ／Ｄ
変換器が変換した前記１０bit のディジタルデータを前
記９bit のディジタルデータに変換し、前記飽和出力電
圧が前記フルレンジの１／２以上のときには、前記Ａ／
Ｄ変換器が変換した前記１０bit のディジタルデータを
前記８bit のディジタルデータに変換することができ
る。According to the present invention, when the control means mounted on the camera has an A / D converter with 10-bit accuracy,
Digital data converted with 0-bit precision can be converted into 9-bit or 8-bit digital data according to the saturation output voltage of the CCD line sensor. Further, according to the present invention, the saturation output voltage of the CCD line sensor is controlled by the A / D
When less than 1/2 of the full range of the converter, the A / D
The converter converts the 10-bit digital data into the 9-bit digital data. When the saturation output voltage is equal to or more than の of the full range, the A / A
The 10-bit digital data converted by the D converter can be converted to the 8-bit digital data.

【０００９】[0009]

【発明の実施の形態】以下図面に基づいて本発明を説明
する。図１は、本発明を適用した自動焦点（ＡＦ）一眼
レフカメラの主要構成を示したブロック図である。この
ＡＦ一眼レフカメラは、カメラボディ１１と、このカメ
ラボディ１１に着脱可能なＡＦ対応の撮影レンズ５１と
を備えている。そしてカメラボディ１１は、いわゆる多
点オートフォーカス手段（多点焦点検出手段）、自動焦
点調節手段を備えている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a main configuration of an automatic focusing (AF) single-lens reflex camera to which the present invention is applied. The AF single-lens reflex camera includes a camera body 11 and an AF-compatible photographing lens 51 that is detachable from the camera body 11. The camera body 11 is provided with so-called multi-point auto-focus means (multi-point focus detection means) and automatic focus adjustment means.

【００１０】撮影レンズ５１からカメラボディ１１内に
入射した被写体光束は、大部分がメインミラー１３によ
り、ファインダ光学系を構成するペンタプリズム１７に
向かって反射され、ペンタプリズム１７で反射されてア
イピースから射出するが、メインミラー１３で反射され
た反射光の一部が測光用ＩＣ１８の受光素子に入射す
る。一方、メインミラー１３のハーフミラー部１４に入
射した被写体光束の一部はここを透過し、サブミラー１
５で下方に反射されて、マルチ焦点検出センサユニット
２１に入射する。Most of the subject light flux entering the camera body 11 from the photographing lens 51 is reflected by the main mirror 13 toward the pentaprism 17 constituting the finder optical system, and is reflected by the pentaprism 17 from the eyepiece. Although the light is emitted, a part of the light reflected by the main mirror 13 enters the light receiving element of the photometric IC 18. On the other hand, a part of the subject light beam incident on the half mirror section 14 of the main mirror 13 is transmitted therethrough, and
The light 5 is reflected downward and enters the multi-focus detection sensor unit 21.

【００１１】測光用ＩＣ１８は、受光量に応じて光電変
換した電気信号を対数圧縮し、周辺部制御用回路２３を
介して、メインＣＰＵ３５に測光信号として入力され
る。メインＣＰＵ３５は、測光信号およびフィルム感度
情報に基づいて所定の露出演算を実行し、露出用の適正
シャッタ速度および絞り値を算出する。そして、これら
のシャッタ速度および絞り値に基づいて撮影処理、つま
り、露光機構（シャッタ機構）２５および絞り機構２７
を駆動してフィルムに露光する。さらに周辺部制御用回
路２３は、撮影処理に際し、モータドライブ回路２９を
介してミラーモータ３１を駆動してメインミラー１３の
アップ／ダウン処理を行ない、露光終了後にはフィルム
巻上モータ３３を駆動してフィルムを１コマ分巻上げ
る。The photometric IC 18 logarithmically compresses the electric signal that has been photoelectrically converted in accordance with the amount of received light, and is input to the main CPU 35 via the peripheral control circuit 23 as a photometric signal. The main CPU 35 executes a predetermined exposure calculation based on the photometric signal and the film sensitivity information, and calculates an appropriate shutter speed and aperture value for exposure. The photographing process is performed based on the shutter speed and the aperture value, that is, the exposure mechanism (shutter mechanism) 25 and the aperture mechanism 27
Is driven to expose the film. Further, the peripheral control circuit 23 drives the mirror motor 31 via the motor drive circuit 29 to perform the up / down processing of the main mirror 13 during the photographing processing, and drives the film winding motor 33 after the exposure is completed. And wind the film for one frame.

【００１２】マルチ焦点検出センサユニット２１は、い
わゆる位相差方式の測距センサであって、図示しない
が、撮影画面内における複数の測距ゾーン内に含まれる
被写体像を形成する被写体光束を二分割する分割光学系
と、二分割された被写体光束をそれぞれ受光して積分
（光電変換およびその電荷を蓄積）するセンサ２１２Ａ
〜２１２Ｃを備えている。The multi-focus detection sensor unit 21 is a so-called phase difference type distance measuring sensor. Although not shown, a subject light beam forming an object image included in a plurality of distance measuring zones in a photographing screen is divided into two. And a sensor 212A that receives and integrates (electrically converts and accumulates the charge) the two divided subject light fluxes, respectively.
To 212C.

【００１３】メインＣＰＵ３５は、マルチ焦点検出セン
サユニット２１から入力した各焦点検出ゾーンに対応す
る積分データに基づいて所定の演算によりデフォーカス
量を算出する。そして、それらのデフォーカス量に基づ
いて、使用するデフォーカス量および優先順位を設定
し、ＡＦモータ３９の回転方向および回転数（エンコー
ダ４１が出力するパルス数）を算出する。そしてメイン
ＣＰＵ３５は、その回転方向およびパルス数に基づき、
ＡＦモータドライブ回路３７を介してＡＦモータ３９を
駆動する。この駆動に際してメインＣＰＵ３５は、ＡＦ
モータ３９の回転に連動してエンコーダ４１が出力する
パルスを検知してカウントし、カウント値が上記パルス
数に達したらＡＦモータ３９を停止させる。The main CPU 35 calculates a defocus amount by a predetermined calculation based on the integral data corresponding to each focus detection zone input from the multi focus detection sensor unit 21. Then, based on the defocus amounts, the defocus amount to be used and the priority order are set, and the rotation direction and the rotation speed of the AF motor 39 (the number of pulses output by the encoder 41) are calculated. Then, the main CPU 35, based on the rotation direction and the number of pulses,
The AF motor 39 is driven via the AF motor drive circuit 37. At the time of this driving, the main CPU 35
The pulse output from the encoder 41 is detected and counted in conjunction with the rotation of the motor 39, and the AF motor 39 is stopped when the count value reaches the number of pulses.

【００１４】メインＣＰＵ３５はＡＦモータ３９を、Ｄ
Ｃ駆動および、停止前にはエンコーダ４１の出力パルス
の間隔に基づいてＰＷＭ制御による一定速度制御をする
ことができる。ＡＦモータ３９は、その回転を、カメラ
ボディ１１のマウント部に設けられたジョイント４７と
撮影レンズ５１のマウント部に設けられたジョイント５
７との接続を介して撮影レンズ５１側に伝達する。そし
て、レンズ駆動機構５５を介して焦点調節用レンズ５３
を進退移動させる。The main CPU 35 controls the AF motor 39
Before the C drive and stop, constant speed control by PWM control can be performed based on the interval between output pulses of the encoder 41. The AF motor 39 rotates the joint 47 provided on the mount of the camera body 11 and the joint 5 provided on the mount of the photographing lens 51.
The light is transmitted to the photographing lens 51 through the connection with the camera lens 7. Then, the lens 53 for focus adjustment via the lens driving mechanism 55
Move forward and backward.

【００１５】またメインＣＰＵ３５は、プログラム等を
メモリしたＲＯＭ３５ａ、演算用、制御用の所定のデー
タを一時的にメモリするＲＡＭ３５ｂ、計時用の基準タ
イマー３５ｃ、ハードカウンタ３５ｄおよびＡ／Ｄ変換
器３５ｅを内蔵し、外部メモリ手段としてのEEPROM４３
が接続されている。このEEPROM４３には、カメラボディ
１１特有の各種定数のほかに、本発明の積分制御に必要
な所定値などがメモリされている。The main CPU 35 includes a ROM 35a for storing programs and the like, a RAM 35b for temporarily storing predetermined data for calculation and control, a reference timer 35c for clocking, a hard counter 35d, and an A / D converter 35e. Built-in EEPROM 43 as external memory means
Is connected. The EEPROM 43 stores, in addition to various constants specific to the camera body 11, predetermined values required for the integral control of the present invention.

【００１６】さらにメインＣＰＵ３５には、レリーズボ
タン（図示せず）の半押しでオンする測光スイッチＳＷ
Ｓおよび全押しでオンするレリーズスイッチＳＷＲ、自
動焦点制御とマニュアル焦点制御とを切換える自動焦点
スイッチＳＷＡＦ、メインＣＰＵ３５や周辺機器等への
電源をON/OFFするメインスイッチＳＷＭが接続されてい
る。メインＣＰＵ３５は、設定されたＡＦ、露出、撮影
などのモード、シャッタ速度、絞り値などを表示器４５
に表示する。表示器４５は、通常、カメラボディ１１の
外面およびファインダ視野内の２か所に設けられた表示
器を含む。Further, the main CPU 35 has a photometric switch SW which is turned on by half-pressing a release button (not shown).
S and a release switch SWR that is turned on by full pressing, an auto focus switch SWAF that switches between auto focus control and manual focus control, and a main switch SWM that turns on / off the power to the main CPU 35 and peripheral devices are connected. The main CPU 35 displays the set modes such as AF, exposure, and photographing, shutter speed, and aperture value on the display 45.
To be displayed. The display 45 usually includes two displays provided on the outer surface of the camera body 11 and in the finder field of view.

【００１７】このメインＣＰＵ３５は、カメラボディお
よび撮影レンズを総括的に制御する制御手段として機能
するほかに、マルチ焦点検出センサユニット２１および
周辺部制御用回路２３等とで積分制御手段を構成し、Ａ
Ｆモータ３９等とでレンズ駆動手段を構成している。The main CPU 35 functions as control means for generally controlling the camera body and the photographing lens, and also constitutes integral control means with the multi-focus detection sensor unit 21 and the peripheral control circuit 23, etc. A
The F motor 39 and the like constitute lens driving means.

【００１８】一方撮影レンズ５１には、焦点調節用レン
ズ５３を光軸方向に駆動する焦点調節機構５５、撮影レ
ンズ５１のマウント部に設けられていて、カメラボディ
１１のジョイント４７と連結してＡＦモータ３９の回転
を焦点調節機構５５に伝達するレンズ側ジョイント５
７、及びレンズＣＰＵ６１を備えている。On the other hand, the photographing lens 51 is provided with a focus adjusting mechanism 55 for driving the focus adjusting lens 53 in the optical axis direction and a mount portion of the photographing lens 51, and is connected to a joint 47 of the camera body 11 to perform AF. Lens side joint 5 for transmitting rotation of motor 39 to focus adjustment mechanism 55
7 and a lens CPU 61.

【００１９】レンズＣＰＵ６１は、電気接点群５９、４
９の接続を介してカメラボディ１１の周辺部制御用回路
２３と接続されていて、この周辺部制御用回路２３を介
してメインＣＰＵ３５との間で所定のデータ通信を実行
する。レンズＣＰＵ６１から周辺部制御用回路２３に伝
達されるデータとしては、制御可能な開放絞り値Ａv
（開放Ｆ値のアペックス換算値）、最大絞り値Ａv （最
小絞りＦ値のアペックス換算値）、レンズ位置、Ｋバリ
ューデータなどがある。なお、Ｋバリューデータとは、
撮影レンズ５１により結像された像面を、ＡＦモータ３
９を駆動して光軸方向に単位距離（例えば１mm）移動さ
せる間にエンコーダ４１が出力するパルス数（ＡＦモー
タ３９の回転数）データである。The lens CPU 61 includes electric contact groups 59, 4
9 is connected to the peripheral control circuit 23 of the camera body 11 via the connection 9 and executes predetermined data communication with the main CPU 35 via the peripheral control circuit 23. Data transmitted from the lens CPU 61 to the peripheral control circuit 23 includes a controllable open aperture value Av
(Apex-converted value of open F value), maximum aperture value Av (apex-converted value of minimum aperture F value), lens position, K value data, and the like. Note that K value data is
The image plane formed by the taking lens 51 is
9 is data on the number of pulses (the number of revolutions of the AF motor 39) output by the encoder 41 while the unit 9 is moved by a unit distance (for example, 1 mm) in the optical axis direction.

【００２０】この一眼レフカメラは、測光スイッチＳＷ
ＳがオンされるとＡＦ処理を開始する。ＡＦ処理では、
先ずマルチ焦点検出センサユニット２１が積分を始め
る。積分終了後、メインＣＰＵ３５は、その積分データ
を入力し、そのデータに基づいてデフォーカス量、駆動
パルス数を算出し、この駆動パルス数に基づいてＡＦモ
ータ３９を駆動する。This single-lens reflex camera has a photometric switch SW
When S is turned on, the AF process is started. In the AF process,
First, the multi-focus detection sensor unit 21 starts integration. After the integration is completed, the main CPU 35 inputs the integrated data, calculates the defocus amount and the number of drive pulses based on the data, and drives the AF motor 39 based on the number of drive pulses.

【００２１】マルチ焦点検出センサユニット２１には、
詳細は図示しないが周知の通り、撮影レンズ５１から入
射し、メインミラー１３の中央部ハーフミラー部１４を
透過し、さらにサブミラー１５で反射された被写体光が
入射する。マルチ焦点検出センサユニット２１に入射し
た被写体光は、フィルム面と共役な二次結像面上または
その前後位置に結像し、この二次結像面上に配置された
マスクの複数位置に形成された３個の窓を透過して、そ
れぞれ異なる受光手段（図２参照）上に結像される。な
お、各３個の窓は焦点検出ゾーンを規制し、各焦点検出
ゾーンに含まれる光束はそれぞれ、図示しない分割光学
系によって二分割されて、再結像面上に配置された各受
光手段に結像される。The multi-focus detection sensor unit 21 includes:
Although not shown in detail, as is well known, the light enters from the photographing lens 51, passes through the central half mirror portion 14 of the main mirror 13, and further enters the subject light reflected by the sub-mirror 15. The subject light incident on the multi-focus detection sensor unit 21 forms an image on a secondary imaging plane conjugate to the film surface or at a position before and after the secondary imaging plane, and is formed at a plurality of positions of a mask arranged on the secondary imaging plane. The light passes through the three windows thus formed and is imaged on different light receiving means (see FIG. 2). Note that each of the three windows regulates a focus detection zone, and a light beam included in each focus detection zone is divided into two by a division optical system (not shown), and is divided into respective light receiving units arranged on the re-imaging plane. It is imaged.

【００２２】マルチ焦点検出センサユニット２１は、セ
ンサとしてＣＣＤラインセンサを有するが、その構成
を、図２を参照してより詳細に説明する。マルチ焦点検
出センサユニット２１は、１本のＣＣＤ転送部２１１
と、ＣＣＤ転送部２１１に隣接し、かつＣＣＤ転送部２
１１の長手方向に互いに離反して設けられた、複数の受
光手段としての３個のＡセンサ２１２Ａ、Ｂセンサ２１
２Ｂ、およびＣセンサ２１２Ｃを備えている。各Ａ、
Ｂ、Ｃセンサ２１２Ａ、２１２Ｂ、２１２Ｃはそれぞ
れ、一対の受光部Ａ１とＡ２、Ｂ１とＢ２、およびＣ１
とＣ２を備えている。一対の受光部Ａ１とＡ２、Ｂ１と
Ｂ２、およびＣ１とＣ２のそれぞれに、分割光学系によ
って二分割された被写体像が形成される。各受光部Ａ１
とＡ２、Ｂ１とＢ２、およびＣ１とＣ２は、公知のよう
に、例えば一列に一定の間隔で設けられたフォトダイオ
ードアレイ（画素アレイ）からなる。なお、図示実施例
では３個の一対の受光部Ａ１とＡ２、Ｂ１とＢ２、およ
びＣ１とＣ２をそれぞれ離反して示してあるが、一対の
受光部Ａ１とＡ２、Ｂ１とＢ２、Ｃ１とＣ２はそれぞれ
連続した構成でもよい。The multi-focus detection sensor unit 21 has a CCD line sensor as a sensor, and its configuration will be described in more detail with reference to FIG. The multi-focus detection sensor unit 21 includes one CCD transfer unit 211
And the CCD transfer unit 2 adjacent to the CCD transfer unit 211 and
11, three A sensors 212A and B sensors 21 as a plurality of light receiving means provided apart from each other in the longitudinal direction
2B and C sensor 212C. Each A,
The B and C sensors 212A, 212B, and 212C respectively include a pair of light receiving units A1 and A2, B1 and B2, and C1.
And C2. A subject image that is split into two by the split optical system is formed on each of the pair of light receiving units A1 and A2, B1 and B2, and C1 and C2. Each light receiving section A1
And A2, B1 and B2, and C1 and C2, as is well known, for example, are formed of a photodiode array (pixel array) provided at a constant interval in a row. In the illustrated embodiment, three pairs of light receiving portions A1 and A2, B1 and B2, and C1 and C2 are shown separately from each other. However, a pair of light receiving portions A1 and A2, B1 and B2, C1 and C2 are shown. May have a continuous configuration.

【００２３】各センサ２１２Ａ、２１２Ｂ、２１２Ｃは
それぞれ、詳細は図示しないが公知のように、各受光部
Ａ１とＡ２、Ｂ１とＢ２、Ｃ１とＣ２の各フォトダイオ
ードが光電変換した電荷をフォトダイオード毎に独立し
て積分する（蓄積する）ストレージ部、および積分が終
了したらストレージ部が蓄積した電荷を一時的にメモリ
するメモリー部を備えている。つまり、被写体光を受光
してフォトダイオードが光電変換し、各フォトダイオー
ドが光電変換した電荷はストレージ部で積分され、スト
レージ部で積分された電荷は積分が終了した時にメモリ
ー部に転送され、保持される。そして、全てのセンサ２
１２Ａ、２１２Ｂ、２１２Ｃの積分が終了したら、各メ
モリー部に保持された電荷は、一斉にＣＣＤ転送部２１
１に転送される。ＣＣＤ転送部２１１には、図示しない
多数の電極が一定の間隔で形成されていて、これらの電
極に印加される二相の転送クロックφ１、φ２によって
電荷が画素単位で段階的に転送され、ＣＣＤ転送部２１
１の出力変換部（読み出し部）２１３から画素単位で電
圧に変換され、出力される。Each of the sensors 212A, 212B, and 212C is not shown in detail, but as is well known, each of the light receiving portions A1 and A2; And a memory unit for temporarily storing the charge accumulated in the storage unit after the integration is completed. That is, the photodiodes receive the subject light and photoelectrically convert the photodiodes. The charges photoelectrically converted by the respective photodiodes are integrated in the storage unit, and the charges integrated in the storage unit are transferred to the memory unit when the integration is completed and held. Is done. And all sensors 2
When the integration of 12A, 212B, and 212C is completed, the electric charges held in each memory unit are simultaneously transferred to the CCD transfer unit 21.
Transferred to 1. In the CCD transfer section 211, a large number of electrodes (not shown) are formed at regular intervals, and charges are transferred stepwise in pixel units by two-phase transfer clocks φ1 and φ2 applied to these electrodes. Transfer unit 21
The output conversion unit (readout unit) 213 converts the voltage into a voltage in pixel units and outputs the voltage.

【００２４】出力変換部２１３から出力された電圧信号
は、増幅器２２６により増幅され、クランプ回路２２７
により、ビデオ基準レベルから降下する電圧信号化した
ビデオ信号VIDEO として出力される。出力されたビデオ
信号VIDEO はＣＰＵ３５に取り込まれ、Ａ／Ｄ 変換器
３５ｅでディジタル信号に変換されて画素単位でRAM３
５ｂにメモリされ、RAM ３５ｂから読み込まれてデフォ
ーカス演算に利用される。The voltage signal output from the output converter 213 is amplified by an amplifier 226 and
Is output as a video signal VIDEO converted into a voltage signal that drops from the video reference level. The output video signal VIDEO is taken into the CPU 35, converted into a digital signal by the A / D converter 35e, and stored in the RAM 3 in pixel units.
5b, read from the RAM 35b and used for defocus calculation.

【００２５】図３には、ＣＰＵ３５のＡ／Ｄ変換器３５
ｅの一例の概要をブロックで示している。入力回路３５
１に入力されたビデオ信号VIDEO は、サンプル＆ホール
ド回路３５２でホールドされ、比較器３５３で、Ｄ／Ａ
コンバータ３５４から出力される電圧と逐次比較され、
比較結果が逐次比較レジスタ３５５に書き込まれる。こ
のＤ／Ａコンバータ３５４は１０bit の分解能を有し、
フルレンジが基準電圧AVCCである。１０bit 分の比較を
終了したら、逐次比較レジスタ３５５の内容がデータレ
ジスタ３５６に転送され、データバスを介して、ＲＡＭ
３５ｂの所定アドレスに書き込まれる。FIG. 3 shows an A / D converter 35 of the CPU 35.
The outline of an example of e is shown by a block. Input circuit 35
The video signal VIDEO input to 1 is held by the sample & hold circuit 352, and the D / A
It is sequentially compared with the voltage output from the converter 354,
The comparison result is written to the successive approximation register 355. This D / A converter 354 has a resolution of 10 bits,
The full range is the reference voltage AVCC. When the comparison for 10 bits is completed, the contents of the successive approximation register 355 are transferred to the data register 356, and the data is transferred to the RAM via the data bus.
35b is written to a predetermined address.

【００２６】本実施例における１０bit から９bit 、８
bit への変換は、ビデオ信号VIDEOの最大レベルがＡ／
Ｄ変換器３５ｅのフルレンジの１／２未満の場合でも、
８bit のＡ／Ｄ変換値のフルレンジとして処理可能にす
ることを目的としている。したがって、データレジスタ
３５５の１０bit データを１／２倍、１／４倍して（１
bit 、２bit 下位位にシフトさせて下位８bit を８bit
または９bit 精度のデータとして得る。例えば、センサ
の飽和出力電圧がＡ／Ｄ変換器３５ｅのフルレンジを満
たす場合は、一様の明るさの被写体像の出力が飽和出力
のおよそ７０パーセント程度になるようにＡＧＣレベル
（積分終了レベルＶRM）を設定し、８bit 精度のＡ／Ｄ
変換値を得る。センサの飽和出力電圧がＡ／Ｄ変換器３
５ｅのフルレンジを満たさない場合は、飽和出力電圧を
Ａ／Ｄ変換器３５ｅのフルレンジの１／２と仮定し、一
様の明るさの被写体像の出力が仮定した飽和出力の７０
パーセント程度になるようにＡＧＣレベル（積分終了レ
ベルＶRM）を設定して、９bit 精度のＡ／Ｄ変換値を得
る。マルチ焦点検出センサユニット２１の飽和出力電圧
が一致しなくても、８bit のＡ／Ｄ変換値のフルレンジ
（０〜ＦＦＨ）を利用することが可能になる。In this embodiment, 10 bits to 9 bits, 8 bits
Conversion to bit is performed when the maximum level of the video signal VIDEO is A /
Even if less than 1/2 of the full range of the D converter 35e,
The purpose is to enable processing as a full range of 8-bit A / D conversion values. Therefore, the 10-bit data of the data register 355 is multiplied by 1/2 or 1/4 (1
bit, 2 bits shifted to lower order, lower 8 bits to 8 bits
Or obtain it as 9-bit precision data. For example, when the saturation output voltage of the sensor satisfies the full range of the A / D converter 35e, the AGC level (integration end level VRM) is set so that the output of the subject image having uniform brightness is about 70% of the saturation output. ) Is set, and A / D with 8-bit accuracy
Get the converted value. A / D converter 3
When the full range of 5e is not satisfied, the saturation output voltage is assumed to be の of the full range of the A / D converter 35e, and the output of the subject image having uniform brightness is assumed to be 70% of the assumed saturation output.
The AGC level (integration end level VRM) is set so as to be about percent, and an A / D conversion value with 9-bit accuracy is obtained. Even if the saturation output voltages of the multi-focus detection sensor unit 21 do not match, it is possible to use the full range (0 to FFH) of the A / D conversion value of 8 bits.

【００２７】以上のＡ／Ｄ変換処理を、センサ２１２Ａ
〜２１２Ｃの全ての画素のビデオ信号VIDEO について実
行する。The above A / D conversion processing is performed by the sensor 212A.
This is executed for the video signals VIDEO of all the pixels of .about.212C.

【００２８】なお、被写体の明るさに応じて各センサ２
１２Ａ〜２１２Ｃの積分時間（積分終了）をコントロー
ルするために、各センサ２１２Ａ、２１２Ｂ、２１２Ｃ
に隣接して、各センサ２１２Ａ、２１２Ｂ、２１２Ｃの
積分値（受光光量）をモニタするＡモニタセンサＭＡ、
ＢモニタセンサＭＢ、ＣモニタセンサＭＣが設けられて
いる。さらに、Ｂセンサ２１２Ｂの第１受光部Ｂ１に隣
接してモニタダークセンサＭＤが設けられている。モニ
タセンサＭＡ、ＭＢ、ＭＣは、各センサ２１２Ａ、２１
２Ｂ、２１２Ｃ同様に被写体光を受光し、積分値を出力
するセンサであって、それぞれの積分値は積分制御回路
２２５Ａ、２２５Ｂ、２２５Ｃで検出される。一方モニ
タダークセンサＭＤは、モニタセンサＭＡ、ＭＢ、ＭＣ
の暗電流成分を除去するための信号を得るセンサであっ
て、遮光されている。Note that each sensor 2 is controlled according to the brightness of the subject.
In order to control the integration time (end of integration) of 12A to 212C, each sensor 212A, 212B, 212C
A monitor sensor MA that monitors the integrated value (light reception amount) of each of the sensors 212A, 212B, and 212C,
A B monitor sensor MB and a C monitor sensor MC are provided. Further, a monitor dark sensor MD is provided adjacent to the first light receiving portion B1 of the B sensor 212B. The monitor sensors MA, MB, and MC are the sensors 212A, 21
Similarly to the sensors 2B and 212C, the sensors receive the subject light and output integrated values, and the integrated values are detected by integration control circuits 225A, 225B, and 225C. On the other hand, the monitor dark sensor MD includes the monitor sensors MA, MB, MC
Is a sensor for obtaining a signal for removing the dark current component of the above, and is shielded from light.

【００２９】本実施例のモニタセンサＭＡ、ＭＢ、ＭＣ
は、各センサ２１２Ａ、２１２Ｂ、２１２Ｃの一方の受
光部Ａ２、Ｂ２、Ｃ２をそれぞれ５分割して受光するモ
ニタセンサＭ１〜Ｍ５、Ｍ６〜Ｍ１０、Ｍ１１〜Ｍ１５
を含む。The monitor sensors MA, MB, MC of this embodiment
Are monitor sensors M1 to M5, M6 to M10, and M11 to M15 that receive light by dividing one of the light receiving portions A2, B2, and C2 of each of the sensors 212A, 212B, and 212C into five.
including.

【００３０】以上のＡ、Ｂ、Ｃセンサ２１２Ａ、２１２
Ｂ、２１２Ｃの積分動作（電荷蓄積）、Ａ、Ｂ、Ｃセン
サ２１２Ａ、２１２Ｂ、２１２ＣからＣＣＤ転送部２１
１への電荷（積分値）の転送、ＣＣＤ転送部２１１にお
ける電荷の転送、出力変換部２１３での電荷から電圧へ
の変換、クランプ回路２２７によるクランプ処理など
は、ＣＣＤ制御回路２２１、タイミング発生回路２２
２、ドライバー回路２２３が出力するクロック（パルス
信号）によってなされる。The above A, B, and C sensors 212A, 212
B, 212C integration operation (charge accumulation), A, B, C sensor 212A, 212B, 212C to CCD transfer unit 21
The transfer of the charge (integral value) to C.I., the transfer of the charge in the CCD transfer unit 211, the conversion of the charge into the voltage in the output conversion unit 213, the clamp process by the clamp circuit 227, etc. 22
2. It is performed by a clock (pulse signal) output from the driver circuit 223.

【００３１】この一眼レフカメラの積分制御処理は、測
光スイッチＳＷＳのオンを条件に開始される。測光スイ
ッチＳＷＳがオンすると、ＣＰＵ３５から出力される通
信データによりＣＣＤ制御回路２２１が積分開始信号φ
INT を立ち上げて、各センサ２１２Ａ、２１２Ｂ、２１
２ＣおよびモニタセンサＭＡ、ＭＢ、ＭＣが積分を開始
する。The integration control process of the single-lens reflex camera is started on condition that the photometric switch SWS is turned on. When the photometric switch SWS is turned on, the CCD control circuit 221 causes the integration start signal φ according to the communication data output from the CPU 35.
By starting INT, each sensor 212A, 212B, 21
2C and the monitor sensors MA, MB, MC start integration.

【００３２】モニタセンサＭＡ〜ＭＣの積分値が、予め
設定されている積分終了レベルＶRMを越えたことを積分
制御回路２２５Ａ〜２２５Ｃが検知し、検知した積分制
御回路２２５Ａ〜２２５Ｃが積分終了信号END-A 〜END-
C を出力したときに、対応するセンサ２１２Ａ〜２１２
Ｃが積分を終了する。本実施例では、モニタセンサＭ
Ａ、ＭＢ、ＭＣのそれぞれの５個のモニタセンサＭ１〜
Ｍ５、Ｍ６〜Ｍ１０、Ｍ１１〜Ｍ１５の内、いずれかの
積分値が積分終了レベルＶRMに達したときに、積分制御
回路２２５Ａ、２２５Ｂ、２２５Ｃが対応するセンサ２
１２Ａ、２１２Ｂ、２１２Ｃの積分を終了させる。積分
終了レベルＶRMは、メインＣＰＵ３５から出力される基
準信号（ＶAGC ）と、モニタダークセンサＭＤから出力
される暗電流ＭＤとによって決まる信号である。The integration control circuits 225A to 225C detect that the integrated values of the monitor sensors MA to MC have exceeded a preset integration end level VRM, and the detected integration control circuits 225A to 225C send an integration end signal END. -A ~ END-
C, the corresponding sensor 212A-212
C ends the integration. In this embodiment, the monitor sensor M
A, MB, and five monitor sensors M1 to M1, respectively.
When any one of M5, M6 to M10, and M11 to M15 reaches the integration end level VRM, the integration control circuits 225A, 225B, and 225C correspond to the corresponding sensor 2
The integration of 12A, 212B, and 212C ends. The integration end level VRM is a signal determined by the reference signal (VAGC) output from the main CPU 35 and the dark current MD output from the monitor dark sensor MD.

【００３３】一方、予め設定されている最大積分時間内
に全てのセンサ２１２Ａ〜２１２Ｃの積分が終了しなか
ったとき、つまり、予め設定した最大積分時間内にいず
れかのモニタセンサＭＡ、ＭＢ、ＭＣの積分値が積分終
了レベルに達しなかったときには、最大積分時間経過時
に、積分を終了していない全てのセンサ２１２Ａ〜２１
２Ｃの積分を強制終了する。積分の強制終了は、ＣＣＤ
制御回路２２１が各積分制御回路２２５Ａ〜２２５Ｂに
強制積分終了信号FENDint を出力し、積分制御回路２２
５Ａ〜２２５Ｂが積分終了信号を出力することで実行さ
れる。なお、ＣＰＵ３５は、積分開始時から積分時間の
計測を開始し、積分制御回路２２５Ａ〜２２５Ｃが出力
する積分終了信号（END-A 〜END-C ）を入力して各積分
制御回路２２５Ａ〜２２５Ｃの積分時間を計測する。On the other hand, if the integration of all the sensors 212A to 212C is not completed within the preset maximum integration time, that is, any of the monitor sensors MA, MB, MC within the preset maximum integration time. Does not reach the integration end level, all sensors 212A to 212A that have not completed integration when the maximum integration time has elapsed.
The 2C integration is forcibly terminated. Forced termination of integration
The control circuit 221 outputs a forced integration end signal FENDint to each of the integration control circuits 225A to 225B.
5A to 225B are executed by outputting an integration end signal. The CPU 35 starts measuring the integration time from the start of integration, inputs the integration end signals (END-A to END-C) output from the integration control circuits 225A to 225C, and inputs the integration end signals (END-A to END-C) to the integration control circuits 225A to 225C. Measure the integration time.

【００３４】全てのセンサ２１２Ａ、２１２Ｂ、２１２
Ｃの積分が終了すると、ドライバー回路２２３が転送パ
ルスφTGを出力して各センサ２１２Ａ、２１２Ｂ、２１
２Ｃが積分した信号電荷をＣＣＤ転送部２１１に転送す
る。ＣＣＤ転送部２１１に転送された各信号電荷は、基
準クロックφＭに同期して生成される転送／読出しクロ
ックφ1 、φ2 によって画素単位でＣＣＤ転送部２１１
を転送される。そして各電荷は、出力変換部２１３で画
素単位で逐一電圧に変換されて出力（読出）され、増幅
器２２６で増幅され、クランプ回路２２７でクランプさ
れて、画素単位のビデオVIDEO 信号として出力される。
クランプ回路２２７は、サンプルホールドパルスφSHに
同期して出力をサンプルホールドし、ビデオ信号VIDEO
として出力する。All the sensors 212A, 212B, 212
When the integration of C is completed, the driver circuit 223 outputs a transfer pulse φTG to output the respective sensors 212A, 212B, and 21G.
The signal charge integrated by 2C is transferred to the CCD transfer unit 211. The signal charges transferred to the CCD transfer unit 211 are transferred in units of pixels by the transfer / read clocks φ1 and φ2 generated in synchronization with the reference clock φM.
Will be transferred. Each of the charges is converted into a voltage one by one in the output conversion unit 213 and output (read), amplified (amplified) by the amplifier 226, clamped by the clamp circuit 227, and output as a video VIDEO signal in pixel units.
The clamp circuit 227 samples and holds the output in synchronization with the sample and hold pulse φSH, and outputs the video signal VIDEO
Output as

【００３５】ＣＰＵ３５は、入力したビデオ信号VIDEO
を内蔵のＡ／Ｄ変換器３５ｅで１０bit のディジタル信
号に変換し、さらに、１／２倍または１／４倍して、８
bitまたは９bit 精度のデータに変換し、ＲＡＭ３５ｂ
に書き込む。The CPU 35 receives the input video signal VIDEO
Is converted into a 10-bit digital signal by the built-in A / D converter 35e, and is further multiplied by a factor of 1/2 or 1/4.
bit or 9-bit data is converted to RAM 35b
Write to.

【００３６】この多点オートフォーカス装置を備えたＡ
Ｆ一眼レフカメラの焦点調整動作の際の積分処理を、さ
らに図４〜図７を参照して説明する。A equipped with this multipoint autofocus device
The integration process at the time of the focus adjustment operation of the F single-lens reflex camera will be further described with reference to FIGS.

【００３７】「メイン処理」図４は、この一眼レフカメ
ラのメイン処理に関するフローチャートである。このメ
イン処理では、測光スイッチＳＷＳがオンされるのを待
ち、測光スイッチＳＷＳがオンされたら測光および露出
演算処理（ＡＥ処理）を実行して最適絞り値およびシャ
ッタ速度を求め、焦点検出処理およびレンズ駆動処理
（ＡＦ処理）を実行して合焦し、レリーズスイッチＳＷ
ＲがオンされたらＡＥ処理で求めた絞り値およびシャッ
タ速度で露光処理を実行する。[Main Processing] FIG. 4 is a flowchart relating to the main processing of the single-lens reflex camera. In this main processing, the control waits for the photometry switch SWS to be turned on, and when the photometry switch SWS is turned on, executes the photometry and exposure calculation processing (AE processing) to obtain the optimum aperture value and shutter speed, and performs the focus detection processing and the lens Executes the driving process (AF process), focuses, and releases the release switch SW
When R is turned on, an exposure process is executed at the aperture value and shutter speed obtained by the AE process.

【００３８】このメイン処理には、バッテリが装填され
たときに入る。この処理に入ると先ず、ＲＡＭ３５ｂを
イニシャライズする（Ｓ１０１）。そして、ＣＰＵ３５
以外の回路、部品への電源供給を遮断し、測光スイッチ
ＳＷＳがオンするのを待つ（Ｓ１０３、Ｓ１０５）。測
光スイッチＳＷＳがオンされると、周辺機器への電力供
給を開始してＶＤＤループ処理を実行する（Ｓ１０
７）。The main process starts when a battery is loaded. In this process, first, the RAM 35b is initialized (S101). And the CPU 35
The power supply to the other circuits and components is cut off and the photometric switch SWS is turned on (S103, S105). When the photometric switch SWS is turned on, the power supply to the peripheral device is started to execute the VDD loop processing (S10).
7).

【００３９】ＶＤＤループ処理に入ると、ＶＤＤループ
時間タイマをスタートさせて（Ｓ１１１）、各スイッチ
の状態をチェックし（Ｓ１１３）、レンズＣＰＵ６１と
の間で所定のレンズ通信を実行して、開放絞り値、最小
絞り値、焦点距離データなどのレンズデータを入力する
（Ｓ１１５）。In the VDD loop processing, a VDD loop time timer is started (S111), the state of each switch is checked (S113), a predetermined lens communication is performed with the lens CPU 61, and the open aperture is set. Lens data such as a value, a minimum aperture value, and focal length data are input (S115).

【００４０】そして、ＡＥ演算処理を実行し（Ｓ１１
７）、演算によって求めたシャッタ速度など、撮影に関
する表示を行う（Ｓ１１９）。ＡＥ演算処理とは、測光
ＩＣ１８によって被写体輝度を測定し、被写体輝度デー
タおよびフィルム感度データなどに基づき、所定の露出
モード、例えばプログラム露出モードによって適正シャ
ッタ速度および絞り値を演算により求める処理である。Then, an AE operation is performed (S11).
7) Display for photographing such as the shutter speed obtained by calculation is performed (S119). The AE calculation process is a process of measuring a subject brightness by the photometric IC 18 and calculating an appropriate shutter speed and an aperture value by a predetermined exposure mode, for example, a program exposure mode, based on the subject brightness data and the film sensitivity data.

【００４１】シャッタ速度および絞り値が求まると、焦
点調節レンズ５３を移動し、焦点検出した被写体に合焦
させるＡＦ処理を実行する（Ｓ１２１）。このＡＦ処理
を、ループ時間が経過するまで繰り返し実行する（Ｓ１
２３）。When the shutter speed and the aperture value are determined, the focus adjustment lens 53 is moved to execute AF processing for focusing on the subject whose focus has been detected (S121). This AF process is repeatedly executed until the loop time elapses (S1).
23).

【００４２】ループ時間が経過したら、測光スイッチＳ
ＷＳの状態をチェックし、オンしていたらＶＤＤループ
処理に戻る（Ｓ１２５、Ｓ１１１）。測光スイッチＳＷ
Ｓがオフしていたら、パワーホールド中フラグがセット
されているかどうかをチェックし、セットされていなけ
ればパワーホールド中タイマをスタートさせ、パワーホ
ールド中フラグをセットしてからパワーホールドタイマ
がタイムアップするまで、ＶＤＤループ処理を繰り返す
（Ｓ１２５、Ｓ１２７、Ｓ１２９、Ｓ１３１、Ｓ１３
３、Ｓ１１１）。そして、パワーホールド時間が経過し
たら、パワーホールド中フラグをクリアしてパワーダウ
ン処理に戻る（Ｓ１３３、Ｓ１３５、Ｓ１０３）。When the loop time has elapsed, the photometric switch S
The state of WS is checked, and if it is on, the process returns to the VDD loop processing (S125, S111). Photometric switch SW
If S is off, check if the power hold flag is set, and if not set, start the power hold timer, set the power hold flag, and time out the power hold timer Until the VDD loop process is repeated (S125, S127, S129, S131, S13
3, S111). When the power hold time has elapsed, the power hold flag is cleared and the process returns to the power down process (S133, S135, S103).

【００４３】「ＡＦ処理」Ｓ１２１のＡＦ処理につい
て、図５を参照してより詳細に説明する。ＡＦ処理に入
ると、先ず、測光スイッチＳＷＳがオン状態にあるかど
うかをチェックする（Ｓ２０１）。測光スイッチＳＷＳ
がオフしていれば、ＡＦロックフラグをクリアしてリタ
ーンする（Ｓ２０１、Ｓ２０３）。ＡＦロックフラグ
は、一度合焦したときにセットされるフラグで、一旦あ
る被写体に合焦したときには、その被写体に対する合焦
状態を維持する、いわゆるフォーカスロックを可能にす
るフラグである。[AF Process] The AF process in S121 will be described in more detail with reference to FIG. In the AF process, first, it is checked whether or not the photometric switch SWS is in an on state (S201). Photometric switch SWS
Is turned off, the AF lock flag is cleared and the routine returns (S201, S203). The AF lock flag is a flag that is set when the subject is focused once, and is a flag that enables a so-called focus lock that maintains the focused state of the subject once the subject is focused.

【００４４】測光スイッチＳＷＳがオン状態にあれば、
ＡＦロックフラグがセットされているかどうかをチェッ
クする。ＡＦロックフラグがセットされていればリター
ンするが、合焦していないときにはセットされていない
ので、全センサ２１２Ａ、２１２Ｂ、２１２Ｃの積分を
スタートさせる（Ｓ２０５、Ｓ２０７）。積分が終了し
たらＣＣＤビデオデータを入力し（Ｓ２０９）、選択さ
れた焦点検出ゾーンについてデフォーカス計算を実行し
てデフォーカス量を求める（Ｓ２１１）。そして、計算
したデフォーカス量から合焦しているかどうかをチェッ
クし、合焦していなければデフォーカス量およびＫバリ
ューデータからＡＦパルス数を演算し、演算したＡＦパ
ルス数に基づいてＡＦモータ３９を駆動する（Ｓ２１
３、Ｓ２１５、Ｓ２１７、Ｓ２１９）。合焦していた
ら、ＡＦロックフラグをセットしてリターンする（Ｓ２
１５、Ｓ２２１）。If the photometric switch SWS is on,
Check whether the AF lock flag is set. If the AF lock flag is set, the process returns. If the AF lock flag is not set, the process is not set. Therefore, the integration of all the sensors 212A, 212B, and 212C is started (S205, S207). When the integration is completed, CCD video data is input (S209), and defocus calculation is executed for the selected focus detection zone to obtain a defocus amount (S211). Then, it is checked whether or not the subject is in focus from the calculated defocus amount. If not, the AF pulse number is calculated from the defocus amount and the K value data, and the AF motor 39 is calculated based on the calculated AF pulse number. Is driven (S21
3, S215, S217, S219). If the camera is in focus, set the AF lock flag and return (S2
15, S221).

【００４５】「積分スタート処理」Ｓ２０７の積分スタ
ート処理について、図６を参照してより詳細に説明す
る。この積分スタート処理は、マルチ焦点検出センサユ
ニット２１に積分を開始させ、適正積分値で積分を終了
させる処理である。"Integration Start Process" The integration start process in S207 will be described in more detail with reference to FIG. This integration start process is a process of causing the multi-focus detection sensor unit 21 to start integration and end the integration with a proper integration value.

【００４６】積分スタート処理に入ると、先ず、最大積
分時間経過フラグおよび強制終了フラグをクリアする
（Ｓ３０１）。最大積分時間経過フラグは、使用するセ
ンサ２１２Ａ〜２１２Ｃ（に対応するモニタセンサＭＡ
〜ＭＣ）が、予め定めてある最大積分時間を経過しても
積分値が積分終了レベルＶRMに達しなかったこと（積分
が終了しなかったこと）を識別するフラグ、強制終了フ
ラグは、モニタセンサＭＡ〜ＭＣの積分値が積分終了レ
ベルＶRMに達しないにもかかわらず、強制的に積分を終
了させたことを識別するフラグである。なお、本実施の
形態では、全てのセンサ２１２Ａ、２１２Ｂ、２１２Ｃ
を使用するものとする。In the integration start process, first, the maximum integration time elapsed flag and the forced termination flag are cleared (S301). The maximum integration time elapsed flag indicates the monitor sensor MA corresponding to the sensor 212A to 212C (to be used).
To MC), a flag for identifying that the integrated value has not reached the integration end level VRM even after a predetermined maximum integration time has elapsed (the integration has not been completed), and a forced end flag is a monitor sensor. This flag identifies that the integration has been forcibly terminated even though the integrated values of MA to MC have not reached the integration end level VRM. In the present embodiment, all the sensors 212A, 212B, 212C
Shall be used.

【００４７】次に、ＲＡＭに、最大積分時間をセット
し、積分許可センサ２１２Ａ〜２１２Ｃをセットし、Ａ
ＧＣレベル（ＶAGC ）をセットする（Ｓ３０３、Ｓ３０
５、Ｓ３０７）。そして、積分をスタートさせ、積分時
間カウントをスタートする（Ｓ３０９、Ｓ３１１）。Next, the maximum integration time is set in the RAM, and the integration permission sensors 212A to 212C are set.
Set the GC level (VAGC) (S303, S30)
5, S307). Then, integration is started, and integration time counting is started (S309, S311).

【００４８】そして、許可したセンサ２１２Ａ〜２１２
Ｃ全ての積分が終了するか、最大積分時間が経過するの
を待つ（Ｓ３１３〜Ｓ３２３）。つまり、積分を許可し
たセンサ２１２Ａ〜２１２Ｃの積分終了および積分時間
をチェックする積分時間チェック処理を実行し（Ｓ３１
３）、強制積分終了フラグがセットされているかどうか
をチェックし（Ｓ３１５）、セットされていなければ最
大積分時間が経過しているかどうかをチェックし（Ｓ３
１７）、経過していなければ積分を許可した全てのセン
サ２１２Ａ〜２１２Ｃが積分終了したかどうかをチェッ
クし（Ｓ３１９）、いずれかのセンサ２１２Ａ〜２１２
Ｃの積分が終了していなければＳ３１３に戻る。Then, the authorized sensors 212A to 212
C Wait until all the integration is completed or the maximum integration time elapses (S313 to S323). That is, an integration time check process for checking the integration end and integration time of the sensors 212A to 212C that have permitted the integration is executed (S31).
3) Check whether the forced integration end flag is set (S315), and if not, check whether the maximum integration time has elapsed (S3).
17) If not, it is checked whether or not all the sensors 212A to 212C that have permitted the integration have completed the integration (S319), and any of the sensors 212A to 212C is determined.
If the integration of C has not been completed, the process returns to S313.

【００４９】積分を許可した全センサ２１２Ａ〜２１２
Ｃが積分を終了したら、そのままリターンする（Ｓ３１
９）。また、強制終了フラグがセットされたとき、また
は強制終了フラグはセットされていないが最大積分時間
が経過したときは、最大積分終了処理を実行し（Ｓ３１
５、Ｓ３２１またはＳ３１５、Ｓ３１７、Ｓ３２１）、
積分を終了していない全てのセンサ２１２Ａ〜２１２Ｃ
の積分を強制的に終了させてリターンする（Ｓ３２
３）。All sensors 212A to 212 that have permitted integration
When C completes the integration, the process returns (S31).
9). When the forced termination flag is set, or when the forced termination flag is not set but the maximum integration time has elapsed, a maximum integration termination process is executed (S31).
5, S321 or S315, S317, S321),
All sensors 212A to 212C for which integration has not been completed
Is terminated forcibly and the process returns (S32
3).

【００５０】「ＣＣＤデータ入力処理」次に、Ｓ２０９
のＣＣＤデータ入力処理について、図７に示したフロー
チャートを参照して詳細に説明する。"CCD data input processing" Next, S209
Will be described in detail with reference to the flowchart shown in FIG.

【００５１】本実施例では、クランプ回路２７から逐次
出力され、ＣＰＵ３５に入力された、画素単位のアナロ
グのビデオ信号を、ＣＰＵ３５内蔵のＡ／Ｄ変換器３５
ｅでディジタルのビデオデータに変換する。ビデオデー
タに変換したら、強制積分終了がされておらず、かつ最
大積分時間経過前に積分終了したデータであれば、基準
出力との比とビデオデータを乗算し、乗算値をビデオデ
ータとしてＲＡＭ３５ｂにメモリする。強制積分終了さ
れたか最大積分時間が経過しているビデオデータは、す
でに増幅器２２６においてゲインコントロールがされて
いるので、その値をビデオデータとしてＲＡＭ３５ｂに
メモリする。In this embodiment, an analog video signal in pixel units, which is sequentially output from the clamp circuit 27 and input to the CPU 35, is converted into an A / D converter 35 built in the CPU 35.
The data is converted into digital video data by e. If the data is converted to video data, if the forced integration has not been completed and the data has been integrated before the maximum integration time has elapsed, the ratio with the reference output is multiplied by the video data, and the multiplied value is stored in the RAM 35b as video data. Memory. The video data for which the integration has been completed or for which the maximum integration time has elapsed has already been subjected to gain control in the amplifier 226, so that the value is stored in the RAM 35b as video data.

【００５２】以上の処理を、全センサ２１２Ａ〜２１２
Ｃの全画素についてのビデオ信号について実行する。な
お、本実施例では、ビデオ信号を、先ずＡ／Ｄ変換器３
５ｅで１０bit のディジタルデータに変換する。さら
に、焦点検出演算に使用する精度に応じて、９bit また
は８bit のディジタルデータに変換している。The above processing is performed for all the sensors 212A to 212
This is executed for video signals of all pixels of C. In this embodiment, the video signal is first converted to the A / D converter 3
At 5e, the data is converted into 10-bit digital data. Further, the data is converted into 9-bit or 8-bit digital data according to the precision used in the focus detection calculation.

【００５３】ＣＣＤデータ入力処理に入ると、まず、Ａ
／Ｄ変換器３５ｅを１０bit モードに設定し、Ａ／Ｄ変
換するビット数（画素数）を内蔵カウンタにセットする
（Ｓ６０１、Ｓ６０３）。Ａ／Ｄ変換同期信号ΦＡＤが
ローレベルに落ちるのを待って、ローレベルに落ちたら
Ａ／Ｄ変換器３５ｅにＡ／Ｄ変換をスタートさせる（Ｓ
６０５、Ｓ６０７、Ｓ６０９）。Ａ／Ｄ変換を終了した
ら、変換したディジタルデータを入力し、反転する（Ｓ
６０９、Ｓ６１１）。この反転処理は、ビデオ信号がビ
デオ基準値から明るくなるに従って降下する信号、つま
り明るいほど小さい値になるので、明るいほど大きくな
るように変換する処理である。When entering the CCD data input processing, first, A
The / D converter 35e is set to the 10-bit mode, and the number of bits (the number of pixels) to be A / D converted is set in a built-in counter (S601, S603). Wait for the A / D conversion synchronizing signal ΦAD to fall to the low level, and when it falls to the low level, start the A / D conversion by the A / D converter 35e (S
605, S607, S609). When the A / D conversion is completed, the converted digital data is input and inverted (S
609, S611). This inversion process is a process of converting the video signal so that the signal decreases as the video signal becomes brighter from the video reference value.

【００５４】Ｓ６１９では９bit 精度かどうかをチェッ
クする。９bit 精度か８bit 精度かは、マルチ焦点検出
センサユニット２１の最大出力電圧、カメラの性能など
に応じて設定され、製造時にEEPROM４３にメモリされて
いる。In S619, it is checked whether the precision is 9 bits. The 9-bit accuracy or the 8-bit accuracy is set according to the maximum output voltage of the multi-focus detection sensor unit 21, the performance of the camera, and the like, and is stored in the EEPROM 43 at the time of manufacture.

【００５５】９bit 精度が設定されている場合は、１０
bit 変換値を２で割って９bit データに変換し（Ｓ６１
９、Ｓ６２１）、９bit データがＦＦｈ（１６進数、１
０進数では２５５）を越えているかどうかをチェックす
る。ＦＦｈを越えていたらＦＦｈとするリミット処理を
実行してそのデータをビデオデータとしてＲＡＭ３５ｂ
にメモリする（Ｓ６２３、Ｓ６２５、Ｓ６３３）。この
リミット処理は、例えば、Ａ／Ｄ変換器３５ｅのフルレ
ンジが４ボルトの場合は、最大ビデオデータ（入力電
圧）を２Ｖに相当する値でカットする処理である。９bi
t データがＦＦｈ以下の場合は、そのデータをＲＡＭ３
５ｂにメモリする。When 9-bit precision is set, 10
The bit conversion value is divided by 2 and converted into 9-bit data (S61
9, S621), 9-bit data is FFh (hexadecimal, 1
It checks whether it exceeds 255) in the decimal number. If the data exceeds FFh, a limit process of FFh is performed, and the data is used as video data in the RAM 35b.
(S623, S625, S633). This limit process is a process of cutting the maximum video data (input voltage) at a value corresponding to 2 V when the full range of the A / D converter 35 e is 4 volts, for example. 9bi
If the data is less than FFh, the data is stored in RAM3
Store in 5b.

【００５６】一方、８bit 精度が設定されている場合は
１０bit 変換値を４で割って８bitデータに変換し（Ｓ
６１９、Ｓ６２７）、変換後のデータが飽和出力レベル
を越えているかどうかをチェックし、越えている場合は
飽和出力レベルでリミットをかけて、リミットをかけた
値をビデオデータとしてＲＡＭ３５ｂにメモリする（Ｓ
６２７、Ｓ６２９、Ｓ６３１、Ｓ６３３）。本実施例で
の飽和出力レベルは、例えば２. ７Ｖ（ＡＣｈ）に相当
する。８bit データに変換後のデータが飽和出力レベル
に達していないときは、その変換後のデータをビデオデ
ータとしてＲＡＭ３５ｂにメモリする（Ｓ６２７、Ｓ６
２９、Ｓ６３３）。On the other hand, when the 8-bit precision is set, the 10-bit conversion value is divided by 4 and converted into 8-bit data (S
619, S627), it is checked whether or not the converted data exceeds the saturation output level. If the conversion data exceeds the saturation output level, the saturation output level is used as a limit, and the limit value is stored as video data in the RAM 35b (see FIG. 6). S
627, S629, S631, S633). The saturation output level in this embodiment corresponds to, for example, 2.7 V (ACh). If the converted data does not reach the saturation output level, the converted data is stored in the RAM 35b as video data in the RAM 35b (S627, S6).
29, S633).

【００５７】ビデオデータメモリが終了したら、カウン
タのビット数を１減算し、減算後のビット数が０でなけ
ればＳ６０５に戻ってＳ６０５〜Ｓ６３５の処理を繰り
返す。つまり、以上のＳ６０５〜Ｓ６３５の処理を、使
用する全センサ２１２Ａ〜２１２Ｃの全ビデオ信号VIDE
O について実行してからリターンする。When the video data memory is completed, the number of bits of the counter is subtracted by 1. If the number of bits after the subtraction is not 0, the process returns to S605 and repeats the processing of S605 to S635. That is, the processing of S605 to S635 described above is performed for all video signals VIDE of all the sensors 212A to 212C used.
Execute for O and then return.

【００５８】以上のＡ／Ｄ変換の精度調整によって、例
えば、センサ２１２Ａ〜２１２Ｃの飽和出力電圧がＡ／
Ｄ変換器３５ｅのフルレンジを満たさない場合でも、飽
和出力電圧をＡ／Ｄ変換器３５ｅのフルレンジの１／２
と仮定してＡＧＣレベルを設定し、９bit のＡ／Ｄ変換
値を得ることでレンジが拡大し、精度が高くなる。この
場合の精度は、センサの飽和出力電圧がＡ／Ｄ変換器３
５ｅのフルレンジを満たす場合に、飽和出力電圧がフル
レンジの７０パーセント程度になるようにＡＧＣレベル
を設定し、８bit 精度でＡ／Ｄ変換器３５ｅにより変換
した場合と同等の精度である。By adjusting the accuracy of the A / D conversion as described above, for example, the saturation output voltages of the sensors 212A to 212C become A / D.
Even when the full range of the D converter 35e is not satisfied, the saturation output voltage is set to １ ／ of the full range of the A / D converter 35e.
By setting the AGC level and obtaining a 9-bit A / D conversion value, the range is expanded and the accuracy is improved. The accuracy in this case is that the saturation output voltage of the sensor is the A / D converter 3
When the full range of 5e is satisfied, the AGC level is set so that the saturation output voltage is about 70% of the full range, and the accuracy is equivalent to the case where conversion is performed by the A / D converter 35e with 8-bit accuracy.

【００５９】以上、本発明を１０bit のＡ／Ｄ変換器３
５ｅを内蔵したＣＰＵ３５に適用した実施例に基づいて
説明したが、本発明はこの実施例に限定されず、１６bi
t あるいはそれ以上の精度のＡ／Ｄ変換器も適用可能で
ある。As described above, the present invention is applied to a 10-bit A / D converter 3
Although the description has been given based on the embodiment applied to the CPU 35 having the built-in 5e, the present invention is not limited to this embodiment.
A / D converters with t or higher accuracy are also applicable.

【００６０】[0060]

【発明の効果】以上の説明から明らかな通り請求項１に
記載の発明は、被写体像を検出するＣＣＤラインセンサ
と、このＣＣＤラインセンサの出力をＡ／Ｄ変換するＡ
／Ｄ変換器を内蔵したＣＰＵを備えた焦点検出装置にお
いて、前記Ａ／Ｄ変換器の精度を切り替え可能にしたの
で、ＣＣＤラインセンサの出力電圧（飽和出力電圧）に
応じて分解能を変えることができ、ＣＣＤラインセンサ
の特性にかかわらず一定の精度を得ることができる。つ
まり、Ａ／Ｄ変換器のフルレンジとＣＣＤラインセンサ
の飽和出力電圧との差を、Ａ／Ｄ変換精度を切り替える
ことでことで少なくして、ＣＣＤラインセンサの飽和出
力電圧をＡ／Ｄ変換器のフルレンジに近いレベルのデー
タとして処理可能になった。したがって、ＣＣＤライン
センサの飽和出力電圧が相違しても、同一のＣＰＵ３５
で、同等の精度での焦点検出が可能になった。As is apparent from the above description, the first aspect of the present invention provides a CCD line sensor for detecting a subject image and an A / D converter for A / D converting the output of the CCD line sensor.
In a focus detection device having a CPU with a built-in A / D converter, the accuracy of the A / D converter can be switched, so that the resolution can be changed according to the output voltage (saturation output voltage) of the CCD line sensor. Thus, constant accuracy can be obtained regardless of the characteristics of the CCD line sensor. That is, the difference between the full range of the A / D converter and the saturation output voltage of the CCD line sensor is reduced by switching the A / D conversion accuracy, and the saturation output voltage of the CCD line sensor is reduced. Can be processed as data at a level close to the full range. Therefore, even if the saturation output voltages of the CCD line sensors are different, the same CPU 35
Thus, focus detection with the same accuracy has become possible.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の焦点検出装置を一眼レフカメラに適用
した一実施の形態の主要構成をブロックで示す図であ
る。FIG. 1 is a block diagram illustrating a main configuration of an embodiment in which a focus detection device of the present invention is applied to a single-lens reflex camera.

【図２】同一眼レフカメラのマルチ焦点検出センサの一
実施例を示す図である。FIG. 2 is a diagram illustrating an embodiment of a multi-focus detection sensor of the same-lens reflex camera.

【図３】同一眼レフカメラのＣＰＵが内蔵するＡ／Ｄ変
換器の概要を示すブロック回路図である。FIG. 3 is a block circuit diagram showing an outline of an A / D converter built in a CPU of the same-lens reflex camera.

【図４】同一眼レフカメラの主要動作に関するフローチ
ャートを示す図である。FIG. 4 is a diagram showing a flowchart regarding main operations of the same-lens reflex camera.

【図５】同一眼レフカメラのＡＦ処理に関するフローチ
ャートを示す図である。FIG. 5 is a diagram showing a flowchart relating to AF processing of the same-lens reflex camera.

【図６】同一眼レフカメラの積分スタート処理に関する
フローチャートを示す図である。FIG. 6 is a view showing a flowchart relating to integration start processing of the same-lens reflex camera.

【図７】同一眼レフカメラのＣＣＤデータ入力処理に関
するフローチャートを示す図である。FIG. 7 is a view showing a flowchart relating to CCD data input processing of the same-lens reflex camera.

【符号の説明】[Explanation of symbols]

１１ カメラボディ １３ メインミラー １４ ハーフミラー部 １５ サブミラー ２１ マルチ焦点検出センサユニット ２１１ ＣＣＤ転送部 ２１２Ａ Ａセンサ ２１２Ｂ Ｂセンサ ２１２Ｃ Ｃセンサ ２２１ ＣＣＤ制御回路 ２２２ タイミング発生回路 ２２３ ドライバー回路 ２２４ ＡＧＣ制御回路 ２２５Ａ Ａ積分制御回路 ２２５Ｂ Ｂ積分制御回路 ２２５Ｃ Ｃ積分制御回路 ２２６ 増幅器 ３５ メインＣＰＵ（制御手段） ３５ｂ ＲＡＭ ３５ｅ Ａ／Ｄ変換器 ＭＡ Ａモニタセンサ ＭＢ Ｂモニタセンサ ＭＣ Ｃモニタセンサ Reference Signs List 11 camera body 13 main mirror 14 half mirror section 15 sub mirror 21 multi focus detection sensor unit 211 CCD transfer section 212A A sensor 212B B sensor 212C C sensor 221 CCD control circuit 222 timing generation circuit 223 driver circuit 224 AGC control circuit 225A A integration control Circuit 225B B integral control circuit 225C C integral control circuit 226 Amplifier 35 Main CPU (control means) 35b RAM 35e A / D converter MA A monitor sensor MB B monitor sensor MC C monitor sensor

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 被写体像を受光して輝度に応じた信号を
出力するＣＣＤラインセンサと、このＣＣＤラインセン
サの出力をＡ／Ｄ変換するＡ／Ｄ変換器を内蔵した制御
手段を備えた焦点検出装置において、 前記Ａ／Ｄ変換器の変換精度を切り替え可能にしたこ
と、を特徴とする焦点検出装置。1. A focus device comprising: a CCD line sensor for receiving a subject image and outputting a signal corresponding to luminance; and a control unit having a built-in A / D converter for A / D converting the output of the CCD line sensor. A focus detection device, wherein the conversion accuracy of the A / D converter is switchable. 【請求項２】 請求項１に記載のＡ／Ｄ変換器は、前記
ＣＣＤラインセンサの出力を１０bit でＡ／Ｄ変換し、
さらにこの１０bit に変換したディジタルデータタを９
bit または８bit のディジタルデータに変換することを
特徴とする焦点検出装置。2. The A / D converter according to claim 1, wherein the output of said CCD line sensor is A / D converted by 10 bits.
Further, the digital data converted to 10 bits is stored in 9
A focus detecting device for converting into digital data of 8 bits or 8 bits. 【請求項３】 請求項２において、前記ＣＣＤラインセ
ンサの飽和出力電圧が前記Ａ／Ｄ変換器のフルレンジの
１／２未満のときは、前記Ａ／Ｄ変換器が変換した前記
１０bit のディジタルデータを前記９bit のディジタル
データに変換し、前記飽和出力電圧が前記フルレンジの
１／２以上のときには、前記Ａ／Ｄ変換器が変換した前
記１０bit のディジタルデータを前記８bit のディジタ
ルデータに変換することを特徴とする焦点検出装置。3. The 10-bit digital data converted by the A / D converter when the saturation output voltage of the CCD line sensor is less than の of a full range of the A / D converter. Is converted to the 9-bit digital data, and when the saturation output voltage is equal to or more than の of the full range, the A / D converter converts the 10-bit digital data to the 8-bit digital data. A focus detection device.