JP3132635B2 - Test method for semiconductor integrated circuit - Google Patents
Test method for semiconductor integrated circuitInfo
- Publication number
- JP3132635B2 JP3132635B2 JP07058040A JP5804095A JP3132635B2 JP 3132635 B2 JP3132635 B2 JP 3132635B2 JP 07058040 A JP07058040 A JP 07058040A JP 5804095 A JP5804095 A JP 5804095A JP 3132635 B2 JP3132635 B2 JP 3132635B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- terminal
- power supply
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路（以下
ＬＳＩと呼ぶ）の試験方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for testing a semiconductor integrated circuit (hereinafter referred to as an LSI).
【０００２】[0002]
【従来の技術】従来技術について図５（従来例の回路
図）、図６（信号波形図）に示す。従来のＬＳＩの出力
回路は、図５のような構成になっている。ウェハー上に
形成されたＬＳＩのテスト時におけるものとして、以下
説明を行う。ＬＳＩ（３０１）が有する内部回路（３０
２）は、ＬＳＩに入力された信号に基づき、ある出力信
号を発生する。この内部回路（３０２）からの出力信号
は、出力回路１（３０３）で受けた後、出力端子１（３
０６）によってＬＳＩ外部に信号を出力する。2. Description of the Related Art A prior art is shown in FIG. 5 (circuit diagram of a conventional example) and FIG. 6 (signal waveform diagram). A conventional LSI output circuit has a configuration as shown in FIG. The following description is made assuming that the LSI formed on the wafer is tested. The internal circuit (30
2) generates a certain output signal based on the signal input to the LSI. An output signal from the internal circuit (302) is received by an output circuit 1 (303) and then output terminal 1 (3
06), a signal is output outside the LSI.
【０００３】なお、ＬＳＩには通常複数の出力回路を備
えており、図５では、出力回路１（３０３）と出力回路
Ｎ（３０７）のみ記しているが、この両者の構成は同じ
であり、これらを複数持っているものである。このため
以下では、主に出力回路１（３０３）を代表として説明
する。出力回路１（３０３）の構成は、Ｐｃｈ型トラン
ジスタ（３０４）とＮｃｈ型トランジスタ（３０５）に
よるＣＭＯＳ構成となっており、内部回路（３０２）よ
り発生する信号をその入力とし、また出力は出力端子１
（３０６）に伝達される。この出力端子１（３０６）は
ＬＳＩ（３０１）の電気的な最終の出力端である。ウェ
ハー上のＬＳＩにおいて、特にこれをパッドと呼ぶ。出
力回路１（３０３）の電源は、電源端子（３１２）より
供給され、ＧＮＤはＧＮＤ端子（３１３）と接続され
る。また内部回路（３０２）の電源も電源端子（３１
２）より供給され、つまり内部回路（３０２）と出力回
路１（３０３）の電源は共通である。Note that an LSI generally has a plurality of output circuits. Although FIG. 5 shows only an output circuit 1 (303) and an output circuit N (307), the configurations of these two circuits are the same. It is one that has a plurality of them. Therefore, hereinafter, the output circuit 1 (303) will be mainly described as a representative. The output circuit 1 (303) has a CMOS configuration including a Pch type transistor (304) and an Nch type transistor (305). The signal generated from the internal circuit (302) is used as an input, and the output is an output terminal. 1
(306). This output terminal 1 (306) is the final electrical output terminal of the LSI (301). In an LSI on a wafer, this is particularly called a pad. The power of the output circuit 1 (303) is supplied from a power supply terminal (312), and GND is connected to the GND terminal (313). The power supply of the internal circuit (302) is also a power supply terminal (31).
2), that is, the power supply of the internal circuit (302) and the power supply of the output circuit 1 (303) are common.
【０００４】ところで、ＬＳＩの測定を行うには、通常
ＬＳＩ検査装置（以下ＬＳＩテスタと呼ぶ）を用いる。
図５において、ＬＳＩ（３０１）を測定するにあたりＬ
ＳＩテスタ（３１４）を用いる。ＬＳＩ（３０１）とＬ
ＳＩテスタ（３１４）との接続は、上述のＬＳＩのパッ
ド（＝電源端子（３１２）、出力端子１（３０６）、出
力端子Ｎ（３１０）、ＧＮＤ端子（３１３）等）と、Ｌ
ＳＩテスタ（３１４）に装着された探針（＝（３１
５），（３１７）〜（３１９））による電気的接触によ
って行われる。このときＬＳＩ（３０１）への電源供給
は、ＬＳＩテスタ（３１４）に内蔵される電源（３２
０）により行われ、またＬＳＩ（３０１）から出力され
る信号等の測定は、やはりＬＳＩテスタ（３１４）に内
蔵される測定回路（３２２）によって行われる。なお、
図５のＢ”、Ｃ”、Ｄ”はそれぞれ電流の流れを示もの
である。In order to measure an LSI, an LSI inspection apparatus (hereinafter referred to as an LSI tester) is used.
In FIG. 5, when measuring the LSI (301), L
An SI tester (314) is used. LSI (301) and L
The connection with the SI tester (314) is made by connecting the above-mentioned LSI pads (= power supply terminal (312), output terminal 1 (306), output terminal N (310), GND terminal (313), etc.) and L
The probe attached to the SI tester (314) (= (31
5), (317) to (319)). At this time, the power supply to the LSI (301) is performed by the power supply (32) built in the LSI tester (314).
0), and the measurement of a signal output from the LSI (301) is also performed by a measurement circuit (322) built in the LSI tester (314). In addition,
B ″, C ″, and D ″ in FIG. 5 indicate current flows, respectively.
【０００５】このとき、内部回路（３０２）から出力さ
れ、出力回路１（３０３）のＡ”点に伝達される信号波
形と、その信号をうけて出力端子１（３０６）に出力さ
れる信号波形をあわせて図６に示されている。At this time, a signal waveform output from the internal circuit (302) and transmitted to the point A "of the output circuit 1 (303) and a signal waveform received therefrom and output to the output terminal 1 (306) 6 is also shown in FIG.
【０００６】[0006]
【発明が解決しようとする課題】ウェハー状態のＬＳＩ
の試験は、図５及び図６で上述したように、ＬＳＩテス
タに探針を装着して行われるが、この探針のインピーダ
ンスは無視できない。内部回路（３０２）内の、トラン
ジスタのスイッチング等の影響による電圧変動が、出力
回路１（３０３）に対しても影響を及ぼし、例えば上述
した出力回路１（３０３）の出力信号波形に示すよう
に、信号立ち上がり時のオーバーシュート、あるいは信
号立ち下がり時のアンダーシュートとして、信号ノイズ
を増大させ、ＬＳＩの安定的測定を阻害する原因となっ
ているものである。SUMMARY OF THE INVENTION LSI in wafer state
Is performed with the probe attached to the LSI tester as described above with reference to FIGS. 5 and 6, the impedance of this probe cannot be ignored. Voltage fluctuations in the internal circuit (302) due to transistor switching and the like also affect the output circuit 1 (303), for example, as shown in the output signal waveform of the output circuit 1 (303) described above. As an overshoot at the time of rising of the signal or an undershoot at the time of falling of the signal, the signal noise is increased, which hinders the stable measurement of the LSI.
【０００７】[0007]
【課題を解決するための手段】本発明は、ウェハー状態
で半導体集積回路を試験する際に、前記半導体集積回路
の内部回路と出力回路とをそれぞれ異なる電源パッドも
しくはＧＮＤパッドに接続した状態で内部回路に接続し
た前記パッドと出力回路に接続した前記パッドとに同時
に独立した電源探針もしくはＧＮＤ探針をあてて試験す
ることを特徴とする半導体集積回路の試験方法である。
半導体集積回路は、Ｐｃｈ型ＭＯＳトランジスタとＮｃ
ｈ型ＭＯＳトランジスタによりＣＭＯＳ構成される出力
回路と、電源端子用としてのボンディングパッドと接地
端子用としてのボンディングパッドに接続される論理ゲ
ートで構成される内部回路で構成される半導体集積回路
において、前記電源端子用としてのボンディングパッド
とは独立に、内部回路を構成するＰｃｈ型ＭＯＳトラン
ジスタに接続する出力回路用電源端子用としてのボンデ
ィングパッドを備えるものである。また、上記の半導体
集積回路の接地端子用としてのボンディングパッドとは
独立に、内部回路を構成するＮｃｈ型ＭＯＳトランジス
タに接続する出力回路用接地端子用としてのボンディン
グパッドを備えるものである。According to the present invention, when a semiconductor integrated circuit is tested in a wafer state, an internal circuit and an output circuit of the semiconductor integrated circuit are connected to different power supply pads or GND pads, respectively. A test method for a semiconductor integrated circuit, wherein a test is performed by simultaneously applying an independent power probe or a GND probe to the pad connected to a circuit and the pad connected to an output circuit.
The semiconductor integrated circuit is composed of a Pch type MOS transistor and Nc
a semiconductor integrated circuit comprising: an output circuit configured by CMOS using h-type MOS transistors; and an internal circuit configured by a logic gate connected to a bonding pad for a power terminal and a bonding pad for a ground terminal. Independently of the bonding pad for the power supply terminal, the semiconductor device has a bonding pad for the power supply terminal for the output circuit connected to the Pch type MOS transistor constituting the internal circuit. In addition, independently of the bonding pad for the ground terminal of the semiconductor integrated circuit, the semiconductor integrated circuit has a bonding pad for an output circuit ground terminal connected to an Nch-type MOS transistor constituting an internal circuit.
【０００８】[0008]
【作用】本発明は、ウェハー状態の測定において、従来
ＬＳＩの内部回路と出力回路で共用されていた電源端子
およびＧＮＤ端子を、独立して出力回路専用に接続され
る電源端子およびＧＮＤ端子を備えていることにより、
ウェハー状態の半導体集積回路（ＬＳＩ）の試験時に、
探針およびＬＳＩ上の配線が持つインピーダンス成分な
どを原因とする、出力信号のノイズを低減させ、ＬＳＩ
の安定的測定を可能にするものである。According to the present invention, a power supply terminal and a GND terminal which are commonly used for an internal circuit and an output circuit of a conventional LSI in measuring a wafer state are provided with a power supply terminal and a GND terminal which are independently connected exclusively to an output circuit. By having
When testing a semiconductor integrated circuit (LSI) in a wafer state,
It is possible to reduce the noise of the output signal due to the impedance component of the probe and the wiring on the LSI, and to reduce the noise of the LSI.
This enables stable measurement of
【０００９】[0009]
【実施例】本発明の実施例について図面を参照して説明
する。 ［実施例１］図１は本発明の第１の実施例の回路図、図
２は信号波形図である。図１に示すように、この実施例
１では、ＬＳＩの電源端子を、内部回路（１０２）用
（電源端子（１１２））とは別に、出力回路用として出
力回路用電源端子（１１１）を独立に設けた。即ち、Ｌ
ＳＩ（１０１）の内部回路（１０２）からの発生信号を
受ける出力回路１（１０３）他を駆動するために、従来
共用していた内部回路用の電源端子用のボンディングパ
ッド（１１２）とは別に、出力回路用電源端子用として
のボンディングパッド（１１１）を独立して設け、これ
を出力回路（１０３）に接続し、電圧供給を行うように
したものである。Embodiments of the present invention will be described with reference to the drawings. [Embodiment 1] FIG. 1 is a circuit diagram of a first embodiment of the present invention, and FIG. 2 is a signal waveform diagram. As shown in FIG. 1, in the first embodiment, the power supply terminal of the LSI is independent from the power supply terminal for the internal circuit (102) (the power supply terminal (112)), and the power supply terminal for the output circuit (111) is used for the output circuit. Provided. That is, L
In order to drive the output circuit 1 (103) that receives a signal generated from the internal circuit (102) of the SI (101), etc., it is separate from the bonding pad (112) for the power supply terminal for the internal circuit, which has been conventionally shared. In addition, a bonding pad (111) for an output circuit power supply terminal is provided independently and connected to the output circuit (103) to supply a voltage.
【００１０】ＬＳＩ（１０１）の内部回路（１０２）に
は、電源端子（１１２）とＧＮＤ端子（１１３）を介し
て、内部回路（１０２）を駆動させるための電圧が供給
されている。また内部回路（１０２）から発生する信号
は、一旦出力回路１（１０３）で受け、これを改めて出
力端子１（１０６）に出力している。またＬＳＩ（１０
１）はＬＳＩテスタ（１１４）と電気的に接続され、Ｌ
ＳＩ（１０１）の電源端子（１１２）には探針（１１
５）を介して電源１（１２０）より、出力回路用電源端
子（１１１）には探針（１１６）を介して電源２（１２
１）より供給され、ＧＮＤ端子（１１３）には探針（１
１９）を介して上記電源のＧＮＤと接続される。A voltage for driving the internal circuit (102) is supplied to the internal circuit (102) of the LSI (101) via a power supply terminal (112) and a GND terminal (113). The signal generated from the internal circuit (102) is once received by the output circuit 1 (103), and is output to the output terminal 1 (106) again. LSI (10
1) is electrically connected to the LSI tester (114),
A probe (11) is connected to a power terminal (112) of the SI (101).
5) from the power supply 1 (120), and to the power supply terminal (111) for the output circuit via the probe (116) to the power supply 2 (12).
1), and the probe (1) is connected to the GND terminal (113).
19) is connected to GND of the power supply.
【００１１】そして、出力端子１（１０６）および出力
端子Ｎ（１１０）は、それぞれ探針（１１７）および
（１１８）を介して測定回路（１２２）と接続されて、
出力信号の測定がなされる。出力回路１（１０３）は、
Ｐｃｈ型トランジスタ（１０４）とＮｃｈ型トランジス
タ（１０５）によるＣＭＯＳ構成となっており、出力端
子１（１０６）より信号が出力される。出力回路１（１
０３）の電源は出力回路用電源端子（１１１）より供給
され、またＧＮＤは内部回路（１０２）のＧＮＤ端子
（１１３）と共通である。The output terminal 1 (106) and the output terminal N (110) are connected to the measuring circuit (122) via the probes (117) and (118), respectively.
A measurement of the output signal is made. The output circuit 1 (103)
A P-channel transistor (104) and an N-channel transistor (105) have a CMOS configuration, and a signal is output from an output terminal 1 (106). Output circuit 1 (1
03) is supplied from an output circuit power supply terminal (111), and GND is common to the GND terminal (113) of the internal circuit (102).
【００１２】なお、図１には出力回路Ｎ（１０７）も記
載しているが、ＬＳＩには通常のような出力回路を複数
個備えており、これはその意味で記載したものである。
このため、電源、ＧＮＤ他の電気的な接続関係、動作等
に関しては、出力回路１（１０３）と全く同様である。
また図１のＢ、Ｃ、Ｄはそれぞれ電流の流れを示す。Ｌ
ＳＩ（１０１）の内部回路（１０２）および出力回路１
（１０３）に供給される電圧をハイレベルとしたとき
の、出力回路１（１０３）の振る舞いを考える。内部回
路（１０２）から発生する信号は、出力回路１（１０
３）のＡ点に伝達される。この信号がハイレベルからロ
ウレベルに立ち下がるとき、Ｐｃｈトランジスタ（１０
４）は、Ａ点のレベルが立ち下がるにつれてＯＦＦ→Ｏ
Ｎ状態に移行するとともに出力端子１（１０６）に対す
る充電電流Ｃが流れる。Although the output circuit N (107) is also shown in FIG. 1, the LSI includes a plurality of ordinary output circuits, which is described in that sense.
Therefore, the power supply, GND and other electrical connections, operations, and the like are exactly the same as those of the output circuit 1 (103).
B, C, and D in FIG. 1 indicate current flows, respectively. L
Internal circuit (102) and output circuit 1 of SI (101)
Consider the behavior of the output circuit 1 (103) when the voltage supplied to (103) is at a high level. The signal generated from the internal circuit (102) is output to the output circuit 1 (10
It is transmitted to point A in 3). When this signal falls from the high level to the low level, the Pch transistor (10
4) OFF → O as the level of point A falls
The state shifts to the N state, and the charging current C flows to the output terminal 1 (106).
【００１３】一方Ｎｃｈトランジスタ（１０５）はＯＮ
→ＯＦＦ状態に移行していく。この状態変化する過程で
は、両トランジスタがＯＮ状態となるため、出力回路用
電源端子（１１１）とＧＮＤ端子（１１３）間にも電流
Ｂが流れることになる。この電流は通常、貫通電流と呼
ばれる。そして出力回路１（１０３）から出力信号は、
図２に示すような波形となり、出力端子１（１０６）に
出力される。Ａ点の波形が、ロウレベルからハイレベル
に立ち上がるときについては、Ｐｃｈトランジスタ（１
０４）は、Ａ点のレベルが立ち上がるにつれてＯＮ→Ｏ
ＦＦ状態に移行する。一方Ｎｃｈトランジスタ（１０
５）はＯＦＦ→ＯＮ状態に移行していくとともに出力端
子１（１０６）からの放電電流Ｄが流れる。この過程で
もやはり両トランジスタがＯＮ状態となるため、出力回
路用電源端子（１１１）とＧＮＤ端子（１１３）間には
貫通電流Ｂが流れる。On the other hand, the Nch transistor (105) is ON
→ Transition to the OFF state. In the process of changing the state, both transistors are turned on, so that the current B also flows between the output circuit power supply terminal (111) and the GND terminal (113). This current is usually called a through current. The output signal from the output circuit 1 (103) is
The waveform shown in FIG. 2 is output to the output terminal 1 (106). When the waveform at the point A rises from the low level to the high level, the Pch transistor (1
04) is ON → O as the level of point A rises
Move to the FF state. On the other hand, Nch transistors (10
5), the state shifts from the OFF state to the ON state, and at the same time, the discharge current D flows from the output terminal 1 (106). Also in this process, since both transistors are turned on, a through current B flows between the output circuit power supply terminal (111) and the GND terminal (113).
【００１４】以上が出力回路の動作の概略であるが、こ
の実施例１では内部回路と出力回路の電源端子を分けて
いるため、内部回路内の多数のトランジスタのスイッチ
ング等の影響による電圧変動が減少し、出力回路に対す
る影響も少なくなり、従来の出力端子１（３０６）の出
力信号波形（図６）のような、信号立ち上がり時のオー
バーシュート等の不安定な信号ノイズを、図２に示すよ
うに低減することが可能となる。The above is the outline of the operation of the output circuit. In the first embodiment, since the power supply terminals of the internal circuit and the output circuit are separated, the voltage fluctuation due to the influence of switching of a large number of transistors in the internal circuit is reduced. FIG. 2 shows an unstable signal noise such as an overshoot at the time of rising of the signal, such as the output signal waveform (FIG. 6) of the conventional output terminal 1 (306). It can be reduced as follows.
【００１５】［実施例２］図３は第２の実施例の回路
図、図４は信号波形図である。図３に示すように、実施
例２ではＬＳＩの電源端子とＧＮＤ端子を、内部回路
（２０２）用の電源端子（２１２）、ＧＮＤ端子（２１
３）とは別に、それぞれ出力回路用として出力回路用電
源端子（２１１）、出力回路用ＧＮＤ端子（２２３）を
独立に設けた。FIG. 3 is a circuit diagram of a second embodiment, and FIG. 4 is a signal waveform diagram. As shown in FIG. 3, in the second embodiment, the power supply terminal and the GND terminal of the LSI are connected to the power supply terminal (212) for the internal circuit (202) and the GND terminal (21).
Apart from 3), an output circuit power supply terminal (211) and an output circuit GND terminal (223) are provided independently for output circuits.
【００１６】ＬＳＩ（２０１）の内部回路（２０２）に
は、電源端子（２１２）とＧＮＤ端子（２１３）を介し
て、内部回路（２０２）を駆動させるための電圧が供給
されている。また内部回路（２０２）から発生する信号
は、一旦出力回路１（２０３）で受け、これを改めて出
力端子１（２０６）に出力している。またＬＳＩ（２０
１）はＬＳＩテスタ（２１４）と電気的に接続され、Ｌ
ＳＩ（２０１）の電源端子（２１２）には探針（２１
５）を介して電源１（２２０）より電源が供給され、Ｇ
ＮＤ端子（２１３）には探針（２１９）を介して電源１
（２２０）のＧＮＤと接続される。A voltage for driving the internal circuit (202) is supplied to the internal circuit (202) of the LSI (201) via a power supply terminal (212) and a GND terminal (213). The signal generated from the internal circuit (202) is once received by the output circuit 1 (203), and is output to the output terminal 1 (206) again. LSI (20
1) is electrically connected to the LSI tester (214),
A probe (21) is connected to a power terminal (212) of the SI (201).
5) is supplied from the power supply 1 (220) via
The power supply 1 is connected to the ND terminal (213) via the probe (219).
Connected to GND of (220).
【００１７】出力回路用電源端子（２１１）には探針
（２１６）を介して電源２（２２１）より電源が供給さ
れ、出力回路用ＧＮＤ端子（２２３）には探針（２２
４）を介して電源３（２２５）が接続される。そして出
力男子１（２０６）および出力端子Ｎ・（２１０）はそ
れぞれ探針（２１７）および（２１８）を介して測定回
路（２２２）と接続されて、出力信号の測定がなされ
る。また出力回路１（２０３）および出力回路Ｎ（２０
７）の構成、動作については、上記実施例１と全く同様
である。Power is supplied from the power supply 2 (221) to the output circuit power supply terminal (211) via the probe (216), and the probe (22) is supplied to the output circuit GND terminal (223).
Power supply 3 (225) is connected via 4). Then, the output male 1 (206) and the output terminal N • (210) are connected to the measurement circuit (222) via the probes (217) and (218), respectively, and the output signal is measured. The output circuit 1 (203) and the output circuit N (20
The configuration and operation of 7) are completely the same as in the first embodiment.
【００１８】ただし、この実施例２では、内部回路と出
力回路のＧＮＤ端子も分けており、出力回路１（２０
３）のＧＮＤには、ロウレベル（＝ＧＮＤ端子（２１
３）に入力されるＧＮＤレベル電圧と同じ）が印加され
ている。このため内部回路内の多数のトランジスタのス
イッチング等の影響によるＧＮＤ電圧の変動が減少する
ため、出力回路に対する影響も少なくなり、従来の出力
回路１（３０３）の出力信号波形のような、信号立ち下
がり時のアンダーシュート等の不安定な信号ノイズを、
図４の出力端子１（２０６）の波形のように低減するこ
とが可能となる。However, in the second embodiment, the GND terminals of the internal circuit and the output circuit are also separated, and the output circuit 1 (20
3) GND has a low level (= GND terminal (21
3) is applied. As a result, the variation of the GND voltage due to the influence of switching of a large number of transistors in the internal circuit is reduced, so that the influence on the output circuit is reduced, and the signal rise like the output signal waveform of the conventional output circuit 1 (303). Unstable signal noise such as undershoot when falling,
This can be reduced like the waveform of the output terminal 1 (206) in FIG.
【００１９】[0019]
【発明の効果】以上説明したように本発明によれば、Ｌ
ＳＩの内部色とは別に出力回路専用の電源端子、もしく
はＧＮＤ端子を設け、出力回路への電源を独立させるこ
とにより、ウェハー状態のＬＳＩの試験時に、出力回路
に対する電圧変動等の影響を少なくし、その結果出力信
号のノイズを低減させ、ＬＳＩの安定的測定が可能とな
るという効果を奏するものである。As described above, according to the present invention, L
A power supply terminal dedicated to the output circuit or GND terminal is provided separately from the internal color of the SI, and the power supply to the output circuit is made independent to reduce the influence of voltage fluctuations and the like on the output circuit when testing the LSI in the wafer state. As a result, there is an effect that the noise of the output signal is reduced and the stable measurement of the LSI becomes possible.
【図１】本発明の第１の実施例の回路図FIG. 1 is a circuit diagram of a first embodiment of the present invention.
【図２】本発明の第１の実施例の信号波形図FIG. 2 is a signal waveform diagram according to the first embodiment of the present invention.
【図３】本発明の第２の実施例の回路図FIG. 3 is a circuit diagram of a second embodiment of the present invention.
【図４】本発明の第２の実施例の信号波形図FIG. 4 is a signal waveform diagram according to a second embodiment of the present invention.
【図５】従来例の回路図FIG. 5 is a circuit diagram of a conventional example.
【図６】従来例の信号波形図FIG. 6 is a signal waveform diagram of a conventional example.
１０１，２０１，３０１ ＬＳＩ １０２，２０２，３０２ 内部回路 １０３，２０３，３０３ 出力回路１ １０４，２０４，３０４ Ｐｃｈ型トランジスタ １０５，２０５，３０５ Ｎｃｈ型トランジスタ １０６，２０６，３０６ 出力端子１ １０７，２０７，３０７ 出力回路Ｎ １０８，２０８，３０８ Ｐｃｈ型トランジスタ １０９，２０９，３０９ Ｎｃｈ型トランジスタ １１０，２１０，３１０ 出力端子Ｎ １１１，２１１ 出力回路用電源端子 １１２，２１２，３１２ 電源端子 １１３，２１３，３１３ ＧＮＤ端子 １１４，２１４，３１４ ＬＳＩテスタ １１５，２１５，３１５ 探針 １１６，２１６ 探針 １１７，２１７，３１７ 探針 １１８，２１８，３１８ 探針 １１９，２１９，３１９ 探針 ２２４ 探針 ３２０ 電源 １２０，２２０ 電源１ １２１，２２１ 電源２ １２２，２２２，３２２ 測定回路 ２２３ 出力回路用ＧＮＤ端子 ２２５ 電源３ 101, 201, 301 LSI 102, 202, 302 Internal circuit 103, 203, 303 Output circuit 1 104, 204, 304 Pch type transistor 105, 205, 305 Nch type transistor 106, 206, 306 Output terminal 1 107, 207, 307 Output circuit N 108, 208, 308 Pch type transistor 109, 209, 309 Nch type transistor 110, 210, 310 Output terminal N 111, 211 Power supply terminal for output circuit 112, 212, 312 Power supply terminal 113, 213, 313 GND terminal 114 , 214, 314 LSI tester 115, 215, 315 Probe 116, 216 Probe 117, 217, 317 Probe 118, 218, 318 Probe 119, 219, 319 Probe 224 Probe 320 Power supply 120, 220 Power supply 1 121, 221 Power supply 2 122, 222, 322 Measurement circuit 223 GND terminal for output circuit 225 Power supply 3
Claims (1)
る際に、前記半導体集積回路の内部回路と出力回路とを
それぞれ異なる電源パッドもしくはＧＮＤパッドに接続
した状態で内部回路に接続した前記パッドと出力回路に
接続した前記パッドとに同時に独立した電源探針もしく
はＧＮＤ探針をあてて試験することを特徴とする半導体
集積回路の試験方法。When testing a semiconductor integrated circuit in a wafer state, the internal circuit and the output circuit of the semiconductor integrated circuit are connected to different power supply pads or GND pads, respectively, and the pad and the output are connected to the internal circuit. A test method for a semiconductor integrated circuit, wherein a test is performed by simultaneously applying an independent power probe or a GND probe to the pad connected to a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07058040A JP3132635B2 (en) | 1995-02-22 | 1995-02-22 | Test method for semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07058040A JP3132635B2 (en) | 1995-02-22 | 1995-02-22 | Test method for semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236590A JPH08236590A (en) | 1996-09-13 |
| JP3132635B2 true JP3132635B2 (en) | 2001-02-05 |
Family
ID=13072831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07058040A Expired - Fee Related JP3132635B2 (en) | 1995-02-22 | 1995-02-22 | Test method for semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132635B2 (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58194363A (en) * | 1982-05-07 | 1983-11-12 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPH0691186B2 (en) * | 1986-10-21 | 1994-11-14 | 日本電気株式会社 | Semiconductor integrated circuit device |
| JPH01184946A (en) * | 1988-01-20 | 1989-07-24 | Fuji Electric Co Ltd | Semiconductor integrated circuit device |
-
1995
- 1995-02-22 JP JP07058040A patent/JP3132635B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08236590A (en) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (en) | Semiconductor intergroted circuit | |
| US7050920B2 (en) | Semiconductor device having a test circuit for testing an output circuit | |
| US7701789B2 (en) | Semiconductor device | |
| US7679394B2 (en) | Power supply noise resistance testing circuit and power supply noise resistance testing method | |
| JP2958992B2 (en) | Semiconductor integrated circuit | |
| JP3132635B2 (en) | Test method for semiconductor integrated circuit | |
| US6498508B2 (en) | Semiconductor integrated circuit device and testing method therefor | |
| JP2746172B2 (en) | Semiconductor integrated circuit device | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| JPH0568103B2 (en) | ||
| JP2000009808A (en) | Semiconductor device and liquid crystal driving device | |
| JP3452896B2 (en) | Semiconductor device and inspection method thereof | |
| JP2665054B2 (en) | Semiconductor integrated circuit | |
| JP3207639B2 (en) | Semiconductor integrated circuit | |
| JPH0354841A (en) | Bicmos semiconductor device | |
| JPH0582652A (en) | Semiconductor integrated circuit device | |
| US6051442A (en) | CMOS integrated circuit device and its inspecting method and device | |
| JPH0254546A (en) | Semiconductor integrated circuit | |
| JPH04213849A (en) | Semiconductor device and method of detecting initial failure thereof | |
| KR20020008610A (en) | Bonding option circuit | |
| JP3151315B2 (en) | Semiconductor integrated circuit device | |
| JP2962051B2 (en) | Semiconductor integrated circuit device | |
| JPH03279882A (en) | Semiconductor integrated circuit | |
| JP2011086757A (en) | Semiconductor integrated circuit device and method of inspecting electrical characteristic thereof | |
| KR20040009958A (en) | Apparatus for testing pins having pull-up function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |