JPH1084362A - 非同期転送モード(atm)伝送システムにおいて使用するためのノード - Google Patents
非同期転送モード(atm)伝送システムにおいて使用するためのノードInfo
- Publication number
- JPH1084362A JPH1084362A JP20667097A JP20667097A JPH1084362A JP H1084362 A JPH1084362 A JP H1084362A JP 20667097 A JP20667097 A JP 20667097A JP 20667097 A JP20667097 A JP 20667097A JP H1084362 A JPH1084362 A JP H1084362A
- Authority
- JP
- Japan
- Prior art keywords
- vpg
- node
- atm
- protection switching
- protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
- H04L2012/5627—Fault tolerance and recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 最小化されたノード処理で、50ミリ秒のオ
ーダーでの保護スイッチング/回復を、多数のATM仮
想パス接続にとって可能にする仮想パスグループ保護ス
イッチング技術を提供する。 【解決手段】 ATM特有欠陥を認識可能であり、かつ
最小の処理での高速ATM仮想接続/復旧を可能にする
ネットワークエレメント(ノード)を使用する。これ
は、少なくとも1つの動作ルート、1つの保護ルート、
およびルート各端におけるVPGブリッジおよびセレク
タ機能を含む仮想パスグループトランスポートアーキテ
クチャを使用することにより実現される。1+1メッシ
ュおよびリング保護スイッチングに適用可能であり、仮
想接続セグメントまたはエンド・ツウ・エンドネットワ
ーク(クロス・サブネットワーク)仮想接続に拡張可能
であり、1:1およびM:N保護スイッチングに拡張可
能である。
ーダーでの保護スイッチング/回復を、多数のATM仮
想パス接続にとって可能にする仮想パスグループ保護ス
イッチング技術を提供する。 【解決手段】 ATM特有欠陥を認識可能であり、かつ
最小の処理での高速ATM仮想接続/復旧を可能にする
ネットワークエレメント(ノード)を使用する。これ
は、少なくとも1つの動作ルート、1つの保護ルート、
およびルート各端におけるVPGブリッジおよびセレク
タ機能を含む仮想パスグループトランスポートアーキテ
クチャを使用することにより実現される。1+1メッシ
ュおよびリング保護スイッチングに適用可能であり、仮
想接続セグメントまたはエンド・ツウ・エンドネットワ
ーク(クロス・サブネットワーク)仮想接続に拡張可能
であり、1:1およびM:N保護スイッチングに拡張可
能である。
Description
【0001】
【発明の属する技術分野】本発明は、保護スイッチング
に係り、特に非同期転送モード(ATM)スイッチング
装置における保護スイッチングに関する。
に係り、特に非同期転送モード(ATM)スイッチング
装置における保護スイッチングに関する。
【0002】
【従来の技術】通信ネットワークは、ネットワークのサ
ービス能力を回復するために、様々なサービスに影響を
与える欠陥の場合に構造変更または適応能力をしばしば
有する。たとえば、SONET光ネットワークにおい
て、様々な復旧技術、すなわち保護スイッチング、リン
グトポロジー、自己回復、および再経路選択ネットワー
クが、考案され、かつ使用されてきた。多くの適用例に
おいて、復旧は、極端に速く(60〜200ミリ秒)な
ければならず、ネットワーク構成要素に極端なかつコス
トのかかる処理要求をすることがある。
ービス能力を回復するために、様々なサービスに影響を
与える欠陥の場合に構造変更または適応能力をしばしば
有する。たとえば、SONET光ネットワークにおい
て、様々な復旧技術、すなわち保護スイッチング、リン
グトポロジー、自己回復、および再経路選択ネットワー
クが、考案され、かつ使用されてきた。多くの適用例に
おいて、復旧は、極端に速く(60〜200ミリ秒)な
ければならず、ネットワーク構成要素に極端なかつコス
トのかかる処理要求をすることがある。
【0003】
【発明が解決しようとする課題】SONETのような物
理レイヤ内にしばしば含まれる非同期転送モード(AT
M)に基づいて、新たなネットワークが開発されてい
る。これらのATMについて、現存する物理レイヤ(た
とえばSONETラインまたはパス)保護スイッチング
および復旧能力は、物理レイヤ検出メカニズムが認識す
ることができないATM特有欠陥に対する十分なカバレ
ージを提供できない。その結果、ATM欠陥を認識する
ことができる新たな保護スイッチング技術が必要とされ
ている。
理レイヤ内にしばしば含まれる非同期転送モード(AT
M)に基づいて、新たなネットワークが開発されてい
る。これらのATMについて、現存する物理レイヤ(た
とえばSONETラインまたはパス)保護スイッチング
および復旧能力は、物理レイヤ検出メカニズムが認識す
ることができないATM特有欠陥に対する十分なカバレ
ージを提供できない。その結果、ATM欠陥を認識する
ことができる新たな保護スイッチング技術が必要とされ
ている。
【0004】個々のATM仮想チャネル(仮想パス(V
P)または仮想接続(VC))の保護スイッチングは、
これらのATM特有欠陥を回復できた。しかし、ATM
ネットワークエレメント(NE)、すなわちノードは、
数百または数千の別個の仮想チャネルを処理しなければ
ならない可能性がある。設備またはノード故障のような
大規模な欠陥は、各仮想チャネル上で欠陥を生じ、数百
または数千の別個の検出、処理および保護動作となる。
したがって、仮想チャネル毎の保護スイッチングで、N
Eのコストおよび処理制約内で高速復旧の要求を満たす
ことができない可能性がある。
P)または仮想接続(VC))の保護スイッチングは、
これらのATM特有欠陥を回復できた。しかし、ATM
ネットワークエレメント(NE)、すなわちノードは、
数百または数千の別個の仮想チャネルを処理しなければ
ならない可能性がある。設備またはノード故障のような
大規模な欠陥は、各仮想チャネル上で欠陥を生じ、数百
または数千の別個の検出、処理および保護動作となる。
したがって、仮想チャネル毎の保護スイッチングで、N
Eのコストおよび処理制約内で高速復旧の要求を満たす
ことができない可能性がある。
【0005】
【課題を解決するための手段】非同期転送モード(AT
M)のための従来の保護スイッチング構成の問題及び制
約は、ATM特有欠陥を認識できるネットワークエレメ
ント(NE)、すなわちノードを利用し、最小の処理で
高速ATM仮想接続/復旧を許す仮想パスグループ(V
PG)技術を使用することにより克服される。
M)のための従来の保護スイッチング構成の問題及び制
約は、ATM特有欠陥を認識できるネットワークエレメ
ント(NE)、すなわちノードを利用し、最小の処理で
高速ATM仮想接続/復旧を許す仮想パスグループ(V
PG)技術を使用することにより克服される。
【0006】これは、少なくとも1つの動作ルート、1
つの保護ルート、およびルートの各端におけるVPGブ
リッジおよびセレクタ機能を含む仮想パスグループトラ
ンスポートアーキテクチャを使用することにより実現さ
れる。これは、1+1、メッシュおよびリング保護スイ
ッチングに適用可能であり、いかなる仮想接続セグメン
トまたはエンド・ツウ・エンド・ネットワーク(クロス
・サブネットワーク)に拡張可能であり、1:1および
M:N保護スイッチングに拡張可能である。
つの保護ルート、およびルートの各端におけるVPGブ
リッジおよびセレクタ機能を含む仮想パスグループトラ
ンスポートアーキテクチャを使用することにより実現さ
れる。これは、1+1、メッシュおよびリング保護スイ
ッチングに適用可能であり、いかなる仮想接続セグメン
トまたはエンド・ツウ・エンド・ネットワーク(クロス
・サブネットワーク)に拡張可能であり、1:1および
M:N保護スイッチングに拡張可能である。
【0007】さらに、本発明の保護スイッチング構成
は、個々のATM仮想チャネル(VP/VC)およびV
PG間の関連がネットワークエレメント管理機能内に完
全に維持される仮想パスグループ(VPG)コンセプト
のためのアーキテクチャを含む。これは、VPGサポー
トが、現在のATM標準からの最小の変更で、ATMシ
ステムおよびネットワークへ付加されることを可能にす
る。特に、ATMインタフェースを通して各ATMセル
内で搬送される仮想パス識別子/仮想チャネル識別子
(VPI/VCI)アドレスに対する変更が要求されな
い。
は、個々のATM仮想チャネル(VP/VC)およびV
PG間の関連がネットワークエレメント管理機能内に完
全に維持される仮想パスグループ(VPG)コンセプト
のためのアーキテクチャを含む。これは、VPGサポー
トが、現在のATM標準からの最小の変更で、ATMシ
ステムおよびネットワークへ付加されることを可能にす
る。特に、ATMインタフェースを通して各ATMセル
内で搬送される仮想パス識別子/仮想チャネル識別子
(VPI/VCI)アドレスに対する変更が要求されな
い。
【0008】また、欠陥タイプ指示は、適切な復旧アク
ションダウンストリームを開始するために、新しい、た
とえばF4セグメントレベルのオペレーションおよびメ
ンテナンス(OAM)セルにより実現される。この技術
は、物理レイヤとATMレイヤ欠陥との間を区別する。
ションダウンストリームを開始するために、新しい、た
とえばF4セグメントレベルのオペレーションおよびメ
ンテナンス(OAM)セルにより実現される。この技術
は、物理レイヤとATMレイヤ欠陥との間を区別する。
【0009】本発明の一実施形態において、F4欠陥タ
イプのOAMセルにより駆動される適切なVPG保護ス
イッチおよび信号アクションを決定するために、アルゴ
リズムが使用される。また、物理レイヤ保護(たとえば
SONET双方向回線交換リング(BLSR)と相互作
用させるために、VPG保護ホールドオフ機能が、VP
G保護セレクタにおいて使用される。本発明による保護
スイッチングの技術的利点は、非常に多数のATM仮想
接続の非常に高速の保護スイッチングを提供することで
ある。
イプのOAMセルにより駆動される適切なVPG保護ス
イッチおよび信号アクションを決定するために、アルゴ
リズムが使用される。また、物理レイヤ保護(たとえば
SONET双方向回線交換リング(BLSR)と相互作
用させるために、VPG保護ホールドオフ機能が、VP
G保護セレクタにおいて使用される。本発明による保護
スイッチングの技術的利点は、非常に多数のATM仮想
接続の非常に高速の保護スイッチングを提供することで
ある。
【0010】
【発明の実施の形態】最初に、以下のように、本発明の
一実施形態の説明に使用される所定の用語及び定義を定
めておくことが良いと思われる。
一実施形態の説明に使用される所定の用語及び定義を定
めておくことが良いと思われる。
【0011】仮想パスグループ(VPG:virtual path
group):共通のソースノード、中間ノードおよびシン
クノードの伝送パスレベルアドレスを有する1つまたは
2つ以上のATM仮想パス(VP)接続または接続セグ
メントの論理的グループ。全てのVP接続または接続セ
グメントに対する共通のQoSをVPG中に有すること
は、任意である。このVPGは、動作および保護VPG
ペアとして常に供給される。さらに、VPGはいかなる
中間ノードも含むことはできないか、または複数の中間
ノードを含むことができることが留意されるべきであ
る。
group):共通のソースノード、中間ノードおよびシン
クノードの伝送パスレベルアドレスを有する1つまたは
2つ以上のATM仮想パス(VP)接続または接続セグ
メントの論理的グループ。全てのVP接続または接続セ
グメントに対する共通のQoSをVPG中に有すること
は、任意である。このVPGは、動作および保護VPG
ペアとして常に供給される。さらに、VPGはいかなる
中間ノードも含むことはできないか、または複数の中間
ノードを含むことができることが留意されるべきであ
る。
【0012】動作VPG(VPG_w):正常な動作状
態でのユーザトラヒックを引き受ける動作ATM仮想接
続または接続セグメントを含むVPG。
態でのユーザトラヒックを引き受ける動作ATM仮想接
続または接続セグメントを含むVPG。
【0013】保護VPG(VPG_p):動作VPGに
割り当てられた専用の保護VP接続または接続セグメン
トを含む交互の物理的に別個のVPG。
割り当てられた専用の保護VP接続または接続セグメン
トを含む交互の物理的に別個のVPG。
【0014】伝送パス(TP):接続または接続セグメ
ントエンドポイント(すなわちソースノードおよびシン
クノード)間の物理的ルートを横切るATMノード。
ントエンドポイント(すなわちソースノードおよびシン
クノード)間の物理的ルートを横切るATMノード。
【0015】欠陥タイプ指示(DTI): 0:物理レイヤ欠陥;TP適合化(たとえば、信号損失
(LOS)、フレーム損失(LOF)、ポインタ損失
(LOP)、セル記述損失(LCD))に及んで、かつ
これらを含む物理レイヤ欠陥/故障から生じる欠陥。 1:ATMレイヤ欠陥;連続性の損失、仮想接続信号劣
化。
(LOS)、フレーム損失(LOF)、ポインタ損失
(LOP)、セル記述損失(LCD))に及んで、かつ
これらを含む物理レイヤ欠陥/故障から生じる欠陥。 1:ATMレイヤ欠陥;連続性の損失、仮想接続信号劣
化。
【0016】欠陥指示メカニズム:影響を受けたATM
接続または接続セグメントそれぞれに対する検出された
欠陥タイプを示すF4レベルOAMセル。
接続または接続セグメントそれぞれに対する検出された
欠陥タイプを示すF4レベルOAMセル。
【0017】図1は、正常なノードにおいて動作してい
る、すなわち故障が検出されない仮想パスグループ1+
1保護スイッチングに対するポイント・ツウ・ポイント
ATM伝送構成におけるノードの構成、すなわちネット
ワークエレメントを、単純化したブロック図の形で示
す。1+1保護スイッチ・アーキテクチャのみが示され
ているが、M:N保護スイッチ構成も本発明を使用する
ことができる。また、本発明は、いわゆるリングまたは
メッシュ構成のノードにおいても使用できる。
る、すなわち故障が検出されない仮想パスグループ1+
1保護スイッチングに対するポイント・ツウ・ポイント
ATM伝送構成におけるノードの構成、すなわちネット
ワークエレメントを、単純化したブロック図の形で示
す。1+1保護スイッチ・アーキテクチャのみが示され
ているが、M:N保護スイッチ構成も本発明を使用する
ことができる。また、本発明は、いわゆるリングまたは
メッシュ構成のノードにおいても使用できる。
【0018】説明の簡潔さおよび明瞭さのために、通信
トラヒックの左から右の方向の流れが使用されていると
仮定される。しかし、当業者にとって明らかなように、
通信トラヒックは、右から左の方向にも流れることがで
き、かつ実際に流れる。したがって、ノード101は、
ソースノードであると考えられ、ノード102は、中間
ノードであると考えられ、ノード103は、シンクノー
ド、すなわち宛先ノードであると考えられる。
トラヒックの左から右の方向の流れが使用されていると
仮定される。しかし、当業者にとって明らかなように、
通信トラヒックは、右から左の方向にも流れることがで
き、かつ実際に流れる。したがって、ノード101は、
ソースノードであると考えられ、ノード102は、中間
ノードであると考えられ、ノード103は、シンクノー
ド、すなわち宛先ノードであると考えられる。
【0019】上述したように、所定の構成において、中
間ノードが無いこともあり得る。また、他の構成は、複
数の中間ノードを含みうる。ノード101,102およ
び103を接続する実線は、正常な動作仮想パスグルー
プ(VPG)であり、点線のパスは、保護仮想パスグル
ープ(PVPG)であり、ノード104は、保護パス中
の中間ノードである。通信トラヒックは、ノード101
から動作VPGおよびPVPGパスの両方に供給され
る。
間ノードが無いこともあり得る。また、他の構成は、複
数の中間ノードを含みうる。ノード101,102およ
び103を接続する実線は、正常な動作仮想パスグルー
プ(VPG)であり、点線のパスは、保護仮想パスグル
ープ(PVPG)であり、ノード104は、保護パス中
の中間ノードである。通信トラヒックは、ノード101
から動作VPGおよびPVPGパスの両方に供給され
る。
【0020】正常な動作モードにおけるVPG1+1保
護スイッチングアーキテクチャが、図1に示されてい
る。このアーキテクチャは、VPGソースノード10
1、VPGシンクノード103およびVPGをサポート
する任意の数のVPG中間ノード102からなる。N個
のVP接続セグメント(105)のセットが、動作VP
Gおよび保護VPGに論理的に割り当てられる。前述し
たように、動作VPGおよび保護VPG割り当ては、サ
ブネットワーク管理システムにより取り扱われる。これ
らの割り当ては、具体的には、VPGソースノード10
1およびVPGシンクノード103において実行され
る。
護スイッチングアーキテクチャが、図1に示されてい
る。このアーキテクチャは、VPGソースノード10
1、VPGシンクノード103およびVPGをサポート
する任意の数のVPG中間ノード102からなる。N個
のVP接続セグメント(105)のセットが、動作VP
Gおよび保護VPGに論理的に割り当てられる。前述し
たように、動作VPGおよび保護VPG割り当ては、サ
ブネットワーク管理システムにより取り扱われる。これ
らの割り当ては、具体的には、VPGソースノード10
1およびVPGシンクノード103において実行され
る。
【0021】動作VPGおよび保護VPGをそれぞれサ
ポートする中間ノード、すなわち102および104
は、VP接続セグメント論理割り当ての知識を有するこ
とを要求されない。適切なVPI翻訳のみが、中間ノー
ド102および104において要求される。1+1保護
スイッチングアーキテクチャにおいて、保護VPGのル
ート及び帯域幅が、サブネットワーク管理システムによ
りあらかじめ割り当てられる。
ポートする中間ノード、すなわち102および104
は、VP接続セグメント論理割り当ての知識を有するこ
とを要求されない。適切なVPI翻訳のみが、中間ノー
ド102および104において要求される。1+1保護
スイッチングアーキテクチャにおいて、保護VPGのル
ート及び帯域幅が、サブネットワーク管理システムによ
りあらかじめ割り当てられる。
【0022】VPGソースノード101において、VP
Gに論理的に割り当てられたVP接続セグメントは、動
作VPGおよび保護VPGへの1:2マルチキャストで
ある。すなわち、動作チャネル上のソース信号は、保護
チャネルに同じにコピーされる。これは1+1保護スイ
ッチングアーキテクチャにおいて特性的に行われる。
Gに論理的に割り当てられたVP接続セグメントは、動
作VPGおよび保護VPGへの1:2マルチキャストで
ある。すなわち、動作チャネル上のソース信号は、保護
チャネルに同じにコピーされる。これは1+1保護スイ
ッチングアーキテクチャにおいて特性的に行われる。
【0023】VPGシンクノード103において、VP
G2:1セレクタは、動作VPGまたは保護VPGから
入ってくる接続トラヒックを選択するために具現化され
る。正常動作モードにおいて、VPGセレクタは、動作
VPGを選択するためにセットされる。個々のノード1
01〜104の詳細は、以下に説明される。
G2:1セレクタは、動作VPGまたは保護VPGから
入ってくる接続トラヒックを選択するために具現化され
る。正常動作モードにおいて、VPGセレクタは、動作
VPGを選択するためにセットされる。個々のノード1
01〜104の詳細は、以下に説明される。
【0024】図2は、故障状態のポイント・ツウ・ポイ
ントATMノード構成を、単純化したブロック図で示
す。図において、物理レイヤ欠陥が、ノード101と1
02との間で起きたものとして示されている。保護モー
ドにおけるVPG1+1保護スイッチングアーキテクチ
ャが図2に示されている。VPGノード101,10
2,103および104の詳細な機能を以下に説明す
る。VPG1+1保護スイッチング動作の概略を、以下
に示す。
ントATMノード構成を、単純化したブロック図で示
す。図において、物理レイヤ欠陥が、ノード101と1
02との間で起きたものとして示されている。保護モー
ドにおけるVPG1+1保護スイッチングアーキテクチ
ャが図2に示されている。VPGノード101,10
2,103および104の詳細な機能を以下に説明す
る。VPG1+1保護スイッチング動作の概略を、以下
に示す。
【0025】1)ファイバ切断、送信器劣化などによる
物理レイヤ欠陥状態が、VPG中間ノード102または
シンクノード103において検出される。物理レイヤ欠
陥(サーバレイヤ)は、ATMレイヤ(クライアントレ
イヤ)での接続およびサービスの崩壊を引き起こす。物
理レイヤ欠陥の持続またはいずれかのイネーブルされた
物理レイヤ保護スイッチング能力(たとえば、SONE
T自動保護スイッチング)に関する仮定はなされていな
い。
物理レイヤ欠陥状態が、VPG中間ノード102または
シンクノード103において検出される。物理レイヤ欠
陥(サーバレイヤ)は、ATMレイヤ(クライアントレ
イヤ)での接続およびサービスの崩壊を引き起こす。物
理レイヤ欠陥の持続またはいずれかのイネーブルされた
物理レイヤ保護スイッチング能力(たとえば、SONE
T自動保護スイッチング)に関する仮定はなされていな
い。
【0026】2)物理レイヤ欠陥は、第1の上流側ノー
ド、たとえば中間ノード102,伝送パス/ATM適合
機能において、セル記述損失(LCD)により検出され
る。VPセグメントレベル警報指示信号(VP−AI
S)OAMセルは、中間ノード102適合機能において
影響を受けた全てのVPIに対して生成される。影響を
受けた全てのVPIに対する第1のOAMセルは、LC
D欠陥の宣言に続いて、少なくとも10ミリ秒以内に、
出ていくセルストリームに挿入される。VP−AIS
OAMセル中の検出タイプインジケータが、「サーバレ
イヤ欠陥」の存在を指示するために、“0”にセットさ
れる。少なくとも0.5秒の時間内のエンド・ツウ・エ
ンドVP−AIS OAMセルの生成が、ITU I.
610のITU−T通信標準化セクタにより要求される
ように、セグメントに含まれる影響を受けた全てのVP
Iに対して抑制される。
ド、たとえば中間ノード102,伝送パス/ATM適合
機能において、セル記述損失(LCD)により検出され
る。VPセグメントレベル警報指示信号(VP−AI
S)OAMセルは、中間ノード102適合機能において
影響を受けた全てのVPIに対して生成される。影響を
受けた全てのVPIに対する第1のOAMセルは、LC
D欠陥の宣言に続いて、少なくとも10ミリ秒以内に、
出ていくセルストリームに挿入される。VP−AIS
OAMセル中の検出タイプインジケータが、「サーバレ
イヤ欠陥」の存在を指示するために、“0”にセットさ
れる。少なくとも0.5秒の時間内のエンド・ツウ・エ
ンドVP−AIS OAMセルの生成が、ITU I.
610のITU−T通信標準化セクタにより要求される
ように、セグメントに含まれる影響を受けた全てのVP
Iに対して抑制される。
【0027】3)VPGシンクノード103において、
VP−AISの受信が継続的に監視される。特定のVP
Gに関連づけられたVPIを伴うVP−AISの確認さ
れた受領に基づき、AIS OAMセル中に符号化され
た欠陥タイプ指示(DTI)値がチェックされる。DT
I=0の場合、物理レイヤ関連保護スイッチの第1のホ
ールドオフタイマーがスタートされる。物理レイヤ欠陥
は、イネーブルされた物理レイヤ保護能力によりクリア
ーされ得るので、この第1のタイマーは、予め特定され
たホールドオフ時間内でのVPG保護スイッチングの遅
延または抑制を許容する。
VP−AISの受信が継続的に監視される。特定のVP
Gに関連づけられたVPIを伴うVP−AISの確認さ
れた受領に基づき、AIS OAMセル中に符号化され
た欠陥タイプ指示(DTI)値がチェックされる。DT
I=0の場合、物理レイヤ関連保護スイッチの第1のホ
ールドオフタイマーがスタートされる。物理レイヤ欠陥
は、イネーブルされた物理レイヤ保護能力によりクリア
ーされ得るので、この第1のタイマーは、予め特定され
たホールドオフ時間内でのVPG保護スイッチングの遅
延または抑制を許容する。
【0028】DTI≠0の場合、ATMレイヤ関連保護
スイッチの第2のホールドオフタイマーがスタートされ
る。この第2のタイマーは、高速ATM保護スイッチン
グをイネーブルするために、“零(0)”にセットされ
得る。第2のタイマーの満了、物理レイヤ関連またはA
TMレイヤ関連のいずれか、かつ物理レイヤ欠陥がクリ
アーされておらず、かつVPIが属するVPGが利用可
能である(すなわち、いかなるVP−AISまたはLO
Cも示さない)ことの確認に続いて、VPGセレクタ
が、保護VPGに切り換えられる。保護VPG VPI
に論理的にVPIを関連づけられた動作VPGの完全な
選択が、少なくとも50ミリ秒よりも短い時間に行われ
る。
スイッチの第2のホールドオフタイマーがスタートされ
る。この第2のタイマーは、高速ATM保護スイッチン
グをイネーブルするために、“零(0)”にセットされ
得る。第2のタイマーの満了、物理レイヤ関連またはA
TMレイヤ関連のいずれか、かつ物理レイヤ欠陥がクリ
アーされておらず、かつVPIが属するVPGが利用可
能である(すなわち、いかなるVP−AISまたはLO
Cも示さない)ことの確認に続いて、VPGセレクタ
が、保護VPGに切り換えられる。保護VPG VPI
に論理的にVPIを関連づけられた動作VPGの完全な
選択が、少なくとも50ミリ秒よりも短い時間に行われ
る。
【0029】4)VPG宛先ノード103におけるVP
G保護スイッチ完了に続いて、動作VPGにおいて受信
されたVPseg−AIS OAMセルは、動作VPG
欠陥状態が復帰保護スイッチに対していつクリアーされ
るか(すなわち、VPGセレクタを保護VPGから動作
VPGにいつセットするか)を宣言するために監視され
る。この復帰保護スイッチは、自動化されているか、ま
たは手動で動作されうる。
G保護スイッチ完了に続いて、動作VPGにおいて受信
されたVPseg−AIS OAMセルは、動作VPG
欠陥状態が復帰保護スイッチに対していつクリアーされ
るか(すなわち、VPGセレクタを保護VPGから動作
VPGにいつセットするか)を宣言するために監視され
る。この復帰保護スイッチは、自動化されているか、ま
たは手動で動作されうる。
【0030】5)VPGシンクノード103におけるV
P連続性の損失(LOC)の連続的チェックもなされ
る。このVP連続性チェック機能は、上記のI.610
標準に従って具現化される。この機能は、物理レイヤに
おいて認識できないATMレイヤ特有欠陥(たとえば、
VPI翻訳誤り、ATMノード故障)の検出を許容す
る。LOCが宛先VPGノード103において検出され
た場合、VPG保護スイッチング手順が、DTI≠0の
場合に上記されたように続けられる。
P連続性の損失(LOC)の連続的チェックもなされ
る。このVP連続性チェック機能は、上記のI.610
標準に従って具現化される。この機能は、物理レイヤに
おいて認識できないATMレイヤ特有欠陥(たとえば、
VPI翻訳誤り、ATMノード故障)の検出を許容す
る。LOCが宛先VPGノード103において検出され
た場合、VPG保護スイッチング手順が、DTI≠0の
場合に上記されたように続けられる。
【0031】上記したように、本発明は、M:N保護ス
イッチングに同じように適用可能である。この目的のた
めに、上述したVPG1+1保護スイッチングアーキテ
クチャは、保護チャネル帯域幅が保留されず、いくつか
の動作接続により共有されうる他の保護スイッチングア
ーキテクチャに拡張可能である。
イッチングに同じように適用可能である。この目的のた
めに、上述したVPG1+1保護スイッチングアーキテ
クチャは、保護チャネル帯域幅が保留されず、いくつか
の動作接続により共有されうる他の保護スイッチングア
ーキテクチャに拡張可能である。
【0032】このM:N保護スイッチングアーキテクチ
ャにおいて、M個の保護接続が、N個の動作接続を取り
扱う。動作VPGから保護VPGへの選択が、ソースノ
ードおよびシンクノードの両者において調整されるよう
に、VPG保護スイッチング能力が、保護スイッチング
技術における保護スイッチを保護スイッチに対する要求
と交換することにより、M:N構成に与えられる。
ャにおいて、M個の保護接続が、N個の動作接続を取り
扱う。動作VPGから保護VPGへの選択が、ソースノ
ードおよびシンクノードの両者において調整されるよう
に、VPG保護スイッチング能力が、保護スイッチング
技術における保護スイッチを保護スイッチに対する要求
と交換することにより、M:N構成に与えられる。
【0033】図6に示されている一般ノードの詳細を説
明する前に、図3に示される本発明の一実施形態におい
て使用されるVPGアドレッシング技術を説明すること
が良いと思われる。VPG_wおよびVPG_pは、サ
ブネットワーク管理システムによりソースノード101
およびシンクノード103において、1つまたは2つ以
上のVP接続の所定のセットに対して割り当てられる。
VPGは、VP接続セグメントのセットでもあり得る
が、VP接続及び接続セグメントを同時に含むことはで
きない。
明する前に、図3に示される本発明の一実施形態におい
て使用されるVPGアドレッシング技術を説明すること
が良いと思われる。VPG_wおよびVPG_pは、サ
ブネットワーク管理システムによりソースノード101
およびシンクノード103において、1つまたは2つ以
上のVP接続の所定のセットに対して割り当てられる。
VPGは、VP接続セグメントのセットでもあり得る
が、VP接続及び接続セグメントを同時に含むことはで
きない。
【0034】VP接続または接続セグメントのセット
は、共通のソースノードおよびシンクノード、およびソ
ースノード101とシンクノード103との間のルート
をそれぞれ有する。VPGは、ATMセルヘッダ中に明
瞭に示されていないが、その代わりに、(以下に示す)
ネットワークエレメント(NE)コントローラにより、
ソースノード101およびシンクノード103において
保持されるVPIアドレステーブルに論理的に関連づけ
られている。
は、共通のソースノードおよびシンクノード、およびソ
ースノード101とシンクノード103との間のルート
をそれぞれ有する。VPGは、ATMセルヘッダ中に明
瞭に示されていないが、その代わりに、(以下に示す)
ネットワークエレメント(NE)コントローラにより、
ソースノード101およびシンクノード103において
保持されるVPIアドレステーブルに論理的に関連づけ
られている。
【0035】VP接続または接続セグメントをサポート
する中間ノード102および104は、VP動作および
保護接続経路選択をそれぞれ提供し、OAM処理を提供
するために、サブネットワーク管理システムにより配置
される。中間ノードは、VPG論理アドレッシングの知
識を有することを必要としない。TPアドレステーブル
301、VPIアドレステーブル302およびVCIア
ドレステーブル303に対するVPG論理的関係が、図
3に示されている。
する中間ノード102および104は、VP動作および
保護接続経路選択をそれぞれ提供し、OAM処理を提供
するために、サブネットワーク管理システムにより配置
される。中間ノードは、VPG論理アドレッシングの知
識を有することを必要としない。TPアドレステーブル
301、VPIアドレステーブル302およびVCIア
ドレステーブル303に対するVPG論理的関係が、図
3に示されている。
【0036】図4は、本発明の動作を説明するためにも
有用な欠陥タイプインジケータを含むATM動作及び保
持(OAM)故障管理セルのフォーマットを示す。VP
G保護スイッチング方法の概略動作は、欠陥検出、通
知、および保護スイッチングの機能との関連で説明され
る。このVPG保護スイッチング方法は、VP接続及び
VP接続セグメントレベルに適用されうる。VPG法に
おいて、2つの欠陥の検出基準が、ATM伝送ネットワ
ークにおいて使用される。すなわち、物理レイヤ(サー
バレイヤ)欠陥およびATMレイヤ(クライアントレイ
ヤ)欠陥である。
有用な欠陥タイプインジケータを含むATM動作及び保
持(OAM)故障管理セルのフォーマットを示す。VP
G保護スイッチング方法の概略動作は、欠陥検出、通
知、および保護スイッチングの機能との関連で説明され
る。このVPG保護スイッチング方法は、VP接続及び
VP接続セグメントレベルに適用されうる。VPG法に
おいて、2つの欠陥の検出基準が、ATM伝送ネットワ
ークにおいて使用される。すなわち、物理レイヤ(サー
バレイヤ)欠陥およびATMレイヤ(クライアントレイ
ヤ)欠陥である。
【0037】上述したITU勧告I.610に定義され
ているように、VP警報指示信号OAMセル(VP−A
IS)は、欠陥のあるVP接続を指示するために使用さ
れる。VPG保護スイッチング方法において、VP−A
IS機能が、VPG保護スイッチングを開始するために
VP接続レベルにおいて使用される。
ているように、VP警報指示信号OAMセル(VP−A
IS)は、欠陥のあるVP接続を指示するために使用さ
れる。VPG保護スイッチング方法において、VP−A
IS機能が、VPG保護スイッチングを開始するために
VP接続レベルにおいて使用される。
【0038】物理レイヤ欠陥検出基準に対して、VP−
AISは、物理レイヤ欠陥の検出に続いて、少なくとも
10ミリ秒以内に生成され、欠陥を検出したVP接続点
ノード(たとえば、ATM−XC/ADM)から影響を
受けた全てのアクティブなVP接続において下流側に送
られる。VP−AISがVP接続エンドポイントノード
において検出され、ここで、VPG保護スイッチングが
開始される。VP接続エンドポイントノードにおけるV
P−AISの受領に基づいて、ホールドオフタイマー
が、VPG保護スイッチング動作を遅延させるためにイ
ネーブルされうる。別のオプションは、VPG保護スイ
ッチングを開始する前に、VP−AIS受領カウンター
が、VP−AISの持続を確かめるためにイネーブルさ
れうることである。
AISは、物理レイヤ欠陥の検出に続いて、少なくとも
10ミリ秒以内に生成され、欠陥を検出したVP接続点
ノード(たとえば、ATM−XC/ADM)から影響を
受けた全てのアクティブなVP接続において下流側に送
られる。VP−AISがVP接続エンドポイントノード
において検出され、ここで、VPG保護スイッチングが
開始される。VP接続エンドポイントノードにおけるV
P−AISの受領に基づいて、ホールドオフタイマー
が、VPG保護スイッチング動作を遅延させるためにイ
ネーブルされうる。別のオプションは、VPG保護スイ
ッチングを開始する前に、VP−AIS受領カウンター
が、VP−AISの持続を確かめるためにイネーブルさ
れうることである。
【0039】VPセグメントレベルにおけるVPG保護
スイッチングに対して、VPセグメントAISは、標準
中に定義されていないが、同様のエンド・ツウ・エンド
VP−AIS動作原理が、VPG保護スイッチングを開
始させるために、セグメントレベル指示(VPseg−
AIS)を定義するために適用される。物理レイヤ欠陥
検出基準に対して、VPseg−AISセルは、物理レ
イヤ欠陥の検出に続いて、10ミリ秒以内に生成され、
欠陥を検出した(VPセグメントに含まれた)VP接続
点ノードから影響を受けた全てのアクティブなVPセグ
メントにおいて下流側に送られる。
スイッチングに対して、VPセグメントAISは、標準
中に定義されていないが、同様のエンド・ツウ・エンド
VP−AIS動作原理が、VPG保護スイッチングを開
始させるために、セグメントレベル指示(VPseg−
AIS)を定義するために適用される。物理レイヤ欠陥
検出基準に対して、VPseg−AISセルは、物理レ
イヤ欠陥の検出に続いて、10ミリ秒以内に生成され、
欠陥を検出した(VPセグメントに含まれた)VP接続
点ノードから影響を受けた全てのアクティブなVPセグ
メントにおいて下流側に送られる。
【0040】そして、VPseg−AISがVP接続セ
グメントエンドポイントノードにおいて検出され、ここ
で、VPG保護スイッチングが開始される。VP接続セ
グメントエンドポイントノードにおけるVPseg−A
ISの受領に基づいて、ホールドオフタイマーまたはV
Pseg−AIS受領カウンターがイネーブルされう
る。
グメントエンドポイントノードにおいて検出され、ここ
で、VPG保護スイッチングが開始される。VP接続セ
グメントエンドポイントノードにおけるVPseg−A
ISの受領に基づいて、ホールドオフタイマーまたはV
Pseg−AIS受領カウンターがイネーブルされう
る。
【0041】VPG保護スイッチングがVP接続レベル
で行われ、かつ物理レイヤ欠陥を検出するVP接続点ノ
ードがこのVP接続の定義されたセグメント内に含まれ
ている場合、VP−AIS生成が抑制され、かつ(上述
した)VPseg−AISが10ミリ秒以内に生成さ
れ、影響を受けた全てのアクティブなVPセグメントに
おいて下流側に送られる。
で行われ、かつ物理レイヤ欠陥を検出するVP接続点ノ
ードがこのVP接続の定義されたセグメント内に含まれ
ている場合、VP−AIS生成が抑制され、かつ(上述
した)VPseg−AISが10ミリ秒以内に生成さ
れ、影響を受けた全てのアクティブなVPセグメントに
おいて下流側に送られる。
【0042】VP接続セグメントエンドポイントにおい
て、VPseg−AISは、所定のVPIに対してVP
−AISに増加する。そして、VP−AISは、VPG
保護スイッチングが開始されるVP接続エンドポイント
ノードに向かって下流側に送られる。ホールドオフタイ
マーは、この場合、実行すべきVPセグメントレベルに
おいてイネーブルされるいずれかのVPG保護スイッチ
ングに対して許容されることが望ましい。
て、VPseg−AISは、所定のVPIに対してVP
−AISに増加する。そして、VP−AISは、VPG
保護スイッチングが開始されるVP接続エンドポイント
ノードに向かって下流側に送られる。ホールドオフタイ
マーは、この場合、実行すべきVPセグメントレベルに
おいてイネーブルされるいずれかのVPG保護スイッチ
ングに対して許容されることが望ましい。
【0043】ATMレイヤ欠陥検出基準に対して、指示
は、影響を受けたVP接続または接続セグメントのそれ
ぞれについて、VPの連続性損失またはシンクノードに
おける劣化したVP接続性能の検出に続いて、10ミリ
秒以内に生成され、シンクノードコントローラに送られ
る。
は、影響を受けたVP接続または接続セグメントのそれ
ぞれについて、VPの連続性損失またはシンクノードに
おける劣化したVP接続性能の検出に続いて、10ミリ
秒以内に生成され、シンクノードコントローラに送られ
る。
【0044】VPG保護スイッチングがVP接続レベル
で行われ、かつATMレイヤ欠陥がVP接続に含まれて
いるセグメントエンドポイントにおいて検出される場
合、VP−AIS生成が、影響を受けた全てのVPセグ
メントについてVPセグメントエンドポイントにおいて
10ミリ秒以内になされる。そして、VP−AISは、
VPG保護スイッチングが開始されるVP接続エンドポ
イントノードに向かって下流側に送られる。ホールドオ
フタイマーは、この場合、実行すべきVPセグメントレ
ベルにおいてイネーブルされるいずれかのVPG保護ス
イッチングに対して許容されることが望ましい。
で行われ、かつATMレイヤ欠陥がVP接続に含まれて
いるセグメントエンドポイントにおいて検出される場
合、VP−AIS生成が、影響を受けた全てのVPセグ
メントについてVPセグメントエンドポイントにおいて
10ミリ秒以内になされる。そして、VP−AISは、
VPG保護スイッチングが開始されるVP接続エンドポ
イントノードに向かって下流側に送られる。ホールドオ
フタイマーは、この場合、実行すべきVPセグメントレ
ベルにおいてイネーブルされるいずれかのVPG保護ス
イッチングに対して許容されることが望ましい。
【0045】VP−AISおよびVPseg−AISセ
ルを認識するために、影響を受けたVPと同じVPI値
が、VPseg−AISセルに割り当てられる。VCI
は、VP接続レベルおよび接続セグメントレベルAIS
セルを区別するために使用される。欠陥タイプインジケ
ータ(DTI)は、物理レイヤ欠陥に対して“0”にセ
ットされ、ATMレイヤ欠陥に対して“1”にセットさ
れる。DTIを伴うATM OAM故障管理セルの構造
および符号化が、図4に示されている。
ルを認識するために、影響を受けたVPと同じVPI値
が、VPseg−AISセルに割り当てられる。VCI
は、VP接続レベルおよび接続セグメントレベルAIS
セルを区別するために使用される。欠陥タイプインジケ
ータ(DTI)は、物理レイヤ欠陥に対して“0”にセ
ットされ、ATMレイヤ欠陥に対して“1”にセットさ
れる。DTIを伴うATM OAM故障管理セルの構造
および符号化が、図4に示されている。
【0046】図5は、本発明の一実施形態において使用
されるVPG保護スイッチングアルゴリズムを示すフロ
ーチャートである。このVPG保護スイッチングアルゴ
リズムは、VP接続および接続セグメントレベルの両方
に適用できる。このVPG保護スイッチングアルゴリズ
ムは、1+1およびM:N保護スイッチングアーキテク
チャの両方に適用可能である。検出および通知メカニズ
ムは、両方のアーキテクチャにとって全く同じである。
シンクTPノードは、1+1保護スイッチングアーキテ
クチャにおいて、保護スイッチングを行うことになる。
されるVPG保護スイッチングアルゴリズムを示すフロ
ーチャートである。このVPG保護スイッチングアルゴ
リズムは、VP接続および接続セグメントレベルの両方
に適用できる。このVPG保護スイッチングアルゴリズ
ムは、1+1およびM:N保護スイッチングアーキテク
チャの両方に適用可能である。検出および通知メカニズ
ムは、両方のアーキテクチャにとって全く同じである。
シンクTPノードは、1+1保護スイッチングアーキテ
クチャにおいて、保護スイッチングを行うことになる。
【0047】一方、ソースTPノードは、M:N保護ス
イッチングアーキテクチャにおいて、保護スイッチング
を行うことになり、そこで、シンクTPノードは、故障
の通知を受け取った場合、スイッチ要求メッセージをソ
ースTPノードに送る。このアルゴリズムは、1+1お
よびM:N保護スイッチングを「スイッチ/スイッチ要
求」により区別する。VG保護スイッチング・シンクT
Pアルゴリズムは、以下に示され、対応するフローチャ
ートは、図5に示される。ここで、/*、*
/、{、}、if、elseif、for、各演算子等は、C言語
のものを用いた。
イッチングアーキテクチャにおいて、保護スイッチング
を行うことになり、そこで、シンクTPノードは、故障
の通知を受け取った場合、スイッチ要求メッセージをソ
ースTPノードに送る。このアルゴリズムは、1+1お
よびM:N保護スイッチングを「スイッチ/スイッチ要
求」により区別する。VG保護スイッチング・シンクT
Pアルゴリズムは、以下に示され、対応するフローチャ
ートは、図5に示される。ここで、/*、*
/、{、}、if、elseif、for、各演算子等は、C言語
のものを用いた。
【0048】 if(シンクTPノードが(LOS‖LOF‖LOP‖LCD)){ /*到来する物理レイヤ故障*/ for(TPノードに含まれる全てのVG){ if((VG_pが利用可能)&&(ホールドオフ時間が満了)){ スイッチ/スイッチ要求 VG_wからVG_pへ } } } if(宛先TPノードがVPIに対するVP−AISを受信した){ if(VPIがVPG_wに属する){ if(DTI==0){ /*物理(サーバ)レイヤ欠陥*/ if((VPG_wがVPG_pへ切り換えられていない)&& (ホールドオフ時間が満了)&&(VPG_pが利用可能)){ スイッチ/スイッチ要求 VPG_wからVPG_pへ } } elseif(DTI==1){ /*ATM(クライアント)レイヤ欠陥*/ if((VPG_wがVPG_pへ切り換えられていない)&& (ホールドオフ時間が満了)&&(VPG_pが利用可能)){ スイッチ/スイッチ要求 VPG_wからVPG_pへ } } } elseif(シンクTPノードがVPIの連続性損失を検出した){ /*ATM(クライアント)レイヤ故障*/ if(VPIがVG_wに属する){ if((VG_wがVG_pへ切り換えられていない)&& (ホールドオフ時間が満了)&&(VG_pが利用可能)){ スイッチ/スイッチ要求 VG_wからVG_pへ } } }
【0049】保護スイッチングアルゴリズムは、スター
トステップ501において開始される。その後、上述し
たように、制御は、動作ステップ502の通常モードに
移る。制御は、ステップ503に移って、TPシンクノ
ードにおいてTP欠陥を検出する。ステップ503にお
けるテスト結果が「イエス」の場合、制御はステップ5
04に移って、物理レイヤ保護に対して、ホールドオフ
タイマーのスタートを開始させる。ステップ503にお
けるテスト結果が「ノー」の場合、制御はステップ50
5に移って、TPシンクノードにおけるVP_ASIを
テストする。
トステップ501において開始される。その後、上述し
たように、制御は、動作ステップ502の通常モードに
移る。制御は、ステップ503に移って、TPシンクノ
ードにおいてTP欠陥を検出する。ステップ503にお
けるテスト結果が「イエス」の場合、制御はステップ5
04に移って、物理レイヤ保護に対して、ホールドオフ
タイマーのスタートを開始させる。ステップ503にお
けるテスト結果が「ノー」の場合、制御はステップ50
5に移って、TPシンクノードにおけるVP_ASIを
テストする。
【0050】ステップ505におけるテスト結果が「イ
エス」の場合、制御はステップ506に移って、VPI
がVPG_wに属するかどうかを決定するためにテスト
する。ステップ506におけるテスト結果が「ノー」の
場合、ステップ507がVPGは保護されていないこと
を示すので、テストは本質的に終了させられる。ステッ
プ506におけるテスト結果が「イエス」の場合、制御
はステップ508に移って、DTIが0であるかまたは
1であるかを決定するためにテストする。
エス」の場合、制御はステップ506に移って、VPI
がVPG_wに属するかどうかを決定するためにテスト
する。ステップ506におけるテスト結果が「ノー」の
場合、ステップ507がVPGは保護されていないこと
を示すので、テストは本質的に終了させられる。ステッ
プ506におけるテスト結果が「イエス」の場合、制御
はステップ508に移って、DTIが0であるかまたは
1であるかを決定するためにテストする。
【0051】ステップ507におけるテスト結果が
「0」を示す場合、制御はステップ504に移る。ステ
ップ508におけるテスト結果が「1」を示す場合、制
御はステップ509に移って、ATMレイヤ保護に対す
るホールドオフタイマーを開始させる。ステップ505
に戻って、テスト結果が「ノー」の場合、制御はステッ
プ510に移り、TPシンクノードにおけるVP LO
Cを検出する。ステップ510におけるテスト結果が
「ノー」の場合、制御はステップ502に戻り、プロセ
スが繰り返される。
「0」を示す場合、制御はステップ504に移る。ステ
ップ508におけるテスト結果が「1」を示す場合、制
御はステップ509に移って、ATMレイヤ保護に対す
るホールドオフタイマーを開始させる。ステップ505
に戻って、テスト結果が「ノー」の場合、制御はステッ
プ510に移り、TPシンクノードにおけるVP LO
Cを検出する。ステップ510におけるテスト結果が
「ノー」の場合、制御はステップ502に戻り、プロセ
スが繰り返される。
【0052】ステップ510におけるテスト結果が「イ
エス」の場合、制御はステップ511に移って、VPI
がVPG_wに属するかどうかをテストする。ステップ
511におけるテスト結果が「ノー」の場合、制御はス
テップ512に移って、VPGが保護されていないこと
を示す。ステップ511におけるテスト結果が「イエ
ス」の場合、制御はステップ509に移る。ステップ5
04および509におけるホールドオフタイマーのどち
らもがタイムアウトしたことに基づいて、制御はステッ
プ513に移り、ホールドオフタイマーが満了しかつV
PG_pが利用可能であることを検出し、持続する。
エス」の場合、制御はステップ511に移って、VPI
がVPG_wに属するかどうかをテストする。ステップ
511におけるテスト結果が「ノー」の場合、制御はス
テップ512に移って、VPGが保護されていないこと
を示す。ステップ511におけるテスト結果が「イエ
ス」の場合、制御はステップ509に移る。ステップ5
04および509におけるホールドオフタイマーのどち
らもがタイムアウトしたことに基づいて、制御はステッ
プ513に移り、ホールドオフタイマーが満了しかつV
PG_pが利用可能であることを検出し、持続する。
【0053】ステップ513におけるテスト結果が「ノ
ー」の場合、ステップ513は、「イエス」の結果が得
られるまで、上述したようにテストを継続させる。ステ
ップ513における「イエス」の結果に基づいて、制御
はステップ514に移り、TPシンクノードに含まれる
欠陥のある全てのVPGに対して、保護スイッチを有効
にする。その後、制御はステップ515に移り、ネット
ワークが保護スイッチングモードにあることを示す。
ー」の場合、ステップ513は、「イエス」の結果が得
られるまで、上述したようにテストを継続させる。ステ
ップ513における「イエス」の結果に基づいて、制御
はステップ514に移り、TPシンクノードに含まれる
欠陥のある全てのVPGに対して、保護スイッチを有効
にする。その後、制御はステップ515に移り、ネット
ワークが保護スイッチングモードにあることを示す。
【0054】VG保護スイッチングアーキテクチャおよ
びVGネットワークエレメント機能性は、単純化のため
に、ATM仮想パス接続セグメントについて説明され
る。VG保護スイッチングアーキテクチャおよびネット
ワークエレメント機能性は、ATM仮想パス接続に容易
に拡張可能である。ソースノード101、中間ノード1
02および104、およびシンクノード103に対する
VPGネットワークエレメント機能的アーキテクチャ
びVGネットワークエレメント機能性は、単純化のため
に、ATM仮想パス接続セグメントについて説明され
る。VG保護スイッチングアーキテクチャおよびネット
ワークエレメント機能性は、ATM仮想パス接続に容易
に拡張可能である。ソースノード101、中間ノード1
02および104、およびシンクノード103に対する
VPGネットワークエレメント機能的アーキテクチャ
【0055】VPGソース、中間、およびシンクノード
101,102,104および103に対する機能的ア
ーキテクチャが、単純化されたブロック図で図6に示さ
れている。VPGノードは、以下のものを含む。 ・ 入口回線終端(LT)(601); ・ 出口LT(602); ・ 入口スイッチファブリックインタフェース(SF
I)(603); ・ 出口SFI(604); ・ スイッチファブリック(605); ・ ATMノードコントローラ(606); ・ 外部インタフェース(EMI)(608)を有する
エレメントマネージャ(607)。エレメントマネージ
ャは、ノード自体に含まれていても良いし、含まれてい
なくとも良い。
101,102,104および103に対する機能的ア
ーキテクチャが、単純化されたブロック図で図6に示さ
れている。VPGノードは、以下のものを含む。 ・ 入口回線終端(LT)(601); ・ 出口LT(602); ・ 入口スイッチファブリックインタフェース(SF
I)(603); ・ 出口SFI(604); ・ スイッチファブリック(605); ・ ATMノードコントローラ(606); ・ 外部インタフェース(EMI)(608)を有する
エレメントマネージャ(607)。エレメントマネージ
ャは、ノード自体に含まれていても良いし、含まれてい
なくとも良い。
【0056】回線終端機能は、単純化されたブロック図
で、図7に示されている。LT機能は、いずれかのVP
Gソース、中間、またはシンクノードに共通である。L
Tは、回線終端機能および物理レイヤ欠陥検出を提供す
る。LT受信器側において、O/Eコンバータ(70
1)は、受信したATMを搬送するSONET光信号
(たとえば、OC−3)の光電変換を提供する。このス
テップは、受信したATMを搬送する電気信号(たとえ
ば、DS3)については、必要ではない。この電気信号
は、SONETフレーマおよびセクション/回線オーバ
ヘッドプロセッサ(702)に送信される。
で、図7に示されている。LT機能は、いずれかのVP
Gソース、中間、またはシンクノードに共通である。L
Tは、回線終端機能および物理レイヤ欠陥検出を提供す
る。LT受信器側において、O/Eコンバータ(70
1)は、受信したATMを搬送するSONET光信号
(たとえば、OC−3)の光電変換を提供する。このス
テップは、受信したATMを搬送する電気信号(たとえ
ば、DS3)については、必要ではない。この電気信号
は、SONETフレーマおよびセクション/回線オーバ
ヘッドプロセッサ(702)に送信される。
【0057】ATMセルストリームを搬送するSONE
TパスオーバヘッドおよびSONETフレームのペイロ
ードは、送信パス(TP)適合化プロセッサ(703)
に送信される。このプロセッサにおいて、ATMセルス
トリームは、SONETフレームから抽出され、このセ
ルストリームは、ATMセルに記述される。欠陥検出器
(704)は、物理レイヤ欠陥を検出するために必要で
ある。
TパスオーバヘッドおよびSONETフレームのペイロ
ードは、送信パス(TP)適合化プロセッサ(703)
に送信される。このプロセッサにおいて、ATMセルス
トリームは、SONETフレームから抽出され、このセ
ルストリームは、ATMセルに記述される。欠陥検出器
(704)は、物理レイヤ欠陥を検出するために必要で
ある。
【0058】たとえば、信号損失(LOS)は、O/E
コンバータ(701)において検出され、フレーム損失
(LOF)は、SONETフレーマ(702)において
検出され、セル記述損失(LCD)は、TP適合化プロ
セッサ(703)において検出される。これらの欠陥に
対する検出基準は、特定の標準に従う。検出された欠陥
の指示は、ノードコントローラ(705)に送られる。
このノードコントローラは、LT中のプロセッサへの入
力およびこれからの出力も提供する。
コンバータ(701)において検出され、フレーム損失
(LOF)は、SONETフレーマ(702)において
検出され、セル記述損失(LCD)は、TP適合化プロ
セッサ(703)において検出される。これらの欠陥に
対する検出基準は、特定の標準に従う。検出された欠陥
の指示は、ノードコントローラ(705)に送られる。
このノードコントローラは、LT中のプロセッサへの入
力およびこれからの出力も提供する。
【0059】LTの送信器側において、逆のセットの機
能が行われる。TP適合化プロセッサ(706)におい
て、ファブリックインタフェースから受信された記述さ
れたATMセルストリームは、SONETパスオーバヘ
ッドを付加されてSONETペイロードにマップされ
る。このSONETパス/ペイロードストリームは、S
ONET回線およびSONETオーバヘッド挿入プロセ
ッサ(707)において付加されたセクションオーバヘ
ッドとともにフレーム化される。そして、この電気信号
は、ノードからの出力上のE/Oコンバータ(708)
において光信号に変換される。全てのLT外部信号フォ
ーマットおよび要求されるオーバヘッド処理は、標準に
従っている。
能が行われる。TP適合化プロセッサ(706)におい
て、ファブリックインタフェースから受信された記述さ
れたATMセルストリームは、SONETパスオーバヘ
ッドを付加されてSONETペイロードにマップされ
る。このSONETパス/ペイロードストリームは、S
ONET回線およびSONETオーバヘッド挿入プロセ
ッサ(707)において付加されたセクションオーバヘ
ッドとともにフレーム化される。そして、この電気信号
は、ノードからの出力上のE/Oコンバータ(708)
において光信号に変換される。全てのLT外部信号フォ
ーマットおよび要求されるオーバヘッド処理は、標準に
従っている。
【0060】VPGソースノードにおけるスイッチファ
ブリックインタフェース機能が、単純化されたブロック
図で図8に示されている。SFIは、ATM VPセル
ヘッダ処理および多重化/分離、VP OAMセル処
理、および入力についてのセルアドレッシングおよびス
イッチファブリックへの経路選択を提供する。SFIの
入口側において、ATM VPセルヘッダ処理および分
離が、標準に従って、ATMセルデマルチプレクサ(8
01)において行われる。
ブリックインタフェース機能が、単純化されたブロック
図で図8に示されている。SFIは、ATM VPセル
ヘッダ処理および多重化/分離、VP OAMセル処
理、および入力についてのセルアドレッシングおよびス
イッチファブリックへの経路選択を提供する。SFIの
入口側において、ATM VPセルヘッダ処理および分
離が、標準に従って、ATMセルデマルチプレクサ(8
01)において行われる。
【0061】分離されたVP接続は、VPIにおいて、
セグメントOAMセル挿入プロセッサ(802−i〜8
02−k)に送信される。このプロセッサは、アクティ
ブ化されたVPIに対するOAMセルの生成点である。
VP−AISは、TP欠陥が受信器LTにおいて検出さ
れた場合に、影響を受けた各VPに対して挿入される。
SFIに対するLT欠陥指示は、SFIコントローライ
ンタフェース(803)により取り扱われる。
セグメントOAMセル挿入プロセッサ(802−i〜8
02−k)に送信される。このプロセッサは、アクティ
ブ化されたVPIに対するOAMセルの生成点である。
VP−AISは、TP欠陥が受信器LTにおいて検出さ
れた場合に、影響を受けた各VPに対して挿入される。
SFIに対するLT欠陥指示は、SFIコントローライ
ンタフェース(803)により取り扱われる。
【0062】コントローラは、選択されたVPIに対し
て、セグメントOAMセル挿入プロセッサ(802−i
〜802−k)において、他のセグメントOAMセル挿
入も開始することができる。これらの挿入は、連続性チ
ェックおよびセグメントパフォーマンス監視のようなV
P接続セグメントに対する用意された機能に関連する。
これらの機能は、VPG保護スイッチングを開始するた
めに使用されうる連続性損失およびVPセグメント劣化
欠陥をそれぞれ検出する必要がある。連続性チェックお
よびパフォーマンス監視OAMセルの生成は、I.61
0標準に従っている。
て、セグメントOAMセル挿入プロセッサ(802−i
〜802−k)において、他のセグメントOAMセル挿
入も開始することができる。これらの挿入は、連続性チ
ェックおよびセグメントパフォーマンス監視のようなV
P接続セグメントに対する用意された機能に関連する。
これらの機能は、VPG保護スイッチングを開始するた
めに使用されうる連続性損失およびVPセグメント劣化
欠陥をそれぞれ検出する必要がある。連続性チェックお
よびパフォーマンス監視OAMセルの生成は、I.61
0標準に従っている。
【0063】SFIの出口側において、VPセグメント
OAMセルが、抽出プロセッサ(804−1〜804−
n)において抽出される。VPI 1:1保護スイッチ
ングアーキテクチャにおいて、特定OAMセル要求スイ
ッチは、抽出プロセッサ(804−1〜804−n)に
おいて処理されることになる。アクティブ化されたVP
Iストリームは、LT送信器への入力のために、ATM
セルマルチプレクサ(805)において多重化される。
OAMセルが、抽出プロセッサ(804−1〜804−
n)において抽出される。VPI 1:1保護スイッチ
ングアーキテクチャにおいて、特定OAMセル要求スイ
ッチは、抽出プロセッサ(804−1〜804−n)に
おいて処理されることになる。アクティブ化されたVP
Iストリームは、LT送信器への入力のために、ATM
セルマルチプレクサ(805)において多重化される。
【0064】スイッチファブリック(SF)論理構成
が、単純化された形で、図9に示されている。SFにお
いて、個々のVPIが、動作VPG(901)関連につ
いてチェックされる。このチェックは、メモリーテーブ
ル参照またはコントローラ(902)からの情報の交換
により提供される。所定のVPIに対する動作VPGが
ある場合、このVPIに関連づけられたATMセルは、
保護VPGに関連して割り当てられたVPIにコピーさ
れる(903)。動作および保護VPI/VPG割り当
ては、最初にサブネットワーク管理システムにより行わ
れる。ATM SFアーキテクチャは、VPG保護スイ
ッチング方法と無関係であり、特定のアーキテクチャ
(たとえば、共用メモリファブリック、バンヤンなど)
は、要求されず、または含まれない。
が、単純化された形で、図9に示されている。SFにお
いて、個々のVPIが、動作VPG(901)関連につ
いてチェックされる。このチェックは、メモリーテーブ
ル参照またはコントローラ(902)からの情報の交換
により提供される。所定のVPIに対する動作VPGが
ある場合、このVPIに関連づけられたATMセルは、
保護VPGに関連して割り当てられたVPIにコピーさ
れる(903)。動作および保護VPI/VPG割り当
ては、最初にサブネットワーク管理システムにより行わ
れる。ATM SFアーキテクチャは、VPG保護スイ
ッチング方法と無関係であり、特定のアーキテクチャ
(たとえば、共用メモリファブリック、バンヤンなど)
は、要求されず、または含まれない。
【0065】VPG中間ノードにおけるSFI機能が、
単純化されたブロック図で、図10に示されている。こ
のSFIの機能は、ソースノードでのSFIにおける機
能に類似している。VPセグメントOAMセル挿入(1
001−i〜1001−k)のみが、LTにおける物理
レイヤ欠陥の検出を示すために必要とされる。中間ノー
ドの入口側は、詳細に説明されない中間ノードの出口側
と本質的に同じである。
単純化されたブロック図で、図10に示されている。こ
のSFIの機能は、ソースノードでのSFIにおける機
能に類似している。VPセグメントOAMセル挿入(1
001−i〜1001−k)のみが、LTにおける物理
レイヤ欠陥の検出を示すために必要とされる。中間ノー
ドの入口側は、詳細に説明されない中間ノードの出口側
と本質的に同じである。
【0066】セグメントOAMセル挿入(DTI=0)
は、物理レイヤ欠陥により影響を受けた全てのアクティ
ブなVPIに適用される、1つのVPセグメントAIS
セルが、影響を受けたVPIのそれぞれについて挿入さ
れ、欠陥指示に開始がコントローラ/エレメントマネー
ジャ(1002)によりクリアされるか、またはVP接
続セグメントがサブネットワーク管理システムにより開
放されるまで、反復的に継続される。
は、物理レイヤ欠陥により影響を受けた全てのアクティ
ブなVPIに適用される、1つのVPセグメントAIS
セルが、影響を受けたVPIのそれぞれについて挿入さ
れ、欠陥指示に開始がコントローラ/エレメントマネー
ジャ(1002)によりクリアされるか、またはVP接
続セグメントがサブネットワーク管理システムにより開
放されるまで、反復的に継続される。
【0067】VP多重化/分離機能およびATMセルヘ
ッダ処理機能(1003)は、SFIソースノードにお
けるものと同じである。VPG中間ノードにおいて、ス
イッチファブリック論理構造は、VPI/VPG関連の
いかなる知識も必要としない。SFは、動作および保護
VPIに対する適切なVPI翻訳のみを必要とする。V
PI翻訳は、エレメントマネージャによりコントローラ
を介して管理される。
ッダ処理機能(1003)は、SFIソースノードにお
けるものと同じである。VPG中間ノードにおいて、ス
イッチファブリック論理構造は、VPI/VPG関連の
いかなる知識も必要としない。SFは、動作および保護
VPIに対する適切なVPI翻訳のみを必要とする。V
PI翻訳は、エレメントマネージャによりコントローラ
を介して管理される。
【0068】VPGシンクノードにおいて、スイッチフ
ァブリックにとって、VPGシンクノードにおける出口
SFIへの適切な経路選択のためのVPI/VPG論理
的関連の知識を有することが必要である。VPGシンク
ノードのSF論理構造は、図11に示されている。動作
VPG(1101)および保護VPG(1102)は、
同じ出口SFIへ経路選択される。前述したように、V
PI/VPG関連は、コントローラ/エレメントマネー
ジャ(1103)により管理される。
ァブリックにとって、VPGシンクノードにおける出口
SFIへの適切な経路選択のためのVPI/VPG論理
的関連の知識を有することが必要である。VPGシンク
ノードのSF論理構造は、図11に示されている。動作
VPG(1101)および保護VPG(1102)は、
同じ出口SFIへ経路選択される。前述したように、V
PI/VPG関連は、コントローラ/エレメントマネー
ジャ(1103)により管理される。
【0069】VPGシンクノードにおけるSFI機能
が、単純化されたブロック図で、図12に示されてい
る。図12に示されたシンクノードの入口側は、図8に
示されたソースノードの入口側と本質的に同じであり、
再び詳細に説明することはしない。VPセグメントOA
Mセルが抽出され、SFから流れ出るアクティブ化され
た全てのVPIセルに対して、抽出ユニット(1201
−1〜1201−n)において処理される。抽出ユニッ
ト(1201)では、VPseg−AIS、VPセグメ
ントLOCおよびVPセグメント信号劣化欠陥が、検出
される。また、VPseg−AISに対するDTIが、
抽出ユニット(1201−1〜1201−n)において
復号化される。
が、単純化されたブロック図で、図12に示されてい
る。図12に示されたシンクノードの入口側は、図8に
示されたソースノードの入口側と本質的に同じであり、
再び詳細に説明することはしない。VPセグメントOA
Mセルが抽出され、SFから流れ出るアクティブ化され
た全てのVPIセルに対して、抽出ユニット(1201
−1〜1201−n)において処理される。抽出ユニッ
ト(1201)では、VPseg−AIS、VPセグメ
ントLOCおよびVPセグメント信号劣化欠陥が、検出
される。また、VPseg−AISに対するDTIが、
抽出ユニット(1201−1〜1201−n)において
復号化される。
【0070】この情報に基づいて、物理レイヤまたはA
TMレイヤ保護スイッチング遅延タイマーのいずれか
が、VPGセレクタ(1202)において開始される。
他の関連する条件が満足されて、VPGタイマーが満了
すると、VPGセレクタ(1202)は、ATM VP
セルマルチプレクサ(1203)へ経路選択するため
に、動作VPG VPIから保護VPG VPIへ切り
換える。
TMレイヤ保護スイッチング遅延タイマーのいずれか
が、VPGセレクタ(1202)において開始される。
他の関連する条件が満足されて、VPGタイマーが満了
すると、VPGセレクタ(1202)は、ATM VP
セルマルチプレクサ(1203)へ経路選択するため
に、動作VPG VPIから保護VPG VPIへ切り
換える。
【0071】図5に示されたVPG保護スイッチングア
ルゴリズムは、抽出ユニット(1201)およびVPG
セレクタ(1202)において具現化される。VPセグ
メントは、グループ単位で保護され、VPGシンクノー
ドのSFI出口側において要求される処理が低減され
る。VPI/VPG関連は、コントローラ/エレメント
マネージャ(1204)により管理される。
ルゴリズムは、抽出ユニット(1201)およびVPG
セレクタ(1202)において具現化される。VPセグ
メントは、グループ単位で保護され、VPGシンクノー
ドのSFI出口側において要求される処理が低減され
る。VPI/VPG関連は、コントローラ/エレメント
マネージャ(1204)により管理される。
【0072】従来技術によるATMネットワークのため
の保護スイッチング構成の問題および制約は、物理レイ
ヤおよびATMレイヤ欠陥を認識可能であるネットワー
クエレメントを使用し、最小化されたノード処理で、5
0ミリ秒のオーダーでの保護スイッチング/回復を、多
数のATM仮想パス接続にとって可能にする仮想パスグ
ループ保護スイッチング技術を使用することにより、克
服される。
の保護スイッチング構成の問題および制約は、物理レイ
ヤおよびATMレイヤ欠陥を認識可能であるネットワー
クエレメントを使用し、最小化されたノード処理で、5
0ミリ秒のオーダーでの保護スイッチング/回復を、多
数のATM仮想パス接続にとって可能にする仮想パスグ
ループ保護スイッチング技術を使用することにより、克
服される。
【0073】
【発明の効果】以上述べたように、本発明によれば、最
小化されたノード処理で、50ミリ秒のオーダーでの保
護スイッチング/回復を、多数のATM仮想パス接続に
とって可能にする仮想パスグループ保護スイッチング技
術を提供することができる。
小化されたノード処理で、50ミリ秒のオーダーでの保
護スイッチング/回復を、多数のATM仮想パス接続に
とって可能にする仮想パスグループ保護スイッチング技
術を提供することができる。
【図1】本発明の一実施形態を使用する正常動作モード
におけるポイント・ツウ・ポイントATM構成を単純化
して示すブロック図。
におけるポイント・ツウ・ポイントATM構成を単純化
して示すブロック図。
【図2】本発明の一実施形態を使用する故障状態におけ
るポイント・ツウ・ポイントATM構成を単純化して示
すブロック図。
るポイント・ツウ・ポイントATM構成を単純化して示
すブロック図。
【図3】本発明の一実施形態による動作を説明するため
に有用な、伝送パス、仮想パス識別子および仮想チャネ
ル識別子アドレスに対する仮想パスグループ論理アドレ
ッシング関係を単純化して示すブロック図。
に有用な、伝送パス、仮想パス識別子および仮想チャネ
ル識別子アドレスに対する仮想パスグループ論理アドレ
ッシング関係を単純化して示すブロック図。
【図4】本発明の一実施形態による動作を説明するため
に有用な、欠陥タイプインジケータを含むATM動作及
びメンテナンス(OAM)故障管理セルのフォーマット
を示す図。
に有用な、欠陥タイプインジケータを含むATM動作及
びメンテナンス(OAM)故障管理セルのフォーマット
を示す図。
【図5】本発明の一実施形態によるシンクノードにおい
て使用される仮想パスグループ(VPG)保護スイッチ
ングアルゴリズムを示すフローチャート。
て使用される仮想パスグループ(VPG)保護スイッチ
ングアルゴリズムを示すフローチャート。
【図6】一般的なATMノード機能アーキテクチャを単
純化して示すブロック図。
純化して示すブロック図。
【図7】図6に示した回線終端ユニットの詳細を単純化
して示すブロック図。
して示すブロック図。
【図8】ソースATMノードにおいて使用されるスイッ
チファブリックインタフェースを単純化して示すブロッ
ク図。
チファブリックインタフェースを単純化して示すブロッ
ク図。
【図9】ソースATMノード中のスイッチファブリック
の論理構造を示す図。
の論理構造を示す図。
【図10】中間ATMノードにおけるスイッチファブリ
ックインタフェースを単純化して示すブロック図。
ックインタフェースを単純化して示すブロック図。
【図11】シンクATMノード中のスイッチファブリッ
クの論理構造を示す図。
クの論理構造を示す図。
【図12】シンクATMノードにおけるスイッチファブ
リックインタフェースを単純化して示すブロック図。
リックインタフェースを単純化して示すブロック図。
101 VPGソースノード 102 VPG中間ノード 103 VPGシンクノード 104 VPG中間ノード 105 VP接続セグメント
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Mountain Avenue, Murray Hill, New Je rsey 07974−0636U.S.A. (72)発明者 カーティス ジェイ.ニュートン アメリカ合衆国、02155 マサチューセッ ツ、メドフォード、ジョイス ロード 36 (72)発明者 タイ エッチ.ノー アメリカ合衆国、07726 ニュージャージ ー、マナラパン、アレクサンダー ドライ ブ 9
Claims (1)
- 【請求項1】 宛先ノード仮想パススイッチング機能を
示す仮想パス識別子(VPI)アドレス内で仮想パスグ
ループ(VPG)を定義するための手段と、 前記VPGを予め定められた管理されたATM伝送パス
へマッピングするための手段とを含む非同期転送モード
(ATM)伝送システムにおいて使用するためのノー
ド。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/689,175 US5838924A (en) | 1996-08-06 | 1996-08-06 | Asynchronous transfer mode (ATM) connection protection switching apparatus and method |
US689175 | 1996-08-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1084362A true JPH1084362A (ja) | 1998-03-31 |
Family
ID=24767347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20667097A Pending JPH1084362A (ja) | 1996-08-06 | 1997-07-31 | 非同期転送モード(atm)伝送システムにおいて使用するためのノード |
Country Status (4)
Country | Link |
---|---|
US (1) | US5838924A (ja) |
EP (1) | EP0824292A3 (ja) |
JP (1) | JPH1084362A (ja) |
CA (1) | CA2207538C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6665263B1 (en) | 1998-08-14 | 2003-12-16 | Nec Corporation | VP protection system and VP protection method |
Families Citing this family (92)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3008850B2 (ja) * | 1996-06-11 | 2000-02-14 | 日本電気株式会社 | ネットワークサーバの冗長構成方式 |
US6256292B1 (en) * | 1996-07-11 | 2001-07-03 | Nortel Networks Corporation | Self-healing line switched ring for ATM traffic |
JPH1056493A (ja) * | 1996-08-13 | 1998-02-24 | Nec Corp | 通信ネットワーク内における制御情報の転送装置 |
JP3581765B2 (ja) * | 1996-09-20 | 2004-10-27 | 株式会社日立コミュニケーションテクノロジー | 複合リング形ネットワークシステムにおけるパス切替方法及び装置 |
US6049523A (en) * | 1997-05-30 | 2000-04-11 | Lucent Technologies Inc. | System and method for achieving efficient coordination of protection switching |
JPH10336195A (ja) * | 1997-06-02 | 1998-12-18 | Nec Corp | 選択的vp端切替方式 |
US6324161B1 (en) * | 1997-08-27 | 2001-11-27 | Alcatel Usa Sourcing, L.P. | Multiple network configuration with local and remote network redundancy by dual media redirect |
US6301228B1 (en) * | 1998-05-29 | 2001-10-09 | Lucent Technologies, Inc. | Method and apparatus for switching signals using an embedded group signal status |
DE19831562A1 (de) | 1998-07-14 | 2000-01-20 | Siemens Ag | Verfahren und Vorrichtung zur Effektivierung der Übertragungs- und Ausfallsicherheit in hochbitratigen Datennetzen |
US6262820B1 (en) * | 1998-07-15 | 2001-07-17 | Lucent Technologies Inc. | Optical transmission system including optical restoration |
US6560202B1 (en) | 1998-07-27 | 2003-05-06 | Lucent Technologies Inc. | Control architecture using a multi-layer embedded signal status protocol |
US6856627B2 (en) | 1999-01-15 | 2005-02-15 | Cisco Technology, Inc. | Method for routing information over a network |
JP2000209287A (ja) * | 1999-01-20 | 2000-07-28 | Fujitsu Ltd | ネットワ―クシステム |
US6876660B1 (en) * | 1999-02-16 | 2005-04-05 | Cisco Technology, Inc. | Method for implementing automatic protection switching (APS) using cell replication |
JP3350926B2 (ja) * | 1999-03-30 | 2002-11-25 | 日本電気株式会社 | Ponのプロテクション切り換え方法および装置 |
DE69937632T2 (de) | 1999-05-28 | 2008-10-30 | Nokia Siemens Networks Oy | ATM Netzelement und Verfahren zur automatischen Schutzumschaltung einer Verbindung in einem "transmission convergence" Unterschichtteilnetz |
US6891836B1 (en) * | 1999-06-03 | 2005-05-10 | Fujitsu Network Communications, Inc. | Switching complex architecture and operation |
US6501758B1 (en) | 1999-06-03 | 2002-12-31 | Fujitsu Network Communications, Inc. | Hybrid ATM/TDM transport over a common fiber ring |
US6442164B1 (en) | 1999-06-03 | 2002-08-27 | Fujitsu Network Communications, Inc. | Method and system for allocating bandwidth and buffer resources to constant bit rate (CBR) traffic |
US6658006B1 (en) | 1999-06-03 | 2003-12-02 | Fujitsu Network Communications, Inc. | System and method for communicating data using modified header bits to identify a port |
US6665301B1 (en) | 1999-06-03 | 2003-12-16 | Fujitsu Network Communications, Inc. | Transmission slot allocation method and map for virtual tunnels in a transmission line |
US6353593B1 (en) * | 1999-06-03 | 2002-03-05 | Fujitsu Network Communications, Inc. | Protection architecture for virtual channel connections (VCCS) in a telecommunications network |
US6498792B1 (en) | 1999-06-03 | 2002-12-24 | Fujitsu Network Communications, Inc. | Method and apparatus for switching signals of multiple different communication protocols |
US6674751B1 (en) | 1999-06-03 | 2004-01-06 | Fujitsu Network Communications, Inc. | Serialized bus communication and control architecture |
US6631406B1 (en) | 1999-06-03 | 2003-10-07 | Fujitsu Network Communications, Inc. | Common management information base (MIB) |
US6359565B1 (en) | 1999-06-03 | 2002-03-19 | Fujitsu Network Communications, Inc. | Method and system for monitoring the thermal status of a card shelf |
US6760332B1 (en) | 1999-06-03 | 2004-07-06 | Fujitsu Network Communications, Inc. | ATM multicasting system and method |
US6356444B1 (en) | 1999-06-03 | 2002-03-12 | Fujitsu Network Communications, Inc. | Card shelf heat transfer system and method |
US6396847B1 (en) | 1999-06-03 | 2002-05-28 | Fujitsu Networks Communications, Inc. | Dialable data services/TDM bandwidth management |
US6477167B1 (en) | 1999-06-03 | 2002-11-05 | Fujitsu Network Communications, Inc. | Method and system for allocating bandwith to real-time variable bit rate (rt-VBR) traffic |
US6317426B1 (en) | 1999-06-03 | 2001-11-13 | Fujitsu Network Communications, Inc. | Method and apparatus for hybrid protection in a switching network |
WO2000076152A1 (en) * | 1999-06-03 | 2000-12-14 | Fujitsu Network Communications, Inc. | Method and system for transmitting traffic in a virtual tunnel of a transmission line |
US6785285B1 (en) | 1999-06-03 | 2004-08-31 | Fujitsu Network Communications, Inc. | Method and system for providing broadcast channels over an emulated subnetwork |
US6330168B1 (en) | 1999-06-03 | 2001-12-11 | Fujitsu Networks Communications, Inc. | Card shelf cable management system and method |
JP3775111B2 (ja) * | 1999-06-09 | 2006-05-17 | 株式会社日立製作所 | 通信装置および通信システム |
US7136350B1 (en) * | 1999-07-12 | 2006-11-14 | Lucent Technologies Inc. | Efficient support for VP/VC groups |
US6898177B1 (en) * | 1999-09-09 | 2005-05-24 | Nortel Networks Limited | ATM protection switching method and apparatus |
US6654923B1 (en) | 1999-09-09 | 2003-11-25 | Nortel Networks Limited | ATM group protection switching method and apparatus |
WO2001020829A1 (en) * | 1999-09-14 | 2001-03-22 | Megaxess, Inc. | Method and apparatus for prevention of congestion in atm networks through atm protection switching |
US6895024B1 (en) * | 1999-10-12 | 2005-05-17 | Marconi Communications, Inc. | Efficient implementation of 1+1 port redundancy through the use of ATM multicast |
US7315510B1 (en) | 1999-10-21 | 2008-01-01 | Tellabs Operations, Inc. | Method and apparatus for detecting MPLS network failures |
US7298693B1 (en) | 1999-10-21 | 2007-11-20 | Tellabs Operations, Inc. | Reverse notification tree for data networks |
AU1098101A (en) * | 1999-10-21 | 2001-04-30 | Tellabs Operations, Inc. | Method for establishing an mpls data network protection pathway |
US7804767B1 (en) | 1999-10-25 | 2010-09-28 | Tellabs Operations, Inc. | Protection/restoration of MPLS networks |
GB9926884D0 (en) * | 1999-11-12 | 2000-01-12 | Agilent Technologies Inc | ATM service disruption measurement |
JP2001156798A (ja) * | 1999-11-29 | 2001-06-08 | Hitachi Ltd | Vc切替え方法およびatm交換機 |
US6850483B1 (en) * | 1999-11-30 | 2005-02-01 | Ciena Corporation | Method and system for protecting frame relay traffic over SONET rings |
CA2292352A1 (en) * | 1999-12-17 | 2001-06-17 | Pmc-Sierra Inc. | F5-to-f4 oam alarm notification and cell generation in multiple connection atm switches |
AU2001230971A1 (en) * | 2000-01-20 | 2001-07-31 | Megaxess, Inc. | Address translation table for fast atm protection switching |
US6323974B1 (en) * | 2000-01-25 | 2001-11-27 | Corning Incorporated | Optical protection system for liquid crystal switches |
US7463581B1 (en) * | 2000-02-07 | 2008-12-09 | Cisco Technology, Inc. | Re-routing connections using redundant path connections and loopbacks |
EP1126742A1 (de) * | 2000-02-15 | 2001-08-22 | Siemens Aktiengesellschaft | Verfahren zum Ersatzschalten von Übertragungseinrichtungen in MPLS-Netzen |
US7161944B1 (en) | 2000-05-31 | 2007-01-09 | Cisco Technology, Inc. | Method and system for optimized routing and protection of VT traffic in SONET networks |
US6847607B1 (en) * | 2000-06-01 | 2005-01-25 | Sirocco Systems, Inc. | Automatic provisioning of protection circuits in a communications network |
US6920105B1 (en) | 2000-09-15 | 2005-07-19 | Ciena Corporation | Interface receive for communications among network elements |
US7054324B1 (en) * | 2000-09-15 | 2006-05-30 | Ciena Corporation | Interface transmitter for communications among network elements |
US6829215B2 (en) * | 2000-10-31 | 2004-12-07 | Marconi Intellectual Property (Ringfence) Inc. | IP multi-homing |
US8428056B2 (en) * | 2000-12-22 | 2013-04-23 | Avaya, Inc. | Generation of redundant scheduled network paths using a branch and merge technique |
US20020159392A1 (en) * | 2001-04-25 | 2002-10-31 | Adc Telecommunications Israel Ltd. | Simplified ATM ring protection for access networks |
US7477594B2 (en) * | 2001-05-16 | 2009-01-13 | Cisco Technology, Inc. | Method for restoring a virtual path in an optical network using 1:N protection |
US7002967B2 (en) | 2001-05-18 | 2006-02-21 | Denton I Claude | Multi-protocol networking processor with data traffic support spanning local, regional and wide area networks |
US6580731B1 (en) | 2001-05-18 | 2003-06-17 | Network Elements, Inc. | Multi-stage SONET overhead processing |
US6952395B1 (en) * | 2001-06-01 | 2005-10-04 | Calix Networks, Inc. | Optical network restoration |
US7035294B2 (en) * | 2001-06-04 | 2006-04-25 | Calix Networks, Inc. | Backplane bus |
US7292528B2 (en) * | 2001-06-04 | 2007-11-06 | Turin Networks | Method and apparatus to facilitate independent protection switching in a distributed network |
US7006497B2 (en) * | 2001-06-04 | 2006-02-28 | Calix Networks, Inc. | Traffic merging system |
US7075953B2 (en) * | 2001-07-30 | 2006-07-11 | Network-Elements, Inc. | Programmable SONET framing |
US7289428B2 (en) * | 2001-08-13 | 2007-10-30 | Tellabs Operations, Inc. | Inter-working mesh telecommunications networks |
US20080002669A1 (en) * | 2001-09-14 | 2008-01-03 | O'brien Ray | Packet voice gateway |
US7039005B2 (en) * | 2001-10-02 | 2006-05-02 | Fujitsu Limited | Protection switching in a communications network employing label switching |
US6766482B1 (en) | 2001-10-31 | 2004-07-20 | Extreme Networks | Ethernet automatic protection switching |
EP1318632B1 (en) * | 2001-11-24 | 2007-01-03 | Lg Electronics Inc. | Packet data transmission scheduling technique |
KR100428762B1 (ko) * | 2001-11-29 | 2004-04-28 | 삼성전자주식회사 | 링 구조의 비동기전송모드 전송시스템에서의 보호절체방법 |
US7065041B2 (en) * | 2001-12-14 | 2006-06-20 | Siemens Communications, Inc. | Method for resilient call setup through ATM networks for Softswitch applications |
US6917759B2 (en) * | 2002-01-31 | 2005-07-12 | Nortel Networks Limited | Shared mesh signaling algorithm and apparatus |
US7206281B2 (en) * | 2002-05-03 | 2007-04-17 | Ciena Corporation | Calculating physical routes in a communication network |
WO2003096631A1 (de) * | 2002-05-08 | 2003-11-20 | Siemens Aktiengesellschaft | Verfahren zur unterstützung von ersatzschaltungen in mpls-netzen |
US7197008B1 (en) | 2002-07-05 | 2007-03-27 | Atrica Israel Ltd. | End-to-end notification of local protection using OAM protocol |
US7436763B1 (en) * | 2002-07-31 | 2008-10-14 | Nortel Networks Limited | Data communication apparatus with a dual mode protection switching system |
US7257746B2 (en) * | 2002-09-10 | 2007-08-14 | Telefonaktiebolaget Lm Ericsson (Publ) | System for protection link supervision |
KR100507806B1 (ko) * | 2003-01-29 | 2005-08-17 | 삼성전자주식회사 | 링구조 비동기전송 모드방식의 시스템에 있어서 노드그룹을 이용한 보호 절체 장치 및 그 방법 |
GB0315745D0 (en) * | 2003-07-04 | 2003-08-13 | Novartis Ag | Organic compounds |
US7697417B2 (en) * | 2003-07-18 | 2010-04-13 | Alcatel-Lucent Usa Inc. | Methods and devices for re-routing MPLS traffic |
US8554947B1 (en) * | 2003-09-15 | 2013-10-08 | Verizon Laboratories Inc. | Network data transmission systems and methods |
US7590049B1 (en) * | 2003-10-09 | 2009-09-15 | Nortel Networks Limited | System and method for configuring a network element to support protection switching in an optical network |
US7602698B2 (en) * | 2004-03-02 | 2009-10-13 | Tellabs Operations, Inc. | Systems and methods for providing multi-layer protection switching within a sub-networking connection |
US7536101B1 (en) * | 2004-08-02 | 2009-05-19 | Sprint Communications Company Lp | Communication system with cost based protection |
CN100334857C (zh) * | 2004-09-27 | 2007-08-29 | 华为技术有限公司 | 一种环网及其业务实现方法 |
ITMI20042490A1 (it) * | 2004-12-23 | 2005-03-23 | Marconi Comm Spa | Sistema di protezione atm |
US8542574B2 (en) * | 2005-06-29 | 2013-09-24 | Honeywell International Inc. | Apparatus and method for network error prevention |
US20080281987A1 (en) * | 2007-05-10 | 2008-11-13 | Nortel Networks Limited | Facilitating automatic protection switching for provider backbone network |
CA3216038A1 (en) * | 2021-10-26 | 2023-05-04 | Ciena Corporation | Fast optical receiver recovery on client side using optical interconnects with dsps |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0744542B2 (ja) * | 1993-01-11 | 1995-05-15 | 日本電気株式会社 | 非同期転送モードにおける仮想パスの帯域割当方式 |
-
1996
- 1996-08-06 US US08/689,175 patent/US5838924A/en not_active Expired - Lifetime
-
1997
- 1997-06-11 CA CA002207538A patent/CA2207538C/en not_active Expired - Fee Related
- 1997-07-29 EP EP97305699A patent/EP0824292A3/en not_active Withdrawn
- 1997-07-31 JP JP20667097A patent/JPH1084362A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6665263B1 (en) | 1998-08-14 | 2003-12-16 | Nec Corporation | VP protection system and VP protection method |
Also Published As
Publication number | Publication date |
---|---|
EP0824292A3 (en) | 2000-10-18 |
US5838924A (en) | 1998-11-17 |
EP0824292A2 (en) | 1998-02-18 |
CA2207538C (en) | 2002-01-08 |
CA2207538A1 (en) | 1998-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1084362A (ja) | 非同期転送モード(atm)伝送システムにおいて使用するためのノード | |
US6952395B1 (en) | Optical network restoration | |
US5793745A (en) | Bundled protection switching in a wide area network background of the invention | |
EP1083706B1 (en) | System and method for packet level restoration of IP traffic using overhead signaling in a fiber optic ring network | |
JP3371948B2 (ja) | 情報通信方法およびsonet回線交換リング用ノード | |
US7660238B2 (en) | Mesh with protection channel access (MPCA) | |
US6538987B1 (en) | Rapid ring protection switching system | |
US6301254B1 (en) | Virtual path ring protection method and apparatus | |
US7042835B1 (en) | Method and apparatus for ensuring survivability of inter-ring traffic | |
US7778163B2 (en) | System and method for detecting failures and re-routing connections in a communication network | |
US7773612B2 (en) | Networking controller, device and communication network system of asynchronous transfer mode | |
US6891793B1 (en) | Network system | |
EP1487232B1 (en) | Intelligent fault recovery in a line card with control plane and data plane separation | |
WO1999011090A1 (en) | Protection switching trigger generation | |
Veitch et al. | Administration of restorable virtual path mesh networks | |
Veitch et al. | ATM network resilience | |
US6898177B1 (en) | ATM protection switching method and apparatus | |
JP2002217927A (ja) | 伝送装置 | |
JP2000151607A (ja) | Ipパケット通信装置及び光ネットワ―ク | |
KR100507806B1 (ko) | 링구조 비동기전송 모드방식의 시스템에 있어서 노드그룹을 이용한 보호 절체 장치 및 그 방법 | |
JP3151768B2 (ja) | 同期・非同期転送モード対応型セルフヒーリング・リング方式 | |
KR100367644B1 (ko) | 비동기전송모드망에서 공통 제어 경로를 이용한 장애 복구 방법 | |
Anderson et al. | Virtual path group protection switching—A method for fast ATM network survivability | |
Gan | Self-healing ATM networks | |
Civanlar | Self-Healirg ir VVicebarnd Packet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050125 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050128 |