JPH1080058A - Surge absorber unit for electronic equipment - Google Patents
Surge absorber unit for electronic equipmentInfo
- Publication number
- JPH1080058A JPH1080058A JP23238296A JP23238296A JPH1080058A JP H1080058 A JPH1080058 A JP H1080058A JP 23238296 A JP23238296 A JP 23238296A JP 23238296 A JP23238296 A JP 23238296A JP H1080058 A JPH1080058 A JP H1080058A
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage
- side terminals
- arrester
- interposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、電源ラインまた
は信号伝送ラインを介して侵入する雷電圧から電子機器
を有効に保護するために使用する電子機器用のサージア
ブソーバユニットに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge absorber unit for an electronic device used for effectively protecting the electronic device from a lightning voltage entering through a power supply line or a signal transmission line.
【０００２】[0002]
【従来の技術】大規模なコンピュータ制御システムや自
動監視システム等の電源ラインや信号伝送ラインは、侵
入する雷電圧に対して十分な雷対策を施す必要がある。2. Description of the Related Art A power supply line and a signal transmission line of a large-scale computer control system, an automatic monitoring system, and the like require a sufficient lightning countermeasure against an incoming lightning voltage.
【０００３】従来、最も広く一般的に用いられている雷
対策は、アレスタ、抵抗、バリスタによる対称π型回路
を電源ラインや信号伝送ラインの２線間に挿入するもの
である。アレスタは、電源ラインまたは信号伝送ライン
を介して侵入する雷電圧の波高値を制限する一方、抵抗
は、電流を制限しながらバリスタを介して雷電圧をアー
スに放流し、雷電圧の大きさを電子機器のインパルス耐
電圧以下に抑制する。Conventionally, the most widely used lightning countermeasure is to insert a symmetric π-type circuit including an arrester, a resistor, and a varistor between two power supply lines and signal transmission lines. The arrester limits the peak value of the lightning voltage that enters through the power line or the signal transmission line, while the resistor discharges the lightning voltage to the ground through the varistor while limiting the current, and reduces the magnitude of the lightning voltage. Suppress to less than the impulse withstand voltage of electronic equipment.
【０００４】[0004]
【発明が解決しようとする課題】かかる従来技術による
ときは、アレスタは、動作時の制限電圧が低く、サージ
耐量も十分大きくとれるが、放電遅れ時間に基づく応答
速度の限界があり、急峻な雷電圧の侵入に対し、直流放
電開始電圧に相当する高い初期サージ電圧が残ること、
抵抗は、初期サージ電圧を十分小さく抑えるために高抵
抗が好ましいが、過大な信号減衰を生じないように最大
値が制約されていること、バリスタを介してアース側か
ら雷電圧が侵入することがある等の事情があり、十分な
雷電圧抑制性能を実現することは容易ではない。なお、
抵抗を空心コイルのようなインダクタンス素子に代える
こともあるが、インダクタンス素子は、信号の高周波成
分に対して過大な減衰を生じ、信号伝送ラインの周波数
特性を劣化させることがある上、蓄積したエネルギを放
流させるためにバリスタを併用するから、同様に、アー
ス側からの雷電圧の侵入を阻止できないという問題があ
る。According to the prior art, the arrester has a low limiting voltage at the time of operation and a sufficiently large surge withstand capability, but has a response speed limit based on a discharge delay time, and has a steep lightning. A high initial surge voltage equivalent to the DC discharge starting voltage remains in response to voltage intrusion,
The resistance is preferably high to suppress the initial surge voltage sufficiently low, but the maximum value is restricted so as not to cause excessive signal attenuation, and lightning voltage may enter from the ground side through a varistor. Under certain circumstances, it is not easy to achieve sufficient lightning voltage suppression performance. In addition,
In some cases, the resistance is replaced with an inductance element such as an air-core coil.However, the inductance element causes excessive attenuation of the high-frequency components of the signal, which may degrade the frequency characteristics of the signal transmission line, and may also store the stored energy. Similarly, since a varistor is used to discharge the light, there is also a problem that the penetration of the lightning voltage from the ground side cannot be prevented.
【０００５】そこで、この発明の目的は、かかる従来技
術の問題に鑑み、アレスタと、パルス抵抗素子と、バリ
スタとを組み合わせることによって、信号伝送ラインの
周波数特性を劣化させることなく、十分な雷電圧抑制性
能を容易に実現することができる電子機器用のサージア
ブソーバユニットを提供することにある。Accordingly, an object of the present invention is to provide a sufficient lightning voltage without deteriorating the frequency characteristics of a signal transmission line by combining an arrester, a pulse resistance element, and a varistor in view of the problems of the prior art. An object of the present invention is to provide a surge absorber unit for an electronic device that can easily achieve the suppression performance.
【０００６】[0006]
【課題を解決するための手段】かかる目的を達成するた
めのこの発明の構成は、一対のライン側端子と、ライン
側端子に対応する一対の機器側端子と、アース端子と、
対応する各ライン側端子と機器側端子との間に介装する
パルス抵抗素子と、各ライン側端子とアース端子との間
に個別に介装する不活性ガス封入形のアレスタと、ライ
ン側端子間に介装する不活性ガス封入形のアレスタとを
備えることをその要旨とする。To achieve the above object, the present invention has a configuration in which a pair of line-side terminals, a pair of device-side terminals corresponding to the line-side terminals, a ground terminal,
A pulse resistance element interposed between the corresponding line-side terminal and device-side terminal, an inert gas-filled arrester individually interposed between each line-side terminal and the ground terminal, and a line-side terminal The gist of the invention is to provide an arrester of an inert gas sealing type interposed therebetween.
【０００７】なお、機器側端子間にバリスタを介装する
ことができる。[0007] A varistor can be interposed between the equipment terminals.
【０００８】また、各アレスタは、同一規格の一対を並
列接続してもよい。Each arrester may be connected in parallel to a pair of the same standard.
【０００９】[0009]
【作用】かかる発明の構成によるときは、各ライン側端
子とアース端子との間に介装するアレスタは、電源ライ
ン等の各線を介して侵入する雷電圧をアースに放流し、
ライン側端子間に介装するアレスタは、電源ライン等の
２線間に侵入する雷電圧を制限する。一方、パルス抵抗
素子は、急峻なパルス性の電圧に対して大きな抵抗損失
を発生し、アレスタの放電遅れ時間によって生じる初期
サージ電圧を抵抗損失として吸収することにより、機器
側端子に表われる雷電圧を小さく抑制することができ
る。According to the structure of the present invention, the arrestor interposed between each line side terminal and the ground terminal discharges a lightning voltage that enters through each line such as a power supply line to the ground,
An arrester interposed between the line-side terminals limits a lightning voltage that enters between two lines such as a power supply line. On the other hand, the pulse resistance element generates a large resistance loss with a steep pulse voltage, and absorbs the initial surge voltage generated by the arrester's discharge delay time as a resistance loss. Can be suppressed small.
【００１０】パルス抵抗素子は、急峻なパルス性の電圧
に対して鉄損による大きな抵抗損失を発生する高損失の
コイルである。なお、各パルス抵抗素子の抵抗損失成分
は、電源ライン用では、周波数０〜６０Ｈz に対して
０．０１〜０．２Ω程度、１００ｋＨz に対して約３０
０Ω程度に設定するのがよく、電話回線を使用する信号
伝送ライン用では、０〜３．４ｋＨz に対して０．１〜
１０Ω程度、１００ｋＨz に対して約５００Ω程度に設
定するのがよい。また、このとき、各アレスタは、電源
ライン用では、放電開始電圧８００Ｖ、サージ耐量１０
ｋＡ程度のものを選定し、信号伝送ライン用では、３５
０Ｖ、１０ｋＡ程度のものを選定するのがよい。The pulse resistance element is a high-loss coil that generates a large resistance loss due to iron loss with respect to a steep pulse voltage. Note that the resistance loss component of each pulse resistance element is about 0.01 to 0.2Ω for a frequency of 0 to 60 Hz and about 30 to 100 kHz for a power supply line.
It is preferable to set to about 0Ω, and for signal transmission lines using telephone lines, 0.1 to 0.1 kHz for 0 to 3.4 kHz.
It is preferable to set about 10Ω and about 500Ω for 100 kHz. At this time, each arrester has a discharge starting voltage of 800 V and a surge withstand voltage of 10 V for a power supply line.
kA is selected, and for signal transmission lines, 35
It is preferable to select a voltage of about 0 V and about 10 kA.
【００１１】機器側端子間にバリスタを介装すれば、バ
リスタは、接続される電子機器のみかけの入力インピー
ダンスを低下させるので、特に信号伝送ライン用に好適
である。なお、このときのバリスタは、信号レベルによ
り、たとえば動作開始電圧２２〜４７０Ｖ、サージ耐量
２５００Ａ程度のものを選定する。If a varistor is interposed between the equipment-side terminals, the varistor reduces the apparent input impedance of the electronic equipment to be connected, and is particularly suitable for a signal transmission line. In this case, a varistor having an operation start voltage of 22 to 470 V and a surge withstand voltage of about 2500 A is selected according to the signal level.
【００１２】また、同一規格の一対のアレスタを並列接
続すれば、雷電圧に対する実質的なサージ耐量を２倍に
増大させることができる。If a pair of arresters of the same standard are connected in parallel, the substantial surge withstand voltage against lightning voltage can be doubled.
【００１３】[0013]
【発明の実施の形態】以下、図面を以って発明の実施の
形態を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１４】電子機器用のサージアブソーバユニット１
０は、各一対のライン側端子Ｌ1 、Ｌ2 、機器側端子Ｔ
1 、Ｔ2 と、アース端子Ｅと、アレスタＡi （ｉ＝１、
２…）、パルス抵抗素子ＰＲi （ｉ＝１、２…）、バリ
スタＺとを含んでなる（図１）。ただし、同図のサージ
アブソーバユニット１０は、電話回線を使用する信号伝
送ライン用である。Surge absorber unit 1 for electronic equipment
0 is a pair of line-side terminals L1 and L2, and a device-side terminal T
1, T2, ground terminal E, arrester Ai (i = 1,
2), a pulse resistance element PRi (i = 1, 2,...), And a varistor Z (FIG. 1). However, the surge absorber unit 10 in FIG. 1 is for a signal transmission line using a telephone line.
【００１５】アレスタＡ1 、Ａ1 は、一方のライン側端
子Ｌ1 とアース端子Ｅとの間に並列接続して介装されて
おり、アレスタＡ2 、Ａ2 は、他方のライン側端子Ｌ2
とアース端子Ｅとの間に並列接続して介装されている。
また、アレスタＡ3 、Ａ3 は、一対のライン側端子Ｌ1
、Ｌ2 間に介装されている。パルス抵抗素子ＰＲ1
は、一方の対応するライン側端子Ｌ1 と機器側端子Ｔ1
との間に介装され、パルス抵抗素子ＰＲ2 は、他方の対
応するライン側端子Ｌ2 と機器側端子Ｔ2 との間に介装
されている。また、機器側端子Ｔ1 、Ｔ2 間には、バリ
スタＺが介装されている。The arresters A1, A1 are interposed in parallel between one line terminal L1 and the ground terminal E, and the arresters A2, A2 are connected to the other line terminal L2.
And a ground terminal E in parallel connection.
The arresters A3 and A3 are a pair of line side terminals L1.
, L2. Pulse resistance element PR1
Is one of the corresponding line side terminal L1 and the device side terminal T1
And the pulse resistance element PR2 is interposed between the other corresponding line-side terminal L2 and the equipment-side terminal T2. A varistor Z is interposed between the device terminals T1 and T2.
【００１６】アレスタＡi は、「ガスアレスタ」または
「ガスチューブアレスタ」の商品名で知られる二極の不
活性ガス封入形の高速アレスタが好適である。また、ア
レスタＡi は、すべて同一規格のものを選定してもよ
い。The arrester Ai is preferably a bipolar inert gas-filled high-speed arrester known by the trade name "gas arrester" or "gas tube arrester". The arresters Ai may all be of the same standard.
【００１７】バリスタＺは、金属酸化物半導体素子であ
って、「ＺＮＲサージアブソーバ」の商品名で市販され
ているものが好適である。The varistor Z is preferably a metal oxide semiconductor element which is commercially available under the trade name of "ZNR surge absorber".
【００１８】かかる構成のサージアブソーバユニット１
０は、外部機器Ｓと電子機器Ｍとを接続する信号伝送ラ
インＴに対し、電子機器Ｍの近傍に挿入して使用する
（図２）。ただし、アース端子Ｅは、良好な接地状態で
大地に接続する。Surge absorber unit 1 having such a configuration
0 is inserted into the vicinity of the electronic device M for use in the signal transmission line T connecting the external device S and the electronic device M (FIG. 2). However, the ground terminal E is connected to the ground in a good ground state.
【００１９】いま、信号伝送ラインＴを介して雷電圧Ｅ
s が侵入すると、その極性に応じて、アレスタＡ1 、Ａ
1 、またはアレスタＡ2 、Ａ2 が作動する。また、伝送
信号ラインＴの２線間に侵入する雷電圧Ｅs の場合は、
アレスタＡ3 、Ａ3 が作動する。なお、パルス抵抗素子
ＰＲi は、アレスタＡi に放電遅れ時間があることによ
って生じる初期サージ電圧を抵抗損失として吸収し、バ
リスタＺとともに、電子機器Ｍに侵入する雷電圧を十分
小さい値に抑えることができる。Now, the lightning voltage E via the signal transmission line T
When s enters, depending on its polarity, arresters A1, A
1 or the arrester A2, A2 is activated. Further, in the case of the lightning voltage Es invading between the two transmission signal lines T,
The arresters A3 and A3 are activated. The pulse resistance element PRi absorbs, as resistance loss, an initial surge voltage caused by the arrester Ai having a discharge delay time, and together with the varistor Z, can suppress the lightning voltage entering the electronic device M to a sufficiently small value. .
【００２０】かかるサージアブソーバユニット１０は、
アレスタＡi 、パルス抵抗素子ＰＲi 、バリスタＺの各
定数を適切に選定することにより、８×２０μＳ１０ｋ
Ｖの雷電圧Ｅs に対し、サージ減衰量−６０ｄＢ以上、
動作時間１０ｎＳ以下、サージ耐量１０ｋＡ以上を実現
することができた。The surge absorber unit 10 includes:
By properly selecting the constants of the arrester Ai, the pulse resistance element PRi, and the varistor Z, 8 × 20 μS10k
V lightning voltage Es, surge attenuation -60dB or more,
An operation time of 10 nS or less and a surge withstand of 10 kA or more were achieved.
【００２１】[0021]
【他の実施の形態】図１において、サージアブソーバユ
ニット１０は、電源ライン用として使用するとき、バリ
スタＺを省略してもよい。一般に、電子機器Ｍは、電源
端子のみかけの入力インピーダンスが極く小さいから、
バリスタＺを使用するまでもなく、パルス抵抗素子ＰＲ
i によって初期サージ電圧を十分に吸収させることがで
きるからである。Other Embodiments In FIG. 1, when the surge absorber unit 10 is used for a power supply line, the varistor Z may be omitted. In general, since the apparent input impedance of the power supply terminal of the electronic device M is extremely small,
Needless to use the varistor Z, the pulse resistance element PR
This is because i can sufficiently absorb the initial surge voltage.
【００２２】また、図１において、並列接続する同一規
格のアレスタＡi 、Ａi は、各アレスタＡi のサージ耐
量が十分大きいときは、それぞれ単一のアレスタＡi に
代えてもよい。In FIG. 1, the arresters Ai and Ai of the same standard connected in parallel may be replaced with a single arrester Ai when the surge withstand capability of each arrester Ai is sufficiently large.
【００２３】[0023]
【発明の効果】以上説明したように、この発明によれ
ば、対応する各ライン側端子と機器側端子との間にパル
ス抵抗素子を介装し、各ライン側端子とアース端子間、
各ライン側端子間にアレスタを介装することによって、
パルス抵抗素子は、信号電圧に対して大きな減衰を与え
ることなく、各アレスタの放電遅れ時間に起因して生じ
るパルス性の初期サージ電圧を有効に吸収することがで
きるので、電源ラインまたは信号伝送ラインを介して侵
入する急峻な雷電圧に対し、十分な雷電圧抑制性能を容
易に実現することができる上、信号伝送ラインの周波数
特性を過大に劣化させることもないという優れた効果が
ある。As described above, according to the present invention, a pulse resistance element is interposed between each corresponding line-side terminal and the equipment-side terminal, and between each line-side terminal and the ground terminal,
By interposing an arrester between each line side terminal,
The pulse resistance element can effectively absorb the pulse initial surge voltage caused by the discharge delay time of each arrestor without giving a large attenuation to the signal voltage, so that the power supply line or the signal transmission line can be effectively absorbed. Thus, it is possible to easily realize a sufficient lightning voltage suppression performance with respect to a steep lightning voltage invading through the interface, and to provide an excellent effect that the frequency characteristics of the signal transmission line are not excessively deteriorated.
【図１】 全体構成回路図FIG. 1 is an overall configuration circuit diagram
【図２】 使用状態説明図FIG. 2 is an explanatory view of a use state.
Ｌ1 、Ｌ2 …ライン側端子 Ｔ1 、Ｔ2 …機器側端子 Ｅ…アース端子 Ａi （ｉ＝１、２…）…アレスタ ＰＲi （ｉ＝１、２）…パルス抵抗素子 Ｚ…バリスタ L1, L2: Line-side terminal T1, T2: Equipment-side terminal E: Earth terminal Ai (i = 1, 2,...) Arrestor PRi (i = 1, 2): Pulse resistance element Z: Varistor
Claims (3)
に対応する一対の機器側端子と、アース端子と、対応す
る前記各ライン側端子と機器側端子との間に介装するパ
ルス抵抗素子と、前記各ライン側端子とアース端子との
間に個別に介装する不活性ガス封入形のアレスタと、前
記ライン側端子間に介装する不活性ガス封入形のアレス
タとを備えてなる電子機器用のサージアブソーバユニッ
ト。1. A pair of line-side terminals, a pair of device-side terminals corresponding to the line-side terminals, a ground terminal, and a pulse resistor interposed between each of the corresponding line-side terminals and the corresponding device-side terminal. An element, an inert gas-filled arrester interposed between each line-side terminal and the ground terminal, and an inert gas-filled arrester interposed between the line-side terminals. Surge absorber unit for electronic equipment.
ことを特徴とする請求項１記載の電子機器用のサージア
ブソーバユニット。2. The surge absorber unit for an electronic device according to claim 1, wherein a varistor is interposed between the device-side terminals.
列接続することを特徴とする請求項１または請求項２記
載の電子機器用のサージアブソーバユニット。3. The surge absorber unit for electronic equipment according to claim 1, wherein each of said arresters connects a pair of the same standard in parallel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23238296A JPH1080058A (en) | 1996-09-02 | 1996-09-02 | Surge absorber unit for electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23238296A JPH1080058A (en) | 1996-09-02 | 1996-09-02 | Surge absorber unit for electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1080058A true JPH1080058A (en) | 1998-03-24 |
Family
ID=16938363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23238296A Pending JPH1080058A (en) | 1996-09-02 | 1996-09-02 | Surge absorber unit for electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1080058A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1102371A1 (en) * | 1999-11-19 | 2001-05-23 | Citel 2 C P | Surge arrester device for low voltage net |
| US6930871B2 (en) | 1999-11-19 | 2005-08-16 | Citel | Lightning arrester device for low-voltage network |
| CN100361123C (en) * | 2005-10-28 | 2008-01-09 | 清华大学 | Whole line and multi-parameter integrated optimizing method for determining lightningproof performance of power transmission line |
| JP2009153346A (en) * | 2007-12-21 | 2009-07-09 | Railway Technical Res Inst | Low power safety device |
| JP2013009475A (en) * | 2011-07-06 | 2013-01-10 | Leader Electronics Inc | Surge current suppression circuit |
| CN114113835A (en) * | 2021-11-10 | 2022-03-01 | 西南交通大学 | Method for evaluating energy absorption performance of porcelain-sheathed lightning arrester under multiple lightning strike discharge |
-
1996
- 1996-09-02 JP JP23238296A patent/JPH1080058A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1102371A1 (en) * | 1999-11-19 | 2001-05-23 | Citel 2 C P | Surge arrester device for low voltage net |
| FR2801436A1 (en) * | 1999-11-19 | 2001-05-25 | Citel 2 C P | SURFACE DEVICE FOR LOW VOLTAGE NETWORK |
| US6930871B2 (en) | 1999-11-19 | 2005-08-16 | Citel | Lightning arrester device for low-voltage network |
| CN100361123C (en) * | 2005-10-28 | 2008-01-09 | 清华大学 | Whole line and multi-parameter integrated optimizing method for determining lightningproof performance of power transmission line |
| JP2009153346A (en) * | 2007-12-21 | 2009-07-09 | Railway Technical Res Inst | Low power safety device |
| JP2013009475A (en) * | 2011-07-06 | 2013-01-10 | Leader Electronics Inc | Surge current suppression circuit |
| CN114113835A (en) * | 2021-11-10 | 2022-03-01 | 西南交通大学 | Method for evaluating energy absorption performance of porcelain-sheathed lightning arrester under multiple lightning strike discharge |
| CN114113835B (en) * | 2021-11-10 | 2022-08-26 | 西南交通大学 | Method for evaluating energy absorption performance of porcelain-sheathed lightning arrester under multiple lightning strike discharge |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4571656A (en) | Electrical circuit for protection against surge overvoltage of transients | |
| US6195245B1 (en) | Low capacitance surge protector for high speed data transmission | |
| US4616286A (en) | Power line filter | |
| US5953194A (en) | Arrangement for protecting telecommunications equipment from voltage transients | |
| US5388021A (en) | Voltage surge suppression power circuits | |
| US4698721A (en) | Power line filter for transient and continuous noise suppression | |
| US5625521A (en) | Surge protection circuitry | |
| EP3387723B1 (en) | Surge protection circuit and surge protection method | |
| JPH05316642A (en) | Protective circuit network of common-mode voltage surge | |
| US3973224A (en) | Tandem configuration for EMP protection | |
| JPH1080058A (en) | Surge absorber unit for electronic equipment | |
| KR101438122B1 (en) | Hemp protection apparatus for lan line | |
| KR102130660B1 (en) | Emp protective device for power source using power semiconductor | |
| CN206076928U (en) | DC/DC power modules with lightning protection | |
| CN110190480B (en) | USB data line | |
| US11239654B1 (en) | Surge protection device for complex transients | |
| JPH05122841A (en) | Protector | |
| WO1991011840A1 (en) | Circuit protection arrangement | |
| CN210041320U (en) | Surge protector for socket | |
| CN219123927U (en) | Protection circuit and CAN port | |
| CN210404733U (en) | Alternating current power supply lightning protection device with overcurrent and overvoltage protection functions | |
| CN213661443U (en) | Driving device of thyristor | |
| CN112970163B (en) | Protection circuit for protecting against transient currents, voltages or electrical energy | |
| CN207490503U (en) | Circuit is protected in a kind of distribution terminal multichannel remote signalling | |
| WO1998054813A1 (en) | Filter for a pair of data communication lines |