JPH1079466A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1079466A
JPH1079466A JP23235796A JP23235796A JPH1079466A JP H1079466 A JPH1079466 A JP H1079466A JP 23235796 A JP23235796 A JP 23235796A JP 23235796 A JP23235796 A JP 23235796A JP H1079466 A JPH1079466 A JP H1079466A
Authority
JP
Japan
Prior art keywords
chip
pellet
chips
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23235796A
Other languages
English (en)
Other versions
JP2937132B2 (ja
Inventor
Masaaki Kinoshita
雅章 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23235796A priority Critical patent/JP2937132B2/ja
Priority to US08/920,905 priority patent/US6091156A/en
Priority to KR1019970045496A priority patent/KR100288174B1/ko
Publication of JPH1079466A publication Critical patent/JPH1079466A/ja
Application granted granted Critical
Publication of JP2937132B2 publication Critical patent/JP2937132B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 縦横比の大きなチップや、小さすぎるチップ
の取扱いを容易にする手段の提供と、これによるチップ
の強度や耐湿性、耐カバークラック性を向上させるとと
もに、信頼性をも向上させることを目的としている。さ
らに、ペレット全体としての収率を向上させることがで
きるような構造を提案する。 【解決手段】 ペレット１には、２つの半導体チップＡ
１とＡ２とが、ペレット１中心点対称となるように配置
されている。これらのチップＡ１とＡ２とは、一つのペ
レット１として、回路基板２が配置されているパッケー
ジ（チップキャリア）３上に配置されている。これらの
チップＡ１とＡ２のボンディングパッド７は、ペレット
１の外周に配置されている。そして、半導体チップＡ１
のボンディングパッド７からリード線５には、ボンディ
ングワイヤー１１により電気的に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを複
数組み合わせた、半導体装置の組立てた構造に関し、特
に、縦横比の大きなチップを組立てて構成された半導体
装置の信頼性向上に関する。
【０００２】
【従来の技術】半導体チップの性能、特に、高速動作を
第１の目的とした場合には、比較的組立が困難な、縦横
比の大きなチップ構造にせざるを得ない場合がしばしば
ある。これは、高速集積回路において、その動作速度を
配線遅延時間がリミットしている場合等に、よく現れる
問題点の一つである。
【０００３】ここで、例えば、ある半導体チップの縦横
比が１０：２であったとする。このような、通常よりも
縦横比の大きな細長い半導体チップは、チップの切り出
しが困難である上に、切り出した後の工程においても、
強度が保てず、半導体装置の製造工程の途中で破損して
しまう可能性が高い。
【０００４】また、チップ切り出し後に、チップキャリ
ア上にマウントして半導体装置を組み立て、ワイヤーボ
ンディングをする際にも破損することもしばしばある。
さらに、その後にモールド樹脂などで封止した場合に
は、熱や応力がかかることにより、半導体チップが反
り、チップ表面のパッシベーション膜にクラックが発生
したり、このクラックによる耐湿性の劣化が起こった
り、チップにクラックが生じたりすることがしばしば起
こり、上記半導体装置の製造歩留まりの著しい低下の原
因ともなっていた。
【０００５】半導体装置を多く製造してきた経験上、チ
ップの縦横比は、約３：１以下の程度であれば、これら
の問題は回避できることがわかっている。また、縦横比
が問題とならないチップであっても、小さすぎるチップ
などは、ハンドリングが困難であり、ハンドリング性を
向上させるためには、ある程度のチップ面積を必要とす
る場合もあった。
【０００６】このような場合でも、同一回路を広い面積
の中でで形成するよりも、狭い占有面積で形成する方
が、配線遅延の低減による高速性向上等の面から有利に
なることがある。このような場合に、どのように半導体
素子の占有面積を小さくしつつ、チップ全体の面積を大
きくすることかが問題となり、時には、この問題点が、
製造工程の容易化及び製造コストの低減をすすめる上
で、最大のポイントとなることもある。
【０００７】これに対して、これまでに、複数の半導体
チップを一まとめにして、それを１単位としてチップキ
ャリアにマウントし、その一部にのみワイヤーボンディ
ングする方法が、特開昭６２ー７２１５５に開示されて
いる。図６及び図７は、上記従来例を簡単に説明するた
めの、概念図である。これらの図では、異なる機能を有
する４つのチップＡ、Ｂ、Ｃ、Ｄが１つのペレット１と
して存在している。
【０００８】図６では、所望のチップは、Ａのみである
とすると、ペレット１の左下コーナーにチップＡがくる
ように、チップの切りだしが行われる。図７の場合に
は、所望のチップがＤであるとすると、チップＤが左下
コーナーにくるように切りだしが行われている。
【０００９】そして、例えば図６に相当するペレット１
をパッケージ３（チップキャリア）にマウントした配置
図を、図８に示す。図８に示すように、パッケージ３の
リード線５とチップＡの周囲に配置されたボンディング
パッド７とを、ボンディングワイヤー１１で接続して、
所望の半導体装置を完成させる。図６のように所望チッ
プＡを左下に配置させるのは、チップキャリア３の左下
には、半導体チップのボンディングパッド７から、ボン
ディングワイヤー１１を接続するための、リード線が配
置されているためである。そして、ボンディングパッド
７とリード線５とを接続するためのワイヤーボンディン
グワイヤー１１は、製造の容易化及び半導体装置の性能
向上を図る上で、その長さが最短であることが望ましい
からである。
【００１０】このようにして、所望の機能を有するチッ
プのみに結線し、他の機能を有するチップ（この場合
は、Ｂ、Ｃ、Ｄチップ）は結線せずに、そのままにして
おく。このようにして、所望の機能を有するチップのみ
を生かし、かつ、他の３チップは、全体としてペレット
１のチップ面積をかせぐという役割をもっていた。
【００１１】
【発明が解決しようとする課題】以上に述べてきたよう
に、従来例では、単位ブロック内での使用可能なチップ
は、複数あるチップ（上の例では、Ａ、Ｂ、Ｃ、Ｄの４
チップ）のうち、特定の機能或いは特性を有するＡの１
チップのみである。すなわち、図８に示したペレット１
の中に、Ａの他にもＢ、Ｃ、Ｄの３チップの中に良品チ
ップが存在していたとしても、チップＡが不良品であれ
ば、ペレット１全体としては、不良品となり、半導体装
置全体としての収率の低下を招くという問題点がある。
【００１２】その理由は、リード線５の形状によって、
予めボンディングパッド７の位置を左下に決めてあるの
で、チップＡが不良品であれば、Ｂ〜Ｄのチップの中に
良品チップが存在していても、ボンディングワイヤー１
１によって、リード線５と接続することはできないから
である。
【００１３】以上に述べた従来技術の問題点に鑑みて、
本発明の半導体装置においては、縦横比の大きなチップ
や、小さすぎるチップの取扱いを容易にする手段の提供
を目的とする。さらに、これらの問題点を解決すること
により、チップの強度や耐湿性、耐カバークラック性を
向上させるとともに、信頼性をも向上させることを目的
としている。
【００１４】また、ペレット内のチップ群の中で、ボン
ディングしようとするチップが不良品であった場合に、
同一の組立条件で、同一のペレット内の別の良品チップ
にワイヤーボンディングすることによりそのペレットを
救済し、良品のＩＣを得ることにより、全体としての収
率を向上させることができるような構造を提案すること
も目的としている。
【００１５】
【課題を解決するための手段】請求項１記載の半導体装
置においては、同一機能を有する複数の半導体チップの
集合体であるチップ群が、１単位のペレットとして切断
されて分離されてなり、該チップ群の中の任意の１チッ
プが、ボンディングワイヤーにより、回路基板上のリー
ド線と接続されてなることを特徴とする。
【００１６】このような半導体装置においては、複数の
同一機能を有する前記半導体チップから構成される、前
記チップ群の中から、任意の良品チップが１個選択され
る。そして、前記良品チップのみが、前記ボンディング
ワイヤーによって、前記回路基板上のリード線と接続さ
れる。
【００１７】請求項２記載の半導体装置においては、請
求項１記載の半導体装置において、前記チップ群の中
で、該チップ群の端に配置された半導体チップが、前記
ペレットの中心点対称に配置されてなることを特徴とす
る。
【００１８】このような半導体装置においては、前記チ
ップ群の中の端に配置された前記半導体チップを、前記
ペレットの中心点対称に配置しており、組立ようとする
チップが不良品であると判定された場合には、前記ペレ
ットを前記中心点を中心として回転することにより、同
一機能を持つ別の半導体チップを同じ位置にもってき
て、前記回路基板と接続させることができる。
【００１９】請求項３記載の半導体装置においては、請
求項１または２記載の半導体装置において、前記チップ
群は、前記ペレットの縦横比が最小になるように、前記
半導体チップが配置されてなることを特徴とする。
【００２０】上記半導体装置においては、前記ペレット
の縦横比が最小になるように、前記半導体チップが配置
されることにより、ペレット全体としての操作性・強度
及び信頼性が向上する。
【００２１】
【発明の実施の形態】以下、本発明の第１の実施の形態
について、図１及び図２に基づいて説明する。図１は、
本発明の半導体装置の正面図である。ここで、符号につ
いては、図６から図８までに示した符号と同一部分につ
いては、同一符号を付して、その説明を省略する。
【００２２】ここでは、半導体チップＡ１と半導体チッ
プＡ２の、同一機能・同一特性を有する２つのチップを
１組のペレット１（チップ群）として切断、分離した場
合について示している。このペレット１では、２つの半
導体チップＡ１とＡ２とが、ペレット１中心点対称とな
るように配置されている。これらのチップＡ１とＡ２と
は、一つのペレット１として、回路基板２が配置されて
いるパッケージ（チップキャリア）３上に配置されてい
る。
【００２３】ここで、これらのチップＡ１とＡ２のボン
ディングパッド７は、ペレット１の外周に配置されてい
る。そして、半導体チップＡ１のボンディングパッド７
からリード線５には、ボンディングワイヤー１１により
電気的に接続されている。
【００２４】次に、この半導体装置の組立方法について
述べる。図２に、この半導体装置の組立工程フロー図で
ある。まず、半導体基板上で、チップＡ１とＡ２とが、
ペレット１の中心点対称になるように、予めパターニン
グしておく。ここで、チップＡ１とチップＡ２とは、１
つのペレット１として、必ずボンディングパッド７、
７、…を、ペレット１の外周に配置するように、切断・
分離される。
【００２５】次に、ペレット１上で、チップＡ１とＡ２
との良品チェックが行われる。この良品チェックは、目
視チェックや通電チェック等の従来から行われているチ
ェックと同じものである。ここで、不良品のチップに
は、不良品印（インカー）が付されるので、後の工程で
不良品を見分けることが容易になる。
【００２６】判定２１で、ペレット１上で全て（この場
合は２つ）の半導体チップＡ１とＡ２の両方とも不良品
の印（インカー）があると判定された場合には、ペレッ
ト１は使えないので、廃棄２３の処理がなされることに
なる。不良品の印（インカー）が１つも無いか、または
インカーが１つの時には、まずチップＡ１のインカーに
より、その良・不良の判定２５を行う。もし、チップＡ
１にインカーが無ければ、チップＡ１は良品なので、そ
のまま使用できる。
【００２７】従って、チップＡ１のボンディングパッド
７ａ側は、チップキャリア３のリード線５側に合うよう
に、マウントされる（処理３１）。次に、通常の場合と
同様に、パッド７ａとリード線５とが、ボンディングワ
イヤー１１で接続される（処理３３）。
【００２８】さらに、チップ１はモールド樹脂によって
封入され（処理３５）、リード成型されて（処理３７）
半導体装置が完成する。判定２５において、もし、チッ
プＡ１に不良品を示すインカーがあり、チップＡ１が不
良品であると判断された場合には、図に示すように、ペ
レット１は、チップキャリア３上で、１８０度回転され
る（処理２７）。
【００２９】そして、チップＡ２のパッド７ｂ側が、リ
ード線５に合うように、パッケージ３にマウントされる
（処理３１）。以下は、上述と同様に全く同じ組立条件
を用いて半導体装置が形成される。
【００３０】次に、本発明を適用したの半導体装置の有
用性を示すための実験データを表１及び表２に示す。
【００３１】
【表１】
【００３２】表１は、２チップを一組のペレットとし
て、切断・分離した場合に、２チップとも良品の割合が
３０％、１チップのみ良品の場合が４０％、２チップと
も良品の場合が３０％であった場合の例を示している。
この場合のウエハー内での歩留まりを計算してみると、
３０＋４０／２＋０＝５０で５０％である。
【００３３】この時に、従来例のようなチップ配置で
は、２チップが搭載された半導体装置が良品となる割合
は、２チップ良品の３０％と、１チップ良品での変動分
０〜４０％の合計となるので、表１に示すように、トー
タルでの良品の割合は、３０〜７０％の間で変動するこ
とになる。
【００３４】一方、本発明を適用した場合には、半導体
装置が良品となる割合は、２チップ良品の３０％と、１
チップ良品の４０％の、トータルで７０％の割合とな
り、従来の場合と比較して、収率の大きな改善がみられ
る。
【００３５】
【表２】
【００３６】また、表２は、２チップとも良品の割合が
０％、１チップ良品の割合が１００％、２チップとも不
良品の割合が０％の場合の、半導体装置の良品率を示し
ている。
【００３７】尚、この場合も、ウェハー全体としての良
品の割合は、０＋１００／２＋０＝５０で、前述の場合
と同じ５０％である。この場合には、従来例の構造によ
ると、半導体装置が良品となる割合は、２チップ良品の
０％と、１チップ良品の変動分０〜１００％の合計で、
０〜１００％となり、最悪の場合には０％となってしま
う。
【００３８】一方、本発明の構造を適用した場合には、
半導体装置のトータルの良品率として、１００％が確保
できる。このように、特に、２チップのうち１チップの
み良品である場合（良品率が５０％の場合）には、本発
明が有利さが顕著に現れることになる。
【００３９】すなわち、集積規模が大きくて、チップの
良品率が５０％程度にしか達しない場合や、極めて先端
的なテクノロジィーを取り入れたプロセスを採用してい
るため、根本的に良品率が低い場合や、製造工程上の失
敗により、良品率が低下している場合には、この構造を
用いると、有利になることがわかる。次に、本発明の第
２の実施の形態について図３を参照して説明する。この
場合も、図１と同一部分については、同一符号を付し
て、その説明を省略する。
【００４０】図３は、３チップＡ１、Ａ２、Ａ３を一組
として、切断・分離し、回路基板２が配置されているチ
ップキャリア３にマウントした場合の配置を示してい
る。ここで、３つのチップＡ１、Ａ２、Ａ３からなるチ
ップ群は、ペレット１の縦横比が最小になるように、３
つのチップが配置されている。
【００４１】すなわち、３チップとも縦横比が４：１で
あるので、ハンドリングがしにくい等の前述の問題点が
ある。これらを、縦横比は最小になるように、配置する
と、図３に示すような配置となり、ペレット１全体とし
ては、縦横比が４：３となり、最小の縦横比が得られ
る。
【００４２】また、ペレット１の両端に配置されるチッ
プＡ１とチップＡ３とは、ペレット１の中心点対称にな
っている。また、これらのボンディングパッド７ａ、７
ａ、…及び７ｃ、７ｃ、…は、ペレット１の外周に配置
されている。
【００４３】次に、上記のペレット１の組立方法につい
て述べる。ここで、真ん中に配置されるチップＡ２は、
チップＡ１と同じ向きでも、チップＡ３と同じ向きで
も、任意の位置で良い。ここで、チップＡ１とチップＡ
３の両方に不良品のインカーがあるときには、このペレ
ット１は使えないので廃棄される。チップＡ１及びＡ３
にインカーが無いか、またはインカーが１つだけある場
合には、まず、チップＡ１の良／不良を判定する。
【００４４】もし、チップＡ１にインカーが無いと判定
された時は、チップＡ１のパッド７ａ側は、リード線５
側に合うように、チップキャリア３にマウントされる。
次に、パッド７ａと、リード線５ａは、ボンディングワ
イヤー１１ａによって接続され、さらにモールド樹脂に
よって封入、リード成型されることで、半導体装置が完
成する。
【００４５】この、チップＡ１の良／不良判定におい
て、もしチップＡ１にインカーがあり、チップＡ１が不
良品であると判定された場合には、ペレット１は、１８
０度回転される。そして、チップＡ３のボンディングパ
ッド７ｃ側が、リード線５のステッチに合うように、チ
ップキャリア３にマウントされる。このように、３チッ
プを１組として切断・分離した場合にも、その後の工程
は上述の場合と同様であり、かつ全く同じ組立条件を用
いて、良品の半導体装置を得ることができる。
【００４６】次に本発明の第３の実施の形態について説
明する。図４及び図５は、チップが３つの場合とチップ
が２つの場合の半導体装置の正面図を示している。図４
に示すように、３チップの場合において、チップＡ１と
チップＡ３がともに不良品と判定された場合に、もし、
チップＡ２が良品であった場合には、図４に示すよう
に、チップＡ１を越えて、チップＡ２にボンディングが
可能であれば、パッド位置の変更による組立条件の変更
が必要とはなるが、チップＡ２とボンディングして、こ
のペレット１を救済することも可能である。
【００４７】さらに、図５に示すように、１つのペレッ
ト１に、２チップが配置されている場合において、チッ
プＡ１が不良品で、チップＡ２が良品の場合には、チッ
プＡ１を越えてチップＡ２へのボンディングが可能であ
れば、上記の３チップの場合と同様に、パッド位置の変
更による組立条件の変更を伴うが、ペレット１を救済す
ることも可能である。
【００４８】以上に述べたように、本発明の半導体装置
によれば、ハンドリングが困難なような小さすぎるチッ
プや、縦横比の大きなチップであっても、その同一機能
・特性を有するチップ群を１ペレットとして、チップキ
ャリアに配置し、その中から、良品を選別して、チップ
キャリアのリード線にボンディングすることにより、最
終的に良品の半導体装置を得ることができる確率が大幅
に向上する。
【００４９】
【発明の効果】すなわち、請求項１記載の半導体装置に
おいては、同一機能を有する複数のチップの集合体であ
るチップ群が、１単位のペレットとして、切断・分離さ
れており、その中の任意の１チップが、回路基板が配置
されているチップキャリアとボンディングワイヤーによ
り接続されているので、ペレット全体として、ある程度
の大きさを確保できる。従って、ペレット全体としての
ハンドリングが容易になり、組立が容易になるととも
に、ペレットの縦横比も小さくできるので、半導体装置
を組み立てた後の耐湿性、耐クラック性が向上し、半導
体装置の信頼性が向上する。
【００５０】請求項２記載の半導体装置によれば、１ペ
レットを構成するチップ群の中で、端に配置された半導
体チップを、ペレットの中心点対称に配置するため、あ
る半導体チップが不良品と判断された場合でも、同一ペ
レット上に同一機能或いは同一特性を有する半導体チッ
プがある。しかもこれらがペレット上で、中心点対称に
配置されているため、チップ群の中から良品チップを選
別して、それを予め決められた所望の位置で回路基板と
接続することができ、半導体装置全体としての収率を上
げることができる。
【００５１】請求項３記載の半導体装置においては、ペ
レットの縦横比が最小になるように、チップ群が構成さ
れているので、前記請求項１記載の効果をさらに顕著に
発揮させることができる。
【００５２】以上に述べたように、本発明の半導体装置
によれば、ペレットの大きさを確保することができると
ともに縦横比も小さくできるため、組立が容易になり、
かつ、半導体装置として組み立てた後の、耐湿性、耐ク
ラック性が向上し、信頼性が向上するという効果があ
る。また、半導体装置全体として収率が向上するという
効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態を示す、半導体装
置の正面図である。
【図２】 本発明の半導体装置の組立方法を示す組立工
程のフロー図である。
【図３】 本発明の第２の実施の形態を示す、半導体装
置の正面図である。
【図４】 本発明の第３の実施の形態を示す、半導体装
置の正面図である。
【図５】 本発明の第３の実施の形態を示す、他の半導
体装置の正面図である。
【図６】 ペレット上のチップの配置例を示す正面図で
ある。
【図７】 ペレット上のチップの他の配置例を示す正面
図である。
【図８】 図６に示すペレットをチップキャリアに配置
した様子を示す配置図である。
【符号の説明】
１…ペレット、２…回路基板、３…パッケージ（チップ
キャリア）、５…リード線、７…ボンディングパッド、
１１…ボンディングワイヤー、Ａ、Ｂ、Ｃ、Ｄ…半導体
チップ、Ａ１、Ａ２、Ａ３…半導体チップ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 同一機能を有する複数の半導体チップの
    集合体であるチップ群が、１単位のペレットとして切断
    されて分離されてなり、該チップ群の中の任意の１チッ
    プが、ボンディングワイヤーにより、回路基板上のリー
    ド線と接続されてなることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、前
    記チップ群の中で、該チップ群の端に配置された半導体
    チップが、前記ペレットの中心点対称に配置されてなる
    ことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、前記チップ群は、前記ペレットの縦横比が最小に
    なるように、前記半導体チップが配置されてなることを
    特徴とする半導体装置。
JP23235796A 1996-09-02 1996-09-02 半導体装置 Expired - Fee Related JP2937132B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23235796A JP2937132B2 (ja) 1996-09-02 1996-09-02 半導体装置
US08/920,905 US6091156A (en) 1996-09-02 1997-08-29 Semiconductor pellet having plural chips
KR1019970045496A KR100288174B1 (ko) 1996-09-02 1997-09-02 반도체 펠릿 및 반도체 장치 조립 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23235796A JP2937132B2 (ja) 1996-09-02 1996-09-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH1079466A true JPH1079466A (ja) 1998-03-24
JP2937132B2 JP2937132B2 (ja) 1999-08-23

Family

ID=16937949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23235796A Expired - Fee Related JP2937132B2 (ja) 1996-09-02 1996-09-02 半導体装置

Country Status (3)

Country Link
US (1) US6091156A (ja)
JP (1) JP2937132B2 (ja)
KR (1) KR100288174B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134897A1 (ja) * 2005-06-17 2006-12-21 Rohm Co., Ltd. 半導体集積回路装置
JP2009260373A (ja) * 2009-07-27 2009-11-05 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法及び半導体基板
US8786092B2 (en) 2005-06-17 2014-07-22 Rohm Co., Ltd. Semiconductor integrated circuit device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091838B2 (ja) * 2001-03-30 2008-05-28 富士通株式会社 半導体装置
KR20140123129A (ko) 2013-04-10 2014-10-22 삼성전자주식회사 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55130137A (en) * 1979-03-30 1980-10-08 Hitachi Ltd Inspection method of semiconductor wafer and probe card
JPS6045691B2 (ja) * 1982-09-03 1985-10-11 川崎製鉄株式会社 絞り性の良好な薄鋼板の製造方法
JPS6163842A (ja) * 1984-09-04 1986-04-02 Mitsubishi Yuka Fine Chem Co Ltd 印刷用合成樹脂版のエツチング方法
JPS6272155A (ja) * 1985-09-25 1987-04-02 Nec Corp 集積回路の製造方法
JP3093216B2 (ja) * 1989-06-19 2000-10-03 日本電気株式会社 半導体装置及びその検査方法
JPH03214764A (ja) * 1990-01-19 1991-09-19 Sharp Corp 半導体チップの製造方法
JPH04155855A (ja) * 1990-10-19 1992-05-28 Fujitsu Ltd 半導体モジュール構造
US5153507A (en) * 1990-11-16 1992-10-06 Vlsi Technology, Inc. Multi-purpose bond pad test die
JPH0637157A (ja) * 1992-07-16 1994-02-10 Kawasaki Steel Corp 半導体ウエハ及び半導体ウエハの検査方法
JPH0851159A (ja) * 1994-08-05 1996-02-20 Mitsubishi Electric Corp 半導体集積回路
GB2292637B (en) * 1994-08-24 1998-07-22 Nec Corp Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006134897A1 (ja) * 2005-06-17 2006-12-21 Rohm Co., Ltd. 半導体集積回路装置
JP2006351892A (ja) * 2005-06-17 2006-12-28 Rohm Co Ltd 半導体集積回路装置
US8786092B2 (en) 2005-06-17 2014-07-22 Rohm Co., Ltd. Semiconductor integrated circuit device
US9041160B2 (en) 2005-06-17 2015-05-26 Rohm Co., Ltd. Semiconductor integrated circuit device
JP2009260373A (ja) * 2009-07-27 2009-11-05 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法及び半導体基板

Also Published As

Publication number Publication date
US6091156A (en) 2000-07-18
KR100288174B1 (ko) 2001-05-02
JP2937132B2 (ja) 1999-08-23
KR19980024266A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
US8759970B2 (en) Semiconductor device having copper interconnect for bonding
US6362532B1 (en) Semiconductor device having ball-bonded pads
US6852607B2 (en) Wafer level package having a side package
US20020030289A1 (en) Wire arrayed chip size package and fabrication method thereof
US7638411B2 (en) Semiconductor wafer, semiconductor chip and dicing method of a semiconductor wafer
US6242283B1 (en) Wafer level packaging process of semiconductor
JP4601910B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US7678618B2 (en) Methods using die attach paddle for mounting integrated circuit die
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
JP2937132B2 (ja) 半導体装置
JPH01235264A (ja) 半導体集積回路装置
JP2003124274A (ja) 半導体ウェハーならびに半導体装置およびその製造方法
US6479306B1 (en) Method for manufacturing semiconductor device
KR930004252B1 (ko) 웨이퍼 스케일 반도체장치
US6630368B2 (en) Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
WO1999060618A1 (fr) Dispositif a semi-conducteurs et procede de fabrication dudit dispositif
JP4579263B2 (ja) マルチチップ積層基板及びマルチチップ積層実装構造
JP2004296464A (ja) 半導体装置
US6822322B1 (en) Substrate for mounting a semiconductor chip and method for manufacturing a semiconductor device
JPS60160134A (ja) Ｈｉｃ
JPS62196839A (ja) ハイブリツド型半導体装置
JP2002373909A (ja) 半導体回路装置及びその製造方法
KR100370840B1 (ko) 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법
JP2972473B2 (ja) 半導体装置
JPH1093009A (ja) 半導体チップモジュール、マルチチップモジュールおよび電子機器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990511

LAPS Cancellation because of no payment of annual fees