JPH1070365A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法

Info

Publication number
JPH1070365A
JPH1070365A JP22660696A JP22660696A JPH1070365A JP H1070365 A JPH1070365 A JP H1070365A JP 22660696 A JP22660696 A JP 22660696A JP 22660696 A JP22660696 A JP 22660696A JP H1070365 A JPH1070365 A JP H1070365A
Authority
JP
Japan
Prior art keywords
circuit board
wiring pattern
layer
multilayer circuit
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22660696A
Other languages
English (en)
Inventor
Mitsuharu Shimizu
満晴 清水
Masayuki Sasaki
正行 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP22660696A priority Critical patent/JPH1070365A/ja
Publication of JPH1070365A publication Critical patent/JPH1070365A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 金属支持板上に導体層を積層し該導体層上に
絶縁層を積層してなるコア基材を用いることで、導体層
の取扱い性を向上させると共に微細配線を可能にした多
層回路基板の製造方法を提供する。 【解決手段】 金属支持体2上に導体層3を積層し該導
体層3上に絶縁層4を積層してなるコア基材1の前記絶
縁層4に前記導体層3と電気的に接続するビア4aを形
成する工程と、前記ビア4aと該ビア4aの配置に対応
してプリント回路基板7に形成した配線パターン7aと
が電気的に接続するように前記コア基材1のビア形成面
1aと前記プリント回路基板7の配線パターン形成面と
を対向させて積層する工程と、前記コア基材1から前記
金属支持体2を除去して導体層3を露出させた後、該導
体層3を前記ビア4aと電気的に接続する導体配線パタ
ーン3aに形成する工程とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子搭載用
基板や半導体素子などの電子部品を複数搭載するMCM
(マルチチップモジュール)基板等の製造に適用でき、
微細配線パターンを形成可能な多層回路基板の製造方法
に関する。
【0002】
【従来の技術】従来、高密度実装に適した多層回路基板
の配線パターンを絶縁層を介して多層に形成する方法と
しては、図5に示すビルドアップ法が知られている。こ
のビルドアップ法は、ガラスエポキシ基板等の積層板を
コア基板51とし、このコア基板51にスパッタリング
法又はめっき法、若しくはこれら方法の併用などにより
導体層を形成し、該導体層をエッチングして配線パター
ン52を形成する(図5(a)参照)。上記配線パター
ン52を覆ってコア基板51上に感光性レジスト53を
塗布し、配線パターン上の該感光性レジスト53にフォ
トリソグラフィ工程によりビアホール54を形成する
(図5(b)参照)。次いで、上記ビアホール54を含
めて感光性レジスト53上にめっき法又はスパッタリン
グ法等により導体層を形成し、この導体層をエッチング
して配線パターン55を形成し、コア基板51上に形成
した配線パターン52とビアホール54部分で電気的に
導通させる(図5(c)参照)。更に、上記感光性レジ
スト53上に形成した配線パターン55を含めレジスト
53上に感光性レジスト56を塗布し、上述した同様な
工程により配線パターン57を形成し、配線パターン5
5と電気的に接続するという工程を繰り返すものである
(図5(d)参照)。
【0003】
【発明が解決しようとする課題】しかしながら、近年の
LSIの高集積化により、LSI等の半導体素子を搭載
した回路基板の高密度実装化などにより、半導体素子搭
載用基板や半導体装置の実装基板の配線パターンの微細
化が要求されている。上記ビルドアップ法による多層回
路基板の製造方法においては、例えば半導体素子搭載用
基板やMCM(マルチチップモジュール)基板を、小型
化しつつ微細配線パターンを形成するためには、感光性
レジスト53,56として高耐熱絶縁材料、例えばポリ
イミド,BCB(ベンゾシクロブテン)等を使用したい
が、そうするとコア基板51の耐熱温度(ガラス転移点
110°〜130°C)はキュア温度(150°程度)
より低いため、加熱するとコア基板51の樹脂部分がた
わんだりゆがむため、直接コア基板51上に微細配線パ
ターンを形成するのは困難である。そこで、耐熱温度が
高いコア基板、即ちガラス転移点がキュア温度より高い
コア基板を使用して、ビルドアップ法により多層回路基
板を製造するとすれば、製造コストが上昇する。
【0004】また、めっき法或いはスパッタリング法に
よるビルドアップ法に代えて、両面銅張積層基板を使用
して多層回路基板を形成する場合、微細配線パターンを
形成するためには、導体層である銅箔の厚さを10μm
以下、好ましくは5μm程度の厚さにする必要がある。
しかしながら、上記導体層の厚さが薄くなると多層回路
基板の製造工程において、多層形成する導体層を含む基
材の取扱いが難しくなる。
【0005】本発明の目的は、上記従来技術の課題を解
決し、金属支持体上に導体層を積層し該導体層上に絶縁
層を積層してなるコア基材を用いることで、導体層の取
扱い性を向上させると共に微細配線を可能にした多層回
路基板の製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明は上記目的を達成
するため次の手段を備える。すなわち、第1の手段は、
金属支持体上に導体層を積層し該導体層上に絶縁層を積
層してなるコア基材の前記絶縁層に前記導体層と電気的
に接続するビアを形成する工程と、前記ビアと該ビアの
配置に対応して回路基板に形成した配線パターンとが電
気的に接続するように前記コア基材のビア形成面と前記
回路基板の配線パターン形成面とを対向させて積層する
工程と、前記コア基材より前記金属支持体を除去して導
体層を露出させた後、該導体層を前記ビアと電気的に接
続する導体配線パターンに形成する工程とを含むことを
特徴とする。
【0007】また、前記第1の手段は、前記導体配線パ
ターンと別に設けたコア基材に形成したビアが電気的に
接続するように更にコア基材を積層し、該コア基材より
前記金属支持体を除去して導体層を露出させた後、該導
体層を前記ビアと電気的に接続する導体配線パターンに
形成する工程を繰り返しても良い。
【0008】また、第2の手段は、金属支持体上に導体
層を積層し該導体層上に絶縁層を積層してなるコア基材
の前記絶縁層に前記導体層と電気的に接続するビアを形
成した第1及び第2のコア基材を設ける工程と、前記第
1のコア基材のビア形成面と支持体とを積層する工程
と、前記第1のコア基材より金属支持体を除去して導体
層を露出させた後、該導体層を前記ビアと電気的に接続
する導体配線パターンに形成した単層回路基板を形成す
る工程と、前記導体配線パターンと第2のコア基材に形
成したビアとが電気的に接続するように第2のコア基材
のビア形成面と前記単層回路基板の導体配線パターン形
成面とを対向させて積層する工程と、前記第2のコア基
材から金属支持体を除去して導体層を露出させた後、該
導体層を導体配線パターンに形成する工程と、前記支持
体を除去する工程とを含むことを特徴とする。
【0009】また、前記第2の手段は、前記支持体を除
去する工程の後、前記多層回路基板の支持体除去面に露
出したビアと、該ビアの配置に対応して回路基板に形成
した配線パターンとが電気的に接続するように、前記多
層回路基板の支持体除去面と回路基板の配線パターン形
成面とを対向させて積層する工程を有していても良い。
また、前記第2の手段は、前記支持体を除去する工程の
後、前記多層回路基板の支持体除去面に露出したビアに
外部接続端子を形成する工程を有していても良い。
【0010】また、前記第1,第2の手段において、前
記絶縁層に形成するビアは、前記絶縁層に形成したビア
孔に電解めっきを施すことにより、又は導電性ペースト
を充填することにより形成しても良い。この場合、前記
絶縁層に形成するビアは、前記絶縁層に形成したビア孔
の開口部よりも外方に突出しているのが望ましい。ま
た、前記金属支持体に、アルミニウム板又はスズ板を用
いても良い。また、前記導体層は、前記金属支持体に銅
又は銅合金をスパッタ法或いはめっき法により形成し、
又は銅箔を貼着して形成してもよい。
【0011】
【発明の実施の形態】以下、本発明の好適な実施の態様
を添付図面に基づいて詳細に説明する。図1はコア基材
の構成を示す断面図、図2は第1実施例に係る多層回路
基板の製造工程を示す説明図、図3はコア基材と接合す
るプリント回路基板の説明図、図4は第2実施例に係る
多層回路基板の製造工程を示す説明図である。
【0012】(第1実施例)先ず、図1(a)を参照し
て多層回路基板の一部として用いられるコア基材の構成
について説明する。1はコア基材であり、金属支持体2
の一方の面に導体層3を積層し、該導体層3上に絶縁層
4を順次積層したものが用いられる。
【0013】上記金属支持体2は、上記薄肉の導体層3
のハンドリングを向上させるための支持体となるもので
ある。上記金属支持体2としては、導体層3に対して剥
離性が良く、該導体層3の厚さに比較して十分厚いも
の、例えば500μm〜1.0mm程度のアルミニウム
板が好適に用いられる。尚、上記金属支持体2として
は、導体層3を侵食しないエッチング液により除去する
ことが可能な金属板を用いることが好適であり、上記ア
ルミニウム板の他にスズ板等を用いることも可能であ
る。尚、上記金属支持体2は剥離により除去可能な場合
は、剥離させても良い。また、上記導体層3は、微細配
線化を考慮して厚さは10μm以下、好ましくは5μm
程度に形成される。この導体層3としては、前記金属支
持体2に銅層又は銅合金層をスパッタ法或いはめっき法
により形成し、又は銅箔を貼着して形成してもよい。
【0014】上記絶縁層4は、接着性や不飽和蒸気加圧
バイアス試験(耐湿性試験)への耐久性を考慮してガラ
ス転移点の高いもの、例えばポリイミド(ガラス転移点
250°C〜300°C),エポキシ系樹脂(ガラス転
移点190°C程度)、熱可塑性材料等を用いた有機絶
縁材料であって、厚さは50μm〜100μmのものが
導体層3の上に塗布される。尚、上記金属支持体2の他
方の面には、絶縁性を有する保護フィルム5が貼着され
ており、該金属支持体2の表面が汚れたり異物が付着す
るのを防止している。尚、この保護フィルム5は必ずし
も必要とするものではない。また、図1(b)に示すよ
うに、上記絶縁層4として接着性の低いフィルム状の絶
縁層を用いた場合には、該絶縁層4の下層にエポキシ
系,ポリイミドなどの接着剤層6を数μm程度の厚さで
設けても良い。
【0015】上記コア基材1を一部に用いた多層回路基
板の製造方法の一例について図2を参照して説明する。
先ず、図2(a)に示すコア基材1に対して、図2
(b)に示すように絶縁層4にエキシマレーザー等(絶
縁層4が感光性レジストの場合にはフォトリソグラフィ
ー工程)でビア孔を形成し、該ビア孔に電解めっきによ
るアディティブ法又は導電性ペーストをスクリーン印刷
等により埋め込んでビア4aを形成して導体層3と電気
的に接続する。また、上記ビア4aの先端は、図2
(b)に示すように絶縁層4より外方に突出するように
形成しても良い。上記ビア4aを形成するにあたり、コ
ア基材1に金属支持体2を用いることにより、電解めっ
きを施す際に上記金属支持体2が共通のめっき用電極と
して使用できる。
【0016】次に、図2(c)及び図3に示すように、
前記コア基材1に形成した導体層3と電気的に接続する
ビア4aとBTレジンなどからなるプリント回路基板7
の一方の面に形成した配線パターン7aのうち前記ビア
4aに対応する部位に形成されたランド部7cとが電気
的に接続するよう前記コア基材1のビア形成面1aとプ
リント回路基板7の配線パターン形成面7dとを対向さ
せて積層して加熱加圧して接合する。このとき、コア基
材1は絶縁層4によるプリプレグ(接着剤層の作用をも
つ)又は異方導電性接着剤を介してプリント回路基板7
と接合する。或いは、上記絶縁層4がエポキシ系樹脂や
ポリイミド等のように接着性を有する材料である場合に
は加熱加圧により接合する。また、コア基材1のビア形
成面1aに形成したビア4aの先端が絶縁層4より外方
に突出している場合には、プリント回路基板7のランド
部7cと確実に接合できる。なお、上記プリント回路基
板7としては、図3に示す配線パターン7a、スルーホ
ール7b、ランド部7c等が形成された公知のプリント
回路基板(例えばガラスエポキシ基板)が用いられる。
【0017】次に、図2(d)に示すように、コア基材
1側の金属支持体2及び保護フィルム5をエッチングに
より剥離させて導体層3を露出させる。上記エッチング
液としては、導体層3に銅又は銅箔、金属支持体にアル
ミニウム板を用いた場合、これらを侵食しない塩酸、硫
酸又はアルカリ系水溶液等が好適に用いられる。
【0018】最後に、図2(e)に示すように、導体層
3をエッチングによりパターニングしてビア4aと電気
的に接続した導体配線パターン3aを形成して多層回路
基板8が得られる。具体的には、銅箔の上に感光膜を形
成して露光し、エッチングによって導体配線パターン3
aを形成する。上記多層回路基板8は、金属支持体2に
支持された導体層3を有するコア基材1の平坦なビア形
成面1aと、プリント回路基板7の配線パターン7aの
うち対応するランド部7cを形成した配線パターン形成
面7d(図3参照)とを対向させて積層して接合してい
る。この配線パターン形成面7dは、配線パターン7a
が基板表面より凸状に形成されているため、該配線パタ
ーン形成面7dにソルダレジストを被覆する平坦化処理
を施してほぼ平坦化されたものを用いることが好まし
い。そして、最後に最上層の導体層3をエッチングによ
りパターニングして導体配線パターン3aを形成する。
このため、従来のビルドアップ方式のように、コア基板
上の配線パターンにレジストを塗布してビアホールを形
成し、該ビアホールを含めたレジスト上に無電解銅めっ
きと電解銅めっきを続けて行うことにより導体層を形成
し、該導体層をエッチングして配線パターンを形成する
工程を繰り返す場合に比べて、積層面における配線パタ
ーンの波打ちや歪み等は少なく、平坦度の高い多層回路
基板8を得ることができる。
【0019】また、上記多層回路基板8の最上層に形成
された導体配線パターン3aと、別に用意した前記コア
基材1に形成されたビア4aとを電気的に導通するよう
に積層して接合する工程と、前記コア基材1より前記金
属支持体2を剥離させて導体層3を露出させた後、該導
体層3に導体配線パターン3aを形成する工程(図2
(a)〜(e)参照)とを複数回繰り返すことにより微
細配線を更に多層に形成した多層回路基板8を形成する
ことができる。
【0020】尚、上記多層回路基板8は、プリント回路
基板7の片面にコア基材1を積層して導体層3に導体配
線パターン3aを形成する工程について説明したが、上
記プリント回路基板7の両面側においてコア基材1を積
層して導体配線パターン3aを形成しても良い。また、
上記多層回路基板8のうちプリント回路基板7の露出面
側(図2(e)の下面側)に、スルーホール7bを介し
て配線パターン7aに接続するランド部7cを除いてソ
ルダレジストを施して、外部に露出するランド部7cに
はんだボールなどの外部接続端子を形成してBGA(B
oll Grid Array)用の回路基板(図示せ
ず)を製造することも可能である。
【0021】上記構成によれば、コア基材1として予め
導体層3を金属支持体2に一体に積層したものを用いる
ことにより、コア基材1どうしを接合したり該コア基材
1をプリント回路基板7と接合する場合など、多層回路
基板の製造工程において薄肉の導体層3の取扱い性が良
く、しかも微細配線パターンを形成できるので、多層回
路基板8の高密度実装化に適している。また、上記導体
層3と共にコア基材1を形成する絶縁層4として耐熱性
の高いポリイミドやエポキシ系の樹脂を使用した場合に
は、接着性,耐湿性試験に優れており、プリント回路基
板7として低コストの材料を使用しても、高品質な多層
回路基板8を廉価で提供できる。
【0022】(第2実施例)次に、前記コア基材1を用
いた多層回路基板の製造方法の他の実施例について図4
を参照して説明する。なお、上記第1実施例と同一部材
に同一番号を付して説明を援用するものとする。先ず、
図4(a)において、第1のコア基材1に、最下層側の
絶縁層4にエキシマレーザー等(絶縁層4が感光性レジ
ストの場合にはフォトリソグラフィ工程)でビア孔を形
成し、該ビア孔に電解めっきによるアディティブ法又は
導電性ペーストをスクリーン印刷等により埋め込んでビ
ア4aを形成して導体層3との電気的導通を取る。次に
前記コア基材1と金属からなる支持体9とを積層し加熱
加圧により接合する。このとき、上記コア基材1と支持
体9と絶縁層4によるプリプレグ又は異方導電性接着剤
を介して接合する。或いは、上記絶縁層4がエポキシ系
樹脂やポリイミド等のように接着性を有する材料である
場合には加熱加圧により接合する。上記支持体9として
は必ずしも金属板に限られないが、配線パターンの形成
や熱放散性を考慮すると、銅板が好適に用いられる。そ
して、図4(b)に示すように、コア基材1の導体層3
とビア4aを介して支持体9としての銅板が電気的に接
続する。
【0023】次に、図4(c)に示すように、コア基材
1側の金属支持体2及び保護フィルム5を前記第1実施
例と同様にしてエッチングにより剥離させて導体層3を
露出させた後、該導体層3をエッチングによりパターニ
ングして導体配線パターン3aを形成した単層回路基板
10を製造する。具体的には、銅箔の上に感光膜を形成
して露光し、エッチングによって導体配線パターン3a
を形成する。この後、上記導体配線パターン3a全体に
ニッケルなどをめっきした後金めっきを施し、該導体配
線パターン3aのランド部3cを除いてソルダーレジス
トを被覆して単層回路基板10の表面を平坦化しても良
い。この場合には、後述するように多層形成する場合の
他層の導体配線パターンのビアとの密着性が良く、電気
抵抗も低いため多層回路基板内に微細配線パターンを形
成する上で有利である。この場合も、第1実施例と同様
に金属の支持体9をめっき用の共通電極として利用して
金めっき等を電解めっきすることができる。
【0024】次に、図4(d)に示すように、上記単層
回路基板10の上に、別に用意した第2のコア基材1を
積層し、加熱加圧により接合する。具体的には、前記第
2のコア基材1に形成したビア4bと、前記単層回路基
板10に形成された前記ビア4bに対応する配線パター
ン3aのランド部3cとを対向させて積層して接合する
ことにより電気的に導通をとる。このとき、上記単層回
路基板10は、第1実施例と同様に絶縁層によるプリプ
レグ等を介して第2のコア基材1と接合する。
【0025】次に、図4(e)に示すように、前記コア
基材1より金属支持体2及び保護フィルム5をエッチン
グにより剥離させて導体層3を露出させた後、該導体層
3をエッチングによりパターニングして導体配線パター
ン3bを形成する。具体的には、銅箔の上に感光膜を形
成して露光し、エッチングによって導体配線パターン3
bを形成する。この後、前記導体配線パターン3aと同
様に平坦化処理した後、導体配線パターン3bのランド
部3dにはニッケルなどをめっきした後、金めっきを施
しても良い。また、平坦化処理をせずに配線パターン全
体にニッケルめっきや金めっきを施してもかまわない。
【0026】最後に、最下層に接合した前記単層回路基
板10の底部に接合した支持体9としての銅板をエッチ
ングなどにより除去して、多層回路基板11を製造する
ことができる。上記第2実施例では導電層3を2層設け
る場合について説明したが、上記導体配線パターン3b
上に更に他のコア基材1をそのビアとこれに対応する配
線パターン3bのランド部3cとの電気的導通をとるよ
うに積層して、図4(d)〜(e)の工程を繰り返すこ
とにより更に多層の微細配線を形成した多層回路基板1
1を得ることができる。
【0027】尚、上記最下層に接合した単層回路基板1
0より支持体9を除去した後、その底部にビア4aのみ
を露出させるようにソルダレジストを施して、該露出部
にはんだボールなどの外部接続端子を形成してBGA用
の多層回路基板(図示せず)を製造することも可能であ
る。或いは上記支持体9を除去した後、プリント回路基
板7の配線パターン7aの対応するランド部7cと多層
回路基板11の底部に露出するビア4aとの電気的導通
を取るように上記多層回路基板11とプリント回路基板
7を積層して接合しても良い。また、上記支持体9は金
属に限らず、絶縁体(セラミック,樹脂材)の表面をめ
っき処理などで金属化したものでも良い。
【0028】以上、本発明の好適な実施例について種々
述べてきたが、本発明は上記各実施例に限定されるもの
ではなく、発明の精神を逸脱しない範囲内でさらに多く
の改変を施し得るのはもちろんのことである。例えば、
上記第1,第2実施例では、多層形成するコア基材1を
プリント回路基板7と接合する工程について説明した
が、多層回路基板の熱放散性を効果的に行うために、金
属ベース(鉄板,アルミニウム板等)の両側に絶縁層及
びめっき層を設けたメタルコア基板などと接合しても良
い。
【0029】
【発明の効果】本発明は前述したように、予め導体層を
金属支持体に一体に積層したコア基材を用いることによ
り、例えばコア基材を多層に積層したり、該コア基材と
回路基板とを接合するときなど、多層回路基板の製造工
程において薄肉の導体層の取扱い性が良く、しかも微細
配線パターンを形成できるので、多層回路基板の高密度
実装化に適している。また、上記導体層と共にコア基材
を形成する絶縁層として耐熱性の高いポリイミドやエポ
キシ系などの樹脂を使用した場合には、接着性,耐湿性
試験に優れており、回路基板として低コストの材料を使
用しても、高品質な多層回路基板を廉価で提供できる。
また、上記多層回路基板は、金属支持体に支持された導
体層を有するコア基材の平坦なビア形成面と、該ビアの
配置に対応して回路基板に形成した配線パターン形成面
とを対向させて積層して接合する工程を経て製造してい
るため、積層面における配線パターンの波打ちや歪み等
は少なく、平坦度の高い多層回路基板を得ることができ
る等の著効を奏する。
【図面の簡単な説明】
【図1】コア基材の構成を示す断面図である。
【図2】第1実施例に係る多層回路基板の製造工程の一
例を示す説明図である。
【図3】コア基材と接合するプリント回路基板の説明図
である。
【図4】第2実施例に係る多層回路基板の製造工程の一
例を示す説明図である。
【図5】従来のビルドアップ法により多層回路基板を製
造する製造工程を示す説明図である。
【符号の説明】
1 コア基材 1a ビア形成面 2 アルミニウム板 3 導体層 3a,3b 導体配線パターン 3c,3d,7c ランド部 4 絶縁層 4a,4b ビア 5 保護フィルム 6 接着剤層 7 プリント回路基板 7a 配線パターン 7b スルーホール 7d 配線パターン形成面 8 回路基板 9 支持板 10,12a,12b 単層回路基板 11,13 多層回路基板

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 金属支持体上に導体層を積層し該導体層
    上に絶縁層を積層してなるコア基材の前記絶縁層に前記
    導体層と電気的に接続するビアを形成する工程と、前記
    ビアと該ビアの配置に対応して回路基板に形成した配線
    パターンとが電気的に接続するように前記コア基材のビ
    ア形成面と前記回路基板の配線パターン形成面とを対向
    させて積層する工程と、前記コア基材より前記金属支持
    体を除去して導体層を露出させた後、該導体層を前記ビ
    アと電気的に接続する導体配線パターンに形成する工程
    とを含むことを特徴とする多層回路基板の製造方法。
  2. 【請求項2】 前記導体配線パターンと別に設けたコア
    基材に形成したビアが電気的に接続するように更にコア
    基材を積層し、該コア基材より前記金属支持体を除去し
    て導体層を露出させた後、該導体層を前記ビアと電気的
    に接続する導体配線パターンに形成する工程を繰り返す
    ことを特徴とする請求項1記載の多層回路基板の製造方
    法。
  3. 【請求項3】 金属支持体上に導体層を積層し該導体層
    上に絶縁層を積層してなるコア基材の前記絶縁層に前記
    導体層と電気的に接続するビアを形成した第1及び第2
    のコア基材を設ける工程と、前記第1のコア基材のビア
    形成面と支持体とを積層する工程と、前記第1のコア基
    材より金属支持体を除去して導体層を露出させた後、該
    導体層を前記ビアと電気的に接続する導体配線パターン
    に形成した単層回路基板を形成する工程と、 前記導体配線パターンと第2のコア基材に形成したビア
    とが電気的に接続するように第2のコア基材のビア形成
    面と前記単層回路基板の導体配線パターン形成面とを対
    向させて積層する工程と、前記第2のコア基材から金属
    支持体を除去して導体層を露出させた後、該導体層を導
    体配線パターンに形成する工程と、前記支持体を除去す
    る工程とを含むことを特徴とする多層回路基板の製造方
    法。
  4. 【請求項4】 前記支持体を除去する工程の後、前記多
    層回路基板の支持体除去面に露出したビアと、該ビアの
    配置に対応して回路基板に形成した配線パターンとが電
    気的に接続するように、前記多層回路基板の支持体除去
    面と回路基板の配線パターン形成面とを対向させて積層
    する工程を有することを特徴とする請求項3記載の多層
    回路基板の製造方法。
  5. 【請求項5】 前記支持体を除去する工程の後、前記多
    層回路基板の支持体除去面に露出したビアに外部接続端
    子を形成する工程を有することを特徴とする請求項3記
    載の多層回路基板の製造方法。
  6. 【請求項6】 前記絶縁層に形成するビアは、前記絶縁
    層に形成したビア孔に電解めっきを施すことにより形成
    することを特徴とする請求項1、請求項2、請求項3、
    請求項4又は請求項5記載の多層回路基板の製造方法。
  7. 【請求項7】 前記絶縁層に形成するビアは、前記絶縁
    層に形成したビア孔に導電性ペーストを充填することに
    より形成することを特徴とする請求項1、請求項2、請
    求項3、請求項4又は請求項5記載の多層回路基板の製
    造方法。
  8. 【請求項8】 前記絶縁層に形成するビアは、前記絶縁
    層に形成したビア孔の開口部よりも外方に突出している
    ことを特徴とする請求項6又は請求項7記載の多層回路
    基板の製造方法。
  9. 【請求項9】 前記金属支持体に、アルミニウム板又は
    スズ板を用いることを特徴とする請求項1、請求項2、
    請求項3、請求項4、請求項5、請求項6、請求項7又
    は請求項8記載の多層回路基板の製造方法。
  10. 【請求項10】 前記導体層は、前記金属支持体に銅又
    は銅合金をスパッタ法或いはめっき法により形成するこ
    とを特徴とする請求項1、請求項2、請求項3、請求項
    4、請求項5、請求項6、請求項7、請求項8又は請求
    項9記載の多層回路基板の製造方法。
  11. 【請求項11】 前記導体層は、前記金属支持体に銅箔
    を貼着して形成することを特徴とする請求項1、請求項
    2、請求項3、請求項4、請求項5、請求項6、請求項
    7、請求項8又は請求項9記載の多層回路基板の製造方
    法。
JP22660696A 1996-08-28 1996-08-28 多層回路基板の製造方法 Pending JPH1070365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22660696A JPH1070365A (ja) 1996-08-28 1996-08-28 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22660696A JPH1070365A (ja) 1996-08-28 1996-08-28 多層回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH1070365A true JPH1070365A (ja) 1998-03-10

Family

ID=16847839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22660696A Pending JPH1070365A (ja) 1996-08-28 1996-08-28 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH1070365A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370748B1 (en) * 1999-04-02 2002-04-16 Gisulfo Baccini Device to produce multi-layer electronic circuits
US6591491B2 (en) * 2000-03-22 2003-07-15 Nitto Denko Corporation Method for producing multilayer circuit board
US8533943B2 (en) 1998-09-28 2013-09-17 Ibiden Co., Ltd. Printed wiring board and method for producing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8533943B2 (en) 1998-09-28 2013-09-17 Ibiden Co., Ltd. Printed wiring board and method for producing the same
US6370748B1 (en) * 1999-04-02 2002-04-16 Gisulfo Baccini Device to produce multi-layer electronic circuits
US6591491B2 (en) * 2000-03-22 2003-07-15 Nitto Denko Corporation Method for producing multilayer circuit board

Similar Documents

Publication Publication Date Title
JP2005310946A (ja) 半導体装置
TW200301554A (en) Method of producing multilayered circuit board for semiconductor device
JPH1056099A (ja) 多層回路基板およびその製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
JP4691763B2 (ja) プリント配線板の製造方法
JPWO2004105454A1 (ja) 配線基板の製造方法
US8161634B2 (en) Method of fabricating a printed circuit board
JP2002043752A (ja) 配線基板,多層配線基板およびそれらの製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JPH10303561A (ja) 多層配線基板及びその製造方法
JP4863076B2 (ja) 配線基板及びその製造方法
JP2002151853A (ja) 多層配線基板とその製造方法
JPH1070365A (ja) 多層回路基板の製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP2666784B2 (ja) 印刷配線板及びその製造方法
JP2004072125A (ja) 印刷配線板の製造方法および印刷配線板
JP4449228B2 (ja) 検査治具の製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JPH09283931A (ja) 多層配線基板
JPH1117059A (ja) ボールグリッドアレイ基板及びその連続体
JPS5922398B2 (ja) 多層印刷配線板の製造法
JP4562154B2 (ja) 半導体モジュールの製造方法
JP2000357857A (ja) 印刷配線板の製造方法
JP2001053189A (ja) 配線基板とその製造方法