JPH1066098A - デジタルコンバーゼンス補正装置 - Google Patents
デジタルコンバーゼンス補正装置Info
- Publication number
- JPH1066098A JPH1066098A JP22340796A JP22340796A JPH1066098A JP H1066098 A JPH1066098 A JP H1066098A JP 22340796 A JP22340796 A JP 22340796A JP 22340796 A JP22340796 A JP 22340796A JP H1066098 A JPH1066098 A JP H1066098A
- Authority
- JP
- Japan
- Prior art keywords
- convergence correction
- data
- correction data
- convergence
- static
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【課題】 部品点数と基板面積の削減によりコストダウ
ンしたデジタルコンバーゼンス補正装置を提供する。 【解決手段】 ダイナミックコンバーゼンス補正データ
メモリー１より読み出されたダイナミックコンバーゼン
ス補正データと、スタティックコンバーゼンスデータレ
ジスタ４内のスタティックコンバーゼンスデータとを加
算器７において加算し、コンバーゼンス補正データとし
て出力する構成とすることによって、ダイナミックコン
バーゼンス補正用とスタティックコンバーゼンス補正用
のＤ／Ａコンバーター１１を共用することができ、部品
点数の削減と、基板面積の削減により、コストダウンを
図ることができる。
ンしたデジタルコンバーゼンス補正装置を提供する。 【解決手段】 ダイナミックコンバーゼンス補正データ
メモリー１より読み出されたダイナミックコンバーゼン
ス補正データと、スタティックコンバーゼンスデータレ
ジスタ４内のスタティックコンバーゼンスデータとを加
算器７において加算し、コンバーゼンス補正データとし
て出力する構成とすることによって、ダイナミックコン
バーゼンス補正用とスタティックコンバーゼンス補正用
のＤ／Ａコンバーター１１を共用することができ、部品
点数の削減と、基板面積の削減により、コストダウンを
図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば投射形カラ
ー受像器などにおいて、映像の色のずれいわゆるコンバ
ーゼンスずれの補正装置（国際特許分類Ｈ０４Ｎ ９／
２８）に関するものである。
ー受像器などにおいて、映像の色のずれいわゆるコンバ
ーゼンスずれの補正装置（国際特許分類Ｈ０４Ｎ ９／
２８）に関するものである。
【０００２】
【従来の技術】一般に３原色を発光する３本の投写管を
用いてスクリーンに拡大投写する投写形カラー受像機に
おいては、投写管のスクリーンに対する入射角が各投写
管で異なるためスクリーン上で色ずれが生じる。
用いてスクリーンに拡大投写する投写形カラー受像機に
おいては、投写管のスクリーンに対する入射角が各投写
管で異なるためスクリーン上で色ずれが生じる。
【０００３】これらの３原色の重ね合わせを実現するた
めに、例えば特開平５−２４４６１５号公報に提案され
ているような、いわゆるディジタルコンバーゼンス補正
装置を用いることが多い。
めに、例えば特開平５−２４４６１５号公報に提案され
ているような、いわゆるディジタルコンバーゼンス補正
装置を用いることが多い。
【０００４】ディジタルコンバーゼンス補正装置は、水
平および垂直走査周期に同期させた調整点を設け、その
各調整点ごとのコンバーゼンス補正量のデータをディジ
タル的に補正用メモリに書き込み、このデータを偏向パ
ルスに同期して読みだしＤ／Ａ変換し、ダイナミックコ
ンバーゼンス補正波形信号をつくり、ダイナミックコン
バーゼンス補正を行っている。
平および垂直走査周期に同期させた調整点を設け、その
各調整点ごとのコンバーゼンス補正量のデータをディジ
タル的に補正用メモリに書き込み、このデータを偏向パ
ルスに同期して読みだしＤ／Ａ変換し、ダイナミックコ
ンバーゼンス補正波形信号をつくり、ダイナミックコン
バーゼンス補正を行っている。
【０００５】さらに、投写形カラー受像機をダイナミッ
クコンバーゼンス補正を調整した向きとは違う向きに設
置すると、地球の地磁気の影響が変化するため、若干の
コンバーゼンスずれが生じてしまう。
クコンバーゼンス補正を調整した向きとは違う向きに設
置すると、地球の地磁気の影響が変化するため、若干の
コンバーゼンスずれが生じてしまう。
【０００６】これを微調整するためにコンバーゼンス補
正波形に可変のＤＣ電圧を加えることのできるスタティ
ックコンバーゼンス補正回路が設けてあるのが一般的で
ある。
正波形に可変のＤＣ電圧を加えることのできるスタティ
ックコンバーゼンス補正回路が設けてあるのが一般的で
ある。
【０００７】コンバーゼンス回路においてダイナミック
コンバーゼンス補正回路と、スタティックコンバーゼン
ス補正回路、及び、その補正波形の合成について詳細に
説明する。図８は、コンバーゼンス補正装置の１チャン
ネル分のブロック図である。図８において、符号１はコ
ンバーゼンス補正データ用メモリー、２はマイコン、３
はデータ読み出し回路、１０はデータ処理回路、１１及
はダイナミックコンバーゼンス補正用Ｄ／Ａコンバータ
ー、１２はスタティックコンバーゼンス補正用Ｄ／Ａコ
ンバーター、点線で囲った１３はデジタルコンバーゼン
ス用ＬＳＩである。まず、ダイナミックコンバーゼンス
補正回路では、マイコン１はデジタルコンバーゼンス用
ＬＳＩ１３の中のデータ読み出し装置３を制御して、デ
ジタルコンバーゼンス用ＬＳＩ１３がダイナミックコン
バーゼンス補正データメモリー１よりダイナミックコン
バーゼンス補正データを読み出すタイミング等の設定を
行う。
コンバーゼンス補正回路と、スタティックコンバーゼン
ス補正回路、及び、その補正波形の合成について詳細に
説明する。図８は、コンバーゼンス補正装置の１チャン
ネル分のブロック図である。図８において、符号１はコ
ンバーゼンス補正データ用メモリー、２はマイコン、３
はデータ読み出し回路、１０はデータ処理回路、１１及
はダイナミックコンバーゼンス補正用Ｄ／Ａコンバータ
ー、１２はスタティックコンバーゼンス補正用Ｄ／Ａコ
ンバーター、点線で囲った１３はデジタルコンバーゼン
ス用ＬＳＩである。まず、ダイナミックコンバーゼンス
補正回路では、マイコン１はデジタルコンバーゼンス用
ＬＳＩ１３の中のデータ読み出し装置３を制御して、デ
ジタルコンバーゼンス用ＬＳＩ１３がダイナミックコン
バーゼンス補正データメモリー１よりダイナミックコン
バーゼンス補正データを読み出すタイミング等の設定を
行う。
【０００８】データ読み出し装置３によって偏向パルス
に同期して補正データメモリー１より読み出されたコン
バーゼンス補正データは、データ処理回路１０において
各色、各補正方向の出力データに変換される。その出力
データはＤ／Ａコンバーター１１によってアナログ信号
であるデジタルコンバーゼンス補正波形に変換される。
次にアナログコンバーゼンス補正回路では、マイコン２
が直接スタティックコンバーゼンス用Ｄ／Ａコンバータ
ー１２にアナログコンバーゼンス補正データを送る。
に同期して補正データメモリー１より読み出されたコン
バーゼンス補正データは、データ処理回路１０において
各色、各補正方向の出力データに変換される。その出力
データはＤ／Ａコンバーター１１によってアナログ信号
であるデジタルコンバーゼンス補正波形に変換される。
次にアナログコンバーゼンス補正回路では、マイコン２
が直接スタティックコンバーゼンス用Ｄ／Ａコンバータ
ー１２にアナログコンバーゼンス補正データを送る。
【０００９】スタティックコンバーゼンス用Ｄ／Ａコン
バーター１２はそのデータに従ってスタティックコンバ
ーゼンス補正用のＤＣ電圧を発生させ、先ほどのダイナ
ミックコンバーゼンス補正波形と合成された後、コンバ
ーゼンス補正波形として出力される。
バーター１２はそのデータに従ってスタティックコンバ
ーゼンス補正用のＤＣ電圧を発生させ、先ほどのダイナ
ミックコンバーゼンス補正波形と合成された後、コンバ
ーゼンス補正波形として出力される。
【００１０】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成におけるデジタルコンバーゼンス補正回路で
は、Ｄ／Ａコンバーターがダイナミックコンバーゼンス
補正用とスタティックコンバーゼンス補正用のそれぞれ
が必要になってしまうと言う欠点があった。
うな構成におけるデジタルコンバーゼンス補正回路で
は、Ｄ／Ａコンバーターがダイナミックコンバーゼンス
補正用とスタティックコンバーゼンス補正用のそれぞれ
が必要になってしまうと言う欠点があった。
【００１１】
【課題を解決するための手段】上記問題を解決するため
に本発明は、ダイナミックコンバーゼンス補正用データ
にスタティックコンバーゼンス用データを加算する回路
を備え、ダイナミックコンバーゼンス補正とスタティッ
クコンバーゼンス補正をダイナミックコンバーゼンス補
正用Ｄ／Ａコンバーターで行う。
に本発明は、ダイナミックコンバーゼンス補正用データ
にスタティックコンバーゼンス用データを加算する回路
を備え、ダイナミックコンバーゼンス補正とスタティッ
クコンバーゼンス補正をダイナミックコンバーゼンス補
正用Ｄ／Ａコンバーターで行う。
【００１２】本発明によれば、部品点数の削減と、基板
面積の削減により、コストダウンを図ることができる。
面積の削減により、コストダウンを図ることができる。
【００１３】
【発明の実施の形態】本発明の請求項１に記載の発明
は、デジタルデータを用いてコンバーゼンス補正波形を
出力する構成のデジタルコンバーゼンス補正装置におい
て、ダイナミックコンバーゼンス補正用データにスタテ
ィックコンバーゼンス用データを加算する回路を備え、
ダイナミックコンバーゼンス補正用とスタティックコン
バーゼンス補正用のＤ／Ａコンバーターを共用すること
を特徴とするデジタルコンバーゼンス補正装置としたも
のであり、基板面積の削減および、使用部品点数の削減
という作用を有する。
は、デジタルデータを用いてコンバーゼンス補正波形を
出力する構成のデジタルコンバーゼンス補正装置におい
て、ダイナミックコンバーゼンス補正用データにスタテ
ィックコンバーゼンス用データを加算する回路を備え、
ダイナミックコンバーゼンス補正用とスタティックコン
バーゼンス補正用のＤ／Ａコンバーターを共用すること
を特徴とするデジタルコンバーゼンス補正装置としたも
のであり、基板面積の削減および、使用部品点数の削減
という作用を有する。
【００１４】本発明の請求項２に記載の発明は、上記請
求項１の発明において、ダイナミックコンバーゼンス補
正用データにスタティックコンバーゼンス用データを加
算する際に、スタティックコンバーゼンスデータをレベ
ルシフトすることにより、ダイナミックコンバーゼンス
の補正量に対するスタティックコンバーゼンス補正量を
調整できることができることを特徴とするデジタルコン
バーゼンス補正装置である。
求項１の発明において、ダイナミックコンバーゼンス補
正用データにスタティックコンバーゼンス用データを加
算する際に、スタティックコンバーゼンスデータをレベ
ルシフトすることにより、ダイナミックコンバーゼンス
の補正量に対するスタティックコンバーゼンス補正量を
調整できることができることを特徴とするデジタルコン
バーゼンス補正装置である。
【００１５】本発明の請求項３に記載の発明は、上記請
求項２の発明において、ダイナミックコンバーゼンス補
正用データにスタティックコンバーゼンス用データを加
算した際に、演算によるオーバーフローを検出する回路
と、コンバーゼンスデータの上下限を設定するリミッタ
とを備えることを特徴とするデジタルコンバーゼンス補
正装置であり、コンバーゼンスデータが異常になるのを
防ぐという作用を有する。
求項２の発明において、ダイナミックコンバーゼンス補
正用データにスタティックコンバーゼンス用データを加
算した際に、演算によるオーバーフローを検出する回路
と、コンバーゼンスデータの上下限を設定するリミッタ
とを備えることを特徴とするデジタルコンバーゼンス補
正装置であり、コンバーゼンスデータが異常になるのを
防ぐという作用を有する。
【００１６】以下、本発明の実施の形態におけるデジタ
ルコンバーゼンス補正装置について図１〜図７を用いて
説明する。
ルコンバーゼンス補正装置について図１〜図７を用いて
説明する。
【００１７】（実施の形態１）図１は本発明の具体的な
構成図を示し、１はコンバーゼンス補正データ用メモリ
ー、２はマイコン、３はデータ読み出し回路、４はスタ
ティックコンバーゼンスデータレジスタ、７は加算器、
１０はデータ処理回路、１１及はダイナミックコンバー
ゼンス補正用Ｄ／Ａコンバーター、１４はデジタルコン
バーゼンス用ＬＳＩである。この回路において、マイコ
ン１はデジタルコンバーゼンス用ＬＳＩ１４の中のデー
タ読み出し装置３を制御して、デジタルコンバーゼンス
用ＬＳＩ１４がダイナミックコンバーゼンス補正データ
メモリー１よりダイナミックコンバーゼンス補正データ
を読み出すタイミング等の設定を行う。また、スタティ
ックコンバーゼンスデータレジスタ４にスタティックコ
ンバーセンス補正データを書き込む。
構成図を示し、１はコンバーゼンス補正データ用メモリ
ー、２はマイコン、３はデータ読み出し回路、４はスタ
ティックコンバーゼンスデータレジスタ、７は加算器、
１０はデータ処理回路、１１及はダイナミックコンバー
ゼンス補正用Ｄ／Ａコンバーター、１４はデジタルコン
バーゼンス用ＬＳＩである。この回路において、マイコ
ン１はデジタルコンバーゼンス用ＬＳＩ１４の中のデー
タ読み出し装置３を制御して、デジタルコンバーゼンス
用ＬＳＩ１４がダイナミックコンバーゼンス補正データ
メモリー１よりダイナミックコンバーゼンス補正データ
を読み出すタイミング等の設定を行う。また、スタティ
ックコンバーゼンスデータレジスタ４にスタティックコ
ンバーセンス補正データを書き込む。
【００１８】データ読み出し装置３によって偏向パルス
に同期してダイナミックコンバーゼンス補正データメモ
リー１より読み出されたダイナミックコンバーゼンス補
正データは、加算器７においてスタティックコンバーゼ
ンスデータレジスタ内のスタティックコンバーゼンスデ
ータと加算される。
に同期してダイナミックコンバーゼンス補正データメモ
リー１より読み出されたダイナミックコンバーゼンス補
正データは、加算器７においてスタティックコンバーゼ
ンスデータレジスタ内のスタティックコンバーゼンスデ
ータと加算される。
【００１９】この際、一般的にダイナミックコンバーゼ
ンス補正データをｎビットとすると、スタティックコン
バーゼンス補正データｍビットはｎ＞ｍの関係があるた
め、図２に示すようにスタティックコンバーゼンス補正
データは、上位、下位ビットにそれぞれもしくは一方に
固定長の（ｎ−ｍ）ビットを付加しｎビットデータに変
換して、加算器に入力する。
ンス補正データをｎビットとすると、スタティックコン
バーゼンス補正データｍビットはｎ＞ｍの関係があるた
め、図２に示すようにスタティックコンバーゼンス補正
データは、上位、下位ビットにそれぞれもしくは一方に
固定長の（ｎ−ｍ）ビットを付加しｎビットデータに変
換して、加算器に入力する。
【００２０】加算器７より出力されたコンバーゼンス補
正用データは（ｎ＋１）ビットとなるため、データ処理
回路１０に入力する際、最下位ビットを削除してｎビッ
トデータに変換される。そしてデータ処理回路１０にお
いて各色、各補正方向の出力データに変換され、その出
力データはＤ／Ａコンバーター１１によってアナログ信
号であるデジタルコンバーゼンス補正波形に変換され
る。
正用データは（ｎ＋１）ビットとなるため、データ処理
回路１０に入力する際、最下位ビットを削除してｎビッ
トデータに変換される。そしてデータ処理回路１０にお
いて各色、各補正方向の出力データに変換され、その出
力データはＤ／Ａコンバーター１１によってアナログ信
号であるデジタルコンバーゼンス補正波形に変換され
る。
【００２１】（実施の形態２）上記実施の形態１では加
算器７のコンバーゼンス補正データ出力の最下位ビット
を削除したが、図３に示すように、あらかじめダイナミ
ックコンバーゼンス補正データ、スタティックコンバー
ゼンス補正データ共に、（ｎ−１）ビットのデータに変
換しておくことにより、コンバーゼンス補正データをｎ
ビットとしてもよい。
算器７のコンバーゼンス補正データ出力の最下位ビット
を削除したが、図３に示すように、あらかじめダイナミ
ックコンバーゼンス補正データ、スタティックコンバー
ゼンス補正データ共に、（ｎ−１）ビットのデータに変
換しておくことにより、コンバーゼンス補正データをｎ
ビットとしてもよい。
【００２２】（実施の形態３）また、上記実施の形態１
及び実施の形態２においては加算の結果がｎビットにな
るようにビットの削除等を行っているが、図４に示すよ
うに、加算器７でのオーバーフローを検出するオーバー
フロー検出器８を備え、コンバーゼンス補正データリミ
ッタ９においてコンバーゼンス補正データがオーバーフ
ローした場合はコンバーゼンス補正データｎビットの最
大値もしくは最小値に制限する回路を有しても良い。
及び実施の形態２においては加算の結果がｎビットにな
るようにビットの削除等を行っているが、図４に示すよ
うに、加算器７でのオーバーフローを検出するオーバー
フロー検出器８を備え、コンバーゼンス補正データリミ
ッタ９においてコンバーゼンス補正データがオーバーフ
ローした場合はコンバーゼンス補正データｎビットの最
大値もしくは最小値に制限する回路を有しても良い。
【００２３】（実施の形態４）さらに、上記実施の形態
１ではスタティックコンバーゼンス補正データを加算器
７で加算する際、上位、下位ビットにそれぞれもしくは
一方に固定長の（ｎ−ｍ）ビットを付加しているが、図
５に示すように、スタティックコンバーゼンスデータレ
ベルシフト用レジスタ５及び、レベルシフト回路６を備
えることにより、スタティックコンバーゼンス補正デー
タをあらかじめマイコン２で設定しておいたスタティッ
クコンバーゼンスデータレベルシフト用レジスタの値に
従ってレベルシフト回路６においてレベルシフトを行
い、スタティックコンバーゼンス補正データをｎビット
に変換した後、加算器７においてダイナミックコンバー
ゼンス補正データと加算するようにしてもよい。
１ではスタティックコンバーゼンス補正データを加算器
７で加算する際、上位、下位ビットにそれぞれもしくは
一方に固定長の（ｎ−ｍ）ビットを付加しているが、図
５に示すように、スタティックコンバーゼンスデータレ
ベルシフト用レジスタ５及び、レベルシフト回路６を備
えることにより、スタティックコンバーゼンス補正デー
タをあらかじめマイコン２で設定しておいたスタティッ
クコンバーゼンスデータレベルシフト用レジスタの値に
従ってレベルシフト回路６においてレベルシフトを行
い、スタティックコンバーゼンス補正データをｎビット
に変換した後、加算器７においてダイナミックコンバー
ゼンス補正データと加算するようにしてもよい。
【００２４】（実施の形態５）上記実施の形態４では加
算器７のコンバーゼンス補正データ出力の最下位ビット
を削除したが、図６に示すように、あらかじめダイナミ
ックコンバーゼンス補正データ、スタティックコンバー
ゼンス補正データ共に、（ｎ−１）ビットのデータに変
換しておくことにより、コンバーゼンス補正データをｎ
ビットとしてもよい。
算器７のコンバーゼンス補正データ出力の最下位ビット
を削除したが、図６に示すように、あらかじめダイナミ
ックコンバーゼンス補正データ、スタティックコンバー
ゼンス補正データ共に、（ｎ−１）ビットのデータに変
換しておくことにより、コンバーゼンス補正データをｎ
ビットとしてもよい。
【００２５】（実施の形態６）また、上記実施の形態４
及び実施の形態５においては加算の結果がｎビットにな
るようにビットの削除等を行っているが、図７に示すよ
うに、加算器７でのオーバーフローを検出するオーバー
フロー検出器８を備え、コンバーゼンス補正データリミ
ッタ９においてコンバーゼンス補正データがオーバーフ
ローした場合はコンバーゼンス補正データｎビットの最
大値もしくは最小値に制限する回路を有しても良い。
及び実施の形態５においては加算の結果がｎビットにな
るようにビットの削除等を行っているが、図７に示すよ
うに、加算器７でのオーバーフローを検出するオーバー
フロー検出器８を備え、コンバーゼンス補正データリミ
ッタ９においてコンバーゼンス補正データがオーバーフ
ローした場合はコンバーゼンス補正データｎビットの最
大値もしくは最小値に制限する回路を有しても良い。
【００２６】
【発明の効果】本発明は、上記手段においてダイナミッ
クコンバーゼンス補正用とスタティックコンバーゼンス
補正用のＤ／Ａコンバーターを共用することにより部品
点数の削減と、基板面積の削減により、コストダウンを
図ることができる。
クコンバーゼンス補正用とスタティックコンバーゼンス
補正用のＤ／Ａコンバーターを共用することにより部品
点数の削減と、基板面積の削減により、コストダウンを
図ることができる。
【図１】本発明の一実施例におけるデジタルコンバーゼ
ンス補正装置のブロック図
ンス補正装置のブロック図
【図２】本発明の一実施例におけるコンバーゼンス補正
データの加算方法の説明図
データの加算方法の説明図
【図３】本発明の一実施例におけるデジタルコンバーゼ
ンス補正装置のブロック図
ンス補正装置のブロック図
【図４】本発明の一実施例におけるデジタルコンバーゼ
ンス補正装置のブロック図
ンス補正装置のブロック図
【図５】本発明の一実施例におけるデジタルコンバーゼ
ンス補正装置のブロック図
ンス補正装置のブロック図
【図６】本発明の一実施例におけるデジタルコンバーゼ
ンス補正装置のブロック図
ンス補正装置のブロック図
【図７】本発明の一実施例におけるデジタルコンバーゼ
ンス補正装置のブロック図
ンス補正装置のブロック図
【図８】従来の技術によるデジタルコンバーゼンス補正
力装置のブロック図
力装置のブロック図
１ ダイナミックコンバーゼンス補正データメモリ ２ マイコン ３ データ読み出し回路 ４ スタティックコンバーゼンスデータレジスタ ５ スタティックコンバーゼンスデータレベルシフト用
レジスタ ６ レベルシフト回路 ７ 加算器 ８ オーバーフロー検出器 ９ コンバーゼンスデータリミッタ １０ データ処理回路 １１ ダイナミックコンバーゼンス用Ｄ／Ａコンバータ １２ スタティックコンバーゼンス用Ｄ／Ａコンバータ １４、１５、１６、１７、１８、１９ デジタルコンバ
ーゼンス用ＬＳＩ
レジスタ ６ レベルシフト回路 ７ 加算器 ８ オーバーフロー検出器 ９ コンバーゼンスデータリミッタ １０ データ処理回路 １１ ダイナミックコンバーゼンス用Ｄ／Ａコンバータ １２ スタティックコンバーゼンス用Ｄ／Ａコンバータ １４、１５、１６、１７、１８、１９ デジタルコンバ
ーゼンス用ＬＳＩ
Claims (6)
- 【請求項１】 一定長のダイナミックコンバーゼンス補
正データと一定長のスタティックコンバーゼンス補正デ
ータとを加算して作り出したコンバーゼンス補正データ
を、Ｄ／Ａコンバーターでアナログ信号に変換して出力
することを特徴とするデジタルコンバーゼンス補正装
置。 - 【請求項２】 ダイナミックコンバーゼンス補正用デー
タとスタティックコンバーゼンス補正データとを加算す
るに際し、ダイナミックコンバーゼンス補正データとス
タティックコンバーゼンス補正データをあらかじめ（ｎ
−１）ビットのデータに変換しておくことを特徴とする
請求項１記載のデジタルコンバーゼンス補正装置。 - 【請求項３】 ダイナミックコンバーゼンス補正用デー
タとスタティックコンバーゼンス用データとを加算した
際、演算によるオーバーフローを検出する検出回路と、
コンバーゼンスデータの上下限を設定するリミッタとを
備えることを特徴とする請求項１記載のデジタルコンバ
ーゼンス補正装置。 - 【請求項４】 レベルシフト用データレジスタとレベル
シフト回路を備え、スタティックコンバーゼンス補正デ
ータを任意のビット数だけレベルシフトすることを特徴
とする請求項１記載のデジタルコンバーゼンス補正装
置。 - 【請求項５】 ダイナミックコンバーゼンス補正用デー
タとスタティックコンバーゼンス補正データとを加算す
る際、ダイナミックコンバーゼンス補正データとスタテ
ィックコンバーゼンス補正データをあらかじめ（ｎ−
１）ビットのデータに変換しておくことを特徴とする請
求項４記載のデジタルコンバーゼンス補正装置。 - 【請求項６】 ダイナミックコンバーゼンス補正用デー
タとスタティックコンバーゼンス用データとを加算した
際、演算によるオーバーフローを検出する回路と、コン
バーゼンスデータの上下限を設定するリミッタとを備え
ることを特徴とする請求項４記載のデジタルコンバーゼ
ンス補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22340796A JPH1066098A (ja) | 1996-08-26 | 1996-08-26 | デジタルコンバーゼンス補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22340796A JPH1066098A (ja) | 1996-08-26 | 1996-08-26 | デジタルコンバーゼンス補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1066098A true JPH1066098A (ja) | 1998-03-06 |
Family
ID=16797667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22340796A Pending JPH1066098A (ja) | 1996-08-26 | 1996-08-26 | デジタルコンバーゼンス補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1066098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979944B2 (en) | 2003-06-14 | 2005-12-27 | Samsung Electronics Co., Ltd. | Display device shared between digital-to-analog converter for outputting convergence signal and dynamic focus signal |
-
1996
- 1996-08-26 JP JP22340796A patent/JPH1066098A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979944B2 (en) | 2003-06-14 | 2005-12-27 | Samsung Electronics Co., Ltd. | Display device shared between digital-to-analog converter for outputting convergence signal and dynamic focus signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2326333A1 (en) | Image display device | |
| JPH045313B2 (ja) | ||
| JP3123358B2 (ja) | ディスプレイ装置 | |
| US6522359B1 (en) | Image signal processing apparatus for image sensor | |
| JPH1066098A (ja) | デジタルコンバーゼンス補正装置 | |
| KR100270722B1 (ko) | 디지탈화상 보정장치 및 디스플레이장치 | |
| JP3259627B2 (ja) | 走査線変換装置 | |
| JPH0793692B2 (ja) | 画像歪補正装置 | |
| JPH08190363A (ja) | 映像信号処理装置 | |
| US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
| JP2549666Y2 (ja) | 子画面の白バランス補正回路 | |
| JPH0514912A (ja) | デイジタルコンバーゼンス装置 | |
| JP3298377B2 (ja) | クランプ装置 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| KR100305178B1 (ko) | 화상 일그러짐 없는 디스플레이 유니트의 편향보정회로 | |
| JP3058103B2 (ja) | 映像ミュート信号発生回路 | |
| JP2508941B2 (ja) | 映像信号ａ−ｄ変換装置 | |
| JPH01174077A (ja) | 映像信号処理装置 | |
| JPH11252577A (ja) | コンバーゼンス補正装置 | |
| JP3449828B2 (ja) | ディジタルコンバーゼンス装置 | |
| JP3049845B2 (ja) | コンバーゼンス補正信号発生装置 | |
| JPH06113230A (ja) | 自動レベル制御装置 | |
| JPH0713522A (ja) | マトリクス表示制御装置 | |
| JP2000132143A (ja) | 映像表示装置 | |
| JPH06189160A (ja) | デジタルガンマ補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |