JPH1065338A

JPH1065338A - 積層電子部品及びその製造方法

Info

Publication number: JPH1065338A
Application number: JP22002296A
Authority: JP
Inventors: Kenji Kubota; 憲二窪田; Kazuhiro Isenobou; 和弘伊勢坊
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1996-08-21
Filing date: 1996-08-21
Publication date: 1998-03-06

Abstract

(57)【要約】（修正有）【課題】回路基板実装時のたわみに対する強度が強
く、マザー積層体の状態で、電気的特性を検査すること
ができ、外部電極の形状を均一にできる積層電子部品及
びその製造方法を提供する。【解決手段】積層電子部品１０は、積層体１１と、配
線電極１２ａ、１２ｂと、外部電極１３ａ〜１３ｈとで
構成され、内部電極１４ａ〜１４ｃを内部に介在させた
状態で絶縁性シート１５ａ〜１５ｇが積層され、裏面１
１ａと側面１１ｂとの間に傾斜面１１ｃが設けられる。
配線電極１２ａ、１２ｂは、積層体１１の表面１１ｄに
設けられる。外部電極１３ａ〜１３ｈは、一端が積層体
１１の裏面１０ａに、他端が積層体１３の傾斜面１１ｃ
に位置して設けられる。ビアホール１６ｄ、１６ｅは、
傾斜面１１ｃに引き出され、外部電極１３ｂ、１３ｆと
接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路要素となるべ
き内部電極を内部に配置した積層電子部品及びその製造
方法に関し、特に、積層電子部品における外部電極の構
造に関する。

【０００２】

【従来の技術】例えば、積層コンデンサ、積層インダク
タ、多層回路基板、多層複合電子部品で代表される積層
電子部品は、導電膜及び抵抗膜の少なくとも一方からな
る回路要素となるべき内部電極を内部に介在させた状態
で複数の絶縁性シートが積層されてなる積層体を備え
る。絶縁性シートとしては、代表的なものとして、セラ
ミックシートが用いられる。

【０００３】図７及び図８に、従来の積層電子部品の外
観を示す斜視図、及びマザー積層体の斜視図を示す。積
層電子部品５０は、図示したチップ状の形態で所定の回
路基板上に実装されるが、図７では、積層電子部品５０
の一方主面である裏面、すなわち回路基板側に向けられ
る面を上方に向けた状態で図示されている。積層電子部
品５０は、回路要素となるべき内部電極（図示せず）を
内部に介在させた状態で複数の絶縁性シートが積層され
てなる積層体５１を備える。この積層体５１には、その
裏面５１ａと側面５１ｂとの間に傾斜面５１ｃが設けら
れ、また、内部電極に電気的に接続され、内部電極の入
出力端子となる外部電極５２が積層体５１の裏面５１ａ
から傾斜面５１ｃを経て、側面５１ｂと傾斜面５１ｃと
のなす稜線部分まで形成される。

【０００４】さらに、外部電極５２は、Ａｇ、Ａｇ／Ｐ
ｄ、Ａｇ／Ｐｔ、Ｃｕ、Ａｕ等の導体からなり、図８に
示すように、マザー積層体５３にＶ溝５４を形成した
後、積層体５１の裏面５１ａから傾斜面５１ｃを含む端
面方向にかけて導電性ペーストを選択的にスクリーン印
刷して、導体塗膜を形成し、焼きつけ処理して形成され
る。そして、独立した複数の積層電子部品５０は、この
マザー積層体５３の状態で、Ｖ溝５４に沿って完全に切
断されることにより得られる。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た積層電子部品においては、外部電極が積層体の裏面か
ら、積層体の側面と傾斜面とのなす稜線部分まで形成さ
れているため、はんだのはみ出し量が大きくなり、回路
基板上の積層電子部品の占有面積が大きくなるという問
題があった。

【０００６】また、回路基板上に積層電子部品を実装
し、その回路基板にたわみが加わると、積層体の側面と
傾斜面とのなす稜線部分に最も応力が集中するが、内部
電極と外部電極とを接続するためのビアホールが、積層
体の傾斜面に存在しないため、回路基板がたわんだ際
に、外部電極が積層体から剥がれやすいという問題があ
った。

【０００７】さらに、上述した積層電子部品の製造方法
においては、マザー積層体時には隣り合う積層電子部品
の外部電極がつながっているため、マザー積層体の状態
で、個々の積層電子部品の電気的特性を検査することが
できないという問題もあった。

【０００８】さらに、個々の積層電子部品へ切断する際
に、外部電極が引っ張られるため、外部電極の一部が積
層体から剥がれ、その結果、その部分が酸化し、回路基
板に実装する際にはんだ付き性が悪くなるという問題も
あった。また、最悪の場合には、外部電極の全てが積層
体から剥がれてしまうという問題もあった。

【０００９】さらに、Ｖ溝を形成した後、スクリーン印
刷等で外部電極を形成するため、外部電極の形状が不均
一、例えば厚みあるいは幅のばらつきが生じるという問
題もあった。また、外部電極をスクリーン印刷にて形成
する際に、Ｖ溝の先端部分に外部電極の浮きが発生し、
外部電極の積層体に対する固着力が低下し、外部電極が
積層体から剥がれやすくなるという問題もあった。

【００１０】本発明は、回路基板実装時のたわみに対す
る強度が強く、マザー積層体の状態で、電気的特性を検
査することができ、外部電極の形状を均一にできる積層
電子部品及びその製造方法を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】上述の問題点を解決する
ため、本発明は、回路要素となるべき内部電極を介在さ
せた状態で複数の絶縁性シートが積層されてなり、相対
する主面と該主面間を連結する側面を有し、前記相対す
る主面の一方主面と前記側面との間に傾斜面を設けた積
層体と、一端を前記一方主面に、他端を前記傾斜面に位
置して設けた外部電極とを備えたことを特徴とする。

【００１２】また、回路要素となるべき内部電極を介在
させた状態で複数の絶縁性シートが積層されてなり、相
対する主面と該主面間を連結する側面を有し、前記相対
する主面の一方主面と前記側面との間に傾斜面を設けた
積層体と、一端及び他端を前記傾斜面に位置して設けた
外部電極とを備えたことを特徴とする。

【００１３】また、前記内部電極と、前記積層体の傾斜
面に位置する外部電極とを接続する接続手段を備えたこ
とを特徴とする。

【００１４】また、所定の切断線に沿って切断すること
によって複数の積層電子部品が得られるものであって、
前記切断線によって区画される各領域に個々の前記積層
電子部品のための回路要素となるべき内部電極を分布さ
せるように、これら内部電極を介在させた状態で複数の
マザー絶縁性シートが積層されてなる、マザー積層体を
準備する工程と、前記各領域に外部電極を張り付ける工
程と、前記マザー積層体の切断線に沿って、前記積層電
子部品に傾斜面を設けるための溝を形成する工程と、前
記マザー積層体を前記切断線の位置において分割する工
程とを備え、前記外部電極を張り付ける工程の後に、前
記溝を形成する工程を行うことを特徴とする。

【００１５】また、所定の切断線に沿って切断すること
によって複数の積層電子部品が得られるものであって、
前記切断線によって区画される各領域に個々の前記積層
電子部品のための回路要素となるべき内部電極を分布さ
せるように、これら内部電極を介在させた状態で複数の
マザー絶縁性シートが積層されてなる、マザー積層体を
準備する工程と、前記各領域に外部電極を張り付ける工
程と、前記マザー積層体の切断線に沿って、前記積層電
子部品に傾斜面を設けるための溝を形成する工程と、前
記マザー積層体を前記切断線の位置において分割する工
程とを備え、前記外部電極を張り付ける工程と前記溝を
形成する工程とを同時に行うことを特徴とする。

【００１６】本発明の積層電子部品によれば、外部電極
の一端を積層体の裏面に、他端を積層体の傾斜面に位置
して設けている、すなわち、外部電極を積層体の側面と
傾斜面とのなす稜線部分に設けていないため、はんだの
はみ出し量を小さくすることができる。

【００１７】本発明の積層電子部品の製造方法によれ
ば、外部電極を付与する工程の後に、マザー積層体に溝
を形成する工程を行う、あるいは外部電極を付与する工
程とマザー積層体に溝を形成する工程を同時に行うた
め、マザー積層体の裏面の外部電極の形状、例えば厚み
あるいは幅の精度を向上させることができる。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１及び図２に、本発明の積層電子部
品に係る一実施例の斜視図及び断面図を示す。なお、積
層電子部品は、図示したチップ状の形態で所定の回路基
板上に実装されるが、図１では、積層電子部品の一方主
面である裏面、すなわち回路基板側に向けられる面を上
方に向けた状態で図示されている。

【００１９】積層電子部品１０は、積層体１１と、配線
電極１２ａ、１２ｂと、外部電極１３ａ〜１３ｈとで構
成されている。積層体１１は、回路要素となるべき内部
電極１４ａ〜１４ｃを内部に介在させた状態で複数の絶
縁性シート１５ａ〜１５ｇが積層され、一方主面である
裏面１１ａと側面１１ｂとの間に傾斜面１１ｃが設けら
れる。

【００２０】配線電極１２ａ、１２ｂは、積層体１１の
他方主面である表面１１ｄに設けられる。外部電極１３
ａ〜１３ｈは、一端が積層体１１の裏面１１ａに、他端
が積層体１１の傾斜面１１ｃに位置して設けられる。

【００２１】そして、絶縁性シート１５ａ〜１５ｇに
は、その厚み方向を貫く接続手段、例えばビアホール１
６ａ〜１６ｅが形成され、このビアホール１６ａ〜１６
ｅは、配線電極１２ａ、１２ｂと内部電極１４ｂ、１４
ａを、内部電極１４ａと内部電極１４ｃを、あるいは外
部電極１３ｂ、１３ｆと内部電極１４ｂ、１４ｃを接続
するために用いられる。特に、外部電極１３ｂ、１３ｆ
と内部電極１４ｂ、１４ｃを接続する際には、ビアホー
ル１６ｄ、１６ｅは、積層体１１の傾斜面１１ｃに引き
出され、この傾斜面１１ｃに位置する外部電極１３ｂ、
１３ｆと接続される。

【００２２】このような積層電子部品１０を回路基板に
はんだを用いて表面実装した状態を図３に示す。なお、
図３において、１７は回路基板であり、１８は回路基板
１７上の配線パターンであり、１９ははんだである。ま
た、破線は、外部電極が積層体の裏面から側面と傾斜面
とのなす稜線部分まで形成されている従来例の場合を示
し、Ａ、Ａ´は本実施例及び従来例のはんだのはみ出し
量を示す。

【００２３】この図３から、本実施例によれば、外部電
極の一端を傾斜面に設けることにより、従来例に比べ、
はんだのはみ出し量を、大幅に少なくできることが理解
できる。

【００２４】次に、図４乃至図６に基づいて、積層電子
部品１０を得るための製造方法を説明する。図４にはマ
ザー積層体の圧着前の断面図を、図５にはマザー積層体
の製造方法の工程図、図６にはマザー積層体の分割前の
部分斜視図を示す。

【００２５】まず、（ａ）の工程として、ドクターブレ
ード法などにより、シート形成を行い、マザー積層体２
０を構成するマザー絶縁性シート２１ａ〜２１ｇを得
る。そして、（ｂ）の工程として、マザー絶縁性シート
２１ａ〜２１ｆには、シートの厚み方向の電気的導通を
可能とするため、マザー絶縁性シート２１ａ〜２１ｆを
貫通するビアホール１６ａ〜１６ｅがパンチング等によ
り形成される。

【００２６】次いで、（ｃ）の工程として、マザー絶縁
体シート２１ａの表面には、配線電極１２ａ、１２ｂ
が、マザー絶縁体シート２１ｃ、２１ｅの表面には、回
路要素（図示せず）となるべき内部電極１４ａ〜１４ｃ
が、マザー絶縁体シート２１ｇの裏面には、外部電極１
３ａ〜１３ｈが印刷される。なお、外部電極１３ａ〜１
３ｈは、切断線２２で分離された個々の積層電子部品１
０が電気的に独立するように、分離したパターンとして
スクリーン印刷等で張り付けられるため、互いに他の外
部電極とは電気的に独立している。

【００２７】次いで、（ｄ）の工程として、マザー絶縁
体シート２１ａ〜２１ｇが積み重ねられ、プレス機を用
いて圧着される。これによって、マザー積層体２０が得
られる。この際、配線電極１２ａ、１２ｂ及び外部電極
１３ａ〜１３ｈには、Ａｇ、Ｃｕ、Ｐｄ、Ａｇ／Ｐｄ、
Ａｇ／Ｐｔ等が用いられ、ビアホール１６ａ〜１６ｅに
より内部電極１４ａ〜１４ｃと接続されている。次い
で、（ｅ）の工程として、マザー積層体２０の裏面２０
ａには、切断線２２に沿って、深さが約０．１〜０．５
ｍｍの略Ｖ字状の溝２３が設けられる。この溝２３は、
積層電子部品１０に分割された際に、積層電子部品１０
の傾斜面１１ｃとなる。

【００２８】次いで、（ｆ）の工程として、マザー積層
体２０は、マザー積層体２０を構成するマザー絶縁体シ
ート２１ａ〜２１ｇを焼結させるため、焼成される。こ
の際、配線電極１２ａ、１２ｂ、内部電極１４ａ〜１４
ｃ及び外部電極１３ａ〜１３ｈは、マザー絶縁性シート
２１ａ〜２１ｇと同時に焼成される。

【００２９】以上の工程を終えたとき、図６に示すよう
に、焼成後のマザー積層体２０に含まれる複数の積層電
子部品１０は、互いに他のものに対して電気的に独立し
ているため、外部電極１３ａ〜１３ｈを用いて個々の積
層電子部品１０の特性を測定することが可能である。

【００３０】その後、（ｇ）の工程として、マザー積層
体２０の表面２０ｂに抵抗膜（図示せず）が形成され、
（ｈ）の工程として、焼成後のマザー積層体２０は、ト
リミングされる。

【００３１】次いで、（ｉ）の工程として、はんだ付き
性の確保とはんだ食われ防止のため、配線電極１２ａ、
１２ｂ及び外部電極１３ａ〜１３ｈには、Ｎｉ／Ａｕ、
Ｎｉ／Ｓｎ等がめっき成膜され、必要に応じて、（ｊ）
の工程として、ＩＣ等の電子部品（図示せず）が搭載さ
れる。

【００３２】本実施例では、ここまで述べた工程が、マ
ザー積層体２０の状態で能率的に行うことができる。な
お、積層電子部品１０の出荷はこの段階で行ってもよ
い。

【００３３】次いで、（ｋ）の工程として、独立した複
数の積層電子部品１０を得るため、マザー積層体２０
は、切断線２２に沿って形成された略Ｖ字状の溝２３を
利用して、完全に分割される。この際、積層電子部品１
０には、傾斜面１１ｃが形成され、かつ、その傾斜面１
１ｃに外部電極１３ａ〜１３ｈの一端が位置する。この
ようにして、図１に示した積層電子部品１０が得られ
る。また、図示しないが、必要に応じてケーシングされ
る。

【００３４】なお、マザー積層体の厚みが１．０ｍｍ以
下の場合には、上記に示したように、略Ｖ字状の溝を分
割用として用いることができるが、１．０ｍｍ以上の場
合には、マザー積層体２０の表面２０ｂに、切断線２２
に沿って、マザー積層体の厚みの５％〜５０％の深さの
分割溝（図示せず）が必要となる。

【００３５】上述したように、本実施例によれば、外部
電極の一端を裏面に、他端を傾斜面に位置して設けてい
るため、積層電子部品を回路基板にはんだを用いて表面
実装する場合には、従来の外部電極が裏面から側面と傾
斜面とのなす稜線部分まで形成されている場合に比べ、
はんだのはみ出し量が小さくなる。従って、積層電子部
品の占有面積が小さくなる。

【００３６】また、略Ｖ字状の溝を形成する前のマザー
積層体の状態で、切断線で分離された個々の積層電子部
品が電気的に独立するように、外部電極が分離したパタ
ーンとしてスクリーン印刷等で張り付けられるため、互
いに他の外部電極とは電気的に独立している。従って、
略Ｖ字状の溝を形成する前のマザー積層体の状態で、導
通検査等が実施でき、不良品にはその後の工程でＩＣ等
の電子部品を搭載する必要がなくなるため、低コスト化
が可能となる。

【００３７】さらに、ＩＣ等の電子部品を搭載する前
に、高電圧（例えば、５０〜３００Ｖ）による耐圧検査
を実施し、確実に不良を除去できるため、信頼性の向上
が可能となる。

【００３８】また、回路要素となるべき内部電極と外部
電極とを、ビアホールを用いて積層体の傾斜面にて接続
しているため、回路基板がたわんでも、応力がビアホー
ルのまわりに分散される。従って、外部電極の積層体に
対する固着力が向上するため、外部電極が積層体から剥
がれにくくなる。

【００３９】さらに、略Ｖ字状の溝を形成する前のマザ
ー積層体の状態で、すなわち平面の状態で、外部電極を
形成するため、外部電極位置の精度が向上し、細かいピ
ッチの外部電極が形成しやすくなる。これにともない、
積層電子部品の多ピン化、狭ピッチ化等が可能となる。
さらに、外部電極の形状が略円形状、略楕円形状等も可
能となる。

【００４０】また、外部電極を形成した後、略Ｖ字状の
溝を形成するため、外部電極の浮きが発生しなくなる。
従って、外部電極の積層体に対する固着力が向上し、そ
の結果、外部電極が積層体から剥がれにくくなる。ま
た、外部電極の剥がれが生じず、はんだ付き性が向上す
る。

【００４１】なお、本実施例では、外部電極をマザー絶
縁体シートに設け、マザー絶縁体シートを積み重ね、プ
レス機を用いて圧着し、マザー積層体を形成した後、切
断線に沿って、マザー積層体の裏面に、略Ｖ字状の溝を
設ける場合について説明したが、マザー積層体の裏面
に、外部電極と略Ｖ字状の溝を同時に設けてもよい。

【００４２】この場合には、外部電極を設ける工程と略
Ｖ字状の溝を設ける工程の２つの工程が同時に実施でき
るため、積層電子部品の製造工程の短縮化、製造コスト
の低コスト化が実現できる。

【００４３】また、外部電極を積層体の裏面及び傾斜面
に設ける場合について説明したが、積層体の傾斜面のみ
に形成してもよい。この場合には、積層体の裏面に外部
電極が形成されていないため、積層体の裏面へのはんだ
の回り込みがなくなり、積層電子部品が小形化しても、
外部電極が互いに短絡することを防ぐことができる。

【００４４】さらに、外部電極と内部電極とが、積層体
の傾斜面にて、接続手段であるビアホールで接続される
場合について説明したが、積層体の傾斜面及び裏面に
て、接続されてもよい。

【００４５】また、外部電極がスクリーン印刷にて積層
体に張り付けられる場合について説明したが、蒸着、転
写、スパッタ及びディスペンサ等を用いた直接印刷でも
よい。

【００４６】さらに、内部電極同志、配線電極と内部電
極、外部電極と内部電極の接続手段がビアホールの場合
について説明したが、スルーホール、端面電極及びそれ
らの組み合わせでもよい。

【００４７】

【発明の効果】請求項１の積層電子部品によれば、外部
電極の一端を積層体の裏面に、他端を積層体の傾斜面に
位置して設けているため、積層電子部品を回路基板には
んだを用いて表面実装する場合には、従来の外部電極が
裏面から側面と傾斜面とのなす稜線部分まで形成されて
いる場合に比べ、はんだのはみ出し量が小さくなる。従
って、積層電子部品の占有面積が小さくなる。

【００４８】また、略Ｖ字状の溝を形成する前のマザー
積層体の状態で、すなわち平面の状態で、外部電極を形
成するため、外部電極位置の精度が向上し、細かいピッ
チの外部電極が形成しやすくなる。これにともない、積
層電子部品の多ピン化、狭ピッチ化等が可能となる。さ
らに、外部電極の形状が略円形状、略楕円形状等も可能
となる。

【００４９】請求項２の積層電子部品によれば、積層体
の裏面に外部電極が形成されていないため、積層電子部
品の裏面へのはんだの回り込みがなくなる。従って、積
層電子部品が小形化しても、外部電極が互いに短絡する
ことを防ぐことができ、積層電子部品の小形化、多ピン
化、狭ピッチ化等が可能となる。

【００５０】請求項３の積層電子部品によれば、回路要
素となるべき内部電極と外部電極とを、接続手段を用い
て積層体の傾斜面にて接続しているため、回路基板がた
わんでも、応力が接続手段に分散される。従って、外部
電極の積層体に対する固着力が向上するため、外部電極
が積層体から剥がれにくくなる。

【００５１】請求項４の積層電子部品の製造方法によれ
ば、略Ｖ字状の溝を形成する前のマザー積層体の状態
で、切断線で分離された個々の積層電子部品が電気的に
独立するように、外部電極が分離したパターンとして張
り付けられるため、互いに他のものに対して電気的に独
立している。従って、略Ｖ字状の溝を形成する前のマザ
ー積層体の状態で、導通検査等が実施でき、不良品には
その後の工程でＩＣ等の電子部品を搭載する必要がなく
なるため、低コスト化が可能となる。

【００５２】また、ＩＣ等の電子部品を搭載する前に、
高電圧による耐圧検査を実施し、確実に不良を除去でき
るため、信頼性の向上が可能となる。

【００５３】さらに、外部電極を形成した後、略Ｖ字状
の溝を形成するため、外部電極の浮きが発生しなくな
る。従って、外部電極の積層体に対する固着力が向上
し、その結果、外部電極が積層体から剥がれにくくな
る。また、外部電極の剥がれが生じず、はんだ付き性が
向上する。

【００５４】請求項５の積層電子部品の製造方法によれ
ば、外部電極を設ける工程と略Ｖ字状の溝を設ける工程
の２つの工程が同時に実施できるため、積層電子部品の
製造工程の短縮化、製造コストの低コスト化が実現でき
る。

【図面の簡単な説明】

【図１】本発明の積層電子部品に係る一実施例の斜視図
である。

【図２】図１に示した積層電子部品のＩＩ−ＩＩ矢視断
面図である。

【図３】図１に示した積層電子部品を回路基板に実装し
た際の側面図である。

【図４】図１に示した積層電子部品を得るために準備さ
れるマザー積層体の圧着前の断面図である。

【図５】図１に示した積層電子部品を得るために準備さ
れるマザー積層体の製造方法の工程図である。

【図６】図１に示した積層電子部品を得るために準備さ
れるマザー積層体の分割前の部分斜視図である。

【図７】従来の積層電子部品を示す斜視図である。

【図８】図７に示した従来の積層電子部品を得るために
準備されるマザー積層体を示す斜視図である。

【符号の説明】

１０積層電子部品１１積層体１１ａ一方主面１１ｂ側面１１ｃ傾斜面１１ｄ他方主面１３ａ〜１３ｈ外部電極１４ａ〜１４ｃ内部電極１５ａ〜１５ｇ絶縁性シート１６ａ〜１６ｅ接続手段２０マザー積層体２１ａ〜２１ｇマザー絶縁性シート２２切断線２３溝

Claims

【特許請求の範囲】

【請求項１】回路要素となるべき内部電極を介在させ
た状態で複数の絶縁性シートが積層されてなり、相対す
る主面と該主面間を連結する側面を有し、前記相対する
主面の一方主面と前記側面との間に傾斜面を設けた積層
体と、一端を前記一方主面に、他端を前記傾斜面に位置して設
けた外部電極とを備えたことを特徴とする積層電子部
品。
【請求項２】回路要素となるべき内部電極を介在させ
た状態で複数の絶縁性シートが積層されてなり、相対す
る主面と該主面間を連結する側面を有し、前記相対する
主面の一方主面と前記側面との間に傾斜面を設けた積層
体と、一端及び他端を前記傾斜面に位置して設けた外部電極と
を備えたことを特徴とする積層電子部品。
【請求項３】前記内部電極と、前記積層体の傾斜面に
位置する外部電極とを接続する接続手段を備えたことを
特徴とする請求項１あるいは請求項２に記載の積層電子
部品。
【請求項４】所定の切断線に沿って切断することによ
って複数の積層電子部品が得られるものであって、前記
切断線によって区画される各領域に個々の前記積層電子
部品のための回路要素となるべき内部電極を分布させる
ように、これら内部電極を介在させた状態で複数のマザ
ー絶縁性シートが積層されてなる、マザー積層体を準備
する工程と、前記各領域に外部電極を張り付ける工程と、前記マザー積層体の切断線に沿って、前記積層電子部品
に傾斜面を設けるための溝を形成する工程と、前記マザー積層体を前記切断線の位置において分割する
工程とを備え、前記外部電極を張り付ける工程の後に、前記溝を形成す
る工程を行うことを特徴とする積層電子部品の製造方
法。
【請求項５】所定の切断線に沿って切断することによ
って複数の積層電子部品が得られるものであって、前記
切断線によって区画される各領域に個々の前記積層電子
部品のための回路要素となるべき内部電極を分布させる
ように、これら内部電極を介在させた状態で複数のマザ
ー絶縁性シートが積層されてなる、マザー積層体を準備
する工程と、前記各領域に外部電極を張り付ける工程と、前記マザー積層体の切断線に沿って、前記積層電子部品
に傾斜面を設けるための溝を形成する工程と、前記マザー積層体を前記切断線の位置において分割する
工程とを備え、前記外部電極を張り付ける工程と前記溝を形成する工程
とを同時に行うことを特徴とする積層電子部品の製造方
法。