JPH1064704A - 積層チップ型電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 容量性バリスタの静電容量を増大させるため
に、積層コンデンサ型のものが開示されているが、静電
容量が十分ではなく、またサージ電流が流された場合の
電気特性の変化率が大きいという課題があった。さら
に、外表面を被覆する従来の絶縁化合物層は、急峻ノイ
ズが印加された際にリーク電流により導電パスが形成さ
れ易く、電気的特性が劣化するという課題があった。 【解決手段】 ＳｒＴｉＯ₃ 系材料を主成分とする誘電
体磁器成形体１１中に複数の内部電極１２を互いに平行
に形成し、内部電極１２が対向する側面に形成された１
対の外部電極１３と交互に接続し、その外表面にフェラ
イト材を主成分とする絶縁化合物層１４を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は積層チップ型電子部
品に関し、より詳細には通信機器や事務・音響機器等の
電気・電子回路にノイズ吸収部品として搭載される電流
電圧非直線性を有する積層チップ型電子部品に関する。

【０００２】

【従来の技術】粒界絶縁型半導体磁器は半導体化した磁
器焼結体（セラミックス）の結晶粒界に比較的低融点の
金属酸化物などが熱拡散し、前記結晶粒界に酸化物絶縁
層が形成されたものであり、この粒界部絶縁化により得
られる粒界絶縁型半導体磁器は容量素子として用いられ
る。また前記半導体磁器の粒界絶縁層は、一般に数ｎｍ
と薄いことから、粒界絶縁型半導体磁器からなる容量素
子は、静電容量（Ｃ）が大きいという利点を有する。

【０００３】特に、チタン酸ストロンチウム（ＳｒＴｉ
Ｏ₃ ）を主成分とした半導体磁器素子は、前記金属酸化
物などの熱拡散による粒界絶縁型構造をとり易いこと、
電気的特性が温度や周波数に対して安定していること、
誘電損失（ｔａｎδ）が小さいこと等の種々の利点を有
し、近年の電子機器・回路等の制御速度や信号処理速度
の高速化や各種の厳しい使用環境下における信頼性の向
上の要求にも対応し易い。このため、セラミックス電子
部品メーカ各社ともＳｒＴｉＯ₃ を主成分とした容量素
子の高性能化、高付加価値化を図るべく研究開発を進め
ており、最近では、従来の主な用途であった低周波アナ
ログ回路以外に、電源用ノイズフィルター、半導体デバ
イス保護用の高周波ノイズ吸収素子等にも用途が拡大し
ている。上記用途の代表的な例として、電流電圧非直線
性容量磁器素子（以下、容量性バリスタと記す）が挙げ
られる。

【０００４】この容量性バリスタは複合機能を有する素
子であり、通常はコンデンサとして機能するが、数ｋＶ
に及ぶ高圧の外来サージ（雷サージ）や、立ち上がりが
急峻なノイズ（以下、急峻ノイズと記す）が回路内で発
生した際にはバリスタとして機能し、これら外来サージ
等を吸収し、未然に回路素子（各種ＩＣ、ＬＳＩ等）の
誤作動や絶縁破壊を防止する。

【０００５】前記容量性バリスタに要求される主な電気
的特性は下記の通りである。

【０００６】急峻ノイズに対する応答性を早めるべ
く、電流電圧非直線係数（α）が十分に大きいこと。 回路の定格電圧に合わせて、バリスタ電圧（Ｖ_1mA ）
の制御が一定範囲内で自在に行えること。 急峻ノイズを吸収できるように、静電容量（Ｃ）が十
分に大きいこと。 定常状態における素子インピーダンスが小さいこと、
すなわち誘電損失（ｔａｎδ）が十分に小さいこと。 急峻ノイズ吸収後においても、バリスタ電圧（Ｖ
_1mA ）、電流電圧非直線係数（α）、静電容量（Ｃ）、
誘電損失（ｔａｎδ）等の特性の変化率が小さいこと
（電気ノイズ耐性が高いこと）。 素子の信頼性を高めるべく、内部電極と外部電極との
間のリーク電流の発生を抑制すること。

【０００７】バリスタ機能を有する材料としては、他に
ＺｎＯ系（酸化亜鉛）セラミックスが有名であり、〜
、〜に関しては、十分良好な特性を有するが、
の静電容量（Ｃ）に関しては比誘電率（ε_r ）がＳｒＴ
ｉＯ₃ 系の半導体磁器に比べて小さいため、素子の静電
容量（Ｃ）を十分に大きくとることができず、コンデン
サとしての機能が不十分になり、容量性バリスタとして
十分な機能を有さない。

【０００８】

【発明が解決しようとする課題】一方、ＳｒＴｉＯ₃ 系
の容量性バリスタは、〜に関しては十分な特性を有
するが、〜については、未だ十分な特性を有すると
は言えない。

【０００９】すなわち、ＳｒＴｉＯ₃ 系の容量性バリス
タは、ＳｒＴｉＯ₃ 系半導体磁器の粒界構造の乱雑さに
起因し、電流電圧特性の安定性やバリスタ電圧（Ｖ
_1mA ）及び電流電圧非直線係数（α）の信頼性に欠ける
（電気ノイズ耐性が十分でない）という問題があった。
とりわけ回路基板表面への実装を目的としたチップ型電
子部品に関しては、電極構造等が通常のリード付き円板
型等のものに比べて微細かつ複雑化するため、上記した
電流電圧特性の安定性や電気ノイズ耐性がさらに不十分
となってしまう。

【００１０】これらの問題を解決する方法の一つとし
て、例えば特開平５−９００６２号公報には、静電容量
（Ｃ）を増大させ、また電気特性の安定化を図った積層
粒界絶縁型半導体セラミックコンデンサが開示されてい
る。

【００１１】上記公報によれば、その構造を積層型と
し、かつ内部電極にその有効電極面積に対して総面積が
５〜３０％の孔を形成することにより、還元によるセラ
ミックスの半導体化が内部まで十分にかつ均一に行わ
れ、電気特性のばらつきが少なくなって信頼性が向上す
る。

【００１２】しかし、従来の円板型のＳｒＴｉＯ₃ 系半
導体磁器と比較した場合、積層型としても静電容量
（Ｃ）が依然小さいという課題があった。

【００１３】また、例えば特開平６−８４６８６号公
報、及び特開平５−２１２１１号公報には、電気ノイズ
耐性の向上を図ったチップ型容量性バリスタが開示され
ている。

【００１４】特開平６−８４６８６号公報記載のチップ
型容量性バリスタにおいては、積層化焼結体に急峻ノイ
ズを印加し、電極界面を破壊してインピーダンスを低下
させることによる、電気ノイズ耐性の向上が図られてい
る。また、特開平５−２１２１１号公報に記載のチップ
型容量性バリスタにおいては、内部電極の形状を該内部
電極引き出し側を幅の広い略Ｔ字型とすることにより、
前記内部電極と外部電極との接触面積を増加させ、急峻
ノイズが印加された場合であっても、前記内部電極と前
記外部電極との接触部分に大電流が流れて破壊されるの
を防止している。

【００１５】しかし、これらチップ型容量性バリスタに
おいても、静電容量（Ｃ）や誘電損失（ｔａｎδ）等の
特性が十分でないという課題があった。

【００１６】さらに、上記に示した特性に関し、従来
は内部電極と外部電極との間のリーク電流の発生を抑制
するために、容量性バリスタの外表面を低融点のガラス
材よりなる絶縁化合物で被覆していたが、急峻ノイズや
高圧パルスが印加されると前記絶縁化合物層中に導電パ
スが形成され、前記絶縁化合物の絶縁機能が低下するた
め、バリスタ機能も大きく低下するという課題があっ
た。

【００１７】本発明は上記課題に鑑みなされたものであ
り、静電容量（Ｃ）が十分大きく、急峻ノイズを吸収す
ることができ、急峻ノイズ印加時の内部電極と外部電極
との間のリーク電流の発生を抑制することができ、かつ
電気ノイズ耐性も十分に大きい積層チップ型電子部品を
提供することを目的としている。

【００１８】

【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係る積層チップ型電子部品
（１）は、ＳｒＴｉＯ₃ 系材料を主成分とする誘電体磁
器成形体中に複数の内部電極が互いに平行に形成され、
前記内部電極が対向する側面に形成された１対の外部電
極と交互に接続されている積層チップ型電子部品であっ
て、その外表面にフェライト材を主成分とする絶縁化合
物層が形成されていることを特徴としている。

【００１９】また本発明に係る積層チップ型電子部品
（２）は、絶縁化合物層が、Ｘ−Ｆｅ₂ Ｏ₄ （該組成式
中、ＸはＺｎ、Ｎｉ、及びＣｕのうちの少なくとも１
種）で表されるフェライト材と、Ｂｉ、Ｃｏ、Ｓｉ、及
びＳｎの１種以上を含むガラス成分とから構成されてい
ることを特徴としている。

【００２０】上記積層チップ型電子部品（１）又は
（２）によれば、静電容量（Ｃ）が十分に大きく、外来
サージや急峻ノイズを吸収することができる。また、そ
の外表面にフェライト材を主成分とする絶縁化合物層が
形成されており、回路内に高周波電気ノイズが印加され
た際、内部電極と外部電極との間にリーク電流が発生し
たとしても、前記フェライト材は自己インピーダンスを
増加させ、電気ノイズを遮断する。そのため、リーク電
流発生後においても、絶縁化合物層内に導電パス等は形
成されず、電気的特性の変化率が小さい。従って、急峻
ノイズ等を吸収することができ、かつ電気ノイズ耐性が
十分に大きい積層チップ型電子部品を提供することがで
きる。

【００２１】また本発明に係る積層チップ型電子部品
（３）は、上記積層チップ型電子部品（１）又は（２）
において、内部電極の先端部外縁がなめらかな曲線形状
であることを特徴としている。

【００２２】また本発明に係る積層チップ型電子部品
（４）は、上記積層チップ型電子部品（１）又は（２）
において、内部電極が先端部に９０°以下の頂点を有さ
ない形状であることを特徴としている。

【００２３】上記積層チップ型電子部品（３）又は
（４）によれば、上記（１）又は（２）における効果の
他、前記内部電極の先端部外縁がなめらかな曲線形状で
構成されているか、又は先端部に９０°以下の頂点を有
さない形状であるので、回路内に急峻ノイズが印加され
た際、内部電極の先端部分への電界集中によりリーク電
流が発生するのを抑制することができ、前記リーク電流
の発生に起因する電気特性の変化を効果的に防止するこ
とができる。従って、急峻ノイズ等を吸収することがで
き、かつ電気ノイズ耐性が十分に大きい積層チップ型電
子部品を提供することができる。

【００２４】また本発明に係る積層チップ型電子部品
（５）は、上記積層チップ型電子部品（３）又は（４）
において、対向する外部電極間の距離をＸとし、内部電
極の先端部と該内部電極と対向する外部電極との距離を
Ｙとすると、両者が０．１５≦Ｙ／Ｘ≦０．３８の関係
を満たすことを特徴としている。

【００２５】上記積層チップ型電子部品（５）によれ
ば、積層チップ型電子部品（３）又は（４）に記載され
た効果の他、前記内部電極先端部と前記外部電極との距
離が適切に設定されているので、前記内部電極先端部分
からのリーク電流発生に起因する電気特性の変化をより
一層確実に防止することができるとともに、前記内部電
極の面積を大きく保つことができ、静電容量（Ｃ）、誘
電損失（ｔａｎδ）等の電気特性を十分に良好な範囲に
保つことができる。

【００２６】また本発明に係る積層チップ型電子部品
（６）は、上記積層チップ型電子部品（１）〜（５）の
いずれかにおいて、誘電体磁器成形体が粒界絶縁型の半
導体磁器組成物からなることを特徴としている。

【００２７】上記積層チップ型電子部品（６）によれ
ば、積層チップ型電子部品（１）〜（５）のいずれかに
記載された効果の他、誘電体磁器組成物が比誘電率（ε
_r ）の大きい粒界絶縁型の半導体磁器組成物からなるの
で、静電容量（Ｃ）を十分大きな値とすることができ
る。

【００２８】また本発明に係る積層チップ型電子部品
（７）は、上記積層チップ型電子部品（１）〜（６）の
いずれかにおいて、内部電極がＮｉ又はＣｕからなるこ
とを特徴としている。

【００２９】上記積層チップ型電子部品（７）によれ
ば、積層チップ型電子部品（１）〜（６）のいずれかに
記載された効果の他、内部電極がＮｉ又はＣｕからなる
ので、前記積層チップ型電子部品の製造において還元雰
囲気で焼成しても、内部電極に変化が生じず、電気的特
性を良好に保つことができる。

【００３０】

【発明の実施の形態】まず、本発明の実施の形態に係る
積層チップ型電子部品の構成を説明する。

【００３１】ＳｒＴｉＯ₃ 系誘電体磁器組成物の種類は
特に限定されるものではないが、粒界絶縁型の半導体磁
器組成物が比誘電率（ε_r ）が大きい点から好ましい。
また、その組成も特に限定されるものではなく、公知の
ものを使用することができる。前記半導体磁器組成物と
しては、例えばＳｒの一部がＣａ、Ｍｇ、Ｐｂ等で置換
されたもの、Ｔｉの一部がＮｂ等の希土類元素で置換さ
れたもの等が挙げられ、結晶粒界層に偏析する金属とし
ては、Ｃｏ、Ｃｕ、Ｍｎ、Ｎａ、Ｔｉ、Ｂ、Ｂｉ等が挙
げられる。

【００３２】図１（ａ）は実施の形態に係る積層チップ
型電子部品を模式的に示した斜視図であり、（ｂ）は
（ａ）におけるＢ−Ｂ線断面図である。

【００３３】積層チップ型電子部品１０は、通常の積層
コンデンサとほぼ同様の構成となっており、誘電体磁器
成形体１１中に複数の内部電極１２が互いに平行に形成
されている。また、内部電極１２は誘電体磁器成形体１
１の左右の両側面に形成された外部電極１３と交互に接
続されている（図１（ｂ））。外部電極１３は誘電体磁
器成形体１１の両側面から剥れにくいように前記両側面
に隣接する面の端部にも延長形成されており、外部電極
１３が形成されている部分以外の外表面は絶縁化合物層
１４で被覆されている。

【００３４】絶縁化合物層１４は、Ｘ−Ｆｅ₂ Ｏ₄ （該
組成式中、ＸはＺｎ、Ｎｉ、及びＣｕのうちの少なくと
も１種）で表されるフェライト材と、Ｂｉ、Ｃｏ、Ｓ
ｉ、及びＳｎの１種以上を含むガラス成分とから構成さ
れている。前記フェライト材は、高周波ノイズに対して
自己インピーダンスを増加させ、高周波ノイズを遮断す
る。従って、サージ電流が流れることにより内部電極１
２と外部電極１３との間にリーク電流が発生した場合に
も、積層チップ型電子部品１０の電気特性の変化を抑制
することができる。絶縁化合物層１４の厚さは少なくと
も３０μｍ程度とするのが好ましい。

【００３５】前記フェライト材（Ｘ−Ｆｅ₂ Ｏ₄ ）中の
ＸがＦｅ成分に対して０．３２未満であると、絶縁化合
物を誘電体磁器成形体１１上に焼き付けてもフェライト
材の焼結が進行しにくくなるか、又はリーク電流発生後
の静電容量の変化率（ΔＣ）が大きくなり、他方、前記
フェライト材中のＸがＦｅ成分に対して０．３８を超え
ると、リーク電流発生後の絶縁化合物１４中に導電パス
が形成され、外部電極１３にクラックが発生し易くなる
ので、置換成分ＸはＦｅ成分に対して合計で３２．０〜
３８．０ｍｏｌ％とするのが好ましい。

【００３６】また、前記フェライト材に対するガラス成
分の割合が２．０重量％未満であると、フェライト材の
焼結が進行しにくくなり、他方、フェライト材に対する
ガラス成分の割合が５．０重量％を超えると、外部電極
１３と絶縁化合物層１４との反応が進行し易くなるの
で、ガラス成分はフェライト材に対して合計で２．０〜
５．０重量％とするのが好ましい。

【００３７】図２（ａ）は、本実施の形態において誘電
体磁器成形体１１中に形成された内部電極１２の形状を
模式的に示した水平断面図であり、（ｂ）は別の実施の
形態における内部電極２２の形状を模式的に示した水平
断面図である。

【００３８】内部電極１２の形状は、特に限定されるも
のではなく、矩形形状であってもよいが、急峻ノイズが
印加された際に、先端部分で電界集中が起こり、リーク
電流が発生するのを抑制するため、先端部外縁がなめら
かな曲線形状となっているか、又は先端部に９０°以下
の頂点を有さない形状が好ましい。内部電極１２、２２
の形状の具体例としては、図２（ａ）に示したように先
端部分が半楕円形状となっているもの、先端部分が半円
形状となっているもの、図２（ｂ）に示したように四角
形の角が切り取られた形状となっているもの、あるいは
角部が円弧形状となっているもの等が挙げられる。

【００３９】また、図２に示したように、内部電極１
２、２２の先端から内部電極１２、２２と対向する外部
電極１３までの距離をＹとし、外部電極１３間の距離を
Ｘとすると、Ｙ／Ｘが０．１５〜０．３８の範囲にある
のが好ましい。Ｙ／Ｘが０．１５未満では、外部電極１
３と内部電極１２との距離が近すぎ、通常の印加電流に
対してもリーク電流が発生し易く、急峻ノイズを印加し
た後の静電容量（Ｃ）に大きな変化が生じ易く、他方Ｙ
／Ｘが０．３８を超えると、内部電極１２、２２の面積
が小さくなるため、静電容量（Ｃ）が小さくなってしま
う。

【００４０】内部電極１２の形成には、製造の際の、還
元雰囲気で焼成しても変化しない材料を用いるのが好ま
しく、このような電極材料としては、例えばＮｉ、Ｃｕ
等が挙げられるが、電極用ペーストの価格や抵抗値等を
考慮するとＮｉを主成分とするものが好ましい。

【００４１】コンデンサの静電容量（Ｃ）は、下記の数
１式で表される。

【００４２】

【数１】Ｃ＝ε_r ・ε₀ ・（Ａ／ｄ） 上記数１式において、ε₀ は真空中の誘電率、Ａは電極
の面積、ｄは電極間の距離を表している。上記数１式よ
り、電極間の距離（ｄ）が短いほど、電極の面積（Ａ）
が大きいほど、静電容量（Ｃ）の値は大きくなる。従っ
て、内部電極１２間の距離が短く、誘電体磁器成形体１
１中に多数の内部電極１２が形成された構成の実施の形
態に係る積層チップ型電子部品１０においては、両主面
のみに対向電極が形成された従来の容量バリスタと比較
して静電容量（Ｃ）の値が大きくなる。

【００４３】次に、この積層チップ型電子部品１０の製
造方法について簡単に説明する。

【００４４】まず、ＳｒＴｉＯ₃ 系の誘電体磁器組成物
の原料粉末、ＣｕＯ、ＳｉＯ₂ 等の焼結助剤、樹脂、及
び溶剤を混合してスラリを形成する。この誘電体磁器組
成物の原料粉末は、ＳｒＣＯ₃ 、ＴｉＯ₂ 、及びＮｂ₂
Ｏ₅ 等の混合粉末を仮焼合成することにより誘電体磁器
組成物の組成としたものを使用する。仮焼時に所定の組
成物が合成されていることをＸ線解析、元素分析等で確
認する。次に、このスラリを用い、ドクターブレード法
等により５０〜６０μｍの厚さのグリーンシートを作製
し、適当な大きさに切断する。

【００４５】図３は、積層するグリーンシートを模式的
に示した斜視図である。

【００４６】積層するグリーンシート３１上にＮｉ等の
導電性金属の粉末を含む電極ペーストを塗布して先端部
外縁がなめらかな曲線形状よりなる電極ペースト層３２
を形成する。次に、図３に示したように、電極ペースト
層３２が形成されていない空白部３３を右側に位置させ
たグリーンシート３１と、空白部３３を左側に位置させ
たグリーンシート３１とを交互に積層し、最上層に電極
ペースト層３２が全く形成されていないグリーンシート
３１を積層した後、圧接することによりグリーンシート
積層体を形成する。図３には、１パターンの電極ペース
ト層３２のみが印刷されたグリーンシート３１を示して
いるが、実際には、同じパターンの電極ペースト層３２
が縦及び横に多数形成されたグリーンシート３１を積
層、圧着した後、所定の寸法に切断することにより、グ
リーンシート積層体を作製する。

【００４７】このグリーンシート積層体に７００〜８０
０℃で脱バインダ処理を施した後、水素を１〜２０容量
％、窒素を８０〜９９容量％含む混合ガス雰囲気（還元
性雰囲気）下、１３５０〜１４５０℃で焼成することに
より半導体化した焼結体（半導体磁器）を製造する。次
に、焼結体の結晶粒界を絶縁化するため、大気中、１０
００℃程度の温度でアニール熱処理する。次に、左右の
側面及びこれらの面に隣接する面の端部（図１（ｂ））
を残し、Ｘ−Ｆｅ₂ Ｏ₄ （該組成式中、ＸはＺｎ、Ｎ
ｉ、及びＣｕのうちの少なくとも１種）で表されるフェ
ライト材と、Ｂｉ、Ｃｏ、Ｓｉ、及びＳｎの１種以上を
含むガラス成分とから構成される絶縁化合物を含むペー
ストを６５０℃で印刷して焼き付け、絶縁化合物層１４
を形成した後、左右の側面及びこれらの面に隣接する面
の端部に外部電極１３用のペーストを印刷し、６００〜
６５０℃で焼き付けて外部電極１３を形成し、積層チッ
プ型電子部品１０の製造を終了する。

【００４８】上記方法により製造された積層チップ型電
子部品１０は、静電容量（Ｃ）、誘電損失（ｔａｎ
δ）、バリスタ電圧（Ｖ_1mA ）、電流電圧非直線係数
（α）等の特性に優れ、急峻ノイズが印加された後にお
いても誘電損失（ｔａｎδ）が小さく、かつ静電容量の
変化率（ΔＣ）、バリスタ電圧の変化率（ΔＶ_1mA ）、
及び電流電圧非直線係数の変化率（Δα）がともに小さ
な優れた特性を有する容量性バリスタとなる。

【００４９】前記電気的特性は以下のようにして評価す
ることができる。すなわち、静電容量（Ｃ）と誘電損失
（ｔａｎδ）はインピーダンスアナライザ（例えば、Ｙ
ＨＰ製 ４１９２Ａ）を用い、周波数ｌＫＨｚ、測定電
圧１Ｖの条件で測定を行う。バリスタ電圧（Ｖ_1mA ）は
サンプル素子に直流電圧を０〜１００Ｖまで直流定電圧
電源装置（例えば、ＹＨＰ製 ４１４０Ｂ）を用いて連
続印加し、素子に１ｍＡの電流が流れたときの端子間電
圧（Ｖ_1mA ）で表示する。電流電圧非直線係数（α）
は、１０ｍＡの電流が流れたときの端子間電圧
（Ｖ_10mA）を測定し、下記の数２式から算出する。測定
温度はいずれの場合も２０℃とした。

【００５０】

【数２】α＝１／ｌｏｇ（Ｖ_10mA／Ｖ_1mA ） バリスタ電圧（Ｖ_1mA ）、電流電圧非直線係数（α）、
静電容量（Ｃ）、誘電損失（ｔａｎδ）を測定後、端子
間にサージ電流（８×２０μｓｅｃの波形、３０００Ａ
／ｃｍ² ）を１分間隔で５回流し、再度バリスタ電圧
（Ｖ_1mA ）、電流電圧非直線係数（α）、静電容量
（Ｃ）、誘電損失（ｔａｎδ）を測定し、サージ電流を
流した前後におけるこれら電気的特性の変化率を求め
た。

【００５１】

【実施例及び比較例】以下、本発明に係る積層チップ型
電子部品の実施例を説明する。実施例及び比較例に係る
積層チップ型電子部品の製造条件は以下の通りである。

【００５２】（１） 実施例 原料粉末の仮焼合成 原料化合物：ＳｒＣＯ₃ 、ＣａＣＯ₃ 、ＴｉＯ₂ 、Ｎｂ
₂ Ｏ₅ 焼結助剤：ＣｕＯ、ＳｉＯ₂ 原料粉末の平均粒径：１．５μｍ以下 半導体磁器組成物の組成： 仮焼合成の温度：１１５０℃、時間：２．０時間、雰囲
気：空気 整粒後の平均粒子径：１．０μｍ グリーンシート３１の作製、及び積層 内部電極１２用電極ペーストの塗布 内部電極１２の材料：Ｎｉ 塗布形状：図２（ａ）に示した形状 Ｙ／Ｘの値：表１に示す グリーンシート３１の積層 半導体磁器成形体の製造 (i) 脱脂処理 温度：７００℃、時間：２時間、雰囲気：空気 (ii) 焼成 温度：１３８０℃、時間：２時間、雰囲気：Ｈ₂ ：１０
ｖｏｌ％、Ｎ₂ ：９０ｖｏｌ％ 絶縁化合物層１４及び外部電極１３の形成 絶縁化合物層１４の組成 フェライト材：Ｘ−Ｆｅ₂ Ｏ₄ フェライト材に対するガラス材の割合：１．９〜５．１
重量％ 絶縁化合物層１４形成の温度：９２０℃、雰囲気：空気 外部電極１３用Ａｇペーストの焼き付け温度：６００
℃、雰囲気：空気 製造した積層チップ型電子部品１０の個数：各実施例に
つき３０個 電気的特性値：３０個のサンプルの平均値 （２） 比較例 内部電極４２の形状を積層チップ型電子部品４０の水平
断面図（図４）に示した形状とし、絶縁化合物層１４に
低融点のガラスを用いた他は、実施例の場合と同様にし
て積層チップ型電子部品４０を製造した。

【００５３】（３） 実施例及び比較例の結果 上記した実施例及び比較例に係る積層チップ型電子部品
１０、４０の内部電極の形状、Ｙ／Ｘの値、絶縁化合物
層の組成、サージ電流を流す前の電気的特性、及び前記
サージ電流を流した後の電気的特性の変化率（誘電損失
（ｔａｎδ））の測定結果を下記の表１及び表２に示し
ている。なお、比較例に係る積層チップ型電子部品４０
については、表１の備考欄に＊印を付して区別した。

【００５４】

【表１】

【００５５】

【表２】

【００５６】上記表１の結果より明らかなように、実施
例に係る積層チップ型電子部品１０は、静電容量（Ｃ）
が１０００ｐＦ以上、誘電損失（ｔａｎδ）が５％以
下、バリスタ電圧（Ｖ_1mA ）が１５Ｖ以下、電流電圧非
直線係数（α）が１０以上と、従来素子にない優れた特
性を示すと同時に、サージ電流印加後の誘電損失（ｔａ
ｎδ）が５％以下、静電容量の変化率（ΔＣ）が３％以
下、バリスタ電圧の変化率（ΔＶ_1mA ）が３％以下、電
流電圧非直線係数（α）の変化率（Δα）が５％以下と
従来にない優れた特性を示している。上記電気的特性
は、誘電特性とバリスタ特性の両立ばかりでなく、サー
ジ電流を流した後においてもバリスタ特性の良好な再現
性が得られることを示しており、ノイズ除去等の目的で
回路基板に実装することができる材料として最適であ
り、他のチップ型電子部品に対して十分な差別化を図る
ことができた。

【００５７】一方、備考欄に＊印で示した絶縁化合物層
１４が低融点ガラスよりなり、角型形状の内部電極４２
が形成された積層チップ型電子部品４０においては、種
々の電気的特性において、実施例に係る積層チップ型電
子部品１０に大きく劣っており、要求される電気的特性
を十分に満足させることができなかった。

【図面の簡単な説明】

【図１】（ａ）は本発明の実施の形態に係る積層チップ
型電子部品を模式的に示した斜視図であり、（ｂ）は
（ａ）におけるＢ−Ｂ線断面図である。

【図２】実施の形態に係る積層チップ型電子部品の誘電
体磁器成形体中に形成された内部電極の形状を模式的に
示した水平断面図であり、（ｂ）は別の実施の形態にお
ける内部電極の形状を模式的に示した水平断面図であ
る。

【図３】実施の形態に係る積層チップ型電子部品の製造
において、積層するグリーンシートを模式的に示した斜
視図である。

【図４】比較例に係る積層チップ型電子部品の誘電体磁
器成形体中に形成された内部電極の形状を模式的に示し
た水平断面図である。

【符号の説明】

１０、２０ 積層チップ型電子部品 １１ 誘電体磁器成形体 １２、２２ 内部電極 １３ 外部電極 １４ 絶縁化合物層

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ＳｒＴｉＯ₃ 系材料を主成分とする誘電
   体磁器成形体中に複数の内部電極が互いに平行に形成さ
   れ、前記内部電極が対向する側面に形成された１対の外
   部電極と交互に接続されている積層チップ型電子部品で
   あって、その外表面にフェライト材を主成分とする絶縁
   化合物層が形成されていることを特徴とする積層チップ
   型電子部品。
2. 【請求項２】 絶縁化合物層が、Ｘ−Ｆｅ₂ Ｏ₄ （該組
   成式中、ＸはＺｎ、Ｎｉ、及びＣｕのうちの少なくとも
   １種）で表されるフェライト材と、Ｂｉ、Ｃｏ、Ｓｉ、
   及びＳｎの１種以上を含むガラス成分とから構成されて
   いることを特徴とする請求項１記載の積層チップ型電子
   部品。
3. 【請求項３】 内部電極の先端部外縁がなめらかな曲線
   形状であることを特徴とする請求項１又は請求項２記載
   の積層チップ型電子部品。
4. 【請求項４】 内部電極が先端部に９０°以下の頂点を
   有さない形状であることを特徴とする請求項１又は請求
   項２記載の積層チップ型電子部品。
5. 【請求項５】 対向する外部電極間の距離をＸとし、内
   部電極の先端部と該内部電極と対向する外部電極との距
   離をＹとすると、両者が０．１５≦Ｙ／Ｘ≦０．３８の
   関係を満たすことを特徴とする請求項３又は請求項４記
   載の積層チップ型電子部品。
6. 【請求項６】 誘電体磁器成形体が粒界絶縁型の半導体
   磁器組成物からなることを特徴とする請求項１〜５のい
   ずれかの項に記載の積層チップ型電子部品。
7. 【請求項７】 内部電極がＮｉ又はＣｕからなることを
   特徴とする請求項１〜６のいずれかの項に記載の積層チ
   ップ型電子部品。