JPH1063569A - Main memory data writing device - Google Patents
Main memory data writing deviceInfo
- Publication number
- JPH1063569A JPH1063569A JP8217077A JP21707796A JPH1063569A JP H1063569 A JPH1063569 A JP H1063569A JP 8217077 A JP8217077 A JP 8217077A JP 21707796 A JP21707796 A JP 21707796A JP H1063569 A JPH1063569 A JP H1063569A
- Authority
- JP
- Japan
- Prior art keywords
- data
- main memory
- write
- buffer
- long word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高性能，高信頼化
の要求されるプロセッサシステムにおける、入出力デバ
イスからの主メモリへのデータ書込み装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for writing data from an input / output device to a main memory in a processor system requiring high performance and high reliability.
【０００２】[0002]
【従来の技術】プロセッサと主メモリとＤＭＡ機構を有
するデータ処理装置で、主メモリにデータを書込む際に
ＥＣＣ機能を用いる場合がある。ＥＣＣ機能は主メモリ
にデータを書込む際に、データ幅に合せてコードを計算
しておき、そのデータを読み出す場合にはこのコードを
用いて一ビットエラーを訂正し二ビットエラーを検知可
能にし、システムの信頼性の向上を図る。2. Description of the Related Art In a data processing apparatus having a processor, a main memory, and a DMA mechanism, an ECC function may be used when writing data to a main memory. The ECC function calculates a code according to the data width when writing data to the main memory, and when reading the data, corrects a single bit error using this code and makes it possible to detect a double bit error. And improve the reliability of the system.
【０００３】ＥＣＣコードはデータの幅により必要なビ
ット数が決まっており、バイトデータでは５ビット、ワ
ードデータでは６ビット、ロングワードデータ（ここで
は３２ビットデータとする）では７ビットのＥＣＣコー
ドが必要となる。よってよりデータ幅の大きいものにＥ
ＣＣコードを設定するとＥＣＣコードを格納するメモリ
の使用効率が良くなる。従ってＥＣＣコードは、システ
ムの一度に扱う事の可能なデータの最大幅、ロングワー
ドに合せて設定するのが一般的である。[0003] The required number of bits of the ECC code is determined by the data width. ECC codes of 5 bits for byte data, 6 bits for word data, and 7 bits for long word data (here, 32 bit data) are used. Required. Therefore, the one with larger data width
Setting the CC code improves the efficiency of use of the memory for storing the ECC code. Therefore, the ECC code is generally set according to the maximum width and long word of data that can be handled at one time in the system.
【０００４】しかし、入出力デバイスからのデータ転送
はバイトがベースであり、必ずしもロングワードとは限
らず、また、図３の（１）や、（ｎ）に示されるよう
に、データを書込む主メモリエリアも必ずしもロングワ
ード境界にあるとは限らない。このようにデータ幅がＥ
ＣＣコードの設定と異なる場合にＥＣＣ機能を動作させ
るには、例えば、書込みデータがバイトデータであった
場合、メモリコントロール部はロングワード用に設定さ
れたＥＣＣコードを有効にするためバイトデータの書込
み先アドレスを含むロングワード境界に格納されている
既存データを読み出し、そこに新たにバイトデータを上
書きし(パーシャルライト)ＥＣＣコードを生成する必要
がある。このためロングワードデータの書込み処理はそ
のまま主メモリに書込み可能であるが、書込みデータが
バイト，ワードデータなどのＥＣＣコードの設定と異な
る場合にはパーシャルライトする必要があるため、ロン
グワードデータの書込み処理に比べて時間を長く必要と
する。従って、ＤＭＡ転送による書込みデータにロング
ワードデータ，バイト，ワードデータが混在している場
合にＥＣＣ機能を作用させるには、そのまま主メモリに
書込み可能なものとパーシャルライトしなければならな
いものとが混在している事になる。However, data transfer from an input / output device is based on bytes, and is not necessarily a long word. Data is written as shown in (1) and (n) of FIG. The main memory area is not always on a longword boundary. Thus, the data width is E
To operate the ECC function when the setting differs from the setting of the CC code, for example, when the write data is byte data, the memory control unit writes the byte data to validate the ECC code set for the long word. It is necessary to read the existing data stored at the long word boundary including the destination address, and overwrite the data with new byte data (partial write) to generate an ECC code. For this reason, the write processing of long word data can be written to the main memory as it is, but if the write data is different from the setting of the ECC code such as byte or word data, it is necessary to perform partial write, so the writing of long word data is performed. Requires a longer time than processing. Therefore, in order to operate the ECC function when long word data, byte data, and word data are mixed in the write data by the DMA transfer, there are a mixture of data that can be written to the main memory as it is and a data that must be partially written. You are doing it.
【０００５】またデータ処理システムの性能を上げるた
め、今日ではシンクロナスＤＲＡＭに代表される高速ア
クセス可能なメモリを用いるのが一般的である。シンク
ロナスＤＲＡＭでは、ある決められたプロトコルに従っ
てクロックに同期して次々とデータの出し入れをするバ
ースト転送時には、非常に高速にデータ転送が可能であ
る。従ってデータの書込み処理を高速に行うためには、
プロトコルに即したデータ転送しなければならない。と
ころが、前述したように書込みデータのデータ幅がロン
グワード，バイト，ワードと混在する場合にＥＣＣ機構
を作用させるためには、書込みデータのデータ幅によっ
て主メモリに対するデータの転送速度が異なるため、バ
ースト転送する事が困難であり、シングルアクセスで主
メモリにデータの書込み処理を行わざるをえなく、この
場合は主メモリへの高速データ転送は不可能であった。In order to improve the performance of a data processing system, a memory which can be accessed at a high speed represented by a synchronous DRAM is generally used today. In a synchronous DRAM, data can be transferred at a very high speed during burst transfer in which data is sequentially transferred in and out in synchronization with a clock according to a predetermined protocol. Therefore, to perform the data writing process at high speed,
Data must be transferred according to the protocol. However, as described above, in order to operate the ECC mechanism when the data width of the write data is mixed with the long word, byte, and word, the data transfer speed to the main memory depends on the data width of the write data. It is difficult to transfer the data, and the data must be written to the main memory by a single access. In this case, high-speed data transfer to the main memory is impossible.
【０００６】[0006]
【発明が解決しようとする課題】上述のように信頼性向
上のため書込みデータにＥＣＣ機能を動作させるには、
ＥＣＣコードの設定と異なるデータ幅のデータはパーシ
ャルライトする必要があるため書込み時間に長く時間を
要し、パーシャルライトする必要がないデータの書込み
処理の高速化も妨げていた。また、ＤＭＡデバイスによ
るデータ転送を、ＳＤＲＡＭに代表される高速アクセス
可能な主メモリの性能に見合った性能で転送する事がシ
ステムの性能向上の課題となっていた。As described above, in order to operate the ECC function on write data to improve reliability,
Since data having a data width different from the setting of the ECC code needs to be partially written, it takes a long time to write the data, which also hinders speeding up the writing process of data that does not need to be partially written. Further, transferring data by the DMA device with a performance commensurate with the performance of a main memory capable of high-speed access represented by an SDRAM has been a problem of improving system performance.
【０００７】[0007]
【課題を解決するための手段】本発明は上述の課題を解
決すべく、ＤＭＡによる主メモリへの書込みデータがロ
ングワードであるか否かを判断する機構と、書込みデー
タをそのまま主メモリへ転送する主メモリアクセス制御
部と、書込みデータをパーシャルライトして転送する主
メモリアクセス制御部とを設け、前記書込みデータ幅判
定機構により書込みデータがＥＣＣコードの設定に合っ
たロングワードデータの際には、そのまま主メモリへ書
込み処理をし、データがＥＣＣコードの設定と異なるバ
イト，ワードデータの場合は、パーシャルライトを行い
主メモリへの書込み処理をし、パーシャルライトが必要
なデータとそうでないデータの主メモリに対する書込み
経路を分ける事により、パーシャルライトしている間に
もパーシャルライトの必要のないデータの書込み処理が
可能となり、主メモリへの書込み処理の高速化を図る事
が可能となる。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a mechanism for judging whether data written to a main memory by a DMA is a long word, and transferring the write data to the main memory as it is. A main memory access control unit for performing partial write of the write data and transferring the write data, and when the write data is long word data that matches the setting of the ECC code by the write data width determination mechanism, If the data is byte or word data different from the setting of the ECC code, the partial write is performed and the write processing to the main memory is performed. By dividing the write path to the main memory, the partial write can be performed during the partial write. Do not need to write processing of data becomes possible, it is possible to increase the speed of the process of writing to the main memory.
【０００８】またＤＭＡによる主メモリへの書込みデー
タが、ロングワードの場合はそのデータを一時的に保持
しておくバッファと、アドレスによってデータの格納さ
れる場所が一意的に決まるように前記バッファにタグ
と、前記タグが付加された最後のバッファにデータが格
納された事を知らせるフラグを設ける事により、転送速
度がまちまちなＤＭＡによる書込み処理が主メモリに対
してバースト転送する事が可能となりまた、これらのロ
ングワード用バッファを二つ設けた事により、一方のバ
ッファが主メモリへバースト転送している間にも、もう
一方のバッファでデータを格納しておく事を可能とし主
メモリに接続されるバスの使用効率を向上させ、転送速
度を高速化する。When data to be written to the main memory by the DMA is a long word, a buffer for temporarily storing the data and a buffer for storing the data in a manner to uniquely determine the location where the data is stored are determined by the address. By providing a tag and a flag indicating that data has been stored in the last buffer to which the tag has been added, it is possible to perform a burst transfer to the main memory in a write process by a DMA having a variable transfer speed. By providing two longword buffers, it is possible to store data in the other buffer while one buffer is performing burst transfer to the main memory and connect to the main memory. To improve the use efficiency of the bus and increase the transfer speed.
【０００９】[0009]
【発明の実施の形態】図１は本発明のブロック図であ
る。FIG. 1 is a block diagram of the present invention.
【００１０】図１で、１０は主メモリ、１１はＥＣＣコ
ード格納用メモリ、１７，１８はＤＭＡからのライトデ
ータを一時的に保持するバッファで、１７はロングワー
ド用、１８はバイト，ワードデータ用である。ロングワ
ードデータ用ライトバッファ１７は二面用意し、片方の
バッファが主メモリにデータを転送している間もう一方
のバッファでＤＭＡからのデータを取込む事を可能にす
る。図３はアドレッシングされたデータ列を示してい
る。図４は図３で示されるようなデータ転送処理のフロ
ーチャートを示している。ＤＭＡからの書込みデータは
連続したデータを主メモリに転送する事が多いが、例え
ば図３中の斜線部で示された範囲のデータ転送を行う場
合には、初めに図２中（１）のデータを転送し、次に
（２）(３)・・・（ｎ−１）と転送し最後に（ｎ）を転
送する。このとき（２）から（ｎ−１）の転送はデータ
幅はロングワードで転送する事が可能であるが、（１）
と（ｎ）、つまりデータ列の最初と最後は、ロングワー
ドで転送できず、バイト，ワード転送する事になる。こ
のデータ列の転送を実行するには、まず（１）のバイト
データが転送データ幅監視部１９へ書込みデータ１０４
から転送される。この時、ライトイネーブル信号１０５
は書込みデータがバイトである事を示している。転送デ
ータ幅判定部１９はこのライトイネーブル信号を見て書
込みデータがバイトデータである事を知り、データをワ
ード，バイト用ライトバッファ１８に転送する。ライト
バッファ１８に格納されたデータはパーシャルライトが
必要なデータであるので、バイト，ワードデータ転送制
御装置はデータが格納されたと同時にデータの書込み先
アドレスを主メモリに提示し、アドレスに存在するデー
タの読み出しを行う。この時主メモリから読み出すデー
タ当該データを含むロングワード境界内のロングワード
である。主メモリから読み出されるデータは、データ線
１０２によりマルチプレクサ１６に転送され、そこでラ
イトバッファ１８に格納されたデータが読み出されたデ
ータに上書きされる（図３−２（ｂ））。新たに生成し
たロングワードデータはＥＣＣコードを生成し主メモリ
に格納される。In FIG. 1, 10 is a main memory, 11 is a memory for storing an ECC code, 17 and 18 are buffers for temporarily storing write data from DMA, 17 is a long word, 18 is byte and word data. It is for. Two long word data write buffers 17 are provided so that while one buffer is transferring data to the main memory, the other buffer can take in data from the DMA. FIG. 3 shows the addressed data string. FIG. 4 shows a flowchart of the data transfer process as shown in FIG. In many cases, continuous data is transferred to the main memory as write data from the DMA. For example, when performing data transfer in a range indicated by a hatched portion in FIG. 3, first, (1) in FIG. The data is transferred, then (2), (3),... (N-1), and finally (n). At this time, in the transfer from (2) to (n-1), the data width can be transferred in a long word, but (1)
And (n), that is, the beginning and end of the data string cannot be transferred in long words, but are transferred in bytes and words. To execute this data string transfer, first, the byte data of (1) is written to the transfer data width monitoring unit 19 and the write data 104 is written.
Transferred from. At this time, the write enable signal 105
Indicates that the write data is a byte. The transfer data width determining unit 19 recognizes that the write data is byte data by looking at the write enable signal, and transfers the data to the word / byte write buffer 18. Since the data stored in the write buffer 18 is data that requires partial write, the byte and word data transfer control device presents the data write destination address to the main memory at the same time as the data is stored, and the data existing in the address. Is read. At this time, data read from the main memory is a long word within a long word boundary including the data. The data read from the main memory is transferred to the multiplexer 16 via the data line 102, where the data stored in the write buffer 18 is overwritten with the read data (FIG. 3B). The newly generated long word data generates an ECC code and is stored in the main memory.
【００１１】次に図３の（２）〜(ｎ−１)のロングワー
ドデータが転送データ幅判定部１９にデータ線１０４か
ら転送されるが、これらロングワードデータは、パーシ
ャルライトを実行しているのと平行して処理をする事が
可能である。ライトイネーブル信号はデータがロングワ
ードである事を示している。データがロングワードであ
る事を認識した転送データ幅判定部１９はデータをロン
グワード用ライトバッファ１７へ転送しロングワード用
データバッファ１７はデータをＡ面（Ｂ面）にとりこ
む。同一面に存在するデータは主メモリへデータ転送す
る際にバースト転送可能なデータをひとかたまりとして
保持する為、格納されるデータのアドレスがアドレス境
界をまたがないようにバッファそれぞれにタグを設け
る。ここでは各面４ロングワード分のデータバッファが
あるとする。Ａ面（Ｂ面）のバッファに空きがあれば転
送されてくるデータをアドレスの該当するタグのバッフ
ァ内に溜めていく。Ａ面（Ｂ面）のバッファの最後のバ
ッファ（アドレスタグの一番大きいバッファ）にデータ
が格納されると、ロングワード用ライトバッファからバ
ースト転送可能通知信号１０６を主メモリアクセス要求
生成部２２に通知し、主メモリアクセス要求生成部が主
メモリが接続されているバスのアービタに主メモリアク
セス要求をする。主メモリへのアクセス権を取得したロ
ングワード転送制御装置は、ロングワードデータはパー
シャルライトする必要がないので、バースト転送でデー
タを書込み可能である。Next, the long word data of (2) to (n-1) in FIG. 3 is transferred from the data line 104 to the transfer data width determination unit 19, and these long word data are subjected to partial write. It is possible to perform processing in parallel with The write enable signal indicates that the data is a long word. The transfer data width determining unit 19 that recognizes that the data is a long word transfers the data to the long word write buffer 17, and the long word data buffer 17 takes the data into the A side (B side). Since data existing on the same plane holds data that can be burst-transferred as a group when data is transferred to the main memory, a tag is provided in each buffer so that the address of the stored data does not cross an address boundary. Here, it is assumed that there is a data buffer for 4 long words on each side. If there is free space in the buffer on the A side (B side), the transferred data is accumulated in the buffer of the tag corresponding to the address. When data is stored in the last buffer (the buffer with the largest address tag) of the buffer on the side A (side B), the burst transfer enable notification signal 106 is sent from the long word write buffer to the main memory access request generation unit 22. Then, the main memory access request generation unit issues a main memory access request to the arbiter of the bus to which the main memory is connected. The longword transfer control device that has acquired the right to access the main memory does not need to perform partial write of longword data, and thus can write data by burst transfer.
【００１２】Ａ面（Ｂ面）から主メモリにデータが転送
されている間もＤＭＡからの書込みデータが転送されれ
ば、転送データ幅判定部１９はそのデータがロングワー
ドデータならば、ロングワード用ライトバッファ１７に
データを転送し、ロングワード用バッファ１７は今度は
Ｂ面（Ａ面）でデータを受け取る。If write data is transferred from the DMA while data is transferred from the A-side (B-side) to the main memory, the transfer data width determination unit 19 determines if the data is longword data. The data is transferred to the write buffer 17 for long, and the long word buffer 17 receives the data on the B side (A side) this time.
【００１３】以上のようにＤＭＡからの書込みデータが
ロングワードで、図３に示される様にデータの最初と最
後以外は立て続けにロングワードデータが転送される間
は、ロングワード用ライトバッファ１７のＡ面とＢ面が
交互に主メモリへのデータ転送とＤＭＡからのデータの
受け取りとを行う。As described above, the write data from the DMA is a long word, and as shown in FIG. 3, while the long word data is transferred continuously except for the beginning and end of the data, the write buffer 17 for the long word is transferred. The sides A and B alternately transfer data to the main memory and receive data from the DMA.
【００１４】しかし、主メモリへのデータ転送をＡ面
（Ｂ面）からＢ面（Ａ面）に切り替える際に、例えばＡ
面が主メモリへのデータ転送を終了しＢ面と切り替わる
際に、ＤＭＡ転送は終了していないにもかかわらずＢ面
には最後のバッファにデータが格納されていない、ある
いはデータが全く格納されていない場合が考えられる。
即ち、ロングワード用ライトバッファからバースト転送
可能通知信号が出されていない場合、主メモリへのデー
タ転送をＡ面からＢ面に切り替えず主メモリへのアクセ
ス要求を取り下げる。そして新たにロングワード用ライ
トバッファの片面がバースト転送可能通知信号を出力す
ると、再び主メモリに対するアクセス要求をする。However, when data transfer to the main memory is switched from plane A (plane B) to plane B (plane A), for example, A
When the side completes the data transfer to the main memory and switches to the B side, no data is stored in the last buffer or no data is stored on the B side even though the DMA transfer is not completed. You may not.
That is, when the burst transfer enable notification signal is not output from the long word write buffer, the access request to the main memory is canceled without switching the data transfer to the main memory from the side A to the side B. When one side of the long word write buffer newly outputs the burst transfer enable notification signal, an access request to the main memory is made again.
【００１５】またロングワード用ライトバッファの最後
のバッファにデータが格納されずにＤＭＡからの転送が
終了した場合は、ＤＭＡ転送が終了した時点でバースト
転送可能通知信号が出力され主メモリへのアクセス要求
をする。If the transfer from the DMA is completed without storing data in the last buffer of the long word write buffer, a burst transfer enable notification signal is output when the DMA transfer is completed, and access to the main memory is performed. Make a request.
【００１６】[0016]
【発明の効果】ＤＭＡから書込みデータがロングワー
ド，バイト，ワードデータが混在している場合でも転送
データ幅判定部で分別し、パーシャルライトする必要の
あるデータと必要のないデータを分けるため、ＥＣＣ機
能を作用させかつパーシャルライトする必要のあるデー
タが必要のないデータの処理を妨げる事なく高速にデー
タ転送する事が可能となる。また、パーシャルライトす
る必要のないデータに関しては、ロングワード用ライト
バッファを設け、最後のバッファにデータが格納される
かもしくはＤＭＡ転送が終了するまで専用のバッファに
一時的にデータを保持しておき、上記条件がそろったら
まとめて主メモリにデータを転送する事により、高速転
送可能なメモリに対してバースト転送が可能となり、シ
ステムの高速化を図る事が可能である。また前記機能を
もったバッファを二面設けたことにより、一方のバッフ
ァで主メモリへデータ転送している間に他方のバッファ
でDMAからのデータを格納する事が可能となり、ＤＭＡ
からのデータの書込み処理をより効率よく行う事ができ
る。さらに主メモリへのアクセス要求を一面が終えたと
ころで一旦取り下げ、ＤＭＡ転送以外のＣＰＵなどが主
メモリにアクセスするのを妨げないようにする事によ
り、システム全体の性能を低下するのも防ぐ事が可能と
なる。According to the present invention, even when long data, byte data, and word data are mixed from the DMA, the transfer data width determination section separates the data to separate the data that needs to be partially written from the data that does not need to be written. It is possible to transfer data at high speed without causing the function to operate and the data that needs to be partially written to prevent the processing of the unnecessary data. For data that does not need to be partially written, a longword write buffer is provided, and the data is temporarily stored in a dedicated buffer until the data is stored in the last buffer or the DMA transfer is completed. When the above conditions are satisfied, the data is collectively transferred to the main memory, so that burst transfer can be performed to a memory capable of high-speed transfer, and the speed of the system can be increased. Further, by providing two buffers having the above functions, it is possible to store data from the DMA in the other buffer while transferring data to the main memory in one buffer.
In this case, the data can be written more efficiently. Further, by canceling the main memory access request once it has been completed, it is possible to prevent the CPU etc. other than the DMA transfer from accessing the main memory, thereby preventing the overall system performance from deteriorating. It becomes possible.
【図１】本発明の概略を示すブロック図。FIG. 1 is a block diagram showing an outline of the present invention.
【図２】ロングワード用ライトバッファの説明図。FIG. 2 is an explanatory diagram of a long word write buffer.
【図３】アドレッシングされたデータ列の説明図。FIG. 3 is an explanatory diagram of an addressed data string.
【図４】データ転送のフローチャート。FIG. 4 is a flowchart of data transfer.
１０…主メモリ、１１…ＥＣＣコード格納メモリ、１
２，１３…セレクタ、１４，１５…ＥＣＣ生成器、１６
…マルチプレクサ、１７，１８…ライトバッファ、１９
…データ転送幅判定制御部、２０…ロングワードデータ
転送制御部、２１…バイト，ワードデータ転送制御部、
２２…主メモリアクセス要求生成部、１０１…主メモリ
書込みデータ線、１０２…主メモリ読み出しデータ線、
103…ＥＣＣコード書込みデータ線、１０４…書込みデ
ータ線、１０５…ライトイネーブル信号線、１０６…バ
ースト転送可能通知信号線、１０７…主メモリアクセス
要求線。10: Main memory, 11: ECC code storage memory, 1
2,13 ... selector, 14,15 ... ECC generator, 16
... Muxes, 17, 18 ... Write buffers, 19
... Data transfer width determination control unit, 20 ... Long word data transfer control unit, 21 ... Byte, word data transfer control unit,
22: main memory access request generation unit, 101: main memory write data line, 102: main memory read data line,
103: ECC code write data line, 104: write data line, 105: write enable signal line, 106: burst transfer enable notification signal line, 107: main memory access request line.
Claims (3)
書込まれたデータを読み出す際に一ビットエラー発生時
はそれを訂正し、二ビットエラー発生時はそれを検知す
るためにデータに付加するＥＣＣコードを生成しこれら
の動作を行うメモリエラー訂正機能と、前記プロセッサ
の外部装置から直接前記主メモリをアクセスするDMA機
構とを有するデータ処理装置において、前記ＤＭＡ機構
による前記主メモリへの書込みデータがロングワードで
あるか否かを判断する機構と、前記書込みデータをその
まま前記主メモリへ書込む主メモリアクセス制御部と、
アドレスを含むロングワード境界に存在するデータを一
旦読み出し新たな書込みデータのみを上書きし再び前記
ＥＣＣコードを生成してデータを書込むパーシャルライ
ト主メモリアクセス制御部の二つのメモリアクセス制御
部とを設け、前記書込みデータ幅判定機構により前記主
メモリへの前記書込みデータの転送経路を、前記書込み
データがロングワードの時前記書込みデータがそのまま
前記主メモリへ書込まれる主メモリアクセス制御部を、
前記書込みデータがバイト，ロングワードの時パーシャ
ルライト主メモリアクセス制御部を介する切替を行う事
により、前記主メモリに対する前記書込みデータがロン
グワードデータ，バイト，ワードデータが混在している
ＤＭＡ転送の場合に、効率良くＥＣＣ機能を作用させ前
記主メモリへの書込み処理を可能とした事を特徴とする
主メモリデータ書込み装置。1. A processor, a main memory and, when reading data written in the main memory, adding a correction to a one-bit error when it occurs, and adding the data to detect a two-bit error when the two-bit error occurs. In a data processing device having a memory error correction function for generating an ECC code to be executed and performing these operations, and a DMA mechanism for directly accessing the main memory from an external device of the processor, writing to the main memory by the DMA mechanism A mechanism for determining whether the data is a long word, and a main memory access control unit that writes the write data to the main memory as it is,
Two memory access control units of a partial write main memory access control unit for temporarily reading data existing at a long word boundary including an address, overwriting only new write data, generating the ECC code again, and writing the data are provided. A transfer path of the write data to the main memory by the write data width determination mechanism, a main memory access control unit in which the write data is directly written to the main memory when the write data is a long word,
When the write data is byte or long word, by performing switching through the partial write main memory access control unit, the write data to the main memory is a DMA transfer in which long word data, byte and word data are mixed. A main memory data writing device characterized in that an ECC function is efficiently operated to enable a writing process to the main memory.
前記主メモリへの書込みデータが、ロングワードの場合
はそのデータを一時的に保持しておく複数のバッファを
持ち、転送の対象となる主メモリアドレスによってデー
タを保持するバッファが一意的に決まるように前記バッ
ファに付加したタグと、前記タグが付加された最後のバ
ッファにデータが格納された事を知らせるフラグを設
け、ＤＭＡデバイスからのロングワードデータを一旦バ
ッファに保持し、ロングワード用ライトバッファの最後
のバッファにデータが格納されたか、または一連の書込
みデータ転送の最終データがロングワード用ライトバッ
ファに格納された時に前記主メモリへのアクセス要求を
通知し、前記バッファ内のデータを纏めて前記主メモリ
へ転送するバースト転送を可能とした主メモリデータ書
込み装置。2. A data transfer method according to claim 1, wherein when the data written to said main memory by said DMA mechanism is a long word, said data has a plurality of buffers for temporarily storing the data, and A tag added to the buffer so that a buffer holding data is uniquely determined by a memory address, and a flag indicating that data is stored in the last buffer to which the tag is added are provided. The word data is temporarily held in the buffer, and when the data is stored in the last buffer of the long word write buffer, or when the last data of a series of write data transfer is stored in the long word write buffer, the data is transferred to the main memory. A burst that notifies an access request and collectively transfers data in the buffer to the main memory. It enables the transmission and the main memory data write-in device.
構による前記主メモリへの書込みデータが、ロングワー
ドの場合はそのデータを一時的に保持しておく複数のバ
ッファを二重化し、ＤＭＡデバイスからのロングワード
データを一旦格納し、二重化したロングワード用ライト
バッファの一方の最後のバッファにデータが格納された
か、または一連の書込みデータ転送の最終データがロン
グワード用ライトバッファに格納された時、前記主メモ
リへのアクセス要求を通知し、バッファ内のデータをま
とめて前記主メモリへバースト転送している間に、もう
一方のバッファでＤＭＡデバイスからのロングワードデ
ータを格納する事を可能にし、ＤＭＡデバイスからのロ
ングワードデータが立て続けに転送される際には、ロン
グワード用ライトバッファにデータを一旦格納する動作
と、主メモリへ転送する動作とを並列に動作する事を可
能とし、ＤＭＡデバイスによる書込み時の転送速度を高
速化したデータ書込み装置。3. The method according to claim 1, wherein when the write data to the main memory by the DMA mechanism is a long word, a plurality of buffers for temporarily holding the data are duplicated, and When the long word data is once stored and the data is stored in one last buffer of the duplicated long word write buffer, or when the last data of a series of write data transfer is stored in the long word write buffer, Notifying the access request to the main memory, and while the data in the buffer is being burst-transferred to the main memory, it is possible to store the longword data from the DMA device in the other buffer, When long word data from a DMA device is transferred in succession, a long word write Operation for temporarily storing the data in Ffa, and an operation to be transferred to the main memory to allow it to operate in parallel, speeding data writing device transfer rate upon writing by the DMA device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8217077A JPH1063569A (en) | 1996-08-19 | 1996-08-19 | Main memory data writing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8217077A JPH1063569A (en) | 1996-08-19 | 1996-08-19 | Main memory data writing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1063569A true JPH1063569A (en) | 1998-03-06 |
Family
ID=16698477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8217077A Pending JPH1063569A (en) | 1996-08-19 | 1996-08-19 | Main memory data writing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1063569A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018084545A (en) * | 2016-11-25 | 2018-05-31 | 三菱重工業株式会社 | Simulated target generation device and simulated target generation method |
-
1996
- 1996-08-19 JP JP8217077A patent/JPH1063569A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018084545A (en) * | 2016-11-25 | 2018-05-31 | 三菱重工業株式会社 | Simulated target generation device and simulated target generation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4884271A (en) | Error checking and correcting for read-modified-write operations | |
| JPH11203860A (en) | Semiconductor memory device | |
| JPH0719232B2 (en) | Device and method for checking address and contents of memory array | |
| KR20020029925A (en) | Methods and apparatus for correcting soft errors in digital data | |
| US5687393A (en) | System for controlling responses to requests over a data bus between a plurality of master controllers and a slave storage controller by inserting control characters | |
| US4371949A (en) | Time-shared, multi-phase memory accessing system having automatically updatable error logging means | |
| US4174537A (en) | Time-shared, multi-phase memory accessing system having automatically updatable error logging means | |
| EP0386719B1 (en) | Partial store control circuit | |
| JPH1196072A (en) | Memory access control circuit | |
| WO2024146076A1 (en) | Queue item selection method and apparatus for queue in out-of-order processor | |
| US5946707A (en) | Interleaved burst XOR using a single memory pointer | |
| JPH1063569A (en) | Main memory data writing device | |
| US4737908A (en) | Buffer memory control system | |
| EP0383891B1 (en) | Pipelined address check bit stack controller | |
| JPH06242925A (en) | Sort processor | |
| JPS6129024B2 (en) | ||
| JPS6238953A (en) | Main storage device for compression of partial write access | |
| JP2000065904A (en) | Semiconductor tester | |
| JP3614946B2 (en) | Memory buffer device | |
| JP2850340B2 (en) | Cache memory control circuit | |
| JPH08328995A (en) | System and method for dma transfer | |
| JPH09274599A (en) | Buffer memory device | |
| JPH06301600A (en) | Storage device | |
| JP2531209B2 (en) | Channel device | |
| JPS63126047A (en) | Memory control system |