JPH1063241A - ルックアップテーブル - Google Patents
ルックアップテーブルInfo
- Publication number
- JPH1063241A JPH1063241A JP8232546A JP23254696A JPH1063241A JP H1063241 A JPH1063241 A JP H1063241A JP 8232546 A JP8232546 A JP 8232546A JP 23254696 A JP23254696 A JP 23254696A JP H1063241 A JPH1063241 A JP H1063241A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- port memory
- write
- dual port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 表示装置に用いられるルックアップテーブル
に於いて、表示期間中にルックアップテーブルの内容を
変更しても、表示に乱れが生じないようにする。 【解決手段】 ＣＰＵ１０が出力したライトアドレス，
ライトイネーブル信号Ｗ，ライトデータ（色データ）
は、アドレスラッチ部２，ライトイネーブルラッチ部
３，データラッチ部４にラッチされる。アドレス比較器
５は、フレームバッファ８から順次出力される、ＣＲＴ
９に表示する各画素のコード値とアドレスラッチ部２に
ラッチされているライトアドレスとを比較する。アンド
ゲート６は、アドレス比較器５の出力信号が“１”で且
つ、ライトイネーブルラッチ部３にラッチされているラ
イトイネーブル信号Ｗがアクティブの時、その出力信号
を“１”にし、データセレクタ７にデータラッチ部４の
出力データ（変更後の色データ）を選択させる。
に於いて、表示期間中にルックアップテーブルの内容を
変更しても、表示に乱れが生じないようにする。 【解決手段】 ＣＰＵ１０が出力したライトアドレス，
ライトイネーブル信号Ｗ，ライトデータ（色データ）
は、アドレスラッチ部２，ライトイネーブルラッチ部
３，データラッチ部４にラッチされる。アドレス比較器
５は、フレームバッファ８から順次出力される、ＣＲＴ
９に表示する各画素のコード値とアドレスラッチ部２に
ラッチされているライトアドレスとを比較する。アンド
ゲート６は、アドレス比較器５の出力信号が“１”で且
つ、ライトイネーブルラッチ部３にラッチされているラ
イトイネーブル信号Ｗがアクティブの時、その出力信号
を“１”にし、データセレクタ７にデータラッチ部４の
出力データ（変更後の色データ）を選択させる。
Description
【０００１】
【発明の属する技術分野】本発明は、表示装置に於いて
使用されるルックアップテーブルに関し、特に、表示期
間中にルックアップテーブルの登録内容を変更しても、
表示内容に乱れを生じさせることがないルックアップテ
ーブルに関する。
使用されるルックアップテーブルに関し、特に、表示期
間中にルックアップテーブルの登録内容を変更しても、
表示内容に乱れを生じさせることがないルックアップテ
ーブルに関する。
【０００２】
【従来の技術】表示装置に於いて、ルックアップテーブ
ルは、フレームバッファの１画素当たりの容量が少な
く、色データを直接保持するのに容量が不十分な場合に
多く用いられる。
ルは、フレームバッファの１画素当たりの容量が少な
く、色データを直接保持するのに容量が不十分な場合に
多く用いられる。
【０００３】このようなフレームバッファ，ルックアッ
プテーブルを備えた表示装置に於いては、表示に使用す
る各色データそれぞれにコード値を割り当てておく。ま
た、フレームバッファの各アドレスには、そのアドレス
に対応する画素の表示に使用する色データのコード値を
登録し、ルックアップテーブルの各アドレスには、その
アドレスをコード値とみなした時の、対応する色データ
を登録しておく。
プテーブルを備えた表示装置に於いては、表示に使用す
る各色データそれぞれにコード値を割り当てておく。ま
た、フレームバッファの各アドレスには、そのアドレス
に対応する画素の表示に使用する色データのコード値を
登録し、ルックアップテーブルの各アドレスには、その
アドレスをコード値とみなした時の、対応する色データ
を登録しておく。
【０００４】そして、フレームバッファの内容を表示す
る際には、フレームバッファに１画面分のアドレスを順
次与え、フレームバッファから読み出されたコード値を
ルックアップテーブルに与えることにより、ルックアッ
プテーブルから色データを読み出し、それを表示部に供
給する。
る際には、フレームバッファに１画面分のアドレスを順
次与え、フレームバッファから読み出されたコード値を
ルックアップテーブルに与えることにより、ルックアッ
プテーブルから色データを読み出し、それを表示部に供
給する。
【０００５】尚、ルックアップテーブルは、上述したよ
うに、フレームバッファの１画素当たりの容量が少ない
場合に多く使用されるが、フレームバッファの内容を変
更せずにルックアップテーブルの内容を変更するだけで
表示色を変更することができるため、フレームバッファ
の１画素当たりの容量が色データを保持するのに十分な
場合であっても使用される。
うに、フレームバッファの１画素当たりの容量が少ない
場合に多く使用されるが、フレームバッファの内容を変
更せずにルックアップテーブルの内容を変更するだけで
表示色を変更することができるため、フレームバッファ
の１画素当たりの容量が色データを保持するのに十分な
場合であっても使用される。
【０００６】図３はルックアップテーブルを備えた従来
の表示装置の一例を示したブロック図であり、リード／
ライト兼用ポートを有するシングルポートメモリ３１及
びセレクタ３２から構成されるルックアップテーブル
と、ＣＰＵ３３と、フレームバッファ３４と、ＣＲＴ３
５とを含んでいる。
の表示装置の一例を示したブロック図であり、リード／
ライト兼用ポートを有するシングルポートメモリ３１及
びセレクタ３２から構成されるルックアップテーブル
と、ＣＰＵ３３と、フレームバッファ３４と、ＣＲＴ３
５とを含んでいる。
【０００７】表示期間中に於いては、次のような動作が
行われる。フレームバッファ３４から各画素のコード値
が順次出力される。このコード値は、ＣＰＵ３３からの
制御信号Ｃによって制御されるセレクタ３２を介してシ
ングルポートメモリ３１に印加される。シングルポート
メモリ３１は、セレクタ３２を介して印加されたコード
値と対応するアドレスに登録されている色データをＣＲ
Ｔ３５に供給し、色データに従った表示を行わせる。
行われる。フレームバッファ３４から各画素のコード値
が順次出力される。このコード値は、ＣＰＵ３３からの
制御信号Ｃによって制御されるセレクタ３２を介してシ
ングルポートメモリ３１に印加される。シングルポート
メモリ３１は、セレクタ３２を介して印加されたコード
値と対応するアドレスに登録されている色データをＣＲ
Ｔ３５に供給し、色データに従った表示を行わせる。
【０００８】また、シングルポートメモリ３１の内容を
変更する場合は、次のような動作が行われる。ＣＰＵ３
３は、制御信号Ｃを出力してセレクタ３２にアドレスバ
スＡを選択させると共に、アドレスバスＡに内容を変更
するアドレスを、データバスＤに変更後の色データを出
力し、更に、ライトイネーブル信号Ｗを出力する。これ
により、シングルポートメモリ３１は、データバスＤ上
の色データを、アドレスバスＡ上のアドレスに登録す
る。
変更する場合は、次のような動作が行われる。ＣＰＵ３
３は、制御信号Ｃを出力してセレクタ３２にアドレスバ
スＡを選択させると共に、アドレスバスＡに内容を変更
するアドレスを、データバスＤに変更後の色データを出
力し、更に、ライトイネーブル信号Ｗを出力する。これ
により、シングルポートメモリ３１は、データバスＤ上
の色データを、アドレスバスＡ上のアドレスに登録す
る。
【０００９】また、ＣＰＵ３３がシングルポートメモリ
３１の内容を参照する場合は、制御信号Ｃを出力してセ
レクタ３２にアドレスバスＡを選択させると共に、アド
レスバスＡに参照するアドレスを出力する。これによ
り、シングルポートメモリ３１は、上記アドレスに登録
されている色データをデータバスＤに出力する。
３１の内容を参照する場合は、制御信号Ｃを出力してセ
レクタ３２にアドレスバスＡを選択させると共に、アド
レスバスＡに参照するアドレスを出力する。これによ
り、シングルポートメモリ３１は、上記アドレスに登録
されている色データをデータバスＤに出力する。
【００１０】図４は他の従来例のブロック図であり、リ
ード専用ポート及びリード／ライト兼用ポートを有する
デュアルポートメモリ４１から構成されるルックアップ
テーブル４１と、フレームバッファ４２と、ＣＲＴ４３
と、ＣＰＵ４４とから構成されている。
ード専用ポート及びリード／ライト兼用ポートを有する
デュアルポートメモリ４１から構成されるルックアップ
テーブル４１と、フレームバッファ４２と、ＣＲＴ４３
と、ＣＰＵ４４とから構成されている。
【００１１】表示期間に於いては、次のような動作が行
われる。フレームバッファ４２からデュアルポートメモ
リ４１へ、表示する各画素のコード値が順次印加され
る。デュアルポートメモリ４１は、フレームバッファ４
２から印加されるコード値に対応するアドレスに登録さ
れている色データをＣＲＴ４３に供給し、コード値に対
応する色を表示させる。
われる。フレームバッファ４２からデュアルポートメモ
リ４１へ、表示する各画素のコード値が順次印加され
る。デュアルポートメモリ４１は、フレームバッファ４
２から印加されるコード値に対応するアドレスに登録さ
れている色データをＣＲＴ４３に供給し、コード値に対
応する色を表示させる。
【００１２】また、デュアルポートメモリ４１の内容を
変更する場合は次のような動作が行われる。ＣＰＵ４４
は、内容を変更しようとするアドレスをアドレスバスＡ
に出力すると共に、変更後の色データをデータバスＤに
出力し、更に、ライトイネーブル信号Ｗを出力する。こ
れにより、デュアルポートメモリ４１は、データバスＤ
上の色データを、アドレスバスＡ上のアドレスに登録す
る。
変更する場合は次のような動作が行われる。ＣＰＵ４４
は、内容を変更しようとするアドレスをアドレスバスＡ
に出力すると共に、変更後の色データをデータバスＤに
出力し、更に、ライトイネーブル信号Ｗを出力する。こ
れにより、デュアルポートメモリ４１は、データバスＤ
上の色データを、アドレスバスＡ上のアドレスに登録す
る。
【００１３】また、ＣＰＵ４４がデュアルポートメモリ
４１の内容を参照する場合は、参照しようとするアドレ
スをアドレスバスＡ上に出力する。これにより、デュア
ルポートメモリ４１は、上記アドレスに登録されている
色データをデータバスＤに出力する。
４１の内容を参照する場合は、参照しようとするアドレ
スをアドレスバスＡ上に出力する。これにより、デュア
ルポートメモリ４１は、上記アドレスに登録されている
色データをデータバスＤに出力する。
【００１４】
【発明が解決しようとする課題】上述した従来の技術の
内、前者は、表示期間中に登録内容の変更が行われる
と、変更後の色データ（データバス上の色データ）がそ
のまま表示に現れるため、表示が乱れてしまい、また、
表示期間中に参照が行われた場合も、参照データが表示
に現れてしまうため、表示に乱れが生じていた。
内、前者は、表示期間中に登録内容の変更が行われる
と、変更後の色データ（データバス上の色データ）がそ
のまま表示に現れるため、表示が乱れてしまい、また、
表示期間中に参照が行われた場合も、参照データが表示
に現れてしまうため、表示に乱れが生じていた。
【００１５】また、後者の技術によれば、ＣＰＵによる
ルックアップテーブルの内容の参照は、表示期間中に行
われても問題ないが、表示期間中に登録内容の変更が行
われると、メモリへのライト動作中は、内容を変更する
アドレスの内容が一時不定となるため、当該アドレスに
対するリード結果が不定となり、表示が乱れることがあ
る。
ルックアップテーブルの内容の参照は、表示期間中に行
われても問題ないが、表示期間中に登録内容の変更が行
われると、メモリへのライト動作中は、内容を変更する
アドレスの内容が一時不定となるため、当該アドレスに
対するリード結果が不定となり、表示が乱れることがあ
る。
【００１６】このような問題点を解決するためには、表
示期間中は登録内容のＣＰＵによる参照／変更を禁止す
るか、表示用のルックアップテーブルと登録用のルック
アップテーブルとの２組を用意し、非表示期間に登録用
から表示用へ一括コピーするというようにすれば良い。
しかしながら、前者では、使用方法に制限が生じ、後者
ではコストが高くなるという問題が生じる。尚、特開平
４−１７１４８５号公報では、垂直ブランキング期間に
のみ、ルックアップテーブルの内容変更を許可するよう
にしているが、垂直ブランキング期間しか内容を変更で
きないため、多数の色データの変更処理を行う場合、処
理に非常に時間がかかってしまうという問題がある。
示期間中は登録内容のＣＰＵによる参照／変更を禁止す
るか、表示用のルックアップテーブルと登録用のルック
アップテーブルとの２組を用意し、非表示期間に登録用
から表示用へ一括コピーするというようにすれば良い。
しかしながら、前者では、使用方法に制限が生じ、後者
ではコストが高くなるという問題が生じる。尚、特開平
４−１７１４８５号公報では、垂直ブランキング期間に
のみ、ルックアップテーブルの内容変更を許可するよう
にしているが、垂直ブランキング期間しか内容を変更で
きないため、多数の色データの変更処理を行う場合、処
理に非常に時間がかかってしまうという問題がある。
【００１７】そこで、本発明の目的は、表示期間中でも
表示の乱れを起こさずに登録内容の変更が可能な、経済
的な構成のルックアップテーブルを提供することにあ
る。
表示の乱れを起こさずに登録内容の変更が可能な、経済
的な構成のルックアップテーブルを提供することにあ
る。
【００１８】
【課題を解決するための手段】本発明は上記目的を達成
するため、各アドレスに色データが登録されるデュアル
ポートメモリと、フレームバッファから出力される、前
記デュアルポートメモリに対するリードアドレスとなる
コード値と前記デュアルポートメモリに対するライトア
ドレスとを比較するアドレス比較器と、該アドレス比較
器で一致が検出され、且つ前記デュアルポートメモリに
対してライトイネーブル信号が出力された時、前記デュ
アルポートメモリに対するライトデータを選択し、それ
以外の時は、前記デュアルポートメモリからのリードデ
ータを選択するデータセレクタとを備えている。
するため、各アドレスに色データが登録されるデュアル
ポートメモリと、フレームバッファから出力される、前
記デュアルポートメモリに対するリードアドレスとなる
コード値と前記デュアルポートメモリに対するライトア
ドレスとを比較するアドレス比較器と、該アドレス比較
器で一致が検出され、且つ前記デュアルポートメモリに
対してライトイネーブル信号が出力された時、前記デュ
アルポートメモリに対するライトデータを選択し、それ
以外の時は、前記デュアルポートメモリからのリードデ
ータを選択するデータセレクタとを備えている。
【００１９】上記構成に於いては、フレームバッファか
らは、各画素に対応したコード値が順次出力される。こ
のコード値は、アドレス比較器に於いて、デュアルポー
トメモリに対するライトアドレスと比較される。そし
て、両者が一致し、且つデュアルポートメモリに対して
ライトイネーブル信号が出力された時、データセレクタ
がデュアルポートメモリに対するライトデータを選択
し、それ以外の時は、デュアルポートメモリからのリー
ドデータを選択する。
らは、各画素に対応したコード値が順次出力される。こ
のコード値は、アドレス比較器に於いて、デュアルポー
トメモリに対するライトアドレスと比較される。そし
て、両者が一致し、且つデュアルポートメモリに対して
ライトイネーブル信号が出力された時、データセレクタ
がデュアルポートメモリに対するライトデータを選択
し、それ以外の時は、デュアルポートメモリからのリー
ドデータを選択する。
【００２０】また、本発明は、上記目的を達成するた
め、各アドレスに色データが登録されるデュアルポート
メモリと、該デュアルポートメモリに対するライトアド
レスをラッチするアドレスラッチ部と、前記デュアルポ
ートメモリに対するライトデータをラッチするデータラ
ッチ部と、前記デュアルポートメモリに対するライトイ
ネーブル信号をラッチするライトイネーブルラッチ部
と、フレームバッファから出力される、前記デュアルポ
ートメモリに対するリードアドレスとなるコード値と前
記アドレスラッチ部にラッチされているライトアドレス
とを比較するアドレス比較器と、該アドレス比較器で一
致が検出され、且つ前記ライトイネーブルラッチ部にラ
イトイネーブル信号がラッチされた時、前記データラッ
チ部の出力を選択し、それ以外の時は、前記前記デュア
ルポートメモリからのリードデータを選択するデータセ
レクタとを備えている。
め、各アドレスに色データが登録されるデュアルポート
メモリと、該デュアルポートメモリに対するライトアド
レスをラッチするアドレスラッチ部と、前記デュアルポ
ートメモリに対するライトデータをラッチするデータラ
ッチ部と、前記デュアルポートメモリに対するライトイ
ネーブル信号をラッチするライトイネーブルラッチ部
と、フレームバッファから出力される、前記デュアルポ
ートメモリに対するリードアドレスとなるコード値と前
記アドレスラッチ部にラッチされているライトアドレス
とを比較するアドレス比較器と、該アドレス比較器で一
致が検出され、且つ前記ライトイネーブルラッチ部にラ
イトイネーブル信号がラッチされた時、前記データラッ
チ部の出力を選択し、それ以外の時は、前記前記デュア
ルポートメモリからのリードデータを選択するデータセ
レクタとを備えている。
【００２１】上記構成に於いては、フレームバッファか
らは、各画素に対応したコード値が順次出力される。ま
た、ルックアップテーブルの内容を変更する場合、ＣＰ
Ｕ等から変更しようとする色データが格納されているア
ドレス，変更後の色データ，ライトイネーブル信号が出
力される。ＣＰＵ等から出力されたアドレス，色デー
タ，ライトイネーブル信号は、それぞれアドレスラッチ
部，データラッチ部，ライトイネーブルラッチ部にラッ
チされる。アドレス比較器は、フレームバッファから出
力されるコード値とアドレスラッチ部にラッチされてい
るライトアドレスとを比較する。データセレクタは、ア
ドレス比較器で一致が検出され、且つライトイネーブル
ラッチ部にライトイネーブル信号がラッチされた時、デ
ータラッチ部にラッチされている変更後の色データを選
択し、それ以外の時は、デュアルポートメモリからのリ
ードデータを選択する。
らは、各画素に対応したコード値が順次出力される。ま
た、ルックアップテーブルの内容を変更する場合、ＣＰ
Ｕ等から変更しようとする色データが格納されているア
ドレス，変更後の色データ，ライトイネーブル信号が出
力される。ＣＰＵ等から出力されたアドレス，色デー
タ，ライトイネーブル信号は、それぞれアドレスラッチ
部，データラッチ部，ライトイネーブルラッチ部にラッ
チされる。アドレス比較器は、フレームバッファから出
力されるコード値とアドレスラッチ部にラッチされてい
るライトアドレスとを比較する。データセレクタは、ア
ドレス比較器で一致が検出され、且つライトイネーブル
ラッチ部にライトイネーブル信号がラッチされた時、デ
ータラッチ部にラッチされている変更後の色データを選
択し、それ以外の時は、デュアルポートメモリからのリ
ードデータを選択する。
【００２２】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２３】図１は本発明の実施例のブロック図であ
り、図１に示した表示装置は、リード専用ポートとリー
ド／ライト兼用ポートを持つデュアルポートメモリ１，
アドレスラッチ部２，ライトイネーブルラッチ部３，デ
ータラッチ部４，アドレス比較器５，アンドゲート６及
びデータセレクタ７から構成されるルックアップテーブ
ルと、フレームバッファ８と、ＣＲＴ９と、ＣＰＵ１０
とを含んでいる。
り、図１に示した表示装置は、リード専用ポートとリー
ド／ライト兼用ポートを持つデュアルポートメモリ１，
アドレスラッチ部２，ライトイネーブルラッチ部３，デ
ータラッチ部４，アドレス比較器５，アンドゲート６及
びデータセレクタ７から構成されるルックアップテーブ
ルと、フレームバッファ８と、ＣＲＴ９と、ＣＰＵ１０
とを含んでいる。
【００２４】デュアルポートメモリ１の各アドレスに
は、アドレスをコード値とみなした時の、そのコード値
に割り当てられている色データが登録されている。
は、アドレスをコード値とみなした時の、そのコード値
に割り当てられている色データが登録されている。
【００２５】アドレスラッチ部２は、ＣＰＵ１０からア
ドレスバスＡに出力されたアドレスをラッチし、ライト
イネーブルラッチ部３は、ＣＰＵ１０から出力されたラ
イトイネーブル信号Ｗをラッチし、データラッチ部４は
ＣＰＵ１０からデータバスＤに出力されたデータをラッ
チする。
ドレスバスＡに出力されたアドレスをラッチし、ライト
イネーブルラッチ部３は、ＣＰＵ１０から出力されたラ
イトイネーブル信号Ｗをラッチし、データラッチ部４は
ＣＰＵ１０からデータバスＤに出力されたデータをラッ
チする。
【００２６】アドレス比較器５は、アドレスラッチ部２
にラッチされているアドレスとフレームバッファ８から
出力されるコード値（デュアルポートメモリ１に対する
リードアドレス）とを比較し、両者が一致する場合はそ
の出力信号を“１”とし、不一致の場合はその出力信号
を“０”とする。
にラッチされているアドレスとフレームバッファ８から
出力されるコード値（デュアルポートメモリ１に対する
リードアドレス）とを比較し、両者が一致する場合はそ
の出力信号を“１”とし、不一致の場合はその出力信号
を“０”とする。
【００２７】アンドゲート６は、アドレス比較器５の出
力信号とライトイネーブルラッチ部３の出力信号との論
理積をとる。つまり、アンドゲート６は、フレームバッ
ファ８から出力されるコード値とＣＰＵ１０から出力さ
れるアドレスとが一致し、且つライトイネーブル信号Ｗ
がアクティブにされた時、その出力信号を“１”とす
る。
力信号とライトイネーブルラッチ部３の出力信号との論
理積をとる。つまり、アンドゲート６は、フレームバッ
ファ８から出力されるコード値とＣＰＵ１０から出力さ
れるアドレスとが一致し、且つライトイネーブル信号Ｗ
がアクティブにされた時、その出力信号を“１”とす
る。
【００２８】データセレクタ７は、アンドゲート６の出
力信号が“１”の時はデータラッチ部４から出力される
データを選択し、“０”の時はデュアルポートメモリ１
のリードデータポートから出力されるデータを選択す
る。
力信号が“１”の時はデータラッチ部４から出力される
データを選択し、“０”の時はデュアルポートメモリ１
のリードデータポートから出力されるデータを選択す
る。
【００２９】次に本実施例の動作について説明する。
【００３０】フレームバッファ８からは、ＣＲＴ９に表
示する各画素のコード値が順次出力される。このコード
値は、デュアルポートメモリ１のリードアドレスポート
に入力され、デュアルポートメモリ１は、上記コード値
に対応したアドレスに登録されている色データをリード
データポートから出力する。
示する各画素のコード値が順次出力される。このコード
値は、デュアルポートメモリ１のリードアドレスポート
に入力され、デュアルポートメモリ１は、上記コード値
に対応したアドレスに登録されている色データをリード
データポートから出力する。
【００３１】ＣＰＵ１０がデュアルポートメモリ１に対
するライト動作を行っていない時は、アンドゲート６の
出力信号が“０”であり、データセレクタ７がデュアル
ポートメモリ１からのリードデータを選択するので、デ
ュアルポートメモリ１から読み出された色データが、デ
ータセレクタ７を介してＣＲＴ９に供給される。ＣＲＴ
９では、供給された色データに従った表示を行う。
するライト動作を行っていない時は、アンドゲート６の
出力信号が“０”であり、データセレクタ７がデュアル
ポートメモリ１からのリードデータを選択するので、デ
ュアルポートメモリ１から読み出された色データが、デ
ータセレクタ７を介してＣＲＴ９に供給される。ＣＲＴ
９では、供給された色データに従った表示を行う。
【００３２】これに対して、ＣＰＵ１０がデュアルポー
トメモリ１に対するライト動作を行っている時は、次の
ような動作が行われる。
トメモリ１に対するライト動作を行っている時は、次の
ような動作が行われる。
【００３３】ＣＰＵ１０は、デュアルポートメモリ１の
内容を変更する場合、アドレスバスＡに変更しようとす
る色データが登録されているアドレスを出力し、データ
バスＤに変更後の色データを出力し、ライトイネーブル
信号Ｗをアクティブにする。今、例えば、既に色データ
「０４」が登録されているデュアルポートメモリ１のア
ドレス「０４」に、色データ「１４」を登録する場合を
考えてみると、ＣＰＵ１０は、アドレスバスＡにアドレ
ス「０４」を出力し、データバスＤに色データ「１４」
を出力し、ライトイネーブル信号Ｗをアクティブにする
ことになる。
内容を変更する場合、アドレスバスＡに変更しようとす
る色データが登録されているアドレスを出力し、データ
バスＤに変更後の色データを出力し、ライトイネーブル
信号Ｗをアクティブにする。今、例えば、既に色データ
「０４」が登録されているデュアルポートメモリ１のア
ドレス「０４」に、色データ「１４」を登録する場合を
考えてみると、ＣＰＵ１０は、アドレスバスＡにアドレ
ス「０４」を出力し、データバスＤに色データ「１４」
を出力し、ライトイネーブル信号Ｗをアクティブにする
ことになる。
【００３４】この結果、アドレスラッチ部２，ライトイ
ネーブルラッチ部３，データラッチ部４の出力は、図２
に示すものとなる。アドレスラッチ部２，ライトイネー
ブルラッチ部３，データラッチ部４は、デュアルポート
メモリ１に対するライト動作が完了するまで、ＣＰＵ１
０から出力されたアドレス，ライトイネーブル信号Ｗ，
色データを保持する。尚、ＣＰＵ１０が、デュアルポー
トメモリ１に対するライト動作が完了するまで、アドレ
ス，ライトイネーブル信号Ｗ，色データを出力し続ける
ものである場合は、アドレスラッチ部２，ライトイネー
ブルラッチ部３，データラッチ部４は不要である。
ネーブルラッチ部３，データラッチ部４の出力は、図２
に示すものとなる。アドレスラッチ部２，ライトイネー
ブルラッチ部３，データラッチ部４は、デュアルポート
メモリ１に対するライト動作が完了するまで、ＣＰＵ１
０から出力されたアドレス，ライトイネーブル信号Ｗ，
色データを保持する。尚、ＣＰＵ１０が、デュアルポー
トメモリ１に対するライト動作が完了するまで、アドレ
ス，ライトイネーブル信号Ｗ，色データを出力し続ける
ものである場合は、アドレスラッチ部２，ライトイネー
ブルラッチ部３，データラッチ部４は不要である。
【００３５】アドレス比較器５は、常時、フレームバッ
ファ８から出力されているコード値とアドレスラッチ部
２から出力されるアドレスとを比較しており、図２に示
すように、フレームバッファ８から出力されるコード
値，アドレスラッチ部２から出力されるアドレスが共に
「０４」となると、その出力信号を“１”とする。尚、
フレームバッファ８からコード値「０４」が出力されて
いる時の、デュアルポートメモリ１からのリードデータ
は、アドレス「０４」に対するライト動作が行われてい
るので、不定となる。
ファ８から出力されているコード値とアドレスラッチ部
２から出力されるアドレスとを比較しており、図２に示
すように、フレームバッファ８から出力されるコード
値，アドレスラッチ部２から出力されるアドレスが共に
「０４」となると、その出力信号を“１”とする。尚、
フレームバッファ８からコード値「０４」が出力されて
いる時の、デュアルポートメモリ１からのリードデータ
は、アドレス「０４」に対するライト動作が行われてい
るので、不定となる。
【００３６】アンドゲート６は、図２に示すように、ア
ドレス比較器５の出力信号が“１”となり、且つライト
イネーブルラッチ部３の出力信号が“１”となると、そ
の出力信号を“１”とする。
ドレス比較器５の出力信号が“１”となり、且つライト
イネーブルラッチ部３の出力信号が“１”となると、そ
の出力信号を“１”とする。
【００３７】アンドゲート６の出力信号が“１”となる
と、データセレクタ７は、それまで選択していたデュア
ルポートメモリ１からのリードデータに代えて、データ
ラッチ部４から出力されている色データを選択する。こ
の結果、変更後の色データ「１４」がデータセレクタ７
を介してＣＲＴ９に供給される。言い換えると、ライト
動作中にフレームバッファ８からのコード値とＣＰＵ１
０からのライトアドレスとが一致した場合に限り、デー
タラッチ部４の出力、即ちフレームバッファ８から出力
されるコード値に対応するルックアップテーブルの新た
な登録内容がＣＲＴ９に対して出力されることになる。
と、データセレクタ７は、それまで選択していたデュア
ルポートメモリ１からのリードデータに代えて、データ
ラッチ部４から出力されている色データを選択する。こ
の結果、変更後の色データ「１４」がデータセレクタ７
を介してＣＲＴ９に供給される。言い換えると、ライト
動作中にフレームバッファ８からのコード値とＣＰＵ１
０からのライトアドレスとが一致した場合に限り、デー
タラッチ部４の出力、即ちフレームバッファ８から出力
されるコード値に対応するルックアップテーブルの新た
な登録内容がＣＲＴ９に対して出力されることになる。
【００３８】また、ＣＰＵ１０がデュアルポートメモリ
１の内容を参照する時の動作は次のようになる。
１の内容を参照する時の動作は次のようになる。
【００３９】ＣＰＵ１０は、参照したい色データの格納
されているアドレスをアドレスバスＡに出力する。デュ
アルポートメモリ１は、アドレスバスＡにアドレスが出
力されると、ライトイネーブル信号Ｗがアクティブにな
っていないので、上記アドレスに格納されている色デー
タをデータバスＤに出力する。この時、もし、ＣＰＵ１
０がアドレスバスＡに出力したリードアドレスとフレー
ムバッファ８が出力したコード値とが一致したとして
も、ライトイネーブル信号Ｗがアクティブでないので、
アンドゲート６の出力信号は“０”のままである。従っ
て、デュアルポートメモリ１からデータバスＤに出力さ
れた色データがデータラッチ部４，データセレクタ７を
介してＣＲＴ９に供給されることはなく、デュアルポー
トメモリ１のリードデータポートから出力された色デー
タがデータセレクタ７を介してＣＲＴ９に供給される。
されているアドレスをアドレスバスＡに出力する。デュ
アルポートメモリ１は、アドレスバスＡにアドレスが出
力されると、ライトイネーブル信号Ｗがアクティブにな
っていないので、上記アドレスに格納されている色デー
タをデータバスＤに出力する。この時、もし、ＣＰＵ１
０がアドレスバスＡに出力したリードアドレスとフレー
ムバッファ８が出力したコード値とが一致したとして
も、ライトイネーブル信号Ｗがアクティブでないので、
アンドゲート６の出力信号は“０”のままである。従っ
て、デュアルポートメモリ１からデータバスＤに出力さ
れた色データがデータラッチ部４，データセレクタ７を
介してＣＲＴ９に供給されることはなく、デュアルポー
トメモリ１のリードデータポートから出力された色デー
タがデータセレクタ７を介してＣＲＴ９に供給される。
【００４０】尚、図２では説明を簡単にするため、デュ
アルポートメモリ１のアドレス入力からデータ出力まで
のディリイ、アドレス比較器５，データセレクタ７等の
ディリイはないとしている。また、フレームバッファ８
からのコード値とＣＰＵ１０からのライトアクセスのタ
イミングも同期しているものとしている。
アルポートメモリ１のアドレス入力からデータ出力まで
のディリイ、アドレス比較器５，データセレクタ７等の
ディリイはないとしている。また、フレームバッファ８
からのコード値とＣＰＵ１０からのライトアクセスのタ
イミングも同期しているものとしている。
【００４１】
【発明の効果】以上説明したように、本発明は、フレー
ムバッファから出力されるコード値とデュアルポートメ
モリに対するライトアドレスとを比較するアドレス比較
器と、アドレス比較器で一致が検出され、且つデュアル
ポートメモリに対するライトイネーブル信号が出力され
た時、デュアルポートメモリに対するライトデータを選
択するデータセレクタを備えているので、表示期間中に
ルックアップテーブルの内容を変更しても、表示に乱れ
が生じないようにすることができる。また、本発明は、
１個のデュアルポートメモリと、アドレス比較器と、デ
ータセレクタとを備えるだけで良いので、コストを抑え
ることもできる。
ムバッファから出力されるコード値とデュアルポートメ
モリに対するライトアドレスとを比較するアドレス比較
器と、アドレス比較器で一致が検出され、且つデュアル
ポートメモリに対するライトイネーブル信号が出力され
た時、デュアルポートメモリに対するライトデータを選
択するデータセレクタを備えているので、表示期間中に
ルックアップテーブルの内容を変更しても、表示に乱れ
が生じないようにすることができる。また、本発明は、
１個のデュアルポートメモリと、アドレス比較器と、デ
ータセレクタとを備えるだけで良いので、コストを抑え
ることもできる。
【図１】本発明の実施例のブロック図である。
【図２】図１のタイムチャートである。
【図３】従来例のブロック図である。
【図４】他の従来例のブロック図である。
１…デュアルポートメモリ ２…アドレスラッチ部 ３…ライトイネーブルラッチ部 ４…データラッチ部 ５…アドレス比較器 ６…アンドゲート ７…データセレクタ ８…フレームバッファ ９…ＣＲＴ １０…ＣＰＵ ３１…シングルポートメモリ ３２…セレクタ ３３…ＣＰＵ ３４…フレームバッファ ３５…ＣＲＴ ４１…デュアルポートメモリ ４２…フレームバッファ ４３…ＣＲＴ ４４…ＣＰＵ
Claims (3)
- 【請求項１】 各アドレスに色データが登録されるデュ
アルポートメモリと、 フレームバッファから出力される、前記デュアルポート
メモリに対するリードアドレスとなるコード値と前記デ
ュアルポートメモリに対するライトアドレスとを比較す
るアドレス比較器と、 該アドレス比較器で一致が検出され、且つ前記デュアル
ポートメモリに対してライトイネーブル信号が出力され
た時、前記デュアルポートメモリに対するライトデータ
を選択し、それ以外の時は、前記デュアルポートメモリ
からのリードデータを選択するデータセレクタとを備え
たことを特徴とするルックアップテーブル。 - 【請求項２】 各アドレスに色データが登録されるデュ
アルポートメモリと、 該デュアルポートメモリに対するライトアドレスをラッ
チするアドレスラッチ部と、 前記デュアルポートメモリに対するライトデータをラッ
チするデータラッチ部と、 前記デュアルポートメモリに対するライトイネーブル信
号をラッチするライトイネーブルラッチ部と、 フレームバッファから出力される、前記デュアルポート
メモリに対するリードアドレスとなるコード値と前記ア
ドレスラッチ部にラッチされているライトアドレスとを
比較するアドレス比較器と、 該アドレス比較器で一致が検出され、且つ前記ライトイ
ネーブルラッチ部にライトイネーブル信号がラッチされ
た時、前記データラッチ部の出力を選択し、それ以外の
時は、前記前記デュアルポートメモリからのリードデー
タを選択するデータセレクタとを備えたことを特徴とす
るルックアップテーブル。 - 【請求項３】 前記デュアルポートメモリはリード専用
ポートとリード／ライト兼用ポートとを備えたことを特
徴とする請求項２記載のルックアップテーブル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232546A JP2910691B2 (ja) | 1996-08-14 | 1996-08-14 | ルックアップテーブル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8232546A JP2910691B2 (ja) | 1996-08-14 | 1996-08-14 | ルックアップテーブル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1063241A true JPH1063241A (ja) | 1998-03-06 |
| JP2910691B2 JP2910691B2 (ja) | 1999-06-23 |
Family
ID=16941024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8232546A Expired - Fee Related JP2910691B2 (ja) | 1996-08-14 | 1996-08-14 | ルックアップテーブル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910691B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005266576A (ja) * | 2004-03-19 | 2005-09-29 | Seiko Epson Corp | 画像処理装置、及び画像処理方法 |
-
1996
- 1996-08-14 JP JP8232546A patent/JP2910691B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005266576A (ja) * | 2004-03-19 | 2005-09-29 | Seiko Epson Corp | 画像処理装置、及び画像処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2910691B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743581B2 (ja) | ディスプレイ制御装置 | |
| JP2004280125A (ja) | ビデオ／グラフィックメモリシステム | |
| US5752010A (en) | Dual-mode graphics controller with preemptive video access | |
| US5124691A (en) | Picture information display device | |
| JP2910691B2 (ja) | ルックアップテーブル | |
| JPS59231591A (ja) | 画像表示装置 | |
| JPS62175792A (ja) | 背景輝度・色表示制御方式 | |
| US7064764B2 (en) | Liquid crystal display control device | |
| US6774903B1 (en) | Palette anti-sparkle enhancement | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPH03144492A (ja) | 表示画面のちらつき防止装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| US6061047A (en) | Method and apparatus for clipping text | |
| KR100277044B1 (ko) | 오에스디(osd)의 하이라이트 처리를 위한 칼러 액세스 방법 | |
| JPH0540459A (ja) | 表示制御装置 | |
| JPH11161255A (ja) | 画像表示装置 | |
| KR0148894B1 (ko) | 그래픽스 가속 시스템 | |
| JPH04342294A (ja) | ダブルバッファ制御方式 | |
| JPH04190389A (ja) | 画像表示装置のルックアップテーブル書換え方式 | |
| JP3140803B2 (ja) | 表示制御装置および表示制御方法 | |
| JP2000250510A (ja) | 表示制御装置 | |
| JPH0432894A (ja) | 画像表示装置 | |
| JPH05189581A (ja) | 図形データの書込装置 | |
| JPH0683300A (ja) | パレット制御回路 | |
| JPH0296290A (ja) | 図形描画方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |