JPH1055315A - 半導体記憶装置及びその記憶データのコピー方法 - Google Patents
半導体記憶装置及びその記憶データのコピー方法Info
- Publication number
- JPH1055315A JPH1055315A JP20982796A JP20982796A JPH1055315A JP H1055315 A JPH1055315 A JP H1055315A JP 20982796 A JP20982796 A JP 20982796A JP 20982796 A JP20982796 A JP 20982796A JP H1055315 A JPH1055315 A JP H1055315A
- Authority
- JP
- Japan
- Prior art keywords
- address
- cell
- data
- redundancy
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000003860 storage Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 24
- 230000002950 deficient Effects 0.000 claims description 23
- 238000003491 array Methods 0.000 claims description 21
- 230000007547 defect Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 230000005764 inhibitory process Effects 0.000 abstract 3
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
- G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
- G11C17/12—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM using field-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】回路規模やチップ占有面積の増大を招くことな
く記憶データを違法なコピーから保護できる半導体記憶
装置を提供することを目的としている。 【解決手段】電気的に書き込み可能なリダンダンシーセ
ル２５−１，２５−２における不使用セルに誤データを
記憶するとともに、この誤データを記憶した不使用セル
にアクセス禁止アドレスを付与し、アクセス禁止アドレ
スがアクセスされた時に、上記リダンダンシーセルから
誤データを出力することを特徴としている。違法なコピ
ーを行った時に、アクセス禁止アドレスをアクセスする
とリダンダンシーセルから誤データが出力され、真デー
タと誤データが混在して出力されるので、コピーしたデ
ータは実質的に利用できない。不良を救済するためのリ
ダンダンシーセルにおける不使用セルを利用して誤デー
タを出力するようにしたので、回路規模やチップ占有面
積の増大を招くことはない。
く記憶データを違法なコピーから保護できる半導体記憶
装置を提供することを目的としている。 【解決手段】電気的に書き込み可能なリダンダンシーセ
ル２５−１，２５−２における不使用セルに誤データを
記憶するとともに、この誤データを記憶した不使用セル
にアクセス禁止アドレスを付与し、アクセス禁止アドレ
スがアクセスされた時に、上記リダンダンシーセルから
誤データを出力することを特徴としている。違法なコピ
ーを行った時に、アクセス禁止アドレスをアクセスする
とリダンダンシーセルから誤データが出力され、真デー
タと誤データが混在して出力されるので、コピーしたデ
ータは実質的に利用できない。不良を救済するためのリ
ダンダンシーセルにおける不使用セルを利用して誤デー
タを出力するようにしたので、回路規模やチップ占有面
積の増大を招くことはない。
Description
【０００１】
【発明の属する技術分野】この発明は、違法なコピーに
対するプロテクト機能を有する半導体記憶装置に関し、
特に電気的に書き込み可能なリダンダンシーセルを有す
るマスクＲＯＭに係る。
対するプロテクト機能を有する半導体記憶装置に関し、
特に電気的に書き込み可能なリダンダンシーセルを有す
るマスクＲＯＭに係る。
【０００２】
【従来の技術】半導体記憶装置、例えば、マスクＲＯＭ
（Read Only Memory）のメモリセルアレイは、ＭＯＳト
ランジスタからなるメモリセルをマトリックス状に配置
し、各メモリセルのゲートを行方向に延びる複数のワー
ド線に行毎に接続するとともに、ドレインを列方向に延
びる複数のビット線に列毎に接続し、ソースを接地して
構成している。各メモリセルへのデータの書き込みに
は、（ａ）拡散層プログラム方式、（ｂ）イオン注入プ
ログラム方式、（ｃ）コンタクトプログラム方式等が知
られており、ＭＯＳトランジスタの有無、ＭＯＳトラン
ジスタがデプレッション型かエンハンスメント型か、及
びコンタクトホールの有無等を記憶する情報の“０”，
“１”に対応させ、製造工程の途中でフォトマスクを用
いて書き込みを行っている。一方、記憶データの読み出
しは、ビット線を選択して充電し、ワード線を選択して
高レベルにすることにより、この選択したビット線とワ
ード線に接続されたＭＯＳトランジスタ（メモリセル）
を介してビット線が放電されるか否かに応じて記憶情報
の“０”，“１”を判定し、読み出しを行っている。
（Read Only Memory）のメモリセルアレイは、ＭＯＳト
ランジスタからなるメモリセルをマトリックス状に配置
し、各メモリセルのゲートを行方向に延びる複数のワー
ド線に行毎に接続するとともに、ドレインを列方向に延
びる複数のビット線に列毎に接続し、ソースを接地して
構成している。各メモリセルへのデータの書き込みに
は、（ａ）拡散層プログラム方式、（ｂ）イオン注入プ
ログラム方式、（ｃ）コンタクトプログラム方式等が知
られており、ＭＯＳトランジスタの有無、ＭＯＳトラン
ジスタがデプレッション型かエンハンスメント型か、及
びコンタクトホールの有無等を記憶する情報の“０”，
“１”に対応させ、製造工程の途中でフォトマスクを用
いて書き込みを行っている。一方、記憶データの読み出
しは、ビット線を選択して充電し、ワード線を選択して
高レベルにすることにより、この選択したビット線とワ
ード線に接続されたＭＯＳトランジスタ（メモリセル）
を介してビット線が放電されるか否かに応じて記憶情報
の“０”，“１”を判定し、読み出しを行っている。
【０００３】上記マスクＲＯＭにあっては、メモリセル
に不良が発生した時に不良セルを置換して救済するため
のリダンダンシーセルが設けられている。このリダンダ
ンシーセルは、電気的に書き込み可能なメモリで構成さ
れ、不良が発生したメモリセルのデータが記憶される。
そして、不良セルがアクセスされた時に、この不良セル
に代えて上記リダンダンシーセルからデータを読み出す
ことにより、不良を救済するようになっている。
に不良が発生した時に不良セルを置換して救済するため
のリダンダンシーセルが設けられている。このリダンダ
ンシーセルは、電気的に書き込み可能なメモリで構成さ
れ、不良が発生したメモリセルのデータが記憶される。
そして、不良セルがアクセスされた時に、この不良セル
に代えて上記リダンダンシーセルからデータを読み出す
ことにより、不良を救済するようになっている。
【０００４】しかしながら、上記のような構成では、Ｒ
ＯＭライタやパーソナルコンピュータを用いてＲＯＭの
アドレスを順次インクリメントすることにより、メモリ
セルアレイ中に記憶されているデータを容易に読み出す
ことができ、ハードディスクやフロッピーディスク等の
記憶媒体に書き込むことで、記憶データが簡単にコピー
されてしまうという問題がある。
ＯＭライタやパーソナルコンピュータを用いてＲＯＭの
アドレスを順次インクリメントすることにより、メモリ
セルアレイ中に記憶されているデータを容易に読み出す
ことができ、ハードディスクやフロッピーディスク等の
記憶媒体に書き込むことで、記憶データが簡単にコピー
されてしまうという問題がある。
【０００５】そこで、違法なコピーに対するプロテクト
機能を付加する種々の回路が提案されているが、十分な
保護効果を得ようとすると、いずれも回路規模の増大を
招くという問題がある。
機能を付加する種々の回路が提案されているが、十分な
保護効果を得ようとすると、いずれも回路規模の増大を
招くという問題がある。
【０００６】
【発明が解決しようとする課題】上記のように従来の半
導体記憶装置は、メモリセルアレイ中に記憶されている
情報が簡単にコピーされてしまうという問題があった。
また、違法なコピーを阻止するために、プロテクト機能
を付加して十分な保護効果を得ようとすると、回路規模
の増大を招くという問題があった。
導体記憶装置は、メモリセルアレイ中に記憶されている
情報が簡単にコピーされてしまうという問題があった。
また、違法なコピーを阻止するために、プロテクト機能
を付加して十分な保護効果を得ようとすると、回路規模
の増大を招くという問題があった。
【０００７】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、回路規模やチッ
プ占有面積の増大を招くことなく記憶データを違法なコ
ピーから保護できる半導体記憶装置を提供することにあ
る。
れたもので、その目的とするところは、回路規模やチッ
プ占有面積の増大を招くことなく記憶データを違法なコ
ピーから保護できる半導体記憶装置を提供することにあ
る。
【０００８】また、この発明の他の目的は、記憶されて
いるデータを違法な手段でコピーしてもそのデータを実
質的に利用できない半導体記憶装置における記憶データ
のコピー方法を提供することにある。
いるデータを違法な手段でコピーしてもそのデータを実
質的に利用できない半導体記憶装置における記憶データ
のコピー方法を提供することにある。
【０００９】
【課題を解決するための手段】この発明の請求項１に記
載した半導体記憶装置は、電気的に書き込み可能なリダ
ンダンシーセルを有するマスクＲＯＭにおいて、リダン
ダンシーセルの不使用セルに誤データを書き込むととも
に、この誤データを書き込んだ不使用セルにアクセス禁
止アドレスを付与し、アクセス禁止アドレスがアクセス
された時に、前記リダンダンシーセルから誤データを出
力することを特徴としている。
載した半導体記憶装置は、電気的に書き込み可能なリダ
ンダンシーセルを有するマスクＲＯＭにおいて、リダン
ダンシーセルの不使用セルに誤データを書き込むととも
に、この誤データを書き込んだ不使用セルにアクセス禁
止アドレスを付与し、アクセス禁止アドレスがアクセス
された時に、前記リダンダンシーセルから誤データを出
力することを特徴としている。
【００１０】また、この発明の請求項２に記載した半導
体記憶装置は、データが予め記憶されたメモリセルアレ
イと、このメモリセルアレイをアクセスする第１のアク
セス手段と、前記第１のアクセス手段でアクセスされた
メモリセルから読み出されたデータを増幅して出力する
出力手段と、前記メモリセルアレイに不良が発生した時
に不良セルを置換して救済するためのリダンダンシーセ
ルと、前記不良セルのアドレスがアクセスされた時に、
この不良セルに代えて前記リダンダンシーセルをアクセ
スする第２のアクセス手段とを具備し、前記リダンダン
シーセルの不使用セルに誤データを書き込むとともに、
この誤データを書き込んだ不使用セルに対応する前記第
２のアクセス手段のアドレスをアクセス禁止アドレスと
して設定し、このアクセス禁止アドレスがアクセスされ
た時に、前記出力手段から前記不使用セルに書き込んだ
誤データを出力することを特徴としている。
体記憶装置は、データが予め記憶されたメモリセルアレ
イと、このメモリセルアレイをアクセスする第１のアク
セス手段と、前記第１のアクセス手段でアクセスされた
メモリセルから読み出されたデータを増幅して出力する
出力手段と、前記メモリセルアレイに不良が発生した時
に不良セルを置換して救済するためのリダンダンシーセ
ルと、前記不良セルのアドレスがアクセスされた時に、
この不良セルに代えて前記リダンダンシーセルをアクセ
スする第２のアクセス手段とを具備し、前記リダンダン
シーセルの不使用セルに誤データを書き込むとともに、
この誤データを書き込んだ不使用セルに対応する前記第
２のアクセス手段のアドレスをアクセス禁止アドレスと
して設定し、このアクセス禁止アドレスがアクセスされ
た時に、前記出力手段から前記不使用セルに書き込んだ
誤データを出力することを特徴としている。
【００１１】請求項３に示すように、請求項２の半導体
記憶装置において、前記メモリセルアレイはマスクＲＯ
Ｍからなり、前記リダンダンシーセルは電気的に書き込
み可能なメモリからなり、前記第２のアクセス手段は前
記アクセス禁止アドレスを設定するための電気的に書き
込み可能なメモリを含むことを特徴とする。
記憶装置において、前記メモリセルアレイはマスクＲＯ
Ｍからなり、前記リダンダンシーセルは電気的に書き込
み可能なメモリからなり、前記第２のアクセス手段は前
記アクセス禁止アドレスを設定するための電気的に書き
込み可能なメモリを含むことを特徴とする。
【００１２】更に、この発明の請求項４に記載した半導
体記憶装置は、半導体チップ上に形成され、データが予
め記憶された第１，第２のメモリセルアレイと、前記第
１，第２のメモリセルアレイ間に設けられ、これらメモ
リセルアレイ中のワード線を選択するローデコーダと、
前記第１，第２のメモリセルアレイに不良が発生した時
に不良セルを置換して救済するための第１，第２のリダ
ンダンシーセルと、前記第１，第２のリダンダンシーセ
ル間に配置され、置換した前記不良セルのアドレスを記
憶する電気的に書き込み可能なアドレス記憶用メモリセ
ルと、前記第１，第２のメモリセルアレイと前記第１，
第２のリダンダンシーセルとの間にそれぞれ設けられ、
不良セルを切り離すための第１，第２の切断トランジス
タ群と、前記第１，第２のメモリセルアレイ中のビット
線をそれぞれバイアスする第１，第２のバイアス回路
と、前記第１，第２のリダンダンシーセルに隣接して配
置され、前記第１，第２のメモリセルアレイ中のビット
線を指定する第１，第２のカラムデコーダと、前記第
１，第２のカラムデコーダに隣接して配置され、前記第
１，第２のメモリセルアレイから読み出されたデータを
増幅する第１，第２のセンスアンプとを具備し、前記第
１，第２のリダンダンシーセルの不使用セルに誤データ
を書き込むとともに、前記アドレス記憶用メモリセル
に、前記誤データを書き込んだ不使用セルに対応するア
ドレスをアクセス禁止アドレスとして設定し、このアク
セス禁止アドレスがアクセスされた時に、前記第１，第
２のセンスアンプから前記不使用セルに書き込んだ誤デ
ータを出力することを特徴としている。
体記憶装置は、半導体チップ上に形成され、データが予
め記憶された第１，第２のメモリセルアレイと、前記第
１，第２のメモリセルアレイ間に設けられ、これらメモ
リセルアレイ中のワード線を選択するローデコーダと、
前記第１，第２のメモリセルアレイに不良が発生した時
に不良セルを置換して救済するための第１，第２のリダ
ンダンシーセルと、前記第１，第２のリダンダンシーセ
ル間に配置され、置換した前記不良セルのアドレスを記
憶する電気的に書き込み可能なアドレス記憶用メモリセ
ルと、前記第１，第２のメモリセルアレイと前記第１，
第２のリダンダンシーセルとの間にそれぞれ設けられ、
不良セルを切り離すための第１，第２の切断トランジス
タ群と、前記第１，第２のメモリセルアレイ中のビット
線をそれぞれバイアスする第１，第２のバイアス回路
と、前記第１，第２のリダンダンシーセルに隣接して配
置され、前記第１，第２のメモリセルアレイ中のビット
線を指定する第１，第２のカラムデコーダと、前記第
１，第２のカラムデコーダに隣接して配置され、前記第
１，第２のメモリセルアレイから読み出されたデータを
増幅する第１，第２のセンスアンプとを具備し、前記第
１，第２のリダンダンシーセルの不使用セルに誤データ
を書き込むとともに、前記アドレス記憶用メモリセル
に、前記誤データを書き込んだ不使用セルに対応するア
ドレスをアクセス禁止アドレスとして設定し、このアク
セス禁止アドレスがアクセスされた時に、前記第１，第
２のセンスアンプから前記不使用セルに書き込んだ誤デ
ータを出力することを特徴としている。
【００１３】請求項５に示すように、請求項４の半導体
記憶装置において、前記半導体チップの対向する二辺に
沿って、前記第１，第２のメモリセルアレイ、前記ロー
デコーダ、前記第１，第２のリダンダンシーセル、前記
アドレス記憶用メモリセル、前記第１，第２の切断トラ
ンジスタ群、前記第１，第２のバイアス回路、前記第
１，第２のカラムデコーダ、及び前記第１，第２のセン
スアンプを挟んで配置された第１，第２のパッド群を更
に具備することを特徴とする。
記憶装置において、前記半導体チップの対向する二辺に
沿って、前記第１，第２のメモリセルアレイ、前記ロー
デコーダ、前記第１，第２のリダンダンシーセル、前記
アドレス記憶用メモリセル、前記第１，第２の切断トラ
ンジスタ群、前記第１，第２のバイアス回路、前記第
１，第２のカラムデコーダ、及び前記第１，第２のセン
スアンプを挟んで配置された第１，第２のパッド群を更
に具備することを特徴とする。
【００１４】更に、この発明の請求項６に記載した半導
体記憶装置における記憶データのコピー方法は、コピー
を起動するための起動プログラムが書き込まれた第１の
エリアと、アプリケーションソフトが書き込まれた第２
のエリアと、データベースが書き込まれた第３のエリア
と有するメモリ空間と、不使用領域に誤データを記憶し
た第１のエリアと、不使用領域にパスワード及び前記誤
データの空間アドレスを記憶した第２のエリアとを有す
るリダンダンシー空間とを備え、前記リダンダンシー空
間における前記パスワード及び誤データの空間アドレス
に、前記メモリ空間の第１のエリア内のアドレスを付与
し、且つ前記誤データに、前記メモリ空間の第３のエリ
ア内のアドレスを付与した半導体記憶装置における記憶
データのコピー方法であって、コピーのためのプログラ
ムを起動し、初期設定とコピーチェックを行う第１のス
テップと、パスワードを入力する第２のステップと、入
力されたパスワードと予め記憶されたパスワードが一致
しているか否かを判定する第３のステップと、前記第３
のステップでパスワードが一致していると判定された時
に、アクセスするアドレスが誤データの空間か否かを判
定する第４のステップと、前記第４のステップで誤デー
タの空間でないと判定された時にコピーを実行する第５
のステップと、前記第４のステップで誤データの空間で
あると判定された時、及び前記第５のステップのコピー
動作が終了した後に、アドレスが最終アドレスか否かを
判定し、最終アドレスの時にはコピー動作を終了する第
６のステップと、前記第６のステップで、最終アドレス
ではないと判定された時に、アドレスを“１”インクリ
メントして前記第４のステップに戻る第７のステップ
と、前記第３のステップで不一致と判定された時に、コ
ピーを実行する第８のステップと、前記第８のステップ
でコピーしたデータのアドレスが最終アドレスか否か判
定し、最終アドレスの時にコピー動作を終了する第９の
ステップと、前記第９のステップで最終アドレスではな
いと判定された時に、アドレスを“１”インクリメント
して前記第８のステップに戻る第１０のステップとを具
備することを特徴としている。
体記憶装置における記憶データのコピー方法は、コピー
を起動するための起動プログラムが書き込まれた第１の
エリアと、アプリケーションソフトが書き込まれた第２
のエリアと、データベースが書き込まれた第３のエリア
と有するメモリ空間と、不使用領域に誤データを記憶し
た第１のエリアと、不使用領域にパスワード及び前記誤
データの空間アドレスを記憶した第２のエリアとを有す
るリダンダンシー空間とを備え、前記リダンダンシー空
間における前記パスワード及び誤データの空間アドレス
に、前記メモリ空間の第１のエリア内のアドレスを付与
し、且つ前記誤データに、前記メモリ空間の第３のエリ
ア内のアドレスを付与した半導体記憶装置における記憶
データのコピー方法であって、コピーのためのプログラ
ムを起動し、初期設定とコピーチェックを行う第１のス
テップと、パスワードを入力する第２のステップと、入
力されたパスワードと予め記憶されたパスワードが一致
しているか否かを判定する第３のステップと、前記第３
のステップでパスワードが一致していると判定された時
に、アクセスするアドレスが誤データの空間か否かを判
定する第４のステップと、前記第４のステップで誤デー
タの空間でないと判定された時にコピーを実行する第５
のステップと、前記第４のステップで誤データの空間で
あると判定された時、及び前記第５のステップのコピー
動作が終了した後に、アドレスが最終アドレスか否かを
判定し、最終アドレスの時にはコピー動作を終了する第
６のステップと、前記第６のステップで、最終アドレス
ではないと判定された時に、アドレスを“１”インクリ
メントして前記第４のステップに戻る第７のステップ
と、前記第３のステップで不一致と判定された時に、コ
ピーを実行する第８のステップと、前記第８のステップ
でコピーしたデータのアドレスが最終アドレスか否か判
定し、最終アドレスの時にコピー動作を終了する第９の
ステップと、前記第９のステップで最終アドレスではな
いと判定された時に、アドレスを“１”インクリメント
して前記第８のステップに戻る第１０のステップとを具
備することを特徴としている。
【００１５】請求項１ないし５のような構成によれば、
リダンダンシーセルの不使用セルを利用してプロテクト
機能を実現するので、回路規模やチップ占有面積の増大
を招くことなく記憶データを違法なコピーから保護でき
る。また、アクセス禁止アドレスをアクセスすると、真
データと誤データが混在して出力されるので、記憶され
ているデータをコピーしてもそのデータを実質的に利用
できない。
リダンダンシーセルの不使用セルを利用してプロテクト
機能を実現するので、回路規模やチップ占有面積の増大
を招くことなく記憶データを違法なコピーから保護でき
る。また、アクセス禁止アドレスをアクセスすると、真
データと誤データが混在して出力されるので、記憶され
ているデータをコピーしてもそのデータを実質的に利用
できない。
【００１６】請求項６のようなコピー方法によれば、製
造者や正規のユーザは真データのみを選択的にコピーで
きるが、誤ったパスワードが入力されたり、ＲＯＭライ
タやパーソナルコンピュータを用いて違法なコピーを行
うと、真データと誤データが混在して出力されるので、
記憶データをコピーしてもそのデータを実質的に利用で
きない。
造者や正規のユーザは真データのみを選択的にコピーで
きるが、誤ったパスワードが入力されたり、ＲＯＭライ
タやパーソナルコンピュータを用いて違法なコピーを行
うと、真データと誤データが混在して出力されるので、
記憶データをコピーしてもそのデータを実質的に利用で
きない。
【００１７】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１は、この発明の実施
の形態に係る半導体記憶装置のフロアプランを示してい
る。半導体チップ２１には第１，第２のメモリセルアレ
イ（本体メモリセル）２２−１，２２−２が配置され、
これらメモリセルアレイ２２−１，２２−２間にローデ
コーダ２３が配置されている。上記メモリセルアレイ２
２−１，２２−２にはそれぞれ、ビット線を充電するた
めの第１，第２のバイアス回路２４−１，２４−２が接
続されている。上記メモリセルアレイ２２−１，２２−
２に隣接して、不良が発生した時に不良セルを置換する
ための第１，第２のリダンダンシーセル２５−１，２５
−２が設けられ、これらリダンダンシーセル２５−１，
２５−２とメモリセルアレイ２２−１，２２−２との間
にそれぞれ、不良セルを切り離すための第１，第２の切
断トランジスタ群２６−１，２６−２が設けられてい
る。これらリダンダンシーセル２５−１，２５−２間の
領域には、置換したアドレスを記憶するためのアドレス
記憶用メモリセル２７が設けられている。
いて図面を参照して説明する。図１は、この発明の実施
の形態に係る半導体記憶装置のフロアプランを示してい
る。半導体チップ２１には第１，第２のメモリセルアレ
イ（本体メモリセル）２２−１，２２−２が配置され、
これらメモリセルアレイ２２−１，２２−２間にローデ
コーダ２３が配置されている。上記メモリセルアレイ２
２−１，２２−２にはそれぞれ、ビット線を充電するた
めの第１，第２のバイアス回路２４−１，２４−２が接
続されている。上記メモリセルアレイ２２−１，２２−
２に隣接して、不良が発生した時に不良セルを置換する
ための第１，第２のリダンダンシーセル２５−１，２５
−２が設けられ、これらリダンダンシーセル２５−１，
２５−２とメモリセルアレイ２２−１，２２−２との間
にそれぞれ、不良セルを切り離すための第１，第２の切
断トランジスタ群２６−１，２６−２が設けられてい
る。これらリダンダンシーセル２５−１，２５−２間の
領域には、置換したアドレスを記憶するためのアドレス
記憶用メモリセル２７が設けられている。
【００１８】また、上記リダンダンシーセル２５−１，
２５−２に隣接して、第１，第２のカラムデコーダ２８
−１，２８−２及び第１，第２のセンスアンプ２９−
１，２９−２がそれぞれ配置される。そして、上記チッ
プ２１の対向する２辺に沿って、上記メモリを挟むよう
に第１，第２のパッド群３０−１，３０−２が配置され
ている。
２５−２に隣接して、第１，第２のカラムデコーダ２８
−１，２８−２及び第１，第２のセンスアンプ２９−
１，２９−２がそれぞれ配置される。そして、上記チッ
プ２１の対向する２辺に沿って、上記メモリを挟むよう
に第１，第２のパッド群３０−１，３０−２が配置され
ている。
【００１９】上記のような構成において、メモリセルア
レイ２２−１，２２−２に不良が発生した時には、上記
切断トランジスタ群２６−１，２６−２によって不良ア
ドレスに対応するワード線に接続されたメモリセル群を
切り離し、リダンダンシーセル２５−１，２５−２にこ
れら切り離したメモリセル群に記憶されていたデータと
同じデータを電気的に書き込む。また、この不良メモリ
セル群のアドレスをアドレス記憶用メモリセル２７に電
気的に書き込む。これによって、メモリセルアレイ２２
−１，２２−２の不良セルがアクセスされた時に、リダ
ンダンシーセル２５−１，２５−２がアクセスされてデ
ータが読み出されるので、不良セルをリダンダンシーセ
ルに置換して救済できる。
レイ２２−１，２２−２に不良が発生した時には、上記
切断トランジスタ群２６−１，２６−２によって不良ア
ドレスに対応するワード線に接続されたメモリセル群を
切り離し、リダンダンシーセル２５−１，２５−２にこ
れら切り離したメモリセル群に記憶されていたデータと
同じデータを電気的に書き込む。また、この不良メモリ
セル群のアドレスをアドレス記憶用メモリセル２７に電
気的に書き込む。これによって、メモリセルアレイ２２
−１，２２−２の不良セルがアクセスされた時に、リダ
ンダンシーセル２５−１，２５−２がアクセスされてデ
ータが読み出されるので、不良セルをリダンダンシーセ
ルに置換して救済できる。
【００２０】また、この発明では、リダンダンシーセル
２５−１，２５−２の不使用セルに誤データを書き込む
とともに、アドレス記憶用メモリセル２７の誤データを
書き込んだリダンダンシーセル２５−１，２５−２に対
応するアドレスにアクセス禁止アドレスを設定してい
る。そして、このアクセス禁止アドレスがアクセスされ
ると、リダンダンシーセル２５−１，２５−２から誤デ
ータを出力するようになっている。
２５−１，２５−２の不使用セルに誤データを書き込む
とともに、アドレス記憶用メモリセル２７の誤データを
書き込んだリダンダンシーセル２５−１，２５−２に対
応するアドレスにアクセス禁止アドレスを設定してい
る。そして、このアクセス禁止アドレスがアクセスされ
ると、リダンダンシーセル２５−１，２５−２から誤デ
ータを出力するようになっている。
【００２１】通常、ＲＯＭに書き込まれたデータを違法
にコピーする時には、ＲＯＭライタやパーソナルコンピ
ュータを用いてＲＯＭのアドレスを順次インクリメント
してデータを読み出し、ハードディスクやフロッピーデ
ィスク等の記憶媒体に書き込む。コピーしている者にと
っては、アクセス禁止アドレスは分からないので、コピ
ー操作中に上記アクセス禁止アドレスがアクセスされる
と、図２に示すように、半導体チップ１１からは真デー
タと誤データが混在して出力される。このため、コピー
したデータでは正常動作が行えず、記憶データをコピー
してもそのデータを有効に利用することはできない。従
って、実質的にＲＯＭの記憶データを違法なコピーから
保護できる。
にコピーする時には、ＲＯＭライタやパーソナルコンピ
ュータを用いてＲＯＭのアドレスを順次インクリメント
してデータを読み出し、ハードディスクやフロッピーデ
ィスク等の記憶媒体に書き込む。コピーしている者にと
っては、アクセス禁止アドレスは分からないので、コピ
ー操作中に上記アクセス禁止アドレスがアクセスされる
と、図２に示すように、半導体チップ１１からは真デー
タと誤データが混在して出力される。このため、コピー
したデータでは正常動作が行えず、記憶データをコピー
してもそのデータを有効に利用することはできない。従
って、実質的にＲＯＭの記憶データを違法なコピーから
保護できる。
【００２２】また、アクセス禁止アドレス及び誤データ
は電気的に書き込みが可能であるので、任意のアクセス
禁止アドレスと任意の誤データを自由に設定できるとと
もに、チップ毎に変えることも可能である。よって、複
雑なプロテクト機能を実現できるので、違法なコピーを
行うものが解析するには非常な労力を費やすことにな
る。
は電気的に書き込みが可能であるので、任意のアクセス
禁止アドレスと任意の誤データを自由に設定できるとと
もに、チップ毎に変えることも可能である。よって、複
雑なプロテクト機能を実現できるので、違法なコピーを
行うものが解析するには非常な労力を費やすことにな
る。
【００２３】しかも、ＲＯＭが本来持っているリダンダ
ンシーセルの不使用セルを利用するので、回路規模の増
大はなく、且つ予めプロテクト機能用に余分なリダンダ
ンシーセルを設けたとしても回路規模の増大は最小限で
済む。
ンシーセルの不使用セルを利用するので、回路規模の増
大はなく、且つ予めプロテクト機能用に余分なリダンダ
ンシーセルを設けたとしても回路規模の増大は最小限で
済む。
【００２４】図３は、この発明の実施の形態に係る半導
体記憶装置における記憶データのコピー方法について説
明するためのもので、メモリ空間を表している。このメ
モリ空間３１は、コピー起動時のプログラムが書き込ま
れたエリア３１−１、アプリケーションソフトが書き込
まれたエリア３１−２、及びデータベースが書き込まれ
たエリア３１−３を含んでいる。
体記憶装置における記憶データのコピー方法について説
明するためのもので、メモリ空間を表している。このメ
モリ空間３１は、コピー起動時のプログラムが書き込ま
れたエリア３１−１、アプリケーションソフトが書き込
まれたエリア３１−２、及びデータベースが書き込まれ
たエリア３１−３を含んでいる。
【００２５】上記起動プログラムが書き込まれたエリア
３１−１の一部には、パスワード及び誤データ（偽デー
タ）を書き込んでいる空間アドレスを記憶する領域３２
が設けられている。この領域３２はリダンダンシー空間
の不使用領域を利用し、任意のパスワード、誤データの
空間アドレス及び必要に応じてその他の情報等が書き込
まれている。また、上記データベースエリア３１−３の
一部には、リダンダンシー空間の不使用領域を利用し
て、誤データを書き込んだ領域３３−１，３３−２を設
けている。なお、最終アドレスＦＦＦ付近の領域３４
は、メモリ空間の不使用領域である。
３１−１の一部には、パスワード及び誤データ（偽デー
タ）を書き込んでいる空間アドレスを記憶する領域３２
が設けられている。この領域３２はリダンダンシー空間
の不使用領域を利用し、任意のパスワード、誤データの
空間アドレス及び必要に応じてその他の情報等が書き込
まれている。また、上記データベースエリア３１−３の
一部には、リダンダンシー空間の不使用領域を利用し
て、誤データを書き込んだ領域３３−１，３３−２を設
けている。なお、最終アドレスＦＦＦ付近の領域３４
は、メモリ空間の不使用領域である。
【００２６】図４は上記図３に示したメモリ空間３１
（データベースエリア３１−３）をコピーする際の正規
のコピー方法のフローチャート、図５はＲＯＭライタを
用いてコピーする際のフローチャートである。また、図
６（ａ）は図４のコピー方法で正しいパスワードを入力
してコピーを行ったときのコピーされたメモリ空間を示
す図、図６（ｂ）は図４のコピー方法で誤ったパスワー
ドを入力してコピーを行ったとき、及び図５の方法でコ
ピーした時のコピーされたメモリ空間を示す図である。
（データベースエリア３１−３）をコピーする際の正規
のコピー方法のフローチャート、図５はＲＯＭライタを
用いてコピーする際のフローチャートである。また、図
６（ａ）は図４のコピー方法で正しいパスワードを入力
してコピーを行ったときのコピーされたメモリ空間を示
す図、図６（ｂ）は図４のコピー方法で誤ったパスワー
ドを入力してコピーを行ったとき、及び図５の方法でコ
ピーした時のコピーされたメモリ空間を示す図である。
【００２７】まず、正規のユーザまたはメーカがコピー
を行う場合について説明する。図４に示すように、コピ
ープログラムが起動されると初期設定（Ａｄｄ＝０）が
行われるとともにコピーチェックが行われ（ステップ
１）、パスワードの入力が要求される（ステップ２）。
入力されたパスワードとリダンダンシー空間に予め記憶
されているパスワードとが比較され（ステップ３）、一
致すると正規のユーザと見做されてアクセスされたアド
レスが誤データ（偽データ）の空間か否か判定される
（ステップ４）。そして、誤データの空間ではないと判
定されるとコピーが行われ（ステップ５）、最終アドレ
スまでコピーしたか否かが判定される（ステップ６）。
最終アドレスではないと判定されると、アドレスが
“１”インクリメント（Ａｄｄ＝Ａｄｄ＋１）され、ス
テップ４に戻って同様な動作を繰り返す。ステップ４で
誤データの空間であると判定された場合には、ステップ
４からステップ６にジャンプし、コピーせずに最終アド
レスまでコピーしたか否かを判定する。そして、最終ア
ドレスでないと判定されると、アドレスを“１”インク
リメントしてステップ４に戻って同様な動作を繰り返
し、最終アドレスであると判定されるとコピー動作を終
了する。
を行う場合について説明する。図４に示すように、コピ
ープログラムが起動されると初期設定（Ａｄｄ＝０）が
行われるとともにコピーチェックが行われ（ステップ
１）、パスワードの入力が要求される（ステップ２）。
入力されたパスワードとリダンダンシー空間に予め記憶
されているパスワードとが比較され（ステップ３）、一
致すると正規のユーザと見做されてアクセスされたアド
レスが誤データ（偽データ）の空間か否か判定される
（ステップ４）。そして、誤データの空間ではないと判
定されるとコピーが行われ（ステップ５）、最終アドレ
スまでコピーしたか否かが判定される（ステップ６）。
最終アドレスではないと判定されると、アドレスが
“１”インクリメント（Ａｄｄ＝Ａｄｄ＋１）され、ス
テップ４に戻って同様な動作を繰り返す。ステップ４で
誤データの空間であると判定された場合には、ステップ
４からステップ６にジャンプし、コピーせずに最終アド
レスまでコピーしたか否かを判定する。そして、最終ア
ドレスでないと判定されると、アドレスを“１”インク
リメントしてステップ４に戻って同様な動作を繰り返
し、最終アドレスであると判定されるとコピー動作を終
了する。
【００２８】一方、ステップ３でパスワードが一致して
いないと、そのままコピー動作を行う（ステップ８）。
そして、最終アドレスまでコピーしたか否か判定し（ス
テップ９）、最終アドレスでないと判定されると、アド
レスを“１”インクリメントし（ステップ１０）、ステ
ップ８に戻って同様なコピー動作を繰り返し、最終アド
レスであると判定されるとコピー動作を終了する。
いないと、そのままコピー動作を行う（ステップ８）。
そして、最終アドレスまでコピーしたか否か判定し（ス
テップ９）、最終アドレスでないと判定されると、アド
レスを“１”インクリメントし（ステップ１０）、ステ
ップ８に戻って同様なコピー動作を繰り返し、最終アド
レスであると判定されるとコピー動作を終了する。
【００２９】上記のようなコピー方法によれば、パスワ
ードが一致していれば図６（ａ）に示すように、誤デー
タの空間はコピーされず、図３のデータベースエリア３
１−３の正しいデータのみが選択的にコピーされる。こ
れに対し、パスワードが不一致であると、図６（ｂ）に
示すように、データベースエリア３１−３が全てコピー
される。このため、コピーされたデータベースエリア３
１−３には、正しいデータと誤データ３３−１，３３−
２が混在するので、コピーしたデータでは正常動作を行
わず、そのデータを実質的に利用できない。
ードが一致していれば図６（ａ）に示すように、誤デー
タの空間はコピーされず、図３のデータベースエリア３
１−３の正しいデータのみが選択的にコピーされる。こ
れに対し、パスワードが不一致であると、図６（ｂ）に
示すように、データベースエリア３１−３が全てコピー
される。このため、コピーされたデータベースエリア３
１−３には、正しいデータと誤データ３３−１，３３−
２が混在するので、コピーしたデータでは正常動作を行
わず、そのデータを実質的に利用できない。
【００３０】図５は、上記図３に示したメモリ空間３１
をＲＯＭライタを用いてコピーする際のフローチャート
である。この場合には、コピーを開始すると（ステップ
１）、最終アドレスか否かを判定しつつ（ステップ
２）、アドレスを“１”ずつインクリメント（ステップ
３）してコピーを繰り返す。そして、最終アドレスであ
ると判定されると、コピーを終了する。
をＲＯＭライタを用いてコピーする際のフローチャート
である。この場合には、コピーを開始すると（ステップ
１）、最終アドレスか否かを判定しつつ（ステップ
２）、アドレスを“１”ずつインクリメント（ステップ
３）してコピーを繰り返す。そして、最終アドレスであ
ると判定されると、コピーを終了する。
【００３１】上述したＲＯＭライタを用いたコピーで
は、アドレスを順次“１”ずつインクリメントし、デー
タベースエリア３１−３を最初のアドレスから最終アド
レスまで順次コピーすることになるので、図６（ｂ）に
示したように、正しいデータの中に誤データ３３−１，
３３−２が混在してコピーされ、コピーしたデータは正
常動作を行わず、そのデータを実質的に利用できない。
は、アドレスを順次“１”ずつインクリメントし、デー
タベースエリア３１−３を最初のアドレスから最終アド
レスまで順次コピーすることになるので、図６（ｂ）に
示したように、正しいデータの中に誤データ３３−１，
３３−２が混在してコピーされ、コピーしたデータは正
常動作を行わず、そのデータを実質的に利用できない。
【００３２】
【発明の効果】以上説明したように、この発明によれ
ば、回路規模やチップ占有面積の増大を招くことなく記
憶データを違法なコピーから保護できる半導体記憶装置
が得られる。また、記憶されているデータを違法な手段
でコピーしてもそのデータを実質的に利用できない半導
体記憶装置における記憶データのコピー方法が得られ
る。
ば、回路規模やチップ占有面積の増大を招くことなく記
憶データを違法なコピーから保護できる半導体記憶装置
が得られる。また、記憶されているデータを違法な手段
でコピーしてもそのデータを実質的に利用できない半導
体記憶装置における記憶データのコピー方法が得られ
る。
【図１】この発明の実施の形態に係る半導体記憶装置に
ついて説明するためのもので、フロアプランを概略的に
示す図。
ついて説明するためのもので、フロアプランを概略的に
示す図。
【図２】図１に示した半導体記憶装置の記憶データを違
法にコピーした時の動作について説明するためのタイミ
ングチャート。
法にコピーした時の動作について説明するためのタイミ
ングチャート。
【図３】この発明の実施の形態に係る半導体記憶装置に
おける記憶データのコピー方法について説明するための
もので、メモリ空間を示す図。
おける記憶データのコピー方法について説明するための
もので、メモリ空間を示す図。
【図４】図３に示したメモリ空間の正規のコピー方法に
ついて説明するためのフローチャート。
ついて説明するためのフローチャート。
【図５】図３に示したメモリ空間を違法にコピーする場
合のフローチャート。
合のフローチャート。
【図６】図３に示したメモリ空間をコピーした時のデー
タ構造を比較して示すもので、（ａ）図は正規の方法で
コピーした時のデータ構造、（ｂ）図は違法な方法でコ
ピーした時のデータ構造。
タ構造を比較して示すもので、（ａ）図は正規の方法で
コピーした時のデータ構造、（ｂ）図は違法な方法でコ
ピーした時のデータ構造。
２１…半導体チップ、２２−１，２２−２…第１，第２
のメモリセルアレイ（本体メモリセル）、２３…ローデ
コーダ、２４−１，２４−２…第１，第２のバイアス回
路、２５−１，２５−２…第１，第２のリダンダンシー
セル、２６−１，２６−２…第１，第２の切断トランジ
スタ群、２７…アドレス記憶用メモリセル、２８−１，
２８−２…第１，第２のカラムデコーダ、２９−１，２
９−２…第１，第２のセンスアンプ、３０−１，３０−
２…第１，第２のパッド群、３１…メモリ空間、３１−
１…起動プログラムエリア、３１−２…アプリケーショ
ンソフトエリア、３１−３…データベースエリア、３２
…パスワード及び誤データを書き込んでいる空間アドレ
スを記憶する領域、３３−１，３３−２…誤データを書
き込んだ領域。
のメモリセルアレイ（本体メモリセル）、２３…ローデ
コーダ、２４−１，２４−２…第１，第２のバイアス回
路、２５−１，２５−２…第１，第２のリダンダンシー
セル、２６−１，２６−２…第１，第２の切断トランジ
スタ群、２７…アドレス記憶用メモリセル、２８−１，
２８−２…第１，第２のカラムデコーダ、２９−１，２
９−２…第１，第２のセンスアンプ、３０−１，３０−
２…第１，第２のパッド群、３１…メモリ空間、３１−
１…起動プログラムエリア、３１−２…アプリケーショ
ンソフトエリア、３１−３…データベースエリア、３２
…パスワード及び誤データを書き込んでいる空間アドレ
スを記憶する領域、３３−１，３３−２…誤データを書
き込んだ領域。
Claims (6)
- 【請求項１】 電気的に書き込み可能なリダンダンシー
セルを有するマスクＲＯＭにおいて、 リダンダンシーセルの不使用セルに誤データを書き込む
とともに、この誤データを書き込んだ不使用セルにアク
セス禁止アドレスを付与し、アクセス禁止アドレスがア
クセスされた時に、前記リダンダンシーセルから誤デー
タを出力することを特徴とする半導体記憶装置。 - 【請求項２】 データが予め記憶されたメモリセルアレ
イと、このメモリセルアレイをアクセスする第１のアク
セス手段と、前記第１のアクセス手段でアクセスされた
メモリセルから読み出されたデータを増幅して出力する
出力手段と、前記メモリセルアレイに不良が発生した時
に不良セルを置換して救済するためのリダンダンシーセ
ルと、前記不良セルのアドレスがアクセスされた時に、
この不良セルに代えて前記リダンダンシーセルをアクセ
スする第２のアクセス手段とを具備し、 前記リダンダンシーセルの不使用セルに誤データを書き
込むとともに、この誤データを書き込んだ不使用セルに
対応する前記第２のアクセス手段のアドレスをアクセス
禁止アドレスとして設定し、このアクセス禁止アドレス
がアクセスされた時に、前記出力手段から前記不使用セ
ルに書き込んだ誤データを出力することを特徴とする半
導体記憶装置。 - 【請求項３】 前記メモリセルアレイはマスクＲＯＭか
らなり、前記リダンダンシーセルは電気的に書き込み可
能なメモリからなり、前記第２のアクセス手段は前記ア
クセス禁止アドレスを設定するための電気的に書き込み
可能なメモリを含むことを特徴とする請求項２に記載の
半導体記憶装置。 - 【請求項４】 半導体チップ上に形成され、データが予
め記憶された第１，第２のメモリセルアレイと、前記第
１，第２のメモリセルアレイ間に設けられ、これらメモ
リセルアレイ中のワード線を選択するローデコーダと、
前記第１，第２のメモリセルアレイに不良が発生した時
に不良セルを置換して救済するための第１，第２のリダ
ンダンシーセルと、前記第１，第２のリダンダンシーセ
ル間に配置され、置換した前記不良セルのアドレスを記
憶する電気的に書き込み可能なアドレス記憶用メモリセ
ルと、前記第１，第２のメモリセルアレイと前記第１，
第２のリダンダンシーセルとの間にそれぞれ設けられ、
不良セルを切り離すための第１，第２の切断トランジス
タ群と、前記第１，第２のメモリセルアレイ中のビット
線をそれぞれバイアスする第１，第２のバイアス回路
と、前記第１，第２のリダンダンシーセルに隣接して配
置され、前記第１，第２のメモリセルアレイ中のビット
線を指定する第１，第２のカラムデコーダと、前記第
１，第２のカラムデコーダに隣接して配置され、前記第
１，第２のメモリセルアレイから読み出されたデータを
それぞれ増幅する第１，第２のセンスアンプとを具備
し、 前記第１，第２のリダンダンシーセルの不使用セルに誤
データを書き込むとともに、前記アドレス記憶用メモリ
セルに、前記誤データを書き込んだ不使用セルに対応す
るアドレスをアクセス禁止アドレスとして設定し、この
アクセス禁止アドレスがアクセスされた時に、前記第
１，第２のセンスアンプから前記不使用セルに書き込ん
だ誤データを出力することを特徴とする半導体記憶装
置。 - 【請求項５】 前記半導体チップの対向する二辺に沿っ
て、前記第１，第２のメモリセルアレイ、前記ローデコ
ーダ、前記第１，第２のリダンダンシーセル、前記アド
レス記憶用メモリセル、前記第１，第２の切断トランジ
スタ群、前記第１，第２のバイアス回路、前記第１，第
２のカラムデコーダ、及び前記第１，第２のセンスアン
プを挟んで配置された第１，第２のパッド群を更に具備
することを特徴とする請求項４に記載の半導体記憶装
置。 - 【請求項６】 コピーを起動するための起動プログラム
が書き込まれた第１のエリアと、アプリケーションソフ
トが書き込まれた第２のエリアと、データベースが書き
込まれた第３のエリアと有するメモリ空間と、 不使用領域に誤データを記憶した第１のエリアと、不使
用領域にパスワード及び前記誤データの空間アドレスを
記憶した第２のエリアとを有するリダンダンシー空間と
を備え、 前記リダンダンシー空間における前記パスワード及び誤
データの空間アドレスに、前記メモリ空間の第１のエリ
ア内のアドレスを付与し、且つ前記誤データに、前記メ
モリ空間の第３のエリア内のアドレスを付与した半導体
記憶装置における記憶データのコピー方法であって、 コピーのためのプログラムを起動し、初期設定とコピー
チェックを行う第１のステップと、 パスワードを入力する第２のステップと、 入力されたパスワードと予め記憶されたパスワードが一
致しているか否かを判定する第３のステップと、 前記第３のステップでパスワードが一致していると判定
された時に、アクセスするアドレスが誤データの空間か
否かを判定する第４のステップと、 前記第４のステップで誤データの空間でないと判定され
た時にコピーを実行する第５のステップと、 前記第４のステップで誤データの空間であると判定され
た時、及び前記第５のステップのコピー動作が終了した
後に、アドレスが最終アドレスか否かを判定し、最終ア
ドレスの時にはコピー動作を終了する第６のステップ
と、 前記第６のステップで、最終アドレスではないと判定さ
れた時に、アドレスを“１”インクリメントして前記第
４のステップに戻る第７のステップと、 前記第３のステップで不一致と判定された時に、コピー
を実行する第８のステップと、 前記第８のステップでコピーしたデータのアドレスが最
終アドレスか否か判定し、最終アドレスの時にコピー動
作を終了する第９のステップと、 前記第９のステップで最終アドレスではないと判定され
た時に、アドレスを“１”インクリメントして前記第８
のステップに戻る第１０のステップとを具備することを
特徴とする半導体記憶装置における記憶データのコピー
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20982796A JPH1055315A (ja) | 1996-08-08 | 1996-08-08 | 半導体記憶装置及びその記憶データのコピー方法 |
| TW086110960A TW328174B (en) | 1996-08-08 | 1997-07-31 | Semiconductor memory device and memory copying method |
| US08/910,930 US6249850B1 (en) | 1996-08-08 | 1997-08-08 | Semiconductor memory device and method for copying data stored therein |
| KR1019970037902A KR100289979B1 (ko) | 1996-08-08 | 1997-08-08 | 반도체기억장치및그기억데이터의카피방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20982796A JPH1055315A (ja) | 1996-08-08 | 1996-08-08 | 半導体記憶装置及びその記憶データのコピー方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1055315A true JPH1055315A (ja) | 1998-02-24 |
Family
ID=16579280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20982796A Abandoned JPH1055315A (ja) | 1996-08-08 | 1996-08-08 | 半導体記憶装置及びその記憶データのコピー方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6249850B1 (ja) |
| JP (1) | JPH1055315A (ja) |
| KR (1) | KR100289979B1 (ja) |
| TW (1) | TW328174B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320787B1 (en) | 1999-06-24 | 2001-11-20 | Fujitsu Limited | Nonvolatile memory with illegitimate read preventing capability |
| KR100365101B1 (ko) * | 2000-12-08 | 2002-12-18 | 삼성전기주식회사 | 웹박스의 디스크온칩 데이터 카피장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3880210B2 (ja) * | 1998-08-04 | 2007-02-14 | エルピーダメモリ株式会社 | 半導体装置 |
| JP5560463B2 (ja) * | 2010-05-21 | 2014-07-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583196A (en) * | 1983-10-28 | 1986-04-15 | Honeywell Inc. | Secure read only memory |
| JPS61264599A (ja) * | 1985-05-16 | 1986-11-22 | Fujitsu Ltd | 半導体記憶装置 |
| DE3850530T2 (de) * | 1987-06-30 | 1994-10-27 | Toshiba Kawasaki Kk | System und Verfahren zur Aufnahme/Wiedergabe mit Aufnahmebeschränkungsfunktion. |
| US4843026A (en) * | 1987-09-24 | 1989-06-27 | Intel Corporation | Architecture modification for improved ROM security |
| JPH01173244A (ja) | 1987-12-28 | 1989-07-07 | Ricoh Co Ltd | コピー防止ｒｏｍ回路 |
| JPH0242551A (ja) | 1988-08-03 | 1990-02-13 | Hitachi Ltd | データ処理方式及び不揮発性半導体記憶装置 |
| JPH0474240A (ja) | 1990-07-17 | 1992-03-09 | Toshiba Corp | 半導体メモリ |
| JPH07262000A (ja) | 1994-03-18 | 1995-10-13 | Nintendo Co Ltd | メモリ装置およびゲーム機用カートリッジ |
| JP3557022B2 (ja) * | 1995-12-08 | 2004-08-25 | 株式会社東芝 | 半導体記憶装置 |
| JP3764517B2 (ja) * | 1996-01-26 | 2006-04-12 | 株式会社ルネサステクノロジ | 通信装置 |
-
1996
- 1996-08-08 JP JP20982796A patent/JPH1055315A/ja not_active Abandoned
-
1997
- 1997-07-31 TW TW086110960A patent/TW328174B/zh not_active IP Right Cessation
- 1997-08-08 US US08/910,930 patent/US6249850B1/en not_active Expired - Fee Related
- 1997-08-08 KR KR1019970037902A patent/KR100289979B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320787B1 (en) | 1999-06-24 | 2001-11-20 | Fujitsu Limited | Nonvolatile memory with illegitimate read preventing capability |
| US6498748B2 (en) | 1999-06-24 | 2002-12-24 | Fujitsu Limited | Nonvolatile memory with illegitimate read preventing capability |
| KR100365101B1 (ko) * | 2000-12-08 | 2002-12-18 | 삼성전기주식회사 | 웹박스의 디스크온칩 데이터 카피장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100289979B1 (ko) | 2001-05-15 |
| TW328174B (en) | 1998-03-11 |
| KR19980018510A (ko) | 1998-06-05 |
| US6249850B1 (en) | 2001-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3875621B2 (ja) | 不揮発性半導体記憶装置 | |
| CN106981300B (zh) | 一次编程存储器胞与存储器阵列以及相关随机码产生方法 | |
| US5056009A (en) | IC memory card incorporating software copy protection | |
| Abadir et al. | Functional testing of semiconductor random access memories | |
| US6446177B1 (en) | Memory system | |
| US6587386B2 (en) | Semiconductor memory having multiple redundant columns with offset segmentation boundaries | |
| JP3938308B2 (ja) | プログラマブル論理デバイス | |
| US8351259B2 (en) | Methods and apparatus for using a configuration array similar to an associated data array | |
| US7178067B2 (en) | Secure EEPROM memory comprising an error correction circuit | |
| JPH10199265A (ja) | 半導体集積回路装置、半導体集積回路装置のデータ読み出し禁止方法および集積回路型記憶媒体システム | |
| JP4079552B2 (ja) | 不正コピーを防止した不揮発性半導体メモリ | |
| EP0472209A2 (en) | Semiconductor memory device having redundant circuit | |
| US6370078B1 (en) | Way to compensate the effect of coupling between bitlines in a multi-port memories | |
| JP5876473B2 (ja) | 少なくとも１つのセキュアなメモリ領域と少なくとも１つの非セキュアなメモリ領域とを同時に提供するメモリモジュール | |
| JP2007512656A (ja) | セキュリティ行ロック保護された埋込型メモリ | |
| JPH1055315A (ja) | 半導体記憶装置及びその記憶データのコピー方法 | |
| JP4847048B2 (ja) | ツイストビットライン構造を有するメモリ装置の冗長回路及び不良セルの救済方法 | |
| KR20040068225A (ko) | 반밀도 롬 내장형 디램 | |
| US7697329B2 (en) | Methods and apparatus for using a configuration array similar to an associated data array | |
| US6731551B2 (en) | Testing memory using a stress signal | |
| US9111649B2 (en) | Tamper resistant semiconductor device with access control | |
| JP2003196158A (ja) | 不揮発性半導体記憶装置 | |
| JPH08212795A (ja) | 集積回路随時書き込み読み出しメモリ | |
| JPS63211195A (ja) | 半導体メモリ | |
| JP3296184B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040712 |