JPH1051005A - Semiconductor device and its manufacture - Google Patents

Abstract

PROBLEM TO BE SOLVED: To enhance the reliability by preventing contamination. SOLUTION: Thermal oxidation processing is applied in advance to a crystalline silicon film 104 formed on a glass substrate 101 prior to patterning. Then an island shaped semiconductor layer 105 is formed through the patterning process after the thermal oxidation processing. Since a thermal oxidation film 106 is protected from a major surface of the island shaped semiconductor layer 105 even for the patterning process, contamination from the external environment is prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明が属する技術分野】本明細書で開示する発明は、
結晶性を有する薄膜半導体を用いた半導体装置の作製方
法に関する。特に、プレーナ型薄膜トランジスタの作製
方法に関する。TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a method for manufacturing a semiconductor device using a thin film semiconductor having crystallinity. In particular, the present invention relates to a method for manufacturing a planar thin film transistor.

【０００２】[0002]

【従来の技術】近年、アクティブマトリクス型液晶表示
装置の需要が高まり、安価なガラス基板上に薄膜トラン
ジスタ（ＴＦＴ）を作製する技術が発達してきている。
アクティブマトリクス型液晶表示装置とは、マトリクス
状に配置された数百万個もの各画素のそれぞれにＴＦＴ
を配置し、各画素電極に出入りする電荷をＴＦＴのスイ
ッチング機能により制御するものである。2. Description of the Related Art In recent years, demand for an active matrix type liquid crystal display device has been increased, and a technique for manufacturing a thin film transistor (TFT) on an inexpensive glass substrate has been developed.
An active matrix liquid crystal display device is a device in which each of millions of pixels arranged in a matrix is provided with a TFT.
Are arranged, and the charge flowing into and out of each pixel electrode is controlled by the switching function of the TFT.

【０００３】この様に極めて多くのＴＦＴが正常に動作
してこそ液晶表示装置として機能するため、ＴＦＴの動
作不良には厳しい注意を払う必要がある。また、液晶表
示装置に限らず、ＴＦＴをスイッチング素子として利用
する他のアクティブ型半導体装置においても同様のこと
が言える。In order to function as a liquid crystal display only when an extremely large number of TFTs operate normally, it is necessary to pay strict attention to TFT malfunctions. The same can be said for not only the liquid crystal display device but also other active semiconductor devices using TFTs as switching elements.

【０００４】ＴＦＴの動作不良の原因としては様々な要
因があるが、代表的なものとしては、先ず汚染が挙げら
れる。汚染にも様々な種類があり、可動イオン、金属
物、有機物などによる汚染が多い。ＴＦＴの製造はクリ
ーンルームの様な非常に清浄な環境で行われるのである
が、それでも汚染の問題は未だに解決されたとは言えな
いのが現状である。There are various causes for the malfunction of the TFT, but a typical example is contamination. There are various types of contamination, and there are many types of contamination due to mobile ions, metallic substances, organic substances, and the like. Although TFTs are manufactured in a very clean environment such as a clean room, the problem of contamination has not yet been solved.

【０００５】特に、ＴＦＴの活性層（一般的には珪素）
が汚染されるとその特性は極めて悪化する。活性層の中
でもチャネル形成領域は特に汚染に敏感であり、細心の
注意を払って、極力汚染を避けなければならない。In particular, an active layer of a TFT (generally silicon)
If they are contaminated, their properties deteriorate significantly. The channel formation region in the active layer is particularly sensitive to contamination, and great care must be taken to avoid contamination as much as possible.

【０００６】例えば、近年特に開発を急がれている低温
ポリシリコンＴＦＴでは、以下の様な手段が活性層保護
のために採られていた。その簡単なフローチャートを図
２を用いて説明する。For example, in a low-temperature polysilicon TFT, which has been particularly rapidly developed in recent years, the following measures have been taken for protecting the active layer. The simple flowchart will be described with reference to FIG.

【０００７】まず、ガラス基板２０１上に酸化珪素膜２
０２を成膜する。酸化珪素膜２０２はガラス基板２０１
からの汚染を防ぐバッファ層として機能する。そして、
酸化珪素膜２０２上に結晶性珪素膜２０３を形成する。
結晶性珪素膜２０３は直接成膜しても良いし、非晶質珪
素膜を結晶化させて得るのであっても良い。こうして、
図２（Ａ）の状態が得られる。First, a silicon oxide film 2 is formed on a glass substrate 201.
02 is formed. The silicon oxide film 202 is a glass substrate 201
It functions as a buffer layer to prevent contamination from water. And
A crystalline silicon film 203 is formed over the silicon oxide film 202.
The crystalline silicon film 203 may be formed directly or may be obtained by crystallizing an amorphous silicon film. Thus,
The state of FIG. 2A is obtained.

【０００８】次に、結晶性珪素膜に対してパターニング
を施し、後の活性層となる島状半導体層２０４を形成す
る。島状半導体層２０４を形成したら、熱酸化処理を施
して島状半導体層２０４の表面に薄い熱酸化膜２０５を
形成する。Next, patterning is performed on the crystalline silicon film to form an island-shaped semiconductor layer 204 to be a later active layer. After the island-shaped semiconductor layer 204 is formed, a thermal oxidation process is performed to form a thin thermal oxide film 205 on the surface of the island-shaped semiconductor layer 204.

【０００９】薄い熱酸化膜２０５を形成する理由は、一
つは後にゲイト絶縁膜を成膜する際に島状半導体層２０
４が外気によって汚染されるのを防ぐ保護膜として機能
させるためである。また、さらにもう一つは界面準位の
少ないSi/SiO₂ 界面を形成するためである。One of the reasons for forming the thin thermal oxide film 205 is that when the gate insulating film is formed later, the island-shaped semiconductor layer 20 is formed.
This is because 4 functions as a protective film for preventing contamination by outside air. Still another reason is to form a Si / SiO ₂ interface having a small interface state.

【００１０】特に、ゲイト絶縁膜を成膜する際に島状半
導体層２０４を熱酸化膜２０５で保護しておくことは、
空気中からの汚染を防ぐだけでなく、ゲイト絶縁膜をプ
ラズマＣＶＤ法で成膜する際においてプラズマダメージ
を防ぐといった効果をも有している。In particular, when the gate insulating film is formed, the island-shaped semiconductor layer 204 is protected by the thermal oxide film 205.
In addition to preventing contamination from air, the gate insulating film has an effect of preventing plasma damage when the gate insulating film is formed by the plasma CVD method.

【００１１】以上の様にして図２（Ｂ）に示す状態が得
られたら、島状半導体層２０４を覆ってゲイト絶縁膜２
０６を成膜する。さらに、ゲイト電極２０７を形成し
て、不純物イオンの注入を行い、ソース領域２０８、ド
レイン領域２０９、チャネル形成領域２１０を形成す
る。不純物イオンとしては、Ｎチャネル型ＴＦＴを形成
するならばＰ（リン）を、Ｐチャネル型ＴＦＴを形成す
るならばＢ（ボロン）を用いれば良い。（図２（Ｃ））When the state shown in FIG. 2B is obtained as described above, the gate insulating film 2 covering the island-like semiconductor layer 204 is formed.
06 is formed. Further, a gate electrode 207 is formed, and impurity ions are implanted to form a source region 208, a drain region 209, and a channel formation region 210. As an impurity ion, P (phosphorus) may be used to form an N-channel TFT, and B (boron) may be used to form a P-channel TFT. (Fig. 2 (C))

【００１２】そして、層間絶縁膜２１１として窒化珪素
膜を成膜して、コンタクトホールを形成した後に、ソー
ス電極２１２、ドレイン電極２１３を形成する。こうし
て図２（Ｄ）に示す構造のＴＦＴが完成する。Then, after forming a silicon nitride film as the interlayer insulating film 211 and forming a contact hole, a source electrode 212 and a drain electrode 213 are formed. Thus, the TFT having the structure shown in FIG. 2D is completed.

【００１３】以上の様に、従来から島状半導体層（活性
層）の保護を目的として熱酸化膜を利用する技術が知ら
れていた。しかしながら、本発明者はこの方法ではまだ
不完全であると考えた。その理由を以下に説明する。As described above, a technique using a thermal oxide film for the purpose of protecting an island-shaped semiconductor layer (active layer) has been conventionally known. However, the inventor considered that this method was still incomplete. The reason will be described below.

【００１４】まず、島状半導体層２０４を形成するパタ
ーニングの際には、熱酸化膜による保護がなされていな
いのでレジストからの汚染、剥離液からの汚染などの可
能性がある。また、珪素膜のエッチングをウェット法に
よる場合にはエッチャントやエッチャントを媒介とした
ガラス成分による汚染なども考えられる。First, at the time of patterning for forming the island-shaped semiconductor layer 204, there is a possibility of contamination from a resist, contamination from a stripping solution, and the like since the thermal oxide film is not used for protection. Further, when the etching of the silicon film is performed by the wet method, contamination by an etchant or a glass component via the etchant may be considered.

【００１５】即ち、パターニング工程の間は保護膜のな
い状態で、剥き出しのままの珪素膜が扱われるのでその
間に汚染されてしまう可能性が高い。汚染された後で保
護膜を形成しても遅いのである。That is, during the patterning process, the bare silicon film is handled without a protective film, so that there is a high possibility that the silicon film will be contaminated during that time. It is slow even if a protective film is formed after contamination.

【００１６】[0016]

【発明が解決しようとする課題】本発明は上記問題点を
鑑みてなされたものであり、珪素膜の外部環境からの汚
染を極力低減することを課題とする技術である。そし
て、汚染などの不安定要素に影響されない信頼性の高い
半導体装置を形成することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and is directed to a technique for minimizing contamination of a silicon film from an external environment. It is another object of the present invention to form a highly reliable semiconductor device which is not affected by unstable factors such as contamination.

【００１７】[0017]

【課題を解決するための手段】本明細書で開示する発明
の構成は、絶縁性を有する基板上に形成された活性層
と、前記活性層を覆うゲイト絶縁膜と、前記ゲイト絶縁
膜上に形成されたゲイト電極と、を少なくとも有する半
導体装置において、前記ゲイト絶縁膜は少なくともその
一部に前記活性層を熱酸化して得られる熱酸化膜を有
し、前記熱酸化膜は前記活性層の主表面のみに接して形
成されていることを特徴とする。Means for Solving the Problems The constitution of the invention disclosed in the present specification comprises an active layer formed on an insulating substrate, a gate insulating film covering the active layer, and a gate insulating film formed on the gate insulating film. And a gate electrode formed, wherein the gate insulating film has a thermal oxide film obtained by thermally oxidizing the active layer on at least a part thereof, and the thermal oxide film is formed of the active layer. It is characterized by being formed only in contact with the main surface.

【００１８】本発明における従来例との相違点は、島状
半導体層（活性層）をパターニングによって形成する前
に予め保護膜としての熱酸化膜を形成しておく点であ
る。即ち、本発明を用いることで、懸念されたパターニ
ング工程中における珪素膜の外部環境からの汚染を防止
することが可能となる。The present invention is different from the conventional example in that a thermal oxide film as a protective film is formed before forming an island-shaped semiconductor layer (active layer) by patterning. That is, by using the present invention, it is possible to prevent the contamination of the silicon film from the external environment during the patterning process, which is concerned.

【００１９】従って、結晶性珪素膜が基板全面に形成さ
れたままの状態（パターニング前の状態）で熱酸化処理
を施しておく必要がある。また、当然、熱酸化膜が表面
に形成された状態でパターニングが行われるので、パタ
ーニング後の活性層はその主表面のみにしか熱酸化膜は
存在しない。なお、主表面とは活性層のチャネルが形成
される側の表面である。Therefore, it is necessary to perform a thermal oxidation process in a state where the crystalline silicon film is formed on the entire surface of the substrate (before patterning). In addition, since the patterning is performed in a state where the thermal oxide film is formed on the surface, the active layer after the patterning has the thermal oxide film only on the main surface only. The main surface is the surface of the active layer on the side where the channel is formed.

【００２０】また、他の発明の構成は、絶縁性を有する
基板上に形成された活性層と、前記活性層を覆うゲイト
絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極
と、を少なくとも有する半導体装置において、前記ゲイ
ト絶縁膜は少なくともその一部に前記活性層を熱酸化し
て得られる熱酸化膜を有し、前記活性層の主表面には前
記熱酸化膜が接しており、前記活性層の側面には前記熱
酸化膜以外の絶縁膜が接していることを特徴とする。In another aspect of the invention, an active layer formed on a substrate having an insulating property, a gate insulating film covering the active layer, and a gate electrode formed on the gate insulating film are provided. In a semiconductor device having at least the gate insulating film, at least a part thereof has a thermal oxide film obtained by thermally oxidizing the active layer, and the thermal oxide film is in contact with a main surface of the active layer, An insulating film other than the thermal oxide film is in contact with a side surface of the active layer.

【００２１】また、他の発明の構成は、絶縁性を有する
基板上に結晶性珪素膜を形成する工程と、前記結晶性珪
素膜に対して熱酸化処理を施すことにより表面に熱酸化
膜を形成する工程と、前記熱酸化膜を残したまま前記結
晶性珪素膜をパターニングして活性層を形成する工程
と、ゲイト絶縁膜を形成する工程と、を少なくとも有す
る半導体装置に作製方法において、前記ゲイト絶縁膜を
形成する際も前記活性層の主表面には前記熱酸化膜が残
存していることを特徴とする。In another aspect of the invention, a crystalline silicon film is formed on an insulating substrate, and a thermal oxidation process is performed on the crystalline silicon film to form a thermal oxide film on the surface. Forming a semiconductor device including at least a forming step, a step of forming an active layer by patterning the crystalline silicon film while leaving the thermal oxide film, and a step of forming a gate insulating film. The thermal oxide film remains on the main surface of the active layer even when the gate insulating film is formed.

【００２２】また、他の発明の構成は、絶縁性を有する
基板上に結晶性珪素膜を形成する工程と、前記結晶性珪
素膜に対して熱酸化処理を施すことにより表面に熱酸化
膜を形成する工程と、前記熱酸化膜を残したまま前記結
晶性珪素膜をパターニングして活性層を形成する工程
と、を少なくとも有する半導体装置に作製方法におい
て、前記熱酸化膜をそのままゲイト絶縁膜として利用す
ることを特徴とする。In another aspect of the invention, a crystalline silicon film is formed on an insulating substrate, and a thermal oxidation process is performed on the crystalline silicon film to form a thermal oxide film on the surface. Forming a semiconductor device having at least a step of forming and an active layer by patterning the crystalline silicon film while leaving the thermal oxide film, wherein the thermal oxide film is used as a gate insulating film as it is. It is characterized by using.

【００２３】パターニング工程前に結晶性珪素膜の表面
に形成される熱酸化膜は、ドライ酸化法、ウェット酸化
法、パイロジェニック酸化法、ＨＣｌ酸化法など様々な
方法を用いることができる。例えば、ウェット酸化法に
よれば比較的低い温度で熱酸化膜を形成することができ
るので、耐熱性の低いガラス基板にも十分対応可能であ
る。For the thermal oxide film formed on the surface of the crystalline silicon film before the patterning step, various methods such as a dry oxidation method, a wet oxidation method, a pyrogenic oxidation method, and an HCl oxidation method can be used. For example, according to the wet oxidation method, a thermal oxide film can be formed at a relatively low temperature, so that it can sufficiently cope with a glass substrate having low heat resistance.

【００２４】また、耐熱性の高い石英基板、シリコン基
板、ＳＩＭＯＸ基板などを用いる場合においては、ＨＣ
ｌ酸化法などを用いて膜質の優れた熱酸化膜を形成する
ことができる。従って、例えば500 〜1000Å程度の膜厚
の熱酸化膜を形成して、活性層を形成した後に主表面に
残存する部分をそのままゲイト絶縁膜として活用するこ
とも可能である。When a quartz substrate, a silicon substrate, a SIMOX substrate or the like having high heat resistance is used, HC
A thermal oxide film having excellent film quality can be formed by using an oxidation method or the like. Therefore, it is also possible to form a thermal oxide film having a thickness of, for example, about 500 to 1000 ° and use the portion remaining on the main surface after forming the active layer as it is as a gate insulating film.

【００２５】[0025]

【発明の実施の形態】本発明の実施の形態について、図
１を用いて説明する。なお、ここではガラス基板上にＴ
ＦＴを形成する場合の例とし、最も簡単な構造の概略を
説明することとする。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG. In addition, here, T
As an example of forming an FT, an outline of the simplest structure will be described.

【００２６】まず、ガラス基板１０１上にバッファ層と
なる酸化珪素膜１０２を成膜し、その上に結晶性珪素膜
１０３を形成する。この状態で結晶性珪素膜１０３に対
して酸化性雰囲気、500 〜650 ℃の温度範囲における加
熱処理を施し、熱酸化膜１０４を形成する。この熱酸化
膜１０４の形成はできるだけ迅速に行うことで極力結晶
性珪素膜１０３の汚染を防ぐ必要がある。First, a silicon oxide film 102 serving as a buffer layer is formed on a glass substrate 101, and a crystalline silicon film 103 is formed thereon. In this state, the crystalline silicon film 103 is subjected to a heat treatment in an oxidizing atmosphere at a temperature of 500 to 650 ° C. to form a thermal oxide film 104. It is necessary to form the thermal oxide film 104 as quickly as possible to prevent contamination of the crystalline silicon film 103 as much as possible.

【００２７】こうして図１（Ａ）の状態が得られたら、
図示しないレジストマスクを配置してパターニングを行
い、後の活性層となる島状半導体層１０５を形成する。
この状態では、図１（Ｂ）に示す様に島状半導体層１０
５の主表面のみに熱酸化膜１０６が残存した状態とな
る。When the state shown in FIG. 1A is obtained,
Patterning is performed by disposing a resist mask (not shown) to form an island-shaped semiconductor layer 105 to be an active layer later.
In this state, as shown in FIG.
5, the thermal oxide film 106 remains only on the main surface.

【００２８】次に、ゲイト絶縁膜１０７を成膜し、その
上にゲイト電極１０８を形成する。そして、ゲイト電極
１０８をマスクとして導電型を付与する不純物イオンの
注入を行い、自己整合的にソース領域１０９、ドレイン
領域１１０、チャネル形成領域１１１を形成する。Next, a gate insulating film 107 is formed, and a gate electrode 108 is formed thereon. Then, impurity ions for imparting conductivity are implanted by using the gate electrode 108 as a mask to form the source region 109, the drain region 110, and the channel formation region 111 in a self-aligned manner.

【００２９】こうして図１（Ｃ）の状態が得られたら、
層間絶縁膜１１２を成膜して、コンタクトホールを形成
し、ソース電極１１３、ドレイン電極１１４を形成す
る。なお、ゲイト電極１０８からの取り出し電極は、通
常図１の断面では見えない位置にあるので図示していな
いが、実際には別の箇所でソース／ドレイン電極と同様
にコンタクトを採っている。When the state shown in FIG. 1C is obtained,
An interlayer insulating film 112 is formed, a contact hole is formed, and a source electrode 113 and a drain electrode 114 are formed. Note that the extraction electrode from the gate electrode 108 is not shown because it is normally in a position that cannot be seen in the cross section of FIG.

【００３０】以上の様な過程を経て、図１（Ｄ）に示す
様な構造のＴＦＴが完成する。この様にして作製したＴ
ＦＴは活性層１０５を形成する前に予め熱酸化膜でその
主表面を保護しているので、活性層／ゲイト絶縁膜界面
が極めて清浄な状態で維持されている。Through the above process, a TFT having a structure as shown in FIG. 1D is completed. The T thus produced
Since the main surface of the FT is protected with a thermal oxide film before forming the active layer 105, the interface between the active layer and the gate insulating film is maintained in an extremely clean state.

【００３１】従って、チャネル形成領域の結晶状態や界
面状態が極めて良好であるため、非常に良好な電気特性
を有するＴＦＴを作製することができる。また、動作不
良を招く不安定要素となる様な汚染源がないので、高い
信頼性を有しているのも本発明による半導体装置の大き
な特徴である。Therefore, since the crystal state and the interface state of the channel formation region are very good, a TFT having very good electric characteristics can be manufactured. In addition, the semiconductor device according to the present invention has high reliability because there is no contamination source that causes an unstable element that causes an operation failure.

【００３２】以上の構成でなる本発明について、以下に
記載する実施例でもって詳細な説明を行うこととする。The present invention having the above configuration will be described in detail with reference to the following embodiments.

【００３３】[0033]

【実施例】【Example】

〔実施例１〕本実施例ではアクティブマトリクス型液晶
表示装置に配置される周辺駆動回路を構成する回路ＴＦ
Ｔおよび画素マトリクス回路を構成する画素ＴＦＴとを
作製する過程について、図３を用いて説明する。なお、
一般的に周辺駆動回路はＮチャネル型ＴＦＴとＰチャネ
ル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路で構
成されるが、本実施例の説明ではＮチャネル型ＴＦＴ単
体を作製する例を説明するに留める。[Embodiment 1] In this embodiment, a circuit TF constituting a peripheral drive circuit arranged in an active matrix type liquid crystal display device
The process of manufacturing T and the pixel TFT forming the pixel matrix circuit will be described with reference to FIG. In addition,
In general, the peripheral driver circuit is configured by a CMOS circuit in which an N-channel TFT and a P-channel TFT are complementarily combined. stop.

【００３４】まず、絶縁性を有する基板、例えばコーニ
ング７０５９や同１７３７などに代表されるガラス基板
３０１を用意する。ガラス基板３０１上には下地膜（バ
ッファ層）３０２として酸化珪素膜を2000Åの厚さに成
膜する。First, a substrate having an insulating property, for example, a glass substrate 301 typified by Corning 7059 or 1737 is prepared. A silicon oxide film is formed on a glass substrate 301 as a base film (buffer layer) 302 to a thickness of 2000 mm.

【００３５】次に、図示しない非晶質珪素膜を500 Åの
厚さに成膜する。成膜方法はプラズマＣＶＤ法や減圧熱
ＣＶＤ法によれば良い。図示しない非晶質珪素膜を成膜
したら、適当な結晶化方法による結晶化を行い、図示し
ない結晶性珪素膜を形成する。例えば、600 ℃前後での
加熱処理やエキシマレーザーによるアニール等の手段が
一般的である。Next, an amorphous silicon film (not shown) is formed to a thickness of 500. The film may be formed by a plasma CVD method or a low pressure thermal CVD method. After forming an amorphous silicon film (not shown), crystallization is performed by an appropriate crystallization method to form a crystalline silicon film (not shown). For example, means such as heat treatment at about 600 ° C. and annealing with excimer laser are generally used.

【００３６】次に、得られた結晶性珪素膜に対して酸素
雰囲気、550 ℃2hr の加熱処理を施し、10〜100 Å程度
の薄い熱酸化膜を形成する。そして、結晶性珪素膜をパ
ターニングして回路ＴＦＴの活性層を構成する島状の半
導体層３０３および画素ＴＦＴの活性層を構成する島状
の半導体層３０４を形成する。なお、活性層３０３、３
０４の主表面に残存した３０５、３０６で示される膜
は、パターニング後に残存した熱酸化膜である。Next, the obtained crystalline silicon film is subjected to a heat treatment at 550 ° C. for 2 hours in an oxygen atmosphere to form a thin thermal oxide film of about 10 to 100 ° C. Then, the crystalline silicon film is patterned to form an island-shaped semiconductor layer 303 constituting the active layer of the circuit TFT and an island-shaped semiconductor layer 304 constituting the active layer of the pixel TFT. The active layers 303, 3
The films indicated by 305 and 306 remaining on the main surface of 04 are thermal oxide films remaining after patterning.

【００３７】活性層を構成したら、それらを覆って1200
Åの厚さの酸化珪素膜３０７をプラズマＣＶＤ法により
成膜する。この酸化珪素膜３０７は後にゲイト絶縁膜と
して機能する。なお、酸化窒化珪素膜（例えばＳｉＯ_X
Ｎ_Y で示される）や窒化珪素膜を用いても良い。Once the active layers have been constructed,
A silicon oxide film 307 having a thickness of Å is formed by a plasma CVD method. This silicon oxide film 307 functions as a gate insulating film later. Note that a silicon oxynitride film (for example, SiO _X
N _Y ) or a silicon nitride film may be used.

【００３８】次に、0.2 重量％のスカンジウムを添加し
たアルミニウム膜３０８をスパッタ法により2500Åの厚
さに成膜する。スカンジウムの添加はアルミニウム膜表
面にヒロックやウィスカーが発生するのを抑制する効果
がある。このアルミニウム膜３０８は、後にゲイト電極
として機能する。Next, an aluminum film 308 to which 0.2% by weight of scandium is added is formed to a thickness of 2500 ° by a sputtering method. Addition of scandium has an effect of suppressing generation of hillocks and whiskers on the surface of the aluminum film. This aluminum film 308 functions as a gate electrode later.

【００３９】また、アルミニウム膜の代わりに他の金属
系材料、例えば、Ｍｏ、Ｔｉ、Ｔａ、Ｃｒ等を用いても
良いし、ポリシリコンやシリサイド系材料のような導電
性を有する膜を用いても構わない。In place of the aluminum film, another metal-based material, for example, Mo, Ti, Ta, Cr, or the like may be used, or a conductive film such as polysilicon or a silicide-based material may be used. No problem.

【００４０】次に、電解溶液中でアルミニウム膜３０８
を陽極として陽極酸化を行う。電解溶液としては、３％
の酒石酸のエチレングリコール溶液をアンモニア水で中
和して、ＰＨ＝６．９２に調整したものを使用する。ま
た、白金を陰極として化成電流５ｍＡ、到達電圧１０Ｖ
として処理する。Next, the aluminum film 308 is placed in an electrolytic solution.
Is used as an anode for anodic oxidation. 3% as electrolyte
The neutralized ethylene glycol solution of tartaric acid with ammonia water is used to adjust the pH to 6.92. In addition, the formation current is 5 mA and the ultimate voltage is 10 V using platinum as a cathode.
Process as

【００４１】こうして形成される図示しない緻密な陽極
酸化膜は、後にフォトレジストとの密着性を高める効果
がある。また、電圧印加時間を制御することで膜厚を制
御することができる。（図３（Ａ））The dense anodic oxide film (not shown) thus formed has the effect of improving the adhesion to the photoresist later. Further, the film thickness can be controlled by controlling the voltage application time. (FIG. 3 (A))

【００４２】こうして、図３（Ａ）の状態が得られた
ら、アルミニウム膜３０８をパターニングして、後のゲ
イト電極の原型および図示しないゲイト線を形成する。
そして、２度目の陽極酸化を行い、多孔質の陽極酸化膜
３０９、３１０を形成する。電解溶液は３％のシュウ酸
水溶液とし、白金を陰極として化成電流２〜３ｍＡ、到
達電圧８Ｖとして処理する。（図３（Ｂ））After the state shown in FIG. 3A is obtained, the aluminum film 308 is patterned to form a prototype gate electrode and a gate line (not shown).
Then, the second anodic oxidation is performed to form porous anodic oxide films 309 and 310. The electrolytic solution is a 3% oxalic acid aqueous solution, and the treatment is carried out at a formation current of 2 to 3 mA and a reaching voltage of 8 V using platinum as a cathode. (FIG. 3 (B))

【００４３】この時陽極酸化は基体に対して平行な方向
に進行する。また、電圧印加時間を制御することで多孔
質の陽極酸化膜３０９、３１０の長さを制御できる。At this time, the anodic oxidation proceeds in a direction parallel to the substrate. Further, the length of the porous anodic oxide films 309 and 310 can be controlled by controlling the voltage application time.

【００４４】さらに、専用の剥離液でフォトレジストを
除去した後、３度目の陽極酸化を行う。この時、電解溶
液は３％の酒石酸のエチレングリコール溶液をアンモニ
ア水で中和して、ＰＨ＝６．９２に調整したものを使用
する。そして、白金を陰極として化成電流５〜６ｍＡ、
到達電圧１００Ｖとして処理する。Further, after the photoresist is removed with a dedicated stripper, a third anodic oxidation is performed. At this time, a 3% tartaric acid ethylene glycol solution neutralized with aqueous ammonia to adjust the pH to 6.92 is used. And a formation current of 5 to 6 mA using platinum as a cathode,
The processing is performed with the reaching voltage of 100V.

【００４５】この際形成される陽極酸化膜３１１、３１
２は、非常に緻密、かつ、強固である。そのため、ド−
ピング工程などの後工程で生じるダメージからゲイト電
極３１３、３１４を保護する効果を持つ。At this time, the anodic oxide films 311 and 31 formed
No. 2 is very dense and strong. Therefore,
This has an effect of protecting the gate electrodes 313 and 314 from damage caused in a later step such as a ping step.

【００４６】また、強固な陽極酸化膜３１１、３１２は
エッチングされにくいため、コンタクトホールを形成す
る際にエッチング時間が長くなる問題がある。そのた
め、1000Å以下の厚さにするのが望ましい。Further, since the strong anodic oxide films 311 and 312 are hardly etched, there is a problem that the etching time is long when forming the contact holes. Therefore, it is desirable that the thickness be 1000 mm or less.

【００４７】次に、図３（Ｂ）に示す状態で、イオンド
ーピング法により活性層３０３、３０４に不純物を注入
する。例えば、Ｎチャネル型ＴＦＴを作製するならば不
純物としてＰ（リン）を、Ｐチャネル型ＴＦＴを作製す
るならば不純物としてＢ（ボロン）を用いれば良い。Next, in the state shown in FIG. 3B, impurities are implanted into the active layers 303 and 304 by ion doping. For example, if an N-channel TFT is manufactured, P (phosphorus) may be used as an impurity, and if a P-channel TFT is manufactured, B (boron) may be used as an impurity.

【００４８】また、本実施例ではＮチャネル型ＴＦＴを
作製する例のみを記載するが、公知の技術を用いればＮ
チャネル型ＴＦＴとＰチャネル型ＴＦＴとを同一基板上
に形成することも可能である。In this embodiment, only an example of fabricating an N-channel TFT will be described.
It is also possible to form a channel TFT and a P-channel TFT on the same substrate.

【００４９】このイオン注入によって回路ＴＦＴのソー
ス／ドレイン領域３１５、３１６および画素ＴＦＴのソ
ース／ドレイン領域３１７、３１８が自己整合的に形成
される。By this ion implantation, the source / drain regions 315 and 316 of the circuit TFT and the source / drain regions 317 and 318 of the pixel TFT are formed in a self-aligned manner.

【００５０】次に、多孔質の陽極酸化膜３０９、３１０
を除去して再度イオン注入を行う。この時のドーズ量は
前回のイオン注入よりも低いドーズ量で行う。Next, the porous anodic oxide films 309, 310
Is removed and ion implantation is performed again. The dose at this time is lower than that of the previous ion implantation.

【００５１】このイオン注入によって回路ＴＦＴの低濃
度不純物領域３１９、３２０、チャネル形成領域３２１
および画素ＴＦＴの低濃度不純物領域３２２、３２３、
チャネル形成領域３２４が自己整合的に形成される。By this ion implantation, the low concentration impurity regions 319 and 320 of the circuit TFT and the channel formation region 321 are formed.
And low-concentration impurity regions 322, 323 of the pixel TFT,
A channel formation region 324 is formed in a self-aligned manner.

【００５２】図３（Ｃ）に示す状態が得られたら、次に
レ−ザ−光の照射及び熱アニ−ルを行う。本実施例で
は、レ−ザ−光のエネルギ−密度は160 〜170mJ/cm² と
し、熱アニ−ルは300 〜450 ℃１hrで行う。When the state shown in FIG. 3C is obtained, irradiation of laser light and thermal annealing are performed. In this embodiment, the energy density of the laser light is 160 to 170 mJ / cm ² and the thermal annealing is performed at 300 to 450 ° C. for 1 hour.

【００５３】この工程により、イオンド−ピング工程で
損傷を受けた活性層３０３、３０４の結晶性の改善と、
イオン注入された不純物イオンの活性化が行われる。By this step, the crystallinity of the active layers 303 and 304 damaged in the ion doping step is improved, and
Activation of the implanted impurity ions is performed.

【００５４】次に、第１の層間絶縁膜３２５として窒化
珪素膜（酸化珪素膜でもよい）をプラズマＣＶＤ法によ
り3000Åの厚さに成膜する。この層間絶縁膜３２５は多
層構造としても差し支えない。Next, a silicon nitride film (or a silicon oxide film) is formed as a first interlayer insulating film 325 to a thickness of 3000 ° by a plasma CVD method. This interlayer insulating film 325 may have a multilayer structure.

【００５５】第１の層間絶縁膜３２５を成膜したら、電
極・配線形成を行う領域にコンタクトホールを形成す
る。そして、アルミニウムを主成分とする材料とチタン
との積層膜で回路ＴＦＴのソース配線（データ線とも言
える）３２６、ゲイト配線（図示せず）、ドレイン配線
３２７および画素ＴＦＴのソース配線３２８、ドレイン
電極３２９を形成する。After forming the first interlayer insulating film 325, a contact hole is formed in a region where an electrode and a wiring are to be formed. Then, a source wiring (also referred to as a data line) 326 of a circuit TFT, a gate wiring (not shown), a drain wiring 327, a source wiring 328 of a pixel TFT, and a drain electrode are formed of a laminated film of a material containing aluminum as a main component and titanium. 329 are formed.

【００５６】この時、画素ＴＦＴのゲイト電極３１４は
画素領域外へと引き出される図示しないゲイト線と一体
化しているのでコンタクトをとる必要がない。また、ド
レイン電極３２９は後に画素電極と活性層とを接続する
導通線の役割を果たす。At this time, since the gate electrode 314 of the pixel TFT is integrated with a gate line (not shown) drawn out of the pixel region, it is not necessary to make a contact. Further, the drain electrode 329 plays a role of a conductive line connecting the pixel electrode and the active layer later.

【００５７】次に、第２の層間絶縁膜３３０をプラズマ
ＣＶＤ法により0.5 〜5 μｍの厚さに成膜する。この層
間絶縁膜３３０としては酸化珪素膜、窒化珪素膜、有機
性樹脂材料等を用いる単層または積層膜を用いることが
できる。Next, a second interlayer insulating film 330 is formed to a thickness of 0.5 to 5 μm by a plasma CVD method. As the interlayer insulating film 330, a single layer or a stacked film using a silicon oxide film, a silicon nitride film, an organic resin material, or the like can be used.

【００５８】この第２の層間絶縁膜３３０としてポリイ
ミド等の有機性樹脂材料を用いると、容易に膜厚を稼ぐ
ことができるため平坦化膜としての機能を付加すること
ができる。即ち、アクティブマトリクス基板上の段差を
極力小さくすることが可能となる。When an organic resin material such as polyimide is used for the second interlayer insulating film 330, the thickness can be easily increased, so that a function as a flattening film can be added. That is, it is possible to minimize the steps on the active matrix substrate.

【００５９】第２の層間絶縁膜３３０を成膜したら、ブ
ラックマトリクス３３１を1000〜2000Åの厚さに形成す
る。ブラックマトリクス３３１としては、クロム膜やチ
タン膜等の金属薄膜または黒色顔料を分散させた樹脂材
料を用いることができる。After the formation of the second interlayer insulating film 330, a black matrix 331 is formed to a thickness of 1000 to 2000 mm. As the black matrix 331, a metal thin film such as a chromium film or a titanium film or a resin material in which a black pigment is dispersed can be used.

【００６０】通常、アクティブマトリクス型液晶表示装
置において、ブラックマトリクスは対向基板側へ配置す
る方法が一般的である。しかし、このようにブラックマ
トリクス３３１をアクティブマトリクス基板（ＴＦＴを
配置する側の基板）側へ形成すると、必要最低限の占有
面積で遮光領域をカバーできるため開口率を損なうこと
がなく有効である。Usually, in an active matrix type liquid crystal display device, a method of arranging a black matrix on a counter substrate side is generally used. However, when the black matrix 331 is formed on the active matrix substrate (substrate on which TFTs are disposed) in this manner, the light-shielding region can be covered with a minimum occupied area, which is effective without impairing the aperture ratio.

【００６１】次に、ブラックマトリクス３３１を覆って
第３の層間絶縁膜３３２を成膜する。第３の層間絶縁膜
３３２も第２の層間絶縁膜３３０と同様の材料で構成す
ることが可能である。ただし、後に画素電極とブラック
マトリクス３３１との間で補助容量を形成する場合に
は、容量を確保するために膜厚を薄くするか、比誘電率
の高い絶縁膜を持ちいることが好ましい。Next, a third interlayer insulating film 332 is formed so as to cover the black matrix 331. The third interlayer insulating film 332 can also be made of the same material as the second interlayer insulating film 330. However, when an auxiliary capacitance is formed between the pixel electrode and the black matrix 331 later, it is preferable to reduce the film thickness or to have an insulating film with a high relative dielectric constant in order to secure the capacitance.

【００６２】次に、画素ＴＦＴのドレイン電極３２９上
の第２、第３の層間絶縁膜３３０、３３２をエッチング
してコンタクトホールを形成し、ドレイン電極３２９と
電気的に接続する透明導電性膜でなる画素電極３３３を
形成する。Next, a contact hole is formed by etching the second and third interlayer insulating films 330 and 332 on the drain electrode 329 of the pixel TFT, and a transparent conductive film electrically connected to the drain electrode 329 is formed. The pixel electrode 333 is formed.

【００６３】この時、図３（Ｅ）に示す様にブラックマ
トリクス３３１と画素電極３３３とが重ね合わさる様に
して画素電極３３３を形成すると、その重なった領域を
補助容量として活用することができる。At this time, when the pixel electrode 333 is formed so that the black matrix 331 and the pixel electrode 333 overlap as shown in FIG. 3E, the overlapping area can be used as an auxiliary capacitance.

【００６４】このようにして、図３（Ｅ）に示すような
回路ＴＦＴおよび画素ＴＦＴを有するアクティブマトリ
クス基板が形成される。実際には、数十万個もの回路Ｔ
ＦＴがＣＭＯＳ回路等を構成して駆動回路領域に配置さ
れ、数十〜数百万個もの画素ＴＦＴが画素領域に配置さ
れる。Thus, an active matrix substrate having circuit TFTs and pixel TFTs as shown in FIG. 3E is formed. In practice, hundreds of thousands of circuits T
The FT constitutes a CMOS circuit or the like and is arranged in the drive circuit area, and tens to millions of pixel TFTs are arranged in the pixel area.

【００６５】〔実施例２〕本実施例では、活性層を形成
する前の結晶性珪素膜の表面に熱酸化膜を形成し、その
熱酸化膜をそのままゲイト絶縁膜として活用する場合の
例を示す。説明は図４を用いて行う。[Embodiment 2] In this embodiment, an example in which a thermal oxide film is formed on the surface of a crystalline silicon film before forming an active layer, and the thermal oxide film is used as it is as a gate insulating film. Show. The description will be made with reference to FIG.

【００６６】まず、基板としては耐熱性の高い石英基板
４０１を用意する。勿論、シリコン基板やＳＯＩ構造を
有するＳＩＭＯＸ基板等であっても構わない。そして、
バッファ層となる酸化珪素膜４０２、結晶性珪素膜４０
３を形成する。結晶性珪素膜４０３の形成方法は実施例
１に従えば良いが、次の熱酸化処理により膜厚が現象す
るので、それを考慮して多めに成膜しておく必要があ
る。First, a quartz substrate 401 having high heat resistance is prepared as a substrate. Of course, a silicon substrate or a SIMOX substrate having an SOI structure may be used. And
Silicon oxide film 402 serving as buffer layer, crystalline silicon film 40
Form 3 The method of forming the crystalline silicon film 403 may be in accordance with the first embodiment. However, since the film thickness is reduced by the next thermal oxidation treatment, it is necessary to form a large film in consideration of the phenomenon.

【００６７】次に、酸化性雰囲気、800 〜1100℃30min
の加熱処理を施し、膜厚500 〜1000Å程度の熱酸化膜４
０４を形成する。本実施例では、この状態で結晶性珪素
膜４０３の膜厚が500 Å、熱酸化膜４０４の膜厚が500
Åとなる様に調節する。具体的には、出発膜となる珪素
膜の膜厚を750 Åとし、酸素雰囲気で950 ℃30min の熱
酸化処理を施すことにする。Next, an oxidizing atmosphere at 800 to 1100 ° C. for 30 minutes
A thermal oxide film 4 with a film thickness of about 500 to 1000 mm
04 is formed. In this embodiment, in this state, the thickness of the crystalline silicon film 403 is 500 °, and the thickness of the thermal oxide film 404 is 500
Adjust so that it becomes Å. Specifically, the thickness of the silicon film as a starting film is set to 750 mm, and thermal oxidation is performed at 950 ° C. for 30 minutes in an oxygen atmosphere.

【００６８】こうして図４（Ａ）の状態が得られたら、
次は図４（Ｂ）に示す様に結晶性珪素膜４０３をパター
ニングして島状半導体層４０５を形成する。島状半導体
層４０５を形成した後、パターニングに使用したレジス
トマスクを除去するのであるが、その後、残存した熱酸
化膜４０６の表面層をエッチングしておくと、レジスト
成分を完全に除去できるので望ましい。When the state shown in FIG. 4A is obtained,
Next, as shown in FIG. 4B, the crystalline silicon film 403 is patterned to form an island-shaped semiconductor layer 405. After the island-shaped semiconductor layer 405 is formed, the resist mask used for patterning is removed. However, it is preferable to etch the remaining surface layer of the thermal oxide film 406 since the resist component can be completely removed. .

【００６９】次に、活性層４０５の露出した側面に対し
て保護膜４０７を形成する。この保護膜は、次にゲイト
電極を形成する際にゲイト電極の材料が直接接触して拡
散することを防ぐための処置である。また、ゲイト電極
の材料として結晶性珪素膜を用いる場合にはエッチング
ストッパーとして機能する。Next, a protective film 407 is formed on the exposed side surface of the active layer 405. This protective film is a treatment for preventing the material of the gate electrode from directly contacting and diffusing when forming the gate electrode next time. When a crystalline silicon film is used as a material for the gate electrode, it functions as an etching stopper.

【００７０】本実施例では保護膜４０７として500 Åの
窒化珪素膜をプラズマＣＶＤ法により成膜する。この保
護膜４０７としては、他にも熱酸化またはＵＶ酸化によ
る酸化膜などを用いることができる。In this embodiment, a 500 nm silicon nitride film is formed as a protective film 407 by a plasma CVD method. As the protective film 407, an oxide film formed by thermal oxidation or UV oxidation can be used.

【００７１】次に、ゲイト電極４０８を形成する。本実
施例では、予め導電性を付与する不純物元素を含有した
結晶性珪素膜を成膜し、パターニングすることによりゲ
イト電極４０８を形成する。（図４（Ｂ））Next, a gate electrode 408 is formed. In this embodiment, a gate electrode 408 is formed by forming a crystalline silicon film containing an impurity element imparting conductivity in advance and patterning the crystalline silicon film. (FIG. 4 (B))

【００７２】次に、活性層４０５に対して不純物イオン
の注入をイオン注入法により行い、ソース領域４０９、
ドレイン領域４１０、チャネル形成領域４１１の形成を
行う。なお、Ｎチャネル型ＴＦＴを作製するかＰチャネ
ル型ＴＦＴを作製するかによって注入する不純物イオン
を選択すれば良い。Next, impurity ions are implanted into the active layer 405 by an ion implantation method, and the source region 409
A drain region 410 and a channel formation region 411 are formed. Note that the impurity ions to be implanted may be selected depending on whether an N-channel TFT or a P-channel TFT is manufactured.

【００７３】そして、加熱処理またはレーザーアニー
ル、ランプアニール等の手段によりイオン注入による活
性層の損傷の回復および不純物イオンの活性化を行う。Then, recovery of damage to the active layer by ion implantation and activation of impurity ions are performed by means of heat treatment, laser annealing, lamp annealing, or the like.

【００７４】こうして図４（Ｃ）に示す状態が得られた
ら、層間絶縁膜４１２を成膜する。層間絶縁膜４１２と
しては酸化珪素膜、窒化珪素膜、有機性樹脂膜等を単層
または積層状態で用いることができる。After the state shown in FIG. 4C is obtained, an interlayer insulating film 412 is formed. As the interlayer insulating film 412, a silicon oxide film, a silicon nitride film, an organic resin film, or the like can be used in a single layer or a stacked state.

【００７５】そして、層間絶縁膜４１２にコンタクトホ
ールを形成し、ソース電極４１３、ドレイン電極４１４
を形成して、図４（Ｄ）に示す様な構造のＴＦＴが完成
する。Then, a contact hole is formed in the interlayer insulating film 412, and the source electrode 413 and the drain electrode 414
Is formed to complete a TFT having a structure as shown in FIG.

【００７６】〔実施例３〕本実施例では本発明を利用し
て作製したＴＦＴを用いて、同一基板上に画素マトリク
ス回路と周辺駆動回路とを集積化したアクティブマトリ
クス型液晶表示装置を作製した例を図５に示す。[Embodiment 3] In this embodiment, an active matrix type liquid crystal display device in which a pixel matrix circuit and a peripheral drive circuit are integrated on the same substrate using a TFT manufactured by using the present invention was manufactured. An example is shown in FIG.

【００７７】図５に示す構成は、同一基板上に画素マト
リクス回路と周辺駆動回路を形成し、さらにメモリ回路
やＣＰＵ回路といったコントロール回路を備えたＳＯＧ
(システム・オン・グラス）タイプの表示装置である。The configuration shown in FIG. 5 is an SOG in which a pixel matrix circuit and a peripheral driving circuit are formed on the same substrate, and further includes a control circuit such as a memory circuit and a CPU circuit.
It is a (system on glass) type display device.

【００７８】図５において、５０１は画素マトリクス回
路であり、通常百数十万個のＴＦＴがマトリクス状に配
置されて、液晶へ印加する電圧の制御を行っている。ま
た、５０２は垂直走査用駆動回路、５０３は水平走査用
駆動回路である。これらの駆動回路は、シフトレジスタ
回路、バッファ回路、サンプリング回路等で構成されて
おり、ゲイト信号やビデオ信号の制御を行う。また、５
０４はコントロール回路であり、ＣＰＵ回路やメモリ回
路等で構成される。In FIG. 5, reference numeral 501 denotes a pixel matrix circuit, in which hundreds of hundreds of thousands of TFTs are usually arranged in a matrix to control the voltage applied to the liquid crystal. Reference numeral 502 denotes a vertical scanning driving circuit, and reference numeral 503 denotes a horizontal scanning driving circuit. These drive circuits include a shift register circuit, a buffer circuit, a sampling circuit, and the like, and control a gate signal and a video signal. Also, 5
Reference numeral 04 denotes a control circuit, which includes a CPU circuit, a memory circuit, and the like.

【００７９】Ｎチャネル型ＴＦＴおよびＰチャネル型Ｔ
ＦＴを相補的に組み合わせて構成されたＣＭＯＳ回路
は、図５において水平・垂直走査用駆動回路５０２、５
０３、コントロール回路５０４等に利用される。また、
これら駆動回路等は高い信頼性を要求されるが、本発明
を利用することで高い信頼性を実現する。N-channel TFT and P-channel TFT
The CMOS circuit configured by complementarily combining FTs is a driving circuit for horizontal / vertical scanning in FIG.
03, used for the control circuit 504 and the like. Also,
Although high reliability is required for these drive circuits and the like, high reliability is realized by using the present invention.

【００８０】また、本発明を応用することの可能な電気
光学装置としては、図５で示した様なアクティブマトリ
クス型液晶表示装置のみならず、その他のアクティブ型
フラットパネルディスプレイも含まれ、例えばＥＬ表示
装置やＣＬ表示装置に利用することもできる。また、直
視型ディスプレイのみでなく、プロジェクションタイプ
の表示装置にも応用できる。The electro-optical device to which the present invention can be applied includes not only an active matrix type liquid crystal display device as shown in FIG. 5 but also other active type flat panel displays. It can also be used for display devices and CL display devices. Further, the present invention can be applied not only to a direct-view display but also to a projection-type display device.

【００８１】〔実施例４〕本明細書で開示する発明は、
ＴＦＴ（Thin Film Transistor、薄膜トランジスタ）に
代表される半導体装置を利用した電気光学装置の全般に
応用することができる。電気光学装置としては、液晶表
示装置、ＥＬ（エレクトロルミネッセンス）表示装置、
ＥＣ（エレクトロクロミックス）表示装置などが挙げら
れる。[Embodiment 4] The invention disclosed in this specification is
The present invention can be applied to all electro-optical devices using a semiconductor device represented by a TFT (Thin Film Transistor). Examples of the electro-optical device include a liquid crystal display device, an EL (electroluminescence) display device,
An EC (Electrochromics) display device is exemplified.

【００８２】また、応用商品としてはＴＶカメラ、パー
ソナルコンピュータ、カーナビゲーション、ＴＶプロジ
ェクション、ビデオカメラ等が挙げられる。それら応用
用途の簡単な説明を図６を用いて行う。Further, examples of applied products include a TV camera, a personal computer, a car navigation, a TV projection, a video camera, and the like. A brief description of these applications will be given with reference to FIG.

【００８３】図６（Ａ）はＴＶカメラであり、本体２０
０１、カメラ部２００２、表示装置２００３、操作スイ
ッチ２００４で構成される。表示装置２００３はビュー
ファインダーとして利用される。FIG. 6A shows a TV camera,
01, a camera unit 2002, a display device 2003, and operation switches 2004. The display device 2003 is used as a viewfinder.

【００８４】図６（Ｂ）はパーソナルコンピュータであ
り、本体２１０１、カバー部２１０２、キーボード２１
０３、表示装置２１０４で構成される。表示装置２１０
４はモニターとして利用され、対角十数インチもサイズ
が要求される。FIG. 6B shows a personal computer, which includes a main body 2101, a cover 2102, and a keyboard 21.
03, a display device 2104. Display device 210
4 is used as a monitor and requires a size as large as ten and a few inches diagonal.

【００８５】図６（Ｃ）はカーナビゲーションであり、
本体２２０１、表示装置２２０２、操作スイッチ２２０
３、アンテナ２２０４で構成される。表示装置２２０２
はモニターとして利用されるが、地図の表示が主な目的
なので解像度の許容範囲は比較的広いと言える。FIG. 6C shows a car navigation system.
Main body 2201, display device 2202, operation switch 220
3. It is composed of an antenna 2204. Display device 2202
Can be used as a monitor, but since the main purpose is to display a map, the allowable range of resolution can be said to be relatively wide.

【００８６】図６（Ｄ）はＴＶプロジェクションであ
り、本体２３０１、光源２３０２、表示装置２３０３、
ミラー２３０４、２３０５、スクリーン２３０６で構成
される。表示装置２３０３に映し出された画像がスクリ
ーン２３０６に投影されるので、表示装置２３０３は高
い解像度が要求される。FIG. 6D shows a TV projection, which includes a main body 2301, a light source 2302, a display device 2303,
It is composed of mirrors 2304 and 2305 and a screen 2306. Since the image projected on the display device 2303 is projected on the screen 2306, the display device 2303 requires a high resolution.

【００８７】図６（Ｅ）はビデオカメラであり、本体２
４０１、表示装置２４０２、接眼部２４０３、操作スイ
ッチ２４０４、テープホルダー２４０５で構成される。
表示装置２４０２に映し出された撮影画像は接眼部２４
０３を通してリアルタイムに見ることができるので、使
用者は画像を見ながらの撮影が可能となる。FIG. 6E shows a video camera,
401, a display device 2402, an eyepiece 2403, operation switches 2404, and a tape holder 2405.
The photographed image projected on the display device 2402 is
03, it is possible to view the image in real time, so that the user can shoot while viewing the image.

【００８８】以上の様に、本発明の応用範囲は極めて広
く、様々な半導体回路を有する製造品に適用することが
可能である。As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to products having various semiconductor circuits.

【００８９】[0089]

【発明の効果】本発明を利用することで極めて清浄な活
性層／ゲイト絶縁膜界面を形成するとが可能である。そ
して、この様な構成を有する半導体装置は非常に良好な
特性を示し、高い信頼性を実現することができる。According to the present invention, it is possible to form an extremely clean active layer / gate insulating film interface. Further, the semiconductor device having such a configuration shows very good characteristics and can achieve high reliability.

【００９０】また、本発明を利用した半導体装置を、例
えばアクティブマトリクス型液晶表示装置等に用いた場
合、非常に安定した性能を供給する信頼性の高い商品と
なり、産業上、極めて有益である。When a semiconductor device using the present invention is used in, for example, an active matrix type liquid crystal display device, it becomes a highly reliable product providing extremely stable performance, and is extremely useful in industry.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 薄膜トランジスタの作製工程を示す図。FIG. 1 illustrates a manufacturing process of a thin film transistor.

【図２】 薄膜トランジスタの作製工程を示す図。FIG. 2 illustrates a manufacturing process of a thin film transistor.

【図３】 薄膜トランジスタの作製工程を示す図。FIG. 3 illustrates a manufacturing process of a thin film transistor.

【図４】 薄膜トランジスタの作製工程を示す図。FIG. 4 illustrates a manufacturing process of a thin film transistor.

【図５】 アクティブマトリクス型液晶表示装置の構成
を示す図。FIG. 5 illustrates a structure of an active matrix liquid crystal display device.

【図６】 液晶表示装置の応用例を説明するための図。FIG. 6 is a diagram illustrating an application example of a liquid crystal display device.

【符号の説明】[Explanation of symbols]

１０１ ガラス基板 １０２ 酸化珪素膜 １０３ 結晶性珪素膜 １０４ 熱酸化膜 １０５ 島状半導体層（活性層） １０６ パターニング後に残存した熱酸化膜 １０７ ゲイト絶縁膜 １０８ ゲイト電極 １０９ ソース領域 １１０ ドレイン領域 １１１ チャネル形成領域 １１２ 層間絶縁膜 １１３ ソース電極 １１４ ドレイン電極 Reference Signs List 101 glass substrate 102 silicon oxide film 103 crystalline silicon film 104 thermal oxide film 105 island-like semiconductor layer (active layer) 106 thermal oxide film remaining after patterning 107 gate insulating film 108 gate electrode 109 source region 110 drain region 111 channel formation region 112 interlayer insulating film 113 source electrode 114 drain electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】絶縁性を有する基板上に形成された活性層
と、 前記活性層を覆うゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極と、 を少なくとも有する半導体装置において、 前記ゲイト絶縁膜は少なくともその一部に前記活性層を
熱酸化して得られる熱酸化膜を有し、 前記熱酸化膜は前記活性層の主表面のみに接して形成さ
れていることを特徴とする半導体装置。A semiconductor device comprising: an active layer formed on an insulating substrate; a gate insulating film covering the active layer; and a gate electrode formed on the gate insulating film. The gate insulating film has a thermal oxide film obtained by thermally oxidizing the active layer on at least a part thereof, and the thermal oxide film is formed only in contact with a main surface of the active layer. Semiconductor device. 【請求項２】絶縁性を有する基板上に形成された活性層
と、 前記活性層を覆うゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成されたゲイト電極と、 を少なくとも有する半導体装置において、 前記ゲイト絶縁膜は少なくともその一部に前記活性層を
熱酸化して得られる熱酸化膜を有し、 前記活性層の主表面には前記熱酸化膜が接しており、前
記活性層の側面には前記熱酸化膜以外の絶縁膜が接して
いることを特徴とする半導体装置。2. A semiconductor device comprising: an active layer formed on a substrate having an insulating property; a gate insulating film covering the active layer; and a gate electrode formed on the gate insulating film. The gate insulating film has a thermal oxide film obtained by thermally oxidizing the active layer on at least a part thereof, the thermal oxide film being in contact with a main surface of the active layer, and a side surface of the active layer. A semiconductor device wherein an insulating film other than the thermal oxide film is in contact with the semiconductor device. 【請求項３】絶縁性を有する基板上に結晶性珪素膜を形
成する工程と、 前記結晶性珪素膜に対して熱酸化処理を施すことにより
表面に熱酸化膜を形成する工程と、 前記熱酸化膜を残したまま前記結晶性珪素膜をパターニ
ングして活性層を形成する工程と、 ゲイト絶縁膜を形成する工程と、 を少なくとも有する半導体装置に作製方法において、 前記ゲイト絶縁膜を形成する際も前記活性層の主表面に
は前記熱酸化膜が残存していることを特徴とする半導体
装置の作製方法。A step of forming a crystalline silicon film on an insulating substrate; a step of forming a thermal oxide film on a surface of the crystalline silicon film by performing a thermal oxidation process on the crystalline silicon film; A step of forming an active layer by patterning the crystalline silicon film while leaving an oxide film; and a step of forming a gate insulating film. The method of manufacturing a semiconductor device, wherein the thermal oxide film remains on a main surface of the active layer. 【請求項４】絶縁性を有する基板上に結晶性珪素膜を形
成する工程と、 前記結晶性珪素膜に対して熱酸化処理を施すことにより
表面に熱酸化膜を形成する工程と、 前記熱酸化膜を残したまま前記結晶性珪素膜をパターニ
ングして活性層を形成する工程と、 を少なくとも有する半導体装置に作製方法において、 前記熱酸化膜をそのままゲイト絶縁膜として利用するこ
とを特徴とする半導体装置の作製方法。4. A step of forming a crystalline silicon film on an insulating substrate; a step of forming a thermal oxide film on the surface by subjecting the crystalline silicon film to a thermal oxidation treatment; Forming an active layer by patterning the crystalline silicon film while leaving an oxide film, wherein the thermal oxide film is used as it is as a gate insulating film. A method for manufacturing a semiconductor device.