JPH1050208A - Electron emission element, electron source, image forming device, and manufacture thereof - Google Patents
Electron emission element, electron source, image forming device, and manufacture thereofInfo
- Publication number
- JPH1050208A JPH1050208A JP21814896A JP21814896A JPH1050208A JP H1050208 A JPH1050208 A JP H1050208A JP 21814896 A JP21814896 A JP 21814896A JP 21814896 A JP21814896 A JP 21814896A JP H1050208 A JPH1050208 A JP H1050208A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- voltage
- emitting device
- electron source
- emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子放出素子、該
電子放出素子を多数個配置してなる電子源、及び該電子
源を用いて構成した表示装置や露光装置等の画像形成装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron-emitting device, an electron source having a large number of such electron-emitting devices, and an image forming apparatus such as a display device or an exposure device using the electron source.
【０００２】[0002]
【従来の技術】従来、電子放出素子には大別して熱電子
放出素子と冷陰極電子放出素子の２種類が知られてい
る。冷陰極電子放出素子には電界放出型（以下、「ＦＥ
型」と称す。）、金属／絶縁層／金属型（以下、「ＭＩ
Ｍ型」と称す。）や表面伝導型電子放出素子等が有る。2. Description of the Related Art Conventionally, two types of electron-emitting devices are known, namely, a thermionic electron-emitting device and a cold cathode electron-emitting device. Field emission type (hereinafter, referred to as "FE")
Type ". ), Metal / insulating layer / metal type (hereinafter referred to as “MI
M type ". ) And surface conduction electron-emitting devices.
【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ
ａｎｄ Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ Ｅｍｉｓ
ｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ Ｐｒｏｐｅｒ
ｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍｆｉｅｌｄ ｅｍ
ｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈｍｏｌｙｂ
ｄｅｎｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。[0003] As an example of the FE type, W. P. Dyke
and W. W. Dolan, "Field Emis
zone ", Advance in Electron
Physics, 8, 89 (1956) or C.I.
A. Spindt, "Physical Proper
ties of thin-filmfield em
issue cathodes withmollyb
denum cones ", J. Appl. Phys.
s. , 47, 5248 (1976).
【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“Ｏｐｅｒａｔｉｏｎ ｏｆＴｕｎｎｅｌ−Ｅｍｉ
ｓｓｉｏｎ Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。As an example of the MIM type, C.I. A. Mea
d, “Operation of Tunnel-Emi
session Devices ", J. Appl. Phys.
s. , 32, 646 (1961).
【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎ Ｐｈｙｓ．，１０，１２９０（１９６５）等
に開示されたものがある。As an example of the surface conduction electron-emitting device,
M. I. Elinson, RadioEng. Elec
Tron Phys. , 10, 1290 (1965).
【０００６】表面伝導型電子放出素子は、絶縁性基板上
に形成された小面積の薄膜に、膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ２ 薄膜を用いたもの、Ａｕ薄膜に
よるもの［Ｇ．Ｄｉｔｔｍｅｒ：“ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ２
Ｏ３ ／ＳｎＯ２薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌ
ｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔ
ｒａｎｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７
５）］、カーボン薄膜によるもの［荒木久 他：真空、
第２６巻、第１号、２２頁（１９８３）］等が報告され
ている。[0006] The surface conduction electron-emitting device utilizes a phenomenon in which electrons are emitted by passing a current through a small-area thin film formed on an insulating substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using a SnO 2 thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: "ThinSolid
Films ", 9, 317 (1972)], In 2
O 3 / SnO 2 thin film [M. Hartwel
l and C.I. G. FIG. Fonstad: "IEEE T
rans. ED Conf. ", 519 (197
5)], using a carbon thin film [Hisashi Araki et al .: Vacuum,
26, No. 1, p. 22 (1983)].
【０００７】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に薄膜（導電性膜）を予め
通電フォーミングと呼ばれる通電処理によって電子放出
部を形成するのが一般的であった。即ち、通電フォーミ
ングとは、導電性膜の両端に電圧を印加通電し、導電性
膜を局所的に破壊、変形もしくは変質させて構造を変化
させ、電気的に高抵抗な状態の電子放出部を形成する処
理である。尚、電子放出部では導電性膜の一部に亀裂が
発生しており、その亀裂付近から電子放出が行われる。Heretofore, in these surface conduction electron-emitting devices, it has been general to form an electron-emitting portion on a thin film (conductive film) in advance by an energization process called energization forming before electron emission. . In other words, energization forming means applying a voltage to both ends of the conductive film, energizing it, locally destroying, deforming or altering the conductive film to change the structure, and causing the electron emitting portion in an electrically high-resistance state to change. This is the process of forming. In the electron emitting portion, a crack is generated in a part of the conductive film, and the electron is emitted from the vicinity of the crack.
【０００８】上述の表面伝導型電子放出素子は、構造が
単純であることから、大面積に亙って多数素子を配列形
成できる利点がある。そこで、この特徴を活かすための
種々の応用が研究されている。例えば、荷電ビーム源、
表示装置等の画像形成装置への利用が挙げられる。The above-mentioned surface conduction electron-emitting device has an advantage that a large number of devices can be arrayed over a large area because of its simple structure. Therefore, various applications for utilizing this feature are being studied. For example, a charged beam source,
Application to an image forming apparatus such as a display device is exemplified.
【０００９】従来、多数の表面伝導型電子放出素子を配
列形成した例としては、並列に表面伝導型電子放出素子
を配列し、個々の表面伝導型電子放出素子の両端（両素
子電極）を配線（共通配線とも呼ぶ）にて夫々結線した
行を多数行配列（梯子型配置とも呼ぶ）した電子源が挙
げられる（例えば、特開昭６４−３１３３２号公報、特
開平１−２８３７４９号公報、同２−２５７５５２号公
報）。Conventionally, as an example of arranging a large number of surface conduction electron-emitting devices, a surface conduction electron-emitting device is arranged in parallel, and both ends (both device electrodes) of each surface conduction electron-emitting device are wired. (Also referred to as a common wiring). An electron source in which rows each connected by a common line (also referred to as a ladder-type arrangement) are provided (for example, JP-A-64-31332, JP-A-1-283737, 2-257552).
【００１０】また、特に表示装置においては、液晶を用
いた表示装置と同様の平板型表示装置とすることが可能
で、しかもバックライトが不要な自発光型の表示装置と
して、表面伝導型電子放出素子を多数配置した電子源
と、この電子源からの電子線の照射により可視光を発光
する蛍光体とを組み合わせた表示装置が提案されている
（アメリカ特許第５０６６８８３号明細書）。In particular, in the case of a display device, a flat panel display device similar to a display device using liquid crystal can be used, and a self-luminous display device that does not require a backlight is used as a surface conduction type electron emission device. There has been proposed a display device in which an electron source in which a number of elements are arranged and a phosphor that emits visible light when irradiated with an electron beam from the electron source are combined (US Pat. No. 5,066,883).
【００１１】[0011]
【発明が解決しようとする課題】上述の通電フォーミン
グ処理により電子放出部を形成する際、従来は比較的大
きな導電性を有する膜に電流を流し、これにより発生す
るジュール熱を利用しているため、フォーミング時に素
子に流れる電流は、素子完成後に通常の電子放出を行わ
せる際に流す電流に比べてかなり大きくなる。When an electron-emitting portion is formed by the above-described energization forming process, a current is conventionally passed through a film having relatively large conductivity, and Joule heat generated by the current is utilized. The current flowing through the device at the time of forming is considerably larger than the current flowing when normal electron emission is performed after the device is completed.
【００１２】このため、電子放出素子への配線は、この
通電フォーミング処理に必要な電流を流すのに十分な許
容電流容量を持つことが必要で、特に、多数の電子放出
素子を集積して用いる場合、配線のために利用する面積
が大きくなり、設計上の制約となる場合がある。For this reason, the wiring to the electron-emitting devices needs to have an allowable current capacity sufficient to flow a current necessary for the energization forming process. In particular, a large number of electron-emitting devices are integrated and used. In this case, the area used for wiring becomes large, which may be a design constraint.
【００１３】また、電子放出部が形成される時の導電性
膜の破壊・変形ないし変質の際、電流が大き過ぎること
により、電子放出部の一部に電子放出特性の劣る部分が
生じ、素子の特性に悪影響を及ぼす場合がある。In addition, when the conductive film is destroyed, deformed or deteriorated when the electron-emitting portion is formed, a portion of the electron-emitting portion having inferior electron-emitting characteristics is generated due to an excessively large current. May adversely affect the characteristics of
【００１４】本発明は、上記事情を鑑み、通電処理によ
り電子放出部を形成する際に素子に流れる電流を大幅に
小さくし、素子に接続される配線の電流容量を小さく
し、ひいては電子放出素子を用いた装置の設計の自由度
を広げることを目的とする。In view of the above circumstances, the present invention significantly reduces the current flowing through an element when forming an electron emission portion by conducting a current, reduces the current capacity of a wiring connected to the element, and further reduces the electron emission element. The purpose of the present invention is to increase the degree of freedom in designing a device using a computer.
【００１５】[0015]
【課題を解決するための手段】上記目的を達成すべく成
された本発明の構成は、以下の通りである。The structure of the present invention to achieve the above object is as follows.
【００１６】即ち、本発明の第一は、基体上の一対の電
極間に、微粒子よりなる導電性膜を備える電子放出素子
の製造方法において、微粒子の配置状態を示す幾何学的
パラメーター（以下、「ｘ」と記す）として、微粒子膜
のコンダクタンスをその一価関数（以下、「Ｃ（ｘ）」
と記す）として表すことのできるものを選び、該コンダ
クタンスＣ（ｘ）が実質的に０である絶縁状態から有限
の値をもつ導電状態に遷移する領域内の値となるよう
に、該パラメーターｘを制御して該微粒子からなる導電
性膜を形成する工程と、上記一対の電極間に電圧を印加
し、電子放出部を形成する工程と、を有することを特徴
とする電子放出素子の製造方法にある。That is, a first aspect of the present invention is to provide a method of manufacturing an electron-emitting device including a conductive film made of fine particles between a pair of electrodes on a substrate, wherein a geometric parameter (hereinafter, referred to as a “parameter”) indicating an arrangement state of fine particles The conductance of the fine particle film is represented by its monovalent function (hereinafter referred to as “C (x)”) as “x”.
The parameter x is set so that the conductance C (x) becomes a value within a range where the conductance C (x) transitions from an insulating state of substantially 0 to a conductive state having a finite value. Forming a conductive film made of the fine particles by controlling the voltage and applying a voltage between the pair of electrodes to form an electron-emitting portion. It is in.
【００１７】上記本発明第一の製造方法は、更にその特
徴として、「前記パラメーターｘを、前記コンダクタン
スＣ（ｘ）のｘについての２次微分∂2 Ｃ（ｘ）／∂ｘ
2 （以下、「ｆ（ｘ）」と記す）がピーク値ｆMAX とな
る値をはさんで、ｆ（ｘ）＞ｆMAX ／ｅ（ｅ：自然対数
の底）を満たす範囲内に制御する」こと、「前記微粒子
膜は、ランダムに配置された金属微粒子であって、前記
パラメーターｘとして該微粒子膜の平均膜厚を選択し、
該平均膜厚を７〜１１ｎｍの範囲内に制御する」こと、
「前記微粒子膜は、ランダムに配置された金属微粒子で
あって、前記パラメーターｘとして該微粒子膜部分の微
粒子による前記基体に対する被覆率を選択し、該被覆率
を０．６７±０．１の範囲内に制御する」こと、をも含
むものである。The first manufacturing method of the present invention is further characterized in that the parameter x is obtained by calculating the second derivative of the conductance C (x) with respect to x, ∂ 2 C (x) / ∂x
2 (hereinafter referred to as “f (x)”) is controlled so that f (x)> f MAX / e (e: the base of natural logarithm) is sandwiched between values at which the peak value f MAX is reached. "The fine particle film is randomly arranged metal fine particles, and an average thickness of the fine particle film is selected as the parameter x,
Controlling the average film thickness within a range of 7 to 11 nm. "
"The fine particle film is metal fine particles arranged at random, and a coverage of the fine particle film portion with respect to the substrate by the fine particles is selected as the parameter x, and the coverage is in a range of 0.67 ± 0.1. Control within ”.
【００１８】また、本発明の第二は、上記本発明第一の
方法により製造されたことを特徴とする電子放出素子に
ある。A second aspect of the present invention resides in an electron-emitting device manufactured by the first method of the present invention.
【００１９】また、本発明の第三は、基体上に、複数の
電子放出素子が配列された電子源の製造方法において、
該電子放出素子を、上記本発明第一の方法にて製造する
ことを特徴とする電子源の製造方法にある。A third aspect of the present invention relates to a method of manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate,
The method for manufacturing an electron source is characterized in that the electron-emitting device is manufactured by the first method of the present invention.
【００２０】また、本発明の第四は、基体上に、複数の
電子放出素子が配列された電子源において、該電子放出
素子が、上記本発明第二の電子放出素子であることを特
徴とする電子源にある。According to a fourth aspect of the present invention, there is provided an electron source having a plurality of electron-emitting devices arranged on a substrate, wherein the electron-emitting device is the second electron-emitting device of the present invention. The electron source.
【００２１】上記本発明第四の電子源は、更にその特徴
として、「前記複数の電子放出素子が、マトリクス状に
配線されている」こと、「前記複数の電子放出素子が、
梯子状に配線されている」こと、をも含むものである。The fourth electron source of the present invention further has a feature that "the plurality of electron-emitting devices are wired in a matrix" and "the plurality of electron-emitting devices are
It is wired in the form of a ladder. "
【００２２】本発明の第五は、基体上に複数の電子放出
素子が配列された電子源と、該電子源から放出される電
子線の照射により画像を形成する画像形成部材とを有す
る画像形成装置の製造方法において、該電子源を、上記
本発明第三の方法により製造することを特徴とする画像
形成装置の製造方法にある。According to a fifth aspect of the present invention, there is provided an image forming apparatus comprising: an electron source having a plurality of electron-emitting devices arranged on a substrate; and an image forming member for forming an image by irradiating an electron beam emitted from the electron source. In the method of manufacturing an image forming apparatus, the electron source is manufactured by the third method of the present invention.
【００２３】更に、本発明の第六は、基体上に複数の電
子放出素子が配列された電子源と、該電子源から放出さ
れる電子線の照射により画像を形成する画像形成部材と
を有する画像形成装置において、該電子源が、上記本発
明第四の電子源であることを特徴とする画像形成装置に
ある。Further, a sixth aspect of the present invention has an electron source in which a plurality of electron-emitting devices are arranged on a substrate, and an image forming member for forming an image by irradiating an electron beam emitted from the electron source. In the image forming apparatus, the electron source is the fourth electron source of the present invention.
【００２４】導電性膜を構成する微粒子の配置状態を示
す何らかの適当な幾何学的パラメータｘ（詳しくは後述
する。）を選択すると、該パラメーターｘを少しずつ変
化させて多数の微粒子膜を形成したとき、該微粒子膜の
コンダクタンスを該パラメーターｘの関数としてＣ
（ｘ）と表わすことができ、さらに該コンダクタンスＣ
（ｘ）は、実質的に０の状態から或る有限の値まで単調
に変化し、かつ該パラメーターｘの或る臨界的な値ｘ
c(これが「 浸透閾値」と呼ばれるものであることを後述
する。）を境として、急激な「立ち上がり」を示す。When an appropriate geometric parameter x (which will be described in detail later) indicating the arrangement state of the fine particles constituting the conductive film is selected, the parameter x is changed little by little to form a large number of fine particle films. Then, the conductance of the fine particle film is defined as a function of the parameter x as C
(X) and the conductance C
(X) varies monotonically from substantially zero to some finite value and a certain critical value x of the parameter x
It shows a sharp “rise” starting at c (this will be described later as what is called the “penetration threshold”).
【００２５】本発明によれば、上記のように選択された
パラメーターｘを、上記の臨界的な値Ｘc 付近の値とな
るように制御することにより、線状の電界集中領域を微
粒子膜に形成するものである。このようにして線状の電
界集中領域が形成された微粒子膜（導電性膜）に通電す
ると、非常に小さい電流で当該電界集中領域に電子放出
部を形成することができる。According to the present invention, by controlling the parameter x selected as described above to be a value near the critical value Xc , a linear electric field concentration region is formed on the fine particle film. To form. When an electric current is applied to the fine particle film (conductive film) on which the linear electric field concentration region is formed, an electron emission portion can be formed in the electric field concentration region with a very small current.
【００２６】電界集中領域に電子放出部が形成されるメ
カニズムは、電界集中により局所的に発生するジュール
熱による導電性膜の局所的な破壊・変形ないし変質を起
こす、あるいは局所的に発生する強い電界により微粒子
に力が働き、電界集中領域内の微粒子が移動し高抵抗化
する、またはこれらの要因が併存する、等のことが考え
られるが、いずれにしても、上記の線状の電界集中領域
がトリガーとなって、膜破壊を促進させるため、従来の
方法に比べ、電子放出部の形成に要するエネルギーを少
なくすることができるものである。The mechanism by which the electron-emitting portion is formed in the electric field concentration region is that the conductive film is locally broken, deformed or deteriorated by Joule heat generated locally by the electric field concentration, or is strongly generated locally. The force acts on the fine particles due to the electric field, and the fine particles in the electric field concentration region move to increase the resistance, or these factors coexist, but in any case, the linear electric field concentration described above is considered. Since the region serves as a trigger to promote film destruction, the energy required for forming the electron-emitting portion can be reduced as compared with the conventional method.
【００２７】[0027]
【発明の実施の形態】本発明の実施の形態について具体
的に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically described.
【００２８】本発明の製造方法を適用し得る電子放出素
子の基本的構成には大別して、平面型と垂直型の２つが
ある。まず、平面型の電子放出素子について説明する。The basic structure of the electron-emitting device to which the manufacturing method of the present invention can be applied is roughly classified into a flat type and a vertical type. First, a flat-type electron-emitting device will be described.
【００２９】図１は、本発明の平面型の電子放出素子の
一構成例を示す模式図であり、図１（ａ）は平面図、図
１（ｂ）は縦断面図である。図１において、１は基板、
２と３は電極（素子電極）、４は微粒子からなる導電性
膜、５は電子放出部である。FIGS. 1A and 1B are schematic views showing an example of the configuration of a flat type electron-emitting device according to the present invention. FIG. 1A is a plan view and FIG. 1B is a longitudinal sectional view. In FIG. 1, 1 is a substrate,
2 and 3 are electrodes (element electrodes), 4 is a conductive film made of fine particles, and 5 is an electron emitting portion.
【００３０】基板１としては、石英ガラス、Ｎａ等の不
純物含有量を減少させたガラス、青板ガラス、スパッタ
法等によりＳｉＯ2 を積層したガラス基板及びアルミナ
等のセラミックス及びＳｉ基板等を用いることができ
る。As the substrate 1, quartz glass, glass with a reduced impurity content such as Na, blue plate glass, a glass substrate on which SiO 2 is laminated by a sputtering method or the like, ceramics such as alumina, and a Si substrate may be used. it can.
【００３１】対向する素子電極２，３の材料としては、
一般的な導体材料を用いることができ、例えばＮｉ，Ｃ
ｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ａｌ，Ｃｕ，Ｐｄ等
の金属或は合金及びＰｄ，Ａｇ，Ａｕ，ＲｕＯ2 ，Ｐｄ
−Ａｇ等の金属或は金属酸化物とガラス等から構成され
る印刷導体、Ｉｎ2 Ｏ3 −ＳｎＯ2 等の透明導電体及び
ポリシリコン等の半導体導体材料等から適宜選択され
る。The materials of the opposing element electrodes 2 and 3 are as follows.
General conductor materials can be used, for example, Ni, C
Metals or alloys such as r, Au, Mo, W, Pt, Ti, Al, Cu, Pd and Pd, Ag, Au, RuO 2 , Pd
Metal or metal oxide and printed conductor composed of glass or the like, such as -ag, is appropriately selected from a semiconductor conductive materials such as transparent conductor and polysilicon or the like In 2 O 3 -SnO 2.
【００３２】素子電極間隔Ｌ、素子電極長さＷ、導電性
膜４の形状等は、応用される形態等を考慮して設計され
る。素子電極間隔Ｌは、好ましくは、数百ｎｍから数百
μｍの範囲であり、より好ましくは、数μｍから数十μ
ｍの範囲とすることができる。素子電極長さＷは、電極
の抵抗値、電子放出特性を考慮して、数Åから数百μｍ
の範囲とすることができる。素子電極２，３の膜厚ｄ
は、数十ｎｍから数μｍの範囲とすることができる。The element electrode interval L, the element electrode length W, the shape of the conductive film 4 and the like are designed in consideration of the applied form and the like. The element electrode interval L is preferably in the range of several hundred nm to several hundred μm, more preferably several μm to several tens μm.
m. The length W of the device electrode is several to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics.
In the range. Film thickness d of device electrodes 2 and 3
Can be in the range of several tens nm to several μm.
【００３３】尚、図１に示した構成だけでなく、基板１
上に、導電性膜４、対向する素子電極２，３の順に積層
した構成とすることもできる。In addition to the configuration shown in FIG.
A configuration in which the conductive film 4 and the opposing element electrodes 2 and 3 are stacked in this order may be adopted.
【００３４】導電性膜４を構成する主な材料は、Ｐｄ，
Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆ
ｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｄ等の金属、ＰｄＯ，Ｓ
ｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 等の酸化物、
ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ6 ，ＹＢ4 ，Ｇ
ｄＢ4 等の硼化物、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，
ＳｉＣ，ＷＣ等の炭化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の
窒化物、Ｓｉ，Ｇｅ等の半導体、カーボン等の中から適
宜選択される。The main materials constituting the conductive film 4 are Pd,
Pt, Ru, Ag, Au, Ti, In, Cu, Cr, F
metals such as e, Zn, Sn, Ta, W, Pd, PdO, S
oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 ,
HfB 2 , ZrB 2 , LaB 6 , CeB 6 , YB 4 , G
borides such as dB 4 , TiC, ZrC, HfC, TaC,
It is appropriately selected from carbides such as SiC and WC, nitrides such as TiN, ZrN and HfN, semiconductors such as Si and Ge, and carbon.
【００３５】なお、本明細書では頻繁に「微粒子」とい
う言葉を用いるので、その意味について説明する。In the present specification, the term “fine particles” is frequently used, and the meaning will be described.
【００３６】小さな粒子を「微粒子」と呼び、これより
も小さなものを「超微粒子」と呼ぶ。「超微粒子」より
もさらに小さく、原子の数が数百個程度以下のものを
「クラスター」と呼ぶことは広く行われている。Small particles are called "fine particles", and smaller ones are called "ultra fine particles". Particles smaller than "ultrafine particles" and having a few hundred atoms or less are widely called "clusters".
【００３７】しかしながら、それぞれの境は厳密なもの
ではなく、どの様な性質に注目して分類するかにより変
化する。また「微粒子」と「超微粒子」を一括して「微
粒子」と呼ぶ場合もあり、本明細書中での記述はこれに
沿ったものである。However, each boundary is not strict, and changes depending on what kind of property is focused on. Further, “fine particles” and “ultrafine particles” may be collectively referred to as “fine particles”, and the description in this specification is in line with this.
【００３８】例えば、「実験物理学講座１４ 表面・微
粒子」（木下是雄 編、共立出版１９８６年９月１日発
行）では、「本稿で微粒子と言うときにはその直径がだ
いたい２〜３μｍ程度から１０ｎｍ程度までとし、特に
超微粒子というときは粒径が１０ｎｍ程度から２〜３ｎ
ｍ程度までを意味することにする。両者を一括して単に
微粒子と書くこともあってけっして厳密なものではな
く、だいたいの目安である。粒子を構成する原子の数が
２個から数十〜数百個程度の場合はクラスターと呼
ぶ。」（１９５ページ ２２〜２６行目）と記述されて
いる。For example, in "Experimental Physics Course 14: Surfaces and Fine Particles" (edited by Kinoshita Yoshio, published by Kyoritsu Shuppan, September 1, 1986), "fine particles in this paper have a diameter of about 2-3 μm to 10 nm. And especially when it is referred to as ultrafine particles, the particle size is about 10 nm to 2-3 n.
It means up to about m. It is not exactly strict because both are collectively written as fine particles, but it is a rough guide. When the number of atoms constituting a particle is two to several tens to several hundreds, it is called a cluster. (Page 195, lines 22 to 26).
【００３９】付言すると、新技術開発事業団の“林・超
微粒子プロジェクト”での「超微粒子」の定義は、粒径
の下限はさらに小さく、次のようなものであった。In addition, the definition of “ultrafine particles” in the “Hayashi / Ultrafine Particle Project” of the New Technology Development Corporation has the following lower limit of the particle size, and is as follows.
【００４０】「創造科学技術推進制度の“超微粒子プロ
ジェクト”（１９８１〜１９８６）では、粒子の大きさ
（径）がおよそ１〜１００ｎｍの範囲のものを“超微粒
子”（ｕｌｔｒａ ｆｉｎｅ ｐａｒｔｉｃｌｅ）と呼
ぶことにした。すると１個の超微粒子はおよそ１００〜
１０8 個くらいの原子の集合体という事になる。原子の
尺度でみれば超微粒子は大〜巨大粒子である。」（「超
微粒子−創造科学技術」林主税、上田良二、田崎明
編；三田出版 １９８８年 ２ページ１〜４行目）／
「超微粒子よりさらに小さいもの、すなわち原子が数個
〜数百個で構成される１個の粒子は、ふつうクラスター
と呼ばれる」（同書２ページ１２〜１３行目）。In the “Ultrafine Particle Project” of the Creative Science and Technology Promotion System (1981 to 1986), a particle having a size (diameter) in the range of about 1 to 100 nm is called “ultrafine particle”. Then, one ultrafine particle is about 100-
It is an aggregate of about 10 8 atoms. Ultra-fine particles are large to giant particles on an atomic scale. ("Ultra Fine Particles-Creative Science and Technology" Hayashi Tax, Ryoji Ueda, Akira Tazaki
(Edited by Mita Publishing, 1988, page 2, lines 1 to 4) /
"A particle even smaller than an ultrafine particle, that is, a single particle composed of several to several hundred atoms, is usually called a cluster" (ibid., Page 2, lines 12 to 13).
【００４１】上記のような一般的な呼び方をふまえて、
本明細書において「微粒子」とは多数の原子・分子の集
合体で、粒径の下限は数Å〜１ｎｍ程度、上限は数μｍ
程度のものを指すこととする。Based on the above general term,
In the present specification, “fine particles” are an aggregate of a large number of atoms and molecules, and the lower limit of the particle size is several Å to 1 nm, and the upper limit is several μm.
It refers to the degree.
【００４２】電子放出部５は、導電性膜４の一部に形成
された高抵抗の亀裂により構成され、後述する製法等に
依存したものとなる。電子放出部５及びその近傍の導電
性膜４には、炭素或は炭素化合物を有することもでき
る。The electron emitting portion 5 is constituted by a high-resistance crack formed in a part of the conductive film 4 and depends on a manufacturing method described later. The electron-emitting portion 5 and the conductive film 4 in the vicinity thereof can also contain carbon or a carbon compound.
【００４３】次に、垂直型の電子放出素子について説明
する。Next, a vertical type electron-emitting device will be described.
【００４４】図２は、本発明の垂直型の電子放出素子の
一構成例を示す模式図であり、図１に示した部位と同じ
部位には図１に付した符号と同一の符号を付している。
２１は段差形成部である。基板１、素子電極２，３、導
電性膜４及び電子放出部５は、前述した平面型の電子放
出素子の場合と同様の材料で構成することができる。段
差形成部２１は、真空蒸着法、印刷法、スパッタ法等で
形成されたＳｉＯ2 等の絶縁性材料で構成することがで
きる。FIG. 2 is a schematic diagram showing an example of the configuration of the vertical electron-emitting device of the present invention. The same portions as those shown in FIG. 1 are denoted by the same reference numerals as those in FIG. doing.
21 is a step forming part. The substrate 1, the device electrodes 2, 3, the conductive film 4, and the electron-emitting portion 5 can be made of the same material as that of the above-described flat-type electron-emitting device. The step forming portion 21 can be made of an insulating material such as SiO 2 formed by a vacuum deposition method, a printing method, a sputtering method, or the like.
【００４５】段差形成部２１の膜厚は、先に述べた平面
型の電子放出素子の素子電極間隔Ｌに対応し、数百ｎｍ
から数十μｍの範囲とすることができる。The film thickness of the step forming portion 21 corresponds to the device electrode interval L of the above-mentioned flat type electron emitting device, and is several hundred nm.
To several tens of μm.
【００４６】導電性膜４は、素子電極２，３と段差形成
部２１作成後に、素子電極２，３の上に積層される。電
子放出部５は、図２においては段差形成部２１に形成さ
れているが、形状、位置ともにこれに限られるものでは
ない。The conductive film 4 is stacked on the device electrodes 2 and 3 after the device electrodes 2 and 3 and the step forming portion 21 are formed. Although the electron emitting section 5 is formed in the step forming section 21 in FIG. 2, the shape and the position are not limited to this.
【００４７】本発明の電子放出素子の製造方法としては
様々な方法があるが、その一例を図３に基づいて説明す
る。尚、図３においても図１に示した部位と同じ部位に
は図１に付した符号と同一の符号を付している。There are various methods for manufacturing the electron-emitting device of the present invention. One example will be described with reference to FIG. In FIG. 3, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.
【００４８】１）基板１を洗剤、純水および有機溶剤に
より十分に洗浄し、真空蒸着法、スパッタ法等により素
子電極材料を堆積後、例えばフォトリソグラフィー技術
を用いて基板１上に素子電極２，３を形成する（図３
（ａ））。1) The substrate 1 is sufficiently washed with a detergent, pure water and an organic solvent, and a device electrode material is deposited by a vacuum deposition method, a sputtering method, or the like, and then the device electrode 2 is formed on the substrate 1 by using, for example, a photolithography technique. , 3 (FIG. 3
(A)).
【００４９】２）素子電極２，３を設けた基板１上に、
微粒子により構成された前述のような特性を有する導電
性膜４を所定の形状で形成する（図３（ｂ））。2) On the substrate 1 provided with the device electrodes 2 and 3,
The conductive film 4 made of fine particles and having the above-described characteristics is formed in a predetermined shape (FIG. 3B).
【００５０】前述の特性を有する導電性膜４を作成する
には色々な方法を採用しうるが、例えば金属を基板に蒸
着し、その平均膜厚を適当に制御することにより、前述
の条件を満たすことが可能である。かかる金属蒸着膜の
膜厚制御による方法について、図４を用いて説明する。Various methods can be used to form the conductive film 4 having the above-described characteristics. For example, by depositing a metal on a substrate and appropriately controlling the average film thickness, the above-described conditions can be satisfied. It is possible to meet. A method of controlling the thickness of the metal deposition film will be described with reference to FIG.
【００５１】図４（ａ）に模式的に示したような装置を
用い、蒸着源４３より一定のレートで金属を蒸着させ、
素子電極を形成した基板１上に金属微粒子を堆積させ
る。４１は真空容器、４２は金属微粒子を堆積させる領
域を限定するためのマスクの役割を兼ねたフォルダー、
４４は真空容器支持台、４５は排気管である。排気管４
５は、不図示の排気装置に接続されている。蒸着レート
が一定であれば、堆積膜の平均膜厚は、蒸着時間に比例
すると考えられる。また、平均膜厚がある程度小さい間
は、堆積した膜は連続膜とはならず、微粒子膜となる。Using a device as schematically shown in FIG. 4A, a metal is vapor-deposited from the vapor deposition source 43 at a constant rate.
Metal fine particles are deposited on the substrate 1 on which the device electrodes are formed. 41 is a vacuum container, 42 is a folder also serving as a mask for limiting the area where metal fine particles are deposited,
44 is a vacuum vessel support base, and 45 is an exhaust pipe. Exhaust pipe 4
5 is connected to an exhaust device (not shown). If the deposition rate is constant, the average thickness of the deposited film is considered to be proportional to the deposition time. While the average film thickness is small to some extent, the deposited film does not become a continuous film but becomes a fine particle film.
【００５２】図４（ｂ）は、蒸着時間と、素子電極間の
コンダクタンスとの関係を示している。乱雑に配置され
た微粒子からなる膜の表面被覆率を前記パラメーターｘ
としたとき、ｘ＝０．６７が「浸透閾値」と呼ばれる値
で（Ｄ．Ｓｔａｕｆｆｅｒ，“Ｉｎｔｒｏｄｕｃｔｉｏ
ｎ ｔｏ Ｐｅｒｃｏｌａｔｉｏｎ Ｔｈｅｏｒｙ”，
Ｔａｌｏｒ ＆ Ｆｒａｎｃｉｓ Ｌｏｎｄｏｎ ａｎ
ｄ Ｐｈｉｌａｄｅｌｐｈｉａ，（１９８５））、前記
の臨界的な値ｘc に相当することが知られている（Ｎ．
Ｔ．Ｌｉａｎｇ，ｅｔ．ａｌ Ｐｈｙｓ．Ｒｅｖ．Ｌｅ
ｔｔ．３７，５２６（１９７６））。実際に形成される
膜は、「乱雑さ」が微粒子の配置だけではなく、微粒子
径などにも現れ、上記の条件と全く一致するわけではな
いが、平均膜厚を上記の幾何学的パラメーターとし、こ
れに対する臨界的な値付近の平均膜厚を有するように、
蒸着時間を制御する（図４（ｂ）中に４６で示す領域に
蒸着時間を決める）ことにより、実質的に前述の条件、
ｘ≒ｘｃを満たすことができる。FIG. 4B shows the relationship between the deposition time and the conductance between the device electrodes. The surface coverage of a film composed of randomly arranged fine particles is determined by the parameter x.
X = 0.67 is a value called “permeation threshold” (D. Stauffer, “Introduction”
n to Percolation Theory ”,
Talor & Francis London an
d Philadelphia, (1985)), which is known to correspond to the critical value x c described above (N.
T. Liang, et. al Phys. Rev .. Le
tt. 37, 526 (1976)). In the film actually formed, “randomness” appears not only in the arrangement of the fine particles but also in the fine particle diameter, etc., and does not completely match the above conditions. , To have an average film thickness near the critical value for this,
By controlling the vapor deposition time (determining the vapor deposition time in a region indicated by 46 in FIG. 4B), substantially the above-described conditions,
x ≒ xc can be satisfied.
【００５３】上記微粒子膜を構成する微粒子がすべて同
じ粒径を有し、規則的な配置をとる場合には、素子電極
間に電圧を印加した時に、素子電極間に平均的に電界が
掛かる。しかし、実際の形成される微粒子膜では、微粒
子の径のばらつきや、それらの配置の乱雑さが存在する
ため、上記のようにｘ≒ｘｃを満たすよう制御すること
により、素子電極間の微粒子膜内に線状の電界集中領域
を形成することができる。なお、この点については後に
詳しく述べる。When all the fine particles constituting the fine particle film have the same particle diameter and are arranged regularly, when a voltage is applied between the device electrodes, an electric field is applied between the device electrodes on average. However, in the actually formed fine particle film, there is variation in the diameter of the fine particles and disorder in their arrangement. Therefore, by controlling so as to satisfy x ≒ xc as described above, the fine particle film between the element electrodes is formed. A linear electric field concentration region can be formed therein. This point will be described later in detail.
【００５４】微粒子からなる導電性膜４を形成する方法
としては、上述の蒸着法以外にも、有機金属化合物の溶
液を塗布・乾燥し有機金属化合物膜を形成した後、これ
を適当な条件で熱処理して、金属あるいは金属酸化物の
微粒子膜を形成する方法などが適用できる。このとき、
溶液の濃度、塗布の回数などを制御することにより、微
粒子膜の平均膜厚を制御することができ、これにより蒸
着による場合と同様に、前述の条件、すなわちｘ≒ｘc
を満たすことができる。As a method for forming the conductive film 4 composed of fine particles, in addition to the above-described vapor deposition method, a solution of an organometallic compound is applied and dried to form an organometallic compound film. A method of forming a fine particle film of metal or metal oxide by heat treatment can be applied. At this time,
The concentration of the solution, by controlling the number of coating, it is possible to control the average thickness of the fine particle film, thereby similarly to the case of vapor deposition, the aforementioned condition, i.e. x ≒ x c
Can be satisfied.
【００５５】３）つづいて、フォーミング工程を施す。
素子電極２，３間に、不図示の電源を用いて電圧を印加
すると、前述の特性を有する導電性膜４の一部に電界集
中領域が生じ、この部分が高抵抗化して電子放出部５が
形成される（図３（ｃ））。フォーミング工程に用いる
電圧波形の例を図５に示す。電圧波形は、特にパルス波
形が好ましい。これにはパルス波高値を定電圧としたパ
ルスを連続的に印加する図５（ａ）に示した手法と、パ
ルス波高値を増加させながらパルスを印加する図５
（ｂ）に示した手法がある。3) Subsequently, a forming step is performed.
When a voltage is applied between the device electrodes 2 and 3 using a power supply (not shown), an electric field concentration region is generated in a part of the conductive film 4 having the above-described characteristics, and this part has a high resistance and the electron emission portion 5 Is formed (FIG. 3C). FIG. 5 shows an example of a voltage waveform used in the forming step. The voltage waveform is particularly preferably a pulse waveform. The method shown in FIG. 5A in which a pulse having a constant pulse peak value is applied continuously is shown in FIG. 5A, and the method in which a pulse is applied while increasing the pulse peak value is shown in FIG.
There is a method shown in FIG.
【００５６】まず、パルス波高値を定電圧とした場合に
ついて説明する。図５（ａ）におけるＴ１及びＴ２は電
圧波形のパルス幅とパルス間隔である。通常Ｔ１は１μ
ｓｅｃ．〜１０ｍｓｅｃ．、Ｔ２は１０μｓｅｃ．〜１
０ｍｓｅｃ．の範囲で設定される。三角波の波高値（ピ
ーク電圧）は、電子放出素子の形態に応じて適宜選択さ
れる。このような条件のもと、例えば、数秒から数十分
間電圧を印加する。パルス波形は、三角波に限定される
ものではなく、矩形波等の所望の波形を採用することが
できる。First, the case where the pulse peak value is a constant voltage will be described. T1 and T2 in FIG. 5A are the pulse width and pulse interval of the voltage waveform. Normally T1 is 1μ
sec. -10 msec. , T2 is 10 μsec. ~ 1
0 msec. Is set in the range. The peak value (peak voltage) of the triangular wave is appropriately selected according to the form of the electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.
【００５７】次に、パルス波高値を増加させながら電圧
パルスを印加する場合について説明する。図５（ｂ）に
おけるＴ１及びＴ２は、図５（ａ）に示したのと同様と
することができる。三角波の波高値（ピーク電圧）は、
例えば０．１Ｖステップ程度づつ、増加させることがで
きる。Next, a case where a voltage pulse is applied while increasing the pulse peak value will be described. T1 and T2 in FIG. 5B can be the same as those shown in FIG. 5A. The peak value (peak voltage) of the triangular wave is
For example, it can be increased by about 0.1 V steps.
【００５８】通電フォーミング処理の終了は、パルスの
休止期間中に低い電圧を印加し、電流を測定して抵抗値
を検知し、決定することができる。例えば０．１Ｖ程度
の電圧印加により流れる素子電流を測定し、抵抗値を求
めて、１ＭΩ以上の抵抗を示した時、通電フォーミング
を終了させる。The end of the energization forming process can be determined by applying a low voltage during the pause period of the pulse, measuring the current, and detecting the resistance value. For example, an element current flowing by applying a voltage of about 0.1 V is measured, and a resistance value is obtained. When the resistance value indicates 1 MΩ or more, the energization forming is terminated.
【００５９】４）フォーミングを終えた素子には活性化
工程と呼ばれる処理を施すのが好ましい。活性化工程と
は、この工程により、素子電流Ｉｆ、放出電流Ｉｅが。
著しく変化する工程である。4) It is preferable to perform a process called an activation step on the device after the forming. In the activation step, the element current If and the emission current Ie are obtained by this step.
This is a process that changes significantly.
【００６０】活性化工程は、例えば、有機物質のガスを
含有する雰囲気下で、フォーミング処理と同様に、素子
電極２，３間にパルス電圧の印加を繰り返すことで行う
ことができる。この雰囲気は、例えば油拡散ポンプやロ
ータリーポンプなどを用いて真空容器内を排気した場合
に雰囲気内に残留する有機ガスを利用して形成すること
ができる他、イオンポンプなどにより一旦十分に排気し
た真空中に適当な有機物質のガスを導入することによっ
ても得られる。このときの好ましい有機物質のガス圧
は、前述の素子の形態、真空容器の形状や、有機物質の
種類などにより異なるため、場合に応じ適宜設定され
る。適当な有機物質としては、アルカン、アルケン、ア
ルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコ
ール類、アルデヒド類、ケトン類、アミン類、フェノー
ル、カルボン、スルホン酸等の有機酸類等を挙げること
が出来、具体的には、メタン、エタン、プロパンなどＣ
n Ｈ2n+2で表される飽和炭化水素、エチレン、プロピレ
ンなどＣn Ｈ2n等の組成式で表される不飽和炭化水素、
ベンゼン、トルエン、メタノール、エタノール、ホルム
アルデヒド、アセトアルデヒド、アセトン、メチルエチ
ルケトン、メチルアミン、エチルアミン、フェノール、
蟻酸、酢酸、プロピオン酸等が使用できる。The activation step can be performed, for example, by repeatedly applying a pulse voltage between the device electrodes 2 and 3 in an atmosphere containing an organic substance gas, similarly to the forming process. This atmosphere can be formed by using an organic gas remaining in the atmosphere when the inside of the vacuum vessel is evacuated using, for example, an oil diffusion pump or a rotary pump, or is sufficiently evacuated once by an ion pump or the like. It can also be obtained by introducing a gas of an appropriate organic substance into a vacuum. The preferable gas pressure of the organic substance at this time varies depending on the form of the above-described element, the shape of the vacuum vessel, the type of the organic substance, and the like, and is appropriately set according to the case. Suitable organic substances include aliphatic hydrocarbons of alkanes, alkenes, and alkynes, aromatic hydrocarbons, alcohols, aldehydes, ketones, amines, and organic acids such as phenols, carboxylic acids, and sulfonic acids. And specifically, C, methane, ethane, propane, etc.
saturated hydrocarbons represented by n H 2n + 2 , unsaturated hydrocarbons represented by a composition formula such as C n H 2n such as ethylene and propylene,
Benzene, toluene, methanol, ethanol, formaldehyde, acetaldehyde, acetone, methyl ethyl ketone, methylamine, ethylamine, phenol,
Formic acid, acetic acid, propionic acid and the like can be used.
【００６１】この活性化処理により、雰囲気中に存在す
る有機物質から、炭素或は炭素化合物が素子上に堆積
し、素子電流Ｉｆ，放出電流Ｉｅが著しく変化するよう
になる。By this activation treatment, carbon or a carbon compound is deposited on the device from the organic substance existing in the atmosphere, and the device current If and the emission current Ie are significantly changed.
【００６２】炭素或は炭素化合物とは、例えばグラファ
イト（いわゆるＨＯＰＧ，ＰＧ，ＧＣを包含するもの
で、ＨＯＰＧはほぼ完全なグラファイト結晶構造、ＰＧ
は結晶粒が２０ｎｍ程度で結晶構造がやや乱れたもの、
ＧＣは結晶粒が２ｎｍ程度になり結晶構造の乱れがさら
に大きくなったものを指す。）、非晶質カーボン（アモ
ルファスカーボン及び、アモルファスカーボンと前記グ
ラファイトの微結晶の混合物を指す。）であり、その膜
厚は、５０ｎｍ以下の範囲とするのが好ましく、３０ｎ
ｍ以下の範囲とすることがより好ましい。The carbon or carbon compound includes, for example, graphite (so-called HOPG, PG, GC), and HOPG has an almost perfect graphite crystal structure, PG
Are those with crystal grains of about 20 nm and a slightly disordered crystal structure,
GC refers to a crystal having a crystal grain of about 2 nm and further disorder in the crystal structure. ) And amorphous carbon (refer to amorphous carbon and a mixture of amorphous carbon and the microcrystals of graphite), and the thickness thereof is preferably in the range of 50 nm or less, and 30 n
More preferably, the range is not more than m.
【００６３】活性化工程の終了判定は、素子電流Ｉｆと
放出電流Ｉｅを測定しながら、適宜行うことができる。
なお、パルス幅、パルス間隔、パルス波高値などは適宜
設定される。The termination of the activation step can be appropriately determined while measuring the element current If and the emission current Ie.
The pulse width, pulse interval, pulse crest value, and the like are set as appropriate.
【００６４】５）このような工程を経て得られた電子放
出素子は、安定化工程を行うことが好ましい。この工程
は、真空容器内の有機物質を排気する工程である。真空
容器を排気する真空排気装置は、装置から発生するオイ
ルが素子の特性に影響を与えないように、オイルを使用
しないものを用いるのが好ましい。具体的には、ソープ
ションポンプ、イオンポンプ等の真空排気装置を挙げる
ことが出来る。5) The electron-emitting device obtained through such a step is preferably subjected to a stabilization step. This step is a step of exhausting the organic substance in the vacuum container. It is preferable to use a vacuum exhaust device that does not use oil so that the oil generated from the device does not affect the characteristics of the element. Specifically, a vacuum exhaust device such as a sorption pump or an ion pump can be used.
【００６５】前記活性化の工程で、排気装置として油拡
散ポンプやロータリーポンプを用い、これから発生する
オイル成分に由来する有機ガスを用いた場合には、この
成分の分圧を極力低く抑える必要がある。真空容器内の
有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ
新たに堆積しない分圧で１０-6Ｐａ以下が好ましく、さ
らには１０-8Ｐａ以下が特に好ましい。さらに真空容器
内を排気するときには、真空容器全体を加熱して、真空
容器内壁や、電子放出素子に吸着した有機物質分子を排
気しやすくするのが好ましい。このときの加熱条件は、
８０〜２５０℃好ましくは１５０℃以上で、できるだけ
長時間処理するのが望ましいが、特にこの条件に限るも
のではなく、真空容器の大きさや形状、電子放出素子の
構成などの諸条件により適宜選ばれる条件により行う。
真空容器内の圧力は極力低くすることが必要で、１０-5
Ｐａ以下が好ましく、さらには１０-6Ｐａ以下が特に好
ましい。In the activation step, when an oil diffusion pump or a rotary pump is used as an exhaust device and an organic gas derived from an oil component generated from the oil diffusion pump or the rotary pump is used, the partial pressure of this component needs to be kept as low as possible. is there. The partial pressure of the organic component in the vacuum vessel is preferably 10 −6 Pa or less, more preferably 10 −8 Pa or less, at a partial pressure at which the carbon or carbon compound is not substantially newly deposited. Further, when evacuating the inside of the vacuum vessel, it is preferable to heat the entire vacuum vessel to facilitate evacuating the organic substance molecules adsorbed on the inner wall of the vacuum vessel and the electron-emitting device. The heating conditions at this time are:
It is desirable to perform the treatment at 80 to 250 ° C., preferably 150 ° C. or more, for as long as possible. However, it is not particularly limited to this condition, and is appropriately selected depending on various conditions such as the size and shape of the vacuum vessel and the configuration of the electron-emitting device. Perform according to conditions.
The pressure in the vacuum vessel must be as low as possible, 10-5
Pa or lower is preferable, and 10-6 Pa or lower is particularly preferable.
【００６６】安定化工程を行った後の、駆動時の雰囲気
は、上記安定化処理終了時の雰囲気を維持するのが好ま
しいが、これに限るものではなく、有機物質が十分除去
されていれば、真空度自体は多少上昇しても十分安定な
特性を維持することが出来る。このような真空雰囲気を
採用することにより、新たな炭素あるいは炭素化合物の
堆積を抑制でき、また真空容器や基板などに吸着したＨ
2 Ｏ，Ｏ2 なども除去でき、結果として素子電流Ｉｆ，
放出電流Ｉｅが、安定する。It is preferable that the atmosphere at the time of driving after the stabilization process is performed is the same as the atmosphere at the end of the stabilization process. However, the present invention is not limited to this. Even if the degree of vacuum itself is slightly increased, sufficiently stable characteristics can be maintained. By adopting such a vacuum atmosphere, the deposition of new carbon or a carbon compound can be suppressed, and H
2 O, O 2, etc. can also be removed. As a result, the device currents If,
The emission current Ie is stabilized.
【００６７】上述した工程を経て得られた本発明の電子
放出素子の基本特性について、図６，図７を参照しなが
ら説明する。The basic characteristics of the electron-emitting device of the present invention obtained through the above-described steps will be described with reference to FIGS.
【００６８】図６は、真空処理装置の一例を示す模式図
であり、この真空処理装置は測定評価装置としての機能
をも兼ね備えている。図６においても、図１に示した部
位と同じ部位には図１に付した符号と同一の符号を付し
ている。FIG. 6 is a schematic diagram showing an example of a vacuum processing apparatus. This vacuum processing apparatus also has a function as a measurement and evaluation apparatus. In FIG. 6 as well, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as in FIG.
【００６９】図６において、５５は真空容器であり、５
６は排気ポンプである。真空容器５５内には電子放出素
子が配されている。また、５１は電子放出素子に素子電
圧Ｖｆを印加するための電源、５０は素子電極２，３間
の導電性膜４を流れる素子電流Ｉｆを測定するための電
流計、５４は素子の電子放出部５より放出される放出電
流Ｉｅを捕捉するためのアノード電極、５３はアノード
電極５４に電圧を印加するための高圧電源、５２は電子
放出部５より放出される放出電流Ｉｅを測定するための
電流計である。一例として、アノード電極５４の電圧を
１ＫＶ〜１０ＫＶの範囲とし、アノード電極５４と電子
放出素子との距離Ｈを２〜８ｍｍの範囲として測定を行
うことができる。In FIG. 6, reference numeral 55 denotes a vacuum vessel,
Reference numeral 6 denotes an exhaust pump. An electron-emitting device is provided in the vacuum vessel 55. Reference numeral 51 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 50, an ammeter for measuring a device current If flowing through the conductive film 4 between the device electrodes 2 and 3; An anode electrode for capturing the emission current Ie emitted from the unit 5, a high-voltage power supply 53 for applying a voltage to the anode electrode 54, and a reference numeral 52 for measuring the emission current Ie emitted from the electron emission unit 5. It is an ammeter. As an example, the measurement can be performed with the voltage of the anode electrode 54 in the range of 1 KV to 10 KV and the distance H between the anode electrode 54 and the electron-emitting device in the range of 2 to 8 mm.
【００７０】真空容器５５内には、不図示の真空計等の
真空雰囲気下での測定に必要な機器が設けられていて、
所望の真空雰囲気下での測定評価を行えるようになって
いる。The vacuum vessel 55 is provided with equipment necessary for measurement in a vacuum atmosphere, such as a vacuum gauge (not shown).
The measurement and evaluation can be performed in a desired vacuum atmosphere.
【００７１】排気ポンプ５６は、ターボポンプ、ロータ
リーポンプ等からなる通常の高真空装置系と、イオンポ
ンプ等からなる超高真空装置系とにより構成されてい
る。ここに示した電子放出素子基板を配した真空処理装
置の全体は、不図示のヒーターにより加熱できる。従っ
て、この真空処理装置を用いると、前述の通電フォーミ
ング以降の工程も行うことができる。The exhaust pump 56 is composed of a normal high vacuum system such as a turbo pump and a rotary pump, and an ultra-high vacuum system such as an ion pump. The entire vacuum processing apparatus provided with the electron-emitting device substrate shown here can be heated by a heater (not shown). Therefore, by using this vacuum processing apparatus, the steps after the energization forming described above can also be performed.
【００７２】図７は、図６に示した真空処理装置を用い
て測定された放出電流Ｉｅ及び素子電流Ｉｆと、素子電
圧Ｖｆとの関係を模式的に示した図である。図７におい
ては、放出電流Ｉｅが素子電流Ｉｆに比べて著しく小さ
いので、任意単位で示している。尚、縦・横軸ともリニ
アスケールである。FIG. 7 is a diagram schematically showing the relationship between the emission current Ie and the device current If measured using the vacuum processing apparatus shown in FIG. 6, and the device voltage Vf. In FIG. 7, since the emission current Ie is significantly smaller than the element current If, it is shown in arbitrary units. The vertical and horizontal axes are linear scales.
【００７３】図７からも明らかなように、本発明の電子
放出素子は、放出電流Ｉｅに関して次の３つの特徴的性
質を有する。As is clear from FIG. 7, the electron-emitting device of the present invention has the following three characteristic characteristics with respect to the emission current Ie.
【００７４】即ち、第１に、本素子はある電圧（閾値電
圧と呼ぶ；図７中のＶｔｈ）以上の素子電圧を印加する
と急激に放出電流Ｉｅが増加し、一方閾値電圧Ｖｔｈ以
下では放出電流Ｉｅが殆ど検出されない。つまり、放出
電流Ｉｅに対する明確な閾値電圧Ｖｔｈを持った非線形
素子である。First, the emission current Ie of the present device rapidly increases when a device voltage higher than a certain voltage (referred to as a threshold voltage; Vth in FIG. 7) is applied, whereas when the device voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.
【００７５】第２に、放出電流Ｉｅが素子電圧Ｖｆに単
調増加依存するため、放出電流Ｉｅは素子電圧Ｖｆで制
御できる。Second, since the emission current Ie depends monotonically on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.
【００７６】第３に、アノード電極５４（図６参照）に
捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に
依存する。つまり、アノード電極５４に捕捉される電荷
量は、素子電圧Ｖｆを印加する時間により制御できる。Thirdly, the amount of charge discharged captured by the anode electrode 54 (see FIG. 6) depends on the time during which the device voltage Vf is applied. That is, the amount of charge captured by the anode electrode 54 can be controlled by the time during which the device voltage Vf is applied.
【００７７】以上の説明より理解されるように、本発明
の電子放出素子は、入力信号に応じて、電子放出特性を
容易に制御できることになる。この性質を利用すると複
数の電子放出素子を配して構成した電子源、画像形成装
置等、多方面への応用が可能となる。As understood from the above description, the electron-emitting device of the present invention can easily control the electron-emitting characteristics according to the input signal. By utilizing this property, it is possible to apply to various fields such as an electron source and an image forming apparatus having a plurality of electron-emitting devices.
【００７８】図７においては、素子電流Ｉｆが素子電圧
Ｖｆに対して単調増加する（ＭＩ特性）例を示したが、
素子電流Ｉｆが素子電圧Ｖｆに対して電圧制御型負性抵
抗特性（ＶＣＮＲ特性）を示す場合もある（不図示）。
これらの特性は、前述の工程を制御することで制御でき
る。FIG. 7 shows an example in which the element current If monotonically increases with respect to the element voltage Vf (MI characteristic).
The element current If may exhibit a voltage-controlled negative resistance characteristic (VCNR characteristic) with respect to the element voltage Vf (not shown).
These properties can be controlled by controlling the steps described above.
【００７９】次に、本発明の構成によって微粒子膜内に
線状の電界集中領域が発生するメカニズムを説明する。Next, the mechanism by which a linear electric field concentration region is generated in the fine particle film by the structure of the present invention will be described.
【００８０】微粒子膜の電気的性質は、２次元的な抵抗
のネットワークとして、電気回路方程式により解析が可
能である。もし、２つの電極の間に形成された微粒子膜
の微粒子が全て同じ大きさで、全く規則的に配置されて
いれば、当然電界は電極間のどの部分でもほぼ同じ程度
のものであるが、微粒子の大きさや配置などに揺らぎが
ある場合には、適当な条件が満たされたときに、線状の
電界集中領域が形成され、電子放出部となる亀裂形成な
どの膜破壊現象のトリガーとなることを見出した。本発
明は、かかる知見に基づき成されたものである。The electrical properties of the fine particle film can be analyzed by an electric circuit equation as a two-dimensional resistance network. If the fine particles of the fine particle film formed between the two electrodes are all of the same size and are arranged quite regularly, the electric field is almost the same at any part between the electrodes, If the size or arrangement of the fine particles fluctuates, when appropriate conditions are satisfied, a linear electric field concentration region is formed, which triggers a film destruction phenomenon such as formation of a crack that becomes an electron emission portion. I found that. The present invention has been made based on such findings.
【００８１】まず、正方格子をなす微粒子の系をシュミ
レーションモデルとし、これによる検討について図８を
用いて説明する。First, a system of fine particles forming a square lattice is used as a simulation model, and a study based on the simulation model will be described with reference to FIG.
【００８２】用いたモデルは、格子間隔ｓの正方格子の
各格子点に、半径ｒ’の微粒子（図８中に●で表示）を
配置したものである。ξをトンネル効果等により微粒子
間に電気伝導があると見なせる距離とし、半径ｒ＝ｒ’
＋ξの円形領域（図８中の大きな円）を「仮想粒子領
域」と呼ぶことにする。仮想粒子領域間のコンダクタン
スをｇとし、２領域が重なっている場合にｇ＝ｇ１、離
れている場合にはｇ＝ｇ２（ｇ１＞ｇ２）であるとす
る。微粒子が正方格子の格子点にきちんと配置されてい
る場合を「規則系」として、これに対して微粒子の位置
のずれδｘを導入した不規則系を作り、これらの系の電
気的性質を調べた。ただし、ξは数Å程度の値を考えら
れ、ｒ’が１０ｎｍ以上では無視できる。The model used is one in which fine particles having a radius r '(indicated by ● in FIG. 8) are arranged at each grid point of a square grid with a grid interval s. ξ is the distance at which it can be considered that there is electric conduction between the fine particles due to the tunnel effect or the like, and
The circular region of + （(the large circle in FIG. 8) is referred to as a “virtual particle region”. Let g be the conductance between the virtual particle regions, g = g1 when the two regions overlap, and g = g2 (g1> g2) when the two regions are apart. The case where the fine particles are properly arranged at the lattice points of the square lattice was defined as a "regular system". On the other hand, an irregular system was introduced in which the positional shift δx of the fine particles was introduced, and the electrical properties of these systems were examined. . However, ξ may have a value of about several Å, and can be ignored when r ′ is 10 nm or more.
【００８３】上記の「位置のずれδｘ」の意味するとこ
ろは以下の通りである。The meaning of the "positional deviation δx" is as follows.
【００８４】上記の正方格子の格子点ｘijの位置を（ｘ
i ，ｙj ）、実際の微粒子の重心の位置を（ｘi ＋△ｘ
i ，ｙj ＋△ｙj ）とすると、△ｘi 、△ｙj （ｉ，ｊ
＝１，２，３，…）はともに０を中心とするガウス分布
を示し、その標準偏差が、ともにδｘ、すなわちThe position of the grid point x ij of the above square grid is defined as (x
i , y j ), and the actual position of the center of gravity of the fine particles is (x i + △ x
i, and y j + △ y j) to, △ x i, △ y j (i, j
= 1, 2, 3,...) Both indicate a Gaussian distribution centered at 0, and their standard deviations are both δx, ie,
【００８５】[0085]
【数１】 である。ただし、ｎは全格子点数である。(Equation 1) It is. Here, n is the total number of grid points.
【００８６】パラメーター（ｒ／ｓ，δｘ／ｓ）を変化
させ、２次元抵抗ネットワークの両側の電極間に電圧Ｖ
0 （＝１）を印加した時の電位分布を、電気回路方程式
（節点電位方程式）を共役勾配法による数値計算により
解くことで求めた。図９（ａ）は規則系の微粒子配置を
示す図であり、図９（ｃ）はその電位分布である。同じ
く図９（ｂ）は不規則系の微粒子配置を示す図であり、
図９（ｄ）はその電位分布である。ここで、図９（ｂ）
に示した系は、δｘ／ｓ＝０．１、ｒ／ｓ＝０．５１１
としたものである。この結果から、特定の微粒子の間の
結合（ボンド）に大きな電圧降下が生じる電界集中領域
が、揺らぎδｘに起因して発生することがわかる。By changing the parameters (r / s, δx / s), the voltage V is applied between the electrodes on both sides of the two-dimensional resistance network.
The potential distribution when 0 (= 1) was applied was obtained by solving an electric circuit equation (node potential equation) by numerical calculation using the conjugate gradient method. FIG. 9A is a diagram showing the arrangement of fine particles in a regular system, and FIG. 9C is a potential distribution thereof. Similarly, FIG. 9B is a diagram showing the arrangement of irregular microparticles.
FIG. 9D shows the potential distribution. Here, FIG.
In the system shown in, δx / s = 0.1, r / s = 0.511
It is what it was. From this result, it is understood that an electric field concentration region in which a large voltage drop occurs in a bond between specific particles occurs due to the fluctuation δx.
【００８７】この状況を定量的に評価するため、電界集
中ボンド数ｎe を、αＶ0 以上の電圧降下を有するボン
ドの数と定義する。ここで、αは０＜α＜１を満たす定
数である。[0087] To evaluate this situation quantitatively, the electric field concentration bond number n e, is defined as the number of bonds having alpha] V 0 or more voltage drop. Here, α is a constant satisfying 0 <α <1.
【００８８】図１０は、この結果を示すもので、α＝
０．５としたときのｎe をシュミレーションにより求
め、１００回の試行により求めた平均値＜ｎe ＞と位置
の揺らぎ量δｘの関係を示す図である。なお、Ｎは微粒
子膜の幅方向の格子点の数で、本検討ではＮ＝２０とし
た。またこれに直交する方向すなわち、対向する素子電
極を結ぶ方向の格子点の数Ｍも同じく２０とした。FIG. 10 shows this result.
Obtained by simulating the n e when the 0.5 is a diagram showing the relationship between the average value <n e> and the position of the fluctuation amount δx determined by 100 trials. N is the number of lattice points in the width direction of the fine particle film, and N is set to 20 in this study. Also, the number M of lattice points in the direction orthogonal to this, that is, the direction connecting the opposing element electrodes was set to 20 similarly.
【００８９】この結果から、＜ｎe ＞の立ち上がるδｘ
の大きさは、ｒ／ｓの値（０．５０〜０．５２）により
多少の違いはあるが、δｘの増加に伴って、＜ｎe ＞の
値がＮと同程度まで増加してゆくことがわかる。従っ
て、図９（ｄ）に見られる大きな電位降下は、微粒子系
の状態が異なっても（例えば上記のようにｒ／ｓの値が
異なる場合でも）、揺らぎ量δｘが適当な値を取ると現
れる一般的な現象であることがわかる。[0089] From this result, δx rising of <n e>
The size of, although there are some differences depending on the value of r / s (0.50~0.52), with increasing .delta.x, slide into increased to the same extent value and N of <n e> You can see that. Therefore, the large potential drop shown in FIG. 9D can be obtained by changing the fluctuation amount δx to an appropriate value even when the state of the fine particle system is different (for example, even when the value of r / s is different as described above). It turns out that it is a general phenomenon that appears.
【００９０】さらに、ｒ／ｓ、δｘ／ｓを変化させ、＜
ｎe ＞を計算した。この結果をボンド連結率ｐに対して
整理した結果を、図１１に示す。なお、ボンド連結率と
は、上記の仮想粒子領域同士が重なっている微粒子間の
ボンドの数の、全ボンド数に対する比である。ｒ／ｓを
変化させることにより、ボンド連結率ｐを変化させるこ
とができる。また、コンダクタンスＧの計算結果も図１
１に示した。Ｇ0 はｐ＝１に対するＧの値である。Further, by changing r / s and δx / s, <
ne > was calculated. FIG. 11 shows the results obtained by rearranging the results with respect to the bond connection ratio p. Note that the bond connection ratio is a ratio of the number of bonds between fine particles in which the virtual particle regions overlap each other to the total number of bonds. By changing r / s, the bond connection ratio p can be changed. Also, the calculation result of conductance G is shown in FIG.
1 is shown. G 0 is the value of G for p = 1.
【００９１】図１１に見られるように、ｐ＝０．５３に
おいて、＜ｎe ＞はほぼＮに近いピーク値を持ち、ピー
クの形状はガウス型に近く、その関数形はδｘ／ｓの値
にはよらない。また、Ｇが立ち上がるｐの値が、＜ｎe
＞がピークをとる値と一致していることがわかる。As can be seen from FIG. 11, at p = 0.53, <n e > has a peak value substantially close to N, the shape of the peak is close to Gaussian, and its functional form is the value of δx / s. It does not depend. The value of p at which G rises is < ne.
It can be seen that> coincides with the peak value.
【００９２】図１２は、仮想粒子半径の比（ｒ／ｓ）を
変化させた時（（ａ）〜（ｃ））の電位分布の変化
（（ｄ）〜（ｆ））を示す図であり、表面の被覆率Ｘs
が疎な状態（（ａ）；Ｘs ＝０．１１，ｒ／ｓ＝０．４
１８）から、密な状態（（ｃ）；Ｘs ＝０．７４，ｒ／
ｓ＝０．５５０）へ変化する時、ある臨界状態
（（ｂ）；Ｘs ＝０．５３，ｒ／ｓ＝０．５１１）で、
一様な電界状態（（ｄ），（ｆ））から不均一な集中電
界の状態（（ｅ））へ変化することを示す。FIG. 12 is a diagram showing changes ((d) to (f)) in the potential distribution when the ratio (r / s) of the virtual particle radius is changed ((a) to (c)). , Surface coverage X s
Is sparse state ((a); X s = 0.11, r / s = 0.4
18), dense state ((c); X s = 0.74, r /
s = 0.550), in a critical state ((b); X s = 0.53, r / s = 0.511),
It shows that the state changes from a uniform electric field state ((d), (f)) to a non-uniform concentrated electric field state ((e)).
【００９３】また、図１３は、図１１でピークを示した
ボンド連結率ｐ＝０．５３での電圧降下分布＜ｎv ＞を
示す図である。ただし、＜ｎv ＞はゲート幅用パラメー
タΔ＝０．１によって、 ＜ｎv ＞（α，Δ）≡＜ｎe ＞（α−１０-△/2
）−＜ｎe ＞（α＋１０-△/2） と定義した。図１３のｐｅａｋ１で示された低電位側
（α≒１０-5）のピークは、アルカンゲリスらによって
指摘された抵抗ネットワークを形成する電流経路の骨格
部分の自己相似性に由来するログ正規分布型の電圧分布
（Ｌ．ｄｅ Ａｒｃａｎｇｅｌｉｓ， Ｓ．Ｒｅｎｄｎ
ｅｒ， ａｎｄ Ａ．Ｃｏｎｉｇｌｉｏ Ｐｈｙｓ．Ｒ
ｅｖ． Ｂ ３１，４７２５（１９８５））と考えら
れ、ｐｅａｋ２で示した高電位側（α≒１０-1.5）のピ
ークは大きな電圧降下を有する電界集中状態と関係した
ピークと考えられる。FIG. 13 is a diagram showing a voltage drop distribution <n v > at the bond connection ratio p = 0.53, which peaked in FIG. However, <n v> is the gate width parameter Δ = 0.1, <n v> (α, Δ) ≡ <n e> (α-10 - △ / 2
) − <Ne > (α + 10 − △ / 2 ). The peak on the low potential side (α ≒ 10 −5 ) indicated by peak 1 in FIG. 13 is a log-normal distribution type peak derived from the self-similarity of the skeleton of the current path forming the resistance network pointed out by Arcangelis et al. Voltage distribution (L. de Arcangelis, S. Rendn
er, and A. Coniglio Phys. R
ev. B 31, 4725 (1985)), and the peak on the high potential side (α ≒ 10 −1.5 ) indicated by peak 2 is considered to be a peak related to an electric field concentration state having a large voltage drop.
【００９４】図１４は、図１１に示した＜ｎe ＞／Ｎの
ピーク値＜＜ｎe ＞／Ｎ＞peakを、上述した局所的コン
ダクタンスの２種類の値の比、ｇ２／ｇ１に対してプロ
ットしたものである。本検討の条件においては、この値
は、ｇ２／ｇ１＞１０-2では殆ど０で、１０-2＞ｇ２／
ｇ１＞１０-4ではｇ２／ｇ１の減少とともに増加し、ｇ
２／ｇ１＜１０-4では、ほぼ一定の有限の値を示すこと
がわかる。従って、ｇ１とｇ２が４桁以上違っていれ
ば、同じように電界集中ボンドが現れる。FIG. 14 shows that the peak value <n e > / N> peak of <n e > / N shown in FIG. 11 is compared with the ratio of the above two values of the local conductance, g2 / g1. Is plotted. Under the conditions of this study, this value is almost 0 for g2 / g1> 10 -2 and 10 -2 > g2 /
When g1> 10 -4 , g2 / g1 decreases and g increases.
It can be seen that at 2 / g1 <10 -4 , a substantially constant finite value is exhibited. Therefore, if g1 and g2 are different from each other by four digits or more, an electric field concentration bond similarly appears.
【００９５】上記の検討に用いたモデルは、微粒子膜に
ついて完全に一般的なモデルとは言えないものの、この
結果から、一般の微粒子膜においても、微粒子膜の幾何
学的パラメーターを変化させたときに、膜のコンダクタ
ンスが実質的に０である状態（絶縁状態）から有限の値
を示す状態（導電状態）に変化する臨界領域に、上記パ
ラメーターを設定することにより、電界集中ボンド数が
最大となり、線状の電界集中領域が形成されるであろう
ことが示唆される。上述の説明では、パラメーターとし
てボンド連結率をとったが、実際には、蒸着膜における
平均膜厚や、表面被覆率などをパラメーターとして選ん
でも良い。Although the model used in the above study cannot be said to be a completely general model for a fine particle film, it can be said from this result that even when a general fine particle film is used, the geometric parameters of the fine particle film are changed. By setting the above parameters in a critical region where the conductance of the film changes from a state of substantially zero (insulating state) to a state showing a finite value (conductive state), the number of electric field concentrated bonds becomes maximum. It is suggested that a linear electric field concentration region will be formed. In the above description, the bond connection ratio is taken as a parameter, but in practice, the average film thickness of the deposited film, the surface coverage, and the like may be selected as parameters.
【００９６】付言すると、上述のパラメーターの「臨界
値」は、揺らぎを含む２次元抵抗ネットワークの電気的
性質についての理論的及び実験的検討において用いられ
る、系のパラメーターの「浸透閾値」に相当するものと
考えられる。例えば、上述の正方格子ではなく、格子の
束縛を受けず、連続的にランダムに配置された微粒子系
においては、被覆率をパラメーターとした場合、先にも
述べたように浸透閾値は０．６７程度の値であることが
知られている。In addition, the “critical value” of the above parameter corresponds to the “penetration threshold” of the system parameter used in theoretical and experimental studies on the electrical properties of a two-dimensional resistance network including fluctuations. It is considered something. For example, instead of the above-described square lattice, in a fine particle system which is not restricted by the lattice and is continuously and randomly arranged, when the coverage is a parameter, the penetration threshold is 0.67 as described above. It is known to be of the order of magnitude.
【００９７】実際の微粒子膜においては、例えば金属の
蒸着により微粒子膜を形成する場合、基板や金属の種
類、蒸着レート、基板温度などにより、膜の状況が異な
る場合があり得るので、状況に合わせて予め上述の「臨
界値」を求めておくことが必要である。「臨界的な値」
は、パラメーターを変化させたとき、コンダクタンスが
急激に立ち上がるところであるから、コンダクタンスの
上記パラメーターについての２次微分がピークを取る値
と見なして良い。例えば蒸着時間を制御して、パラメー
ターを「臨界値」付近に設定しようとする場合には、上
記２次微分の値が、当該２次微分のピーク値の１／ｅ
（ｅ：自然対数の底）倍以上となる範囲が、上述の作用
効果が得られる範囲と見なして良い。In an actual fine particle film, for example, when a fine particle film is formed by vapor deposition of a metal, the state of the film may be different depending on the type of the substrate and the metal, the vapor deposition rate, the substrate temperature, and the like. It is necessary to obtain the aforementioned “critical value” in advance. "Critical value"
Is a value where the conductance rises sharply when the parameter is changed. Therefore, the second derivative of the conductance with respect to the above parameter may be regarded as a value at which a peak occurs. For example, when the parameter is set near the “critical value” by controlling the deposition time, the value of the second derivative is 1 / e of the peak value of the second derivative.
A range of (e: the base of natural logarithm) times or more may be regarded as a range in which the above-described effects can be obtained.
【００９８】このようにして、微粒子からなる導電性膜
に電界集中領域ができると、当該領域に含まれる微粒子
が電界による力を受け移動し、この部分が選択的に高抵
抗になるものと考えられる。また、導電性膜の材質によ
っては、局所的に発生するジュール熱により、微粒子が
凝集を起こす現象もこれに加わっている場合があると考
えられる。こうして形成された高抵抗部分が、電子放出
部となる。When an electric field concentration region is formed in the conductive film made of fine particles in this way, it is considered that the fine particles contained in the region move by receiving the force of the electric field, and this portion selectively becomes high in resistance. Can be It is also considered that depending on the material of the conductive film, a phenomenon in which fine particles aggregate due to locally generated Joule heat may be added to this. The high resistance part thus formed becomes an electron emission part.
【００９９】以上のように、電界集中領域に局所的に発
生する強い電界若しくはジュール熱が膜破壊を促進させ
るため、電子放出部の形成に要するエネルギーを非常に
少なくすることができる。As described above, since the strong electric field or Joule heat locally generated in the electric field concentration region promotes the film destruction, the energy required for forming the electron-emitting portion can be extremely reduced.
【０１００】次に、本発明の電子放出素子の応用例につ
いて以下に述べる。本発明の電子放出素子を複数個基板
上に配列し、例えば電子源や画像形成装置が構成でき
る。Next, application examples of the electron-emitting device of the present invention will be described below. By arranging a plurality of electron-emitting devices of the present invention on a substrate, for example, an electron source or an image forming apparatus can be configured.
【０１０１】電子放出素子の配列については、種々のも
のが採用できる。一例として、並列に配置した多数の電
子放出素子の個々を両端で接続し、電子放出素子の行を
多数個配し（行方向と呼ぶ）、この配線と直交する方向
（列方向と呼ぶ）で、該電子放出素子の上方に配した制
御電極（グリッドとも呼ぶ）により、電子放出素子から
の電子を制御駆動する梯子状配置のものがある。これと
は別に、電子放出素子をＸ方向及びＹ方向に行列状に複
数個配し、同じ行に配された複数の電子放出素子の電極
の一方を、Ｘ方向の配線に共通に接続し、同じ列に配さ
れた複数の電子放出素子の電極の他方を、Ｙ方向の配線
に共通に接続するものが挙げられる。このようなものは
所謂単純マトリクス配置である。まず単純マトリクス配
置について以下に詳述する。Various arrangements of the electron-emitting devices can be employed. As an example, each of a large number of electron-emitting devices arranged in parallel is connected at both ends, a large number of rows of electron-emitting devices are arranged (referred to as a row direction), and a direction perpendicular to the wiring (referred to as a column direction). There is a ladder-type arrangement in which electrons from the electron-emitting devices are controlled and driven by control electrodes (also referred to as grids) disposed above the electron-emitting devices. Separately, a plurality of electron-emitting devices are arranged in a matrix in the X and Y directions, and one of the electrodes of the plurality of electron-emitting devices arranged in the same row is commonly connected to a wiring in the X direction. One example is one in which the other of the electrodes of a plurality of electron-emitting devices arranged in the same column is commonly connected to a wiring in the Y direction. This is a so-called simple matrix arrangement. First, the simple matrix arrangement will be described in detail below.
【０１０２】本発明の電子放出素子については、前述し
た通り３つの特性がある。即ち、電子放出素子からの放
出電子は、閾値電圧以上では、対向する素子電極間に印
加するパルス状電圧の波高値と幅で制御できる。一方、
閾値電圧以下では、殆ど放出されない。この特性によれ
ば、多数の電子放出素子を配置した場合においても、個
々の素子にパルス状電圧を適宜印加すれば、入力信号に
応じて、電子放出素子を選択して電子放出量を制御でき
る。The electron-emitting device of the present invention has three characteristics as described above. That is, when the electron emission from the electron-emitting device is equal to or higher than the threshold voltage, it can be controlled by the peak value and the width of the pulse-like voltage applied between the opposing device electrodes. on the other hand,
Below the threshold voltage, it is hardly emitted. According to this characteristic, even when a large number of electron-emitting devices are arranged, by appropriately applying a pulse-like voltage to each of the devices, the electron-emitting device can be selected and the amount of electron emission can be controlled in accordance with an input signal. .
【０１０３】以下この原理に基づき、本発明の電子放出
素子を複数配して得られる電子源基板について、図１５
を用いて説明する。図１５において、７１は電子源基
板、７２はＸ方向配線、７３はＹ方向配線である。７４
は電子放出素子、７５は結線である。Hereinafter, based on this principle, an electron source substrate obtained by arranging a plurality of electron-emitting devices of the present invention will be described with reference to FIG.
This will be described with reference to FIG. In FIG. 15, reference numeral 71 denotes an electron source substrate, 72 denotes an X-direction wiring, and 73 denotes a Y-direction wiring. 74
Is an electron-emitting device, and 75 is a connection.
【０１０４】ｍ本のＸ方向配線７２は、Ｄｘ１，Ｄｘ
２，……，Ｄｘｍからなり、真空蒸着法、印刷法、スパ
ッタ法等を用いて形成された導電性金属等で構成するこ
とができる。配線の材料、膜厚、幅は適宜設計される。
Ｙ方向配線７３は、Ｄｙ１，Ｄｙ２，……，Ｄｙｎのｎ
本の配線よりなり、Ｘ方向配線７２と同様に形成され
る。これらｍ本のＸ方向配線７２とｎ本のＹ方向配線７
３との間には、不図示の層間絶縁層が設けられており、
両者を電気的に分離している（ｍ，ｎは、共に正の整
数）。The m X-directional wirings 72 are Dx1, Dx
2,..., Dxm, and can be formed of a conductive metal or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. The material, thickness and width of the wiring are appropriately designed.
The Y-direction wiring 73 is formed of n of Dy1, Dy2,.
It is formed in the same manner as the X-direction wiring 72. These m X-direction wires 72 and n Y-direction wires 7
3, an interlayer insulating layer (not shown) is provided.
Both are electrically separated (m and n are both positive integers).
【０１０５】不図示の層間絶縁層は、真空蒸着法、印刷
法、スパッタ法等を用いて形成されたＳｉＯ2 等で構成
される。例えば、Ｘ方向配線７２を形成した基板７１の
全面或は一部に所望の形状で形成され、特に、Ｘ方向配
線７２とＹ方向配線７３の交差部の電位差に耐え得るよ
うに、膜厚、材料、製法が適宜設定される。Ｘ方向配線
７２とＹ方向配線７３は、それぞれ外部端子として引き
出されている。The interlayer insulating layer (not shown) is made of SiO 2 or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the substrate 71 on which the X-directional wiring 72 is formed. The material and the production method are appropriately set. The X-direction wiring 72 and the Y-direction wiring 73 are respectively drawn out as external terminals.
【０１０６】電子放出素子７４を構成する一対の素子電
極（不図示）は、それぞれｍ本のＸ方向配線７２とｎ本
のＹ方向配線７３に、導電性金属等からなる結線７５に
よって電気的に接続されている。A pair of element electrodes (not shown) constituting the electron-emitting device 74 are electrically connected to m X-directional wirings 72 and n Y-directional wirings 73 by a connection 75 made of a conductive metal or the like. It is connected.
【０１０７】配線７２と配線７３を構成する材料、結線
７５を構成する材料及び一対の素子電極を構成する材料
は、その構成元素の一部あるいは全部が同一であって
も、また夫々異なってもよい。これらの材料は、例えば
前述の素子電極の材料より適宜選択される。素子電極を
構成する材料と配線材料が同一である場合には、素子電
極に接続した配線は素子電極ということもできる。The material forming the wiring 72 and the wiring 73, the material forming the connection 75, and the material forming the pair of element electrodes may have some or all of the same or different constituent elements. Good. These materials are appropriately selected, for example, from the above-described materials for the device electrodes. When the material forming the element electrode is the same as the wiring material, the wiring connected to the element electrode can also be called an element electrode.
【０１０８】Ｘ方向配線７２には、Ｘ方向に配列した電
子放出素子７４の行を選択するための走査信号を印加す
る不図示の走査信号印加手段が接続される。一方、Ｙ方
向配線７３には、Ｙ方向に配列した電子放出素子７４の
各列を入力信号に応じて変調するための、不図示の変調
信号発生手段が接続される。各電子放出素子に印加され
る駆動電圧は、当該素子に印加される走査信号と変調信
号の差電圧として供給される。The X-direction wiring 72 is connected to a scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the electron-emitting devices 74 arranged in the X-direction. On the other hand, a modulation signal generating means (not shown) for modulating each column of the electron-emitting devices 74 arranged in the Y direction according to an input signal is connected to the Y-direction wiring 73. The driving voltage applied to each electron-emitting device is supplied as a difference voltage between a scanning signal and a modulation signal applied to the device.
【０１０９】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。In the above configuration, individual elements can be selected and driven independently using simple matrix wiring.
【０１１０】このような単純マトリクス配置の電子源を
用いて構成した画像形成装置について、図１６と図１７
及び図１８を用いて説明する。図１６は、画像形成装置
の表示パネルの一例を示す模式図であり、図１７は、図
１６の画像形成装置に使用される蛍光膜の模式図であ
る。図１８は、ＮＴＳＣ方式のテレビ信号に応じて表示
を行うための駆動回路の一例を示すブロック図である。FIGS. 16 and 17 show an image forming apparatus constructed using such an electron source having a simple matrix arrangement.
This will be described with reference to FIG. FIG. 16 is a schematic diagram illustrating an example of a display panel of the image forming apparatus, and FIG. 17 is a schematic diagram of a fluorescent film used in the image forming apparatus of FIG. FIG. 18 is a block diagram illustrating an example of a driving circuit for performing display in accordance with an NTSC television signal.
【０１１１】図１６において、７１は電子放出素子を複
数配した電子源基板、８１は電子源基板７１を固定した
リアプレート、８６はガラス基板８３の内面に蛍光膜８
４とメタルバック８５等が形成されたフェースプレート
である。８２は支持枠であり、該支持枠８２には、リア
プレート８１、フェースプレート８６がフリットガラス
等を用いて接続されている。８８は外囲器であり、例え
ば大気中あるいは窒素中で、４００〜５００℃の温度範
囲で１０分間以上焼成することで、封着して構成され
る。In FIG. 16, reference numeral 71 denotes an electron source substrate on which a plurality of electron-emitting devices are arranged; 81, a rear plate on which the electron source substrate 71 is fixed; 86, a fluorescent film 8 on the inner surface of a glass substrate 83;
4 is a face plate on which a metal back 85 and the like are formed. Reference numeral 82 denotes a support frame, and a rear plate 81 and a face plate 86 are connected to the support frame 82 using frit glass or the like. Reference numeral 88 denotes an envelope, which is sealed by firing at a temperature range of 400 to 500 ° C. for 10 minutes or more in the atmosphere or nitrogen, for example.
【０１１２】７４は、図１に示したような本発明の電子
放出素子である。７２，７３は、電子放出素子の一対の
素子電極と接続されたＸ方向配線及びＹ方向配線ある。Reference numeral 74 denotes an electron-emitting device of the present invention as shown in FIG. Reference numerals 72 and 73 denote an X-direction wiring and a Y-direction wiring connected to a pair of device electrodes of the electron-emitting device.
【０１１３】外囲器８８は、上述の如く、フェースプレ
ート８６、支持枠８２、リアプレート８１で構成され
る。リアプレート８１は主に基板７１の強度を補強する
目的で設けられるため、基板７１自体で十分な強度を持
つ場合は別体のリアプレート８１は不要とすることがで
きる。即ち、基板７１に直接支持枠８２を封着し、フェ
ースプレート８６、支持枠８２及び基板７１で外囲器８
８を構成してもよい。一方、フェースプレート８６とリ
アプレート８１の間に、スぺーサーと呼ばれる不図示の
支持体を設置することにより、大気圧に対して十分な強
度をもつ外囲器８８を構成することもできる。The envelope 88 includes the face plate 86, the support frame 82, and the rear plate 81, as described above. Since the rear plate 81 is provided mainly for the purpose of reinforcing the strength of the substrate 71, if the substrate 71 itself has sufficient strength, the separate rear plate 81 can be unnecessary. That is, the support frame 82 is directly sealed to the substrate 71, and the envelope 8 is formed by the face plate 86, the support frame 82 and the substrate 71.
8 may be configured. On the other hand, by installing a support (not shown) called a spacer between the face plate 86 and the rear plate 81, the envelope 88 having sufficient strength against atmospheric pressure can be configured.
【０１１４】図１７は、蛍光膜を示す模式図である。蛍
光膜８４は、モノクロームの場合は蛍光体のみで構成す
ることができる。カラーの蛍光膜の場合は、蛍光体の配
列により、ブラックストライプ（図１７（ａ））あるい
はブラックマトリクス（図１７（ｂ））等と呼ばれる黒
色導電材９１と蛍光体９２とから構成することができ
る。ブラックストライプ、ブラックマトリクスを設ける
目的は、カラー表示の場合、必要となる三原色蛍光体の
各蛍光体９２間の塗り分け部を黒くすることで混色等を
目立たなくすることと、蛍光膜８４における外光反射に
よるコントラストの低下を抑制することにある。黒色導
電材９１の材料としては、通常用いられている黒鉛を主
成分とする材料の他、導電性があり、光の透過及び反射
が少ない材料を用いることができる。FIG. 17 is a schematic diagram showing a fluorescent film. The fluorescent film 84 can be composed of only a phosphor in the case of monochrome. In the case of a color fluorescent film, a black conductive material 91 called a black stripe (FIG. 17A) or a black matrix (FIG. 17B) or the like and a fluorescent material 92 may be used depending on the arrangement of the fluorescent materials. it can. The purpose of providing the black stripes and the black matrix is to make the mixed portions inconspicuous by making the painted portions between the phosphors 92 of the necessary three primary color phosphors black in the case of color display, An object of the present invention is to suppress a decrease in contrast due to light reflection. As the material of the black conductive material 91, a material which is conductive and has little light transmission and reflection can be used in addition to a commonly used material mainly containing graphite.
【０１１５】ガラス基板８３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法や印刷法等
が採用できる。蛍光膜８４の内面側には、通常メタルバ
ック８５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート８
６側へ鏡面反射することにより輝度を向上させること、
電子ビーム加速電圧を印加するための電極として作用さ
せること、外囲器内で発生した負イオンの衝突によるダ
メージから蛍光体を保護すること等である。メタルバッ
クは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
（通常、「フィルミング」と呼ばれる。）を行い、その
後Ａｌを真空蒸着等を用いて堆積させることで作製でき
る。The method of applying the fluorescent substance to the glass substrate 83 can employ a precipitation method or a printing method irrespective of monochrome or color. Usually, a metal back 85 is provided on the inner surface side of the fluorescent film 84. The purpose of providing a metal back is
The light emitted from the phosphor toward the inner surface is converted into a face plate 8.
Improving the brightness by specular reflection on the 6 side,
The purpose is to function as an electrode for applying an electron beam acceleration voltage, and to protect the phosphor from damage due to collision of negative ions generated in the envelope. The metal back can be manufactured by performing a smoothing process (usually called “filming”) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al using vacuum evaporation or the like.
【０１１６】フェースプレート８６には、更に蛍光膜８
４の導電性を高めるため、蛍光膜８４の外面側に透明電
極（不図示）を設けてもよい。The face plate 86 is further provided with a fluorescent film 8.
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 84 in order to increase the conductivity of the phosphor film 84.
【０１１７】前述の封着を行う際、カラーの場合は各色
蛍光体と電子放出素子とを対応させる必要があり、十分
な位置合わせが不可欠となる。When performing the above-mentioned sealing, in the case of color, it is necessary to make each color phosphor correspond to the electron-emitting device, and sufficient alignment is indispensable.
【０１１８】図１６に示した画像形成装置は、例えば以
下のようにして製造される。The image forming apparatus shown in FIG. 16 is manufactured, for example, as follows.
【０１１９】外囲器８８内は、前述の安定化工程と同様
に、適宜加熱しながら、イオンポンプ、ソープションポ
ンプ等のオイルを使用しない排気装置により不図示の排
気管を通じて排気し、１０-5Ｐａ程度の真空度の有機物
質の十分に少ない雰囲気にした後、封止が成される。外
囲器８８の封止後の真空度を維持するために、ゲッター
処理を行うこともできる。これは、外囲器８８の封止を
行う直前あるいは封止後に、抵抗加熱あるいは高周波加
熱等を用いた加熱により、外囲器８８内の所定の位置に
配置されたゲッター（不図示）を加熱し、蒸着膜を形成
する処理である。ゲッターは通常Ｂａ等が主成分であ
り、該蒸着膜の吸着作用により、例えば１×１０-5Ｐａ
以上の真空度を維持するものである。ここで、電子放出
素子のフォーミング処理以降の工程は適宜設定できる。[0119] Within the envelope 88, similar to the aforementioned stabilization step, while being heated appropriately, ion pump, by an exhaust device not using oil, such as a sorption pump evacuated through an exhaust pipe (not shown), 10 - After the atmosphere of a vacuum degree of about 5 Pa is sufficiently low for the organic substance, sealing is performed. In order to maintain a vacuum degree after the envelope 88 is sealed, a getter process may be performed. This is because a getter (not shown) disposed at a predetermined position in the envelope 88 is heated by heating using resistance heating, high-frequency heating, or the like immediately before or after the envelope 88 is sealed. This is a process for forming a deposited film. The getter is usually composed mainly of Ba or the like, and for example, 1 × 10 −5 Pa
The above degree of vacuum is maintained. Here, steps after the forming process of the electron-emitting device can be set as appropriate.
【０１２０】次に、単純マトリクス配置の電子源を用い
て構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示を行う為の駆動回路の構成例
について、図１８を用いて説明する。図１８において、
１０１は画像表示パネル、１０２は走査回路、１０３は
制御回路、１０４はシフトレジスタ、１０５はラインメ
モリ、１０６は同期信号分離回路、１０７は変調信号発
生器、Ｖｘ及びＶａは直流電圧源である。Next, an example of the configuration of a drive circuit for performing television display based on NTSC television signals on a display panel configured using electron sources in a simple matrix arrangement will be described with reference to FIG. . In FIG.
101 is an image display panel, 102 is a scanning circuit, 103 is a control circuit, 104 is a shift register, 105 is a line memory, 106 is a synchronizing signal separation circuit, 107 is a modulation signal generator, and Vx and Va are DC voltage sources.
【０１２１】表示パネル１０１は、端子Ｄｘ１乃至Ｄｘ
ｍ、端子Ｄｙ１乃至Ｄｙｎ及び高圧端子８７を介して外
部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍに
は、表示パネル１０１内に設けられている電子源、即
ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出
素子群を１行（ｎ素子）づつ順次駆動する為の走査信号
が印加される。端子Ｄｙ１乃至Ｄｙｎには、前記走査信
号により選択された１行の電子放出素子の各素子の出力
電子ビームを制御する為の変調信号が印加される。高圧
端子８７には、直流電圧源Ｖａより、例えば１０ＫＶの
直流電圧が供給されるが、これは電子放出素子から放出
される電子ビームに、蛍光体を励起するのに十分なエネ
ルギーを付与する為の加速電圧である。The display panel 101 has terminals Dx1 to Dx
m, terminals Dy1 to Dyn, and a high voltage terminal 87 are connected to an external electric circuit. Terminals Dx1 to Dxm are used to sequentially drive electron sources provided in the display panel 101, that is, electron emission element groups arranged in a matrix of m rows and n columns, one row (n elements) at a time. A scanning signal is applied. To the terminals Dy1 to Dyn, a modulation signal for controlling an output electron beam of each of the electron-emitting devices in one row selected by the scanning signal is applied. The high-voltage terminal 87 is supplied with a DC voltage of, for example, 10 KV from the DC voltage source Va. This is for applying sufficient energy to the electron beam emitted from the electron-emitting device to excite the phosphor. Is the accelerating voltage.
【０１２２】走査回路１０２について説明する。同回路
は、内部にｍ個のスイッチング素子（図中、Ｓ１乃至Ｓ
ｍで模式的に示している）を備えたものである。各スイ
ッチング素子は、直流電圧電源Ｖｘの出力電圧もしくは
０［Ｖ］（グランドレベル）のいずれか一方を選択し、
表示パネル１０１の端子Ｄｘ１乃至Ｄｘｍと電気的に接
続される。各スイッチング素子Ｓ１乃至Ｓｍは、制御回
路１０３が出力する制御信号Ｔｓｃａｎに基づいて動作
するものであり、例えばＦＥＴのようなスイッチング素
子を組み合わせることにより構成することができる。The scanning circuit 102 will be described. The circuit includes m switching elements (S1 to S
m is schematically shown). Each switching element selects either the output voltage of the DC voltage power supply Vx or 0 [V] (ground level),
It is electrically connected to terminals Dx1 to Dxm of the display panel 101. Each of the switching elements S1 to Sm operates based on a control signal Tscan output from the control circuit 103, and can be configured by combining switching elements such as FETs, for example.
【０１２３】直流電圧源Ｖｘは、本例の場合には電子放
出素子の特性（電子放出閾値電圧）に基づき、走査され
ていない素子に印加される駆動電圧が電子放出閾値電圧
以下となるような一定電圧を出力するよう設定されてい
る。In the case of the present embodiment, the DC voltage source Vx is such that the drive voltage applied to the unscanned element is equal to or lower than the electron emission threshold voltage based on the characteristics (electron emission threshold voltage) of the electron emission element. It is set to output a constant voltage.
【０１２４】制御回路１０３は、外部より入力される画
像信号に基づいて適切な表示が行われるように、各部の
動作を整合させる機能を有する。制御回路１０３は、同
期信号分離回路１０６より送られる同期信号Ｔｓｙｎｃ
に基づいて、各部に対してＴｓｃａｎ，Ｔｓｆｔ及びＴ
ｍｒｙの各制御信号を発生する。The control circuit 103 has a function of matching the operation of each unit so that appropriate display is performed based on an image signal input from the outside. The control circuit 103 controls the synchronization signal Tsync sent from the synchronization signal separation circuit 106.
, Tscan, Tsft and T
mry control signals are generated.
【０１２５】同期信号分離回路１０６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、一般的な周波
数分離（フィルター）回路等を用いて構成できる。同期
信号分離回路１０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は、便宜上ＤＡＴＡ信
号と表した。このＤＡＴＡ信号は、シフトレジスタ１０
４に入力される。The synchronizing signal separating circuit 106 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside, and uses a general frequency separating (filter) circuit or the like. Can be configured. The synchronizing signal separated by the synchronizing signal separating circuit 106 includes a vertical synchronizing signal and a horizontal synchronizing signal, but is shown here as a Tsync signal for convenience of explanation. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is output to the shift register 10
4 is input.
【０１２６】シフトレジスタ１０４は、時系列的にシリ
アルに入力される前記ＤＡＴＡ信号を、画像の１ライン
毎にシリアル／パラレル変換するためのもので、前記制
御回路１０３より送られる制御信号Ｔｓｆｔに基づいて
動作する（即ち、制御信号Ｔｓｆｔは、シフトレジスタ
１０４のシフトクロックであると言い換えてもよ
い。）。シリアル／パラレル変換された画像１ライン分
のデータ（電子放出素子ｎ素子分の駆動データに相当）
は、Ｉｄ１乃至Ｉｄｎのｎ個の並列信号として前記シフ
トレジスタ１０４より出力される。The shift register 104 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and is based on a control signal Tsft sent from the control circuit 103. (In other words, the control signal Tsft may be rephrased as a shift clock of the shift register 104). Data for one line of serial / parallel converted image (equivalent to drive data for n electron-emitting devices)
Are output from the shift register 104 as n parallel signals Id1 to Idn.
【０１２７】ラインメモリ１０５は、画像１ライン分の
データを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１０３より送られる制御信号Ｔｍｒｙに従
って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶され
た内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調
信号発生器１０７に入力される。The line memory 105 is a storage device for storing data of one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal Tmry sent from the control circuit 103. The stored contents are output as Id′1 to Id′n and input to the modulation signal generator 107.
【０１２８】変調信号発生器１０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて、電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Ｄｙ１乃至Ｄｙｎを通じて表示パネル１０１
内の電子放出素子に印加される。Modulation signal generator 107 outputs image data I
A signal source for appropriately driving and modulating each of the electron-emitting devices in accordance with each of d'1 to Id'n, and its output signal is supplied to the display panel 101 through terminals Dy1 to Dyn.
Is applied to the electron-emitting device in the inside.
【０１２９】前述したように、本発明の電子放出素子は
放出電流Ｉｅに関して以下の基本特性を有している。即
ち、電子放出には明確な閾値電圧Ｖｔｈがあり、Ｖｔｈ
以上の電圧が印加された時のみ電子放出が生じる。電子
放出閾値以上の電圧に対しては、素子への印加電圧の変
化に応じて放出電流も変化する。このことから、本素子
にパルス状の電圧を印加する場合、例えば電子放出閾値
電圧以下の電圧を印加しても電子放出は生じないが、電
子放出閾値電圧以上の電圧を印加する場合には電子ビー
ムが出力される。その際、パルスの波高値Ｖｍを変化さ
せることにより、出力電子ビームの強度を制御すること
が可能である。また、パルスの幅Ｐｗを変化させること
により、出力される電子ビームの電荷の総量を制御する
ことが可能である。As described above, the electron-emitting device of the present invention has the following basic characteristics with respect to the emission current Ie. That is, electron emission has a clear threshold voltage Vth, and Vth
Electron emission occurs only when the above voltage is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes according to the change in the voltage applied to the device. From this, when a pulse-like voltage is applied to this element, for example, when a voltage lower than the electron emission threshold voltage is applied, electron emission does not occur, but when a voltage higher than the electron emission threshold voltage is applied, electrons are not emitted. A beam is output. At that time, the intensity of the output electron beam can be controlled by changing the peak value Vm of the pulse. Further, by changing the pulse width Pw, it is possible to control the total amount of charges of the output electron beam.
【０１３０】従って、入力信号に応じて電子放出素子を
変調する方式としては、電圧変調方式とパルス幅変調方
式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１０７としては、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの波高値を変調できるような電圧変調方式の回路を用
いることができる。パルス幅変調方式を実施するに際し
ては、変調信号発生器１０７として、一定の波高値の電
圧パルスを発生し、入力されるデータに応じて適宜電圧
パルスの幅を変調するようなパルス幅変調方式の回路を
用いることができる。Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method, or the like can be adopted. When implementing the voltage modulation method, the modulation signal generator 107 generates a voltage pulse of a fixed length, and a voltage modulation circuit capable of appropriately modulating the peak value of the voltage pulse according to input data. Can be used. When performing the pulse width modulation method, the modulation signal generator 107 generates a voltage pulse having a constant peak value, and modulates the width of the voltage pulse appropriately according to input data. A circuit can be used.
【０１３１】シフトレジスタ１０４やラインメモリ１０
５は、デジタル信号式のものでもアナログ信号式のもの
でも採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。The shift register 104 and the line memory 10
5 can be a digital signal type or an analog signal type. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.
【０１３２】デジタル信号式を用いる場合には、同期信
号分離回路１０６の出力信号ＤＡＴＡをデジタル信号化
する必要があるが、これには同期信号分離回路１０６の
出力部にＡ／Ｄ変換器を設ければ良い。これに関連して
ラインメモリ１０５の出力信号がデジタル信号かアナロ
グ信号かにより、変調信号発生器１０７に用いられる回
路が若干異なったものとなる。即ち、デジタル信号を用
いた電圧変調方式の場合、変調信号発生器１０７には、
例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路等
を付加する。パルス幅変調方式の場合、変調信号発生器
１０７には、例えば高速の発振器及び発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合わせた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を電子放出素
子の駆動電圧にまで電圧増幅するための増幅器を付加す
ることもできる。When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 106 into a digital signal. For this purpose, an A / D converter is provided at the output of the synchronization signal separation circuit 106. Just do it. In this connection, the circuit used for the modulation signal generator 107 is slightly different depending on whether the output signal of the line memory 105 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, the modulation signal generator 107 includes:
For example, a D / A conversion circuit is used, and an amplification circuit and the like are added as necessary. In the case of the pulse width modulation method, the modulation signal generator 107 includes, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and a comparator for comparing the output value of the counter with the output value of the memory. (Comparator) is used. If necessary, an amplifier for amplifying the pulse width modulated signal output from the comparator to the drive voltage of the electron-emitting device can be added.
【０１３３】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１０７には、例えばオペアンプ等を
用いた増幅回路を採用でき、必要に応じてレベルシフト
回路等を付加することもできる。パルス幅変調方式の場
合には、例えば電圧制御型発振回路（ＶＣＯ）を採用で
き、必要に応じて電子放出素子の駆動電圧にまで電圧増
幅するための増幅器を付加することもできる。In the case of the voltage modulation method using an analog signal, an amplification circuit using, for example, an operational amplifier or the like can be employed as the modulation signal generator 107, and a level shift circuit or the like can be added as necessary. In the case of the pulse width modulation method, for example, a voltage controlled oscillator (VCO) can be employed, and an amplifier for amplifying the voltage up to the driving voltage of the electron-emitting device can be added as necessary.
【０１３４】このような構成をとり得る本発明の画像形
成装置においては、各電子放出素子に、容器外端子Ｄｘ
１乃至Ｄｘｍ、Ｄｙ１乃至Ｄｙｎを介して電圧を印加す
ることにより、電子放出が生じる。高圧端子８７を介し
てメタルバック８５あるいは透明電極（不図示）に高圧
を印加し、電子ビームを加速する。加速された電子は、
蛍光膜８４に衝突し、発光が生じて画像が形成される。In the image forming apparatus of the present invention which can take such a configuration, each of the electron-emitting devices is provided with an external terminal Dx.
By applying a voltage via 1 to Dxm and Dy1 to Dyn, electron emission occurs. A high voltage is applied to the metal back 85 or a transparent electrode (not shown) via the high voltage terminal 87 to accelerate the electron beam. The accelerated electrons are
The light collides with the fluorescent film 84 and emits light to form an image.
【０１３５】ここで述べた画像形成装置の構成は、本発
明の画像形成装置の一例であり、本発明の技術思想に基
づいて種々の変形が可能である。入力信号についてはＮ
ＴＳＣ方式を挙げたが、入力信号はこれに限られるもの
ではなく、ＰＡＬ、ＳＥＣＡＭ方式等の他、これらより
も多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方
式をはじめとする高品位ＴＶ）方式をも採用できる。The configuration of the image forming apparatus described here is an example of the image forming apparatus of the present invention, and various modifications can be made based on the technical idea of the present invention. N for input signal
Although the TSC system has been described, the input signal is not limited to this, and a PAL, SECAM system, or other TV signal including a larger number of scanning lines (eg, a high-quality TV including the MUSE system). A method can also be adopted.
【０１３６】次に、前述の梯子型配置の電子源及び画像
形成装置について、図１９及び図２０を用いて説明す
る。Next, the above-mentioned ladder-type arrangement of electron sources and image forming apparatus will be described with reference to FIGS. 19 and 20.
【０１３７】図１９は、梯子型配置の電子源の一例を示
す模式図である。図１９において、１１０は電子源基
板、１１１は電子放出素子である。１１２は、電子放出
素子１１１を接続するための共通配線Ｄ１〜Ｄ１０であ
り、これらは外部端子として引き出されている。電子放
出素子１１１は、基板１１０上に、Ｘ方向に並列に複数
個配置されている（これを素子行と呼ぶ）。この素子行
が複数個配置されて、電子源を構成している。各素子行
の共通配線間に駆動電圧を印加することで、各素子行を
独立に駆動させることができる。即ち、電子ビームを放
出させたい素子行には、電子放出閾値以上の電圧を印加
し、電子ビームを放出させたくない素子行には、電子放
出閾値以下の電圧を印加する。各素子行間に位置する共
通配線Ｄ２〜Ｄ９は、例えばＤ２とＤ３、Ｄ４とＤ５、
Ｄ６とＤ７、Ｄ８とＤ９とを夫々一体の同一配線とする
こともできる。FIG. 19 is a schematic view showing an example of a ladder-type electron source. In FIG. 19, reference numeral 110 denotes an electron source substrate, and 111 denotes an electron-emitting device. Reference numeral 112 denotes common wirings D1 to D10 for connecting the electron-emitting devices 111, and these are drawn out as external terminals. A plurality of electron-emitting devices 111 are arranged on the substrate 110 in parallel in the X direction (this is called an element row). A plurality of the element rows are arranged to constitute an electron source. By applying a drive voltage between the common wires of each element row, each element row can be driven independently. That is, a voltage equal to or higher than the electron emission threshold is applied to the element rows where the electron beam is to be emitted, and a voltage equal to or lower than the electron emission threshold is applied to the element rows where the electron beam is not desired to be emitted. Common wirings D2 to D9 located between the element rows are, for example, D2 and D3, D4 and D5,
D6 and D7, and D8 and D9 may be formed as one and the same wiring.
【０１３８】図２０は、梯子型配置の電子源を備えた画
像形成装置におけるパネル構造の一例を示す模式図であ
る。１２０はグリッド電極、１２１は電子が通過するた
めの開口、Ｄ１乃至Ｄｍは容器外端子、Ｇ１乃至Ｇｎは
グリッド電極１２０と接続された容器外端子である。１
１０は各素子行間の共通配線を同一配線とした電子源基
板である。図２０においては、図１６、図１９に示した
部位と同じ部位には、これらの図に付したのと同一の符
号を付している。ここに示した画像形成装置と、図１６
に示した単純マトリクス配置の画像形成装置との大きな
違いは、電子源基板１１０とフェースプレート８６の間
にグリッド電極１２０を備えているか否かである。FIG. 20 is a schematic diagram showing an example of a panel structure in an image forming apparatus provided with a ladder type electron source. Reference numeral 120 denotes a grid electrode, 121 denotes an opening through which electrons pass, D1 to Dm denote external terminals, and G1 to Gn denote external terminals connected to the grid electrode 120. 1
Reference numeral 10 denotes an electron source substrate in which the common wiring between the element rows is the same wiring. 20, the same parts as those shown in FIGS. 16 and 19 are denoted by the same reference numerals as those shown in these figures. The image forming apparatus shown here and FIG.
The major difference from the image forming apparatus of the simple matrix arrangement shown in FIG. 9 is whether or not the grid electrode 120 is provided between the electron source substrate 110 and the face plate 86.
【０１３９】図２０においては、基板１１０とフェース
プレート８６の間には、グリッド電極１２０が設けられ
ている。グリッド電極１２０は、電子放出素子１１１か
ら放出された電子ビームを変調するためのものであり、
梯子型配置の素子行と直交して設けられたストライプ状
の電極に電子ビームを通過させるため、各素子に対応し
て１個ずつ円形の開口１２１が設けられている。グリッ
ド電極の形状や配置位置は、図２０に示したものに限定
されるものではない。例えば、開口としてメッシュ状に
多数の通過口を設けることもでき、グリッド電極を電子
放出素子の周囲や近傍に設けることもできる。In FIG. 20, a grid electrode 120 is provided between the substrate 110 and the face plate 86. The grid electrode 120 is for modulating the electron beam emitted from the electron-emitting device 111,
In order to allow an electron beam to pass through stripe-shaped electrodes provided orthogonally to the ladder-type element rows, one circular opening 121 is provided for each element. The shape and arrangement position of the grid electrode are not limited to those shown in FIG. For example, a large number of passage openings can be provided in a mesh shape as openings, and a grid electrode can be provided around or near the electron-emitting device.
【０１４０】容器外端子Ｄ１乃至Ｄｍ及びグリッド容器
外端子Ｇ１乃至Ｇｎは、不図示の制御回路と電気的に接
続されている。The external terminals D1 to Dm and the external terminals G1 to Gn are electrically connected to a control circuit (not shown).
【０１４１】本例の画像形成装置では、素子行を１列ず
つ順次駆動（走査）して行くのと同期してグリッド電極
列に画像１ライン分の変調信号を同時に印加する。これ
により、各電子ビームの蛍光体への照射を制御し、画像
を１ラインずつ表示することができる。In the image forming apparatus of this embodiment, a modulation signal for one line of an image is simultaneously applied to the grid electrode rows in synchronization with sequentially driving (scanning) the element rows one by one. This makes it possible to control the irradiation of each electron beam to the phosphor and display an image one line at a time.
【０１４２】以上説明した本発明の画像形成装置は、テ
レビジョン放送の表示装置、テレビ会議システムやコン
ピューター等の表示装置の他、感光性ドラム等を用いて
構成された光プリンターとしての画像形成装置等として
も用いることができる。The above-described image forming apparatus according to the present invention can be used as an image forming apparatus as an optical printer including a photosensitive drum and the like, in addition to a display device for a television broadcast, a video conference system and a display device such as a computer. Etc. can also be used.
【０１４３】[0143]
【実施例】以下、具体的な実施例を挙げて本発明を詳し
く説明するが、本発明はこれら実施例に限定されるもの
ではなく、本発明の目的が達成される範囲内での各要素
の置換や設計変更がなされたものをも包含する。EXAMPLES Hereinafter, the present invention will be described in detail with reference to specific examples, but the present invention is not limited to these examples, and each element within a range in which the object of the present invention is achieved. This also includes those in which substitutions or design changes have been made.
【０１４４】［実施例１〜３、比較例１，２］本実施例
は、図２１に模式的に示したような構成の電子放出素子
を作成した例である。以下、図２１及び図２２を用い
て、本実施例の電子放出素子の作成方法を説明する。[Examples 1 to 3, Comparative Examples 1 and 2] This example is an example in which an electron-emitting device having the structure schematically shown in FIG. Hereinafter, a method for manufacturing the electron-emitting device of this embodiment will be described with reference to FIGS.
【０１４５】工程−ａ 青板ガラス上にスパッタリング法によりＳｉＯ2 を０．
５μｍ堆積し、これを基板１として用いた。この基板１
を洗浄した後、真空蒸着法により厚さ５ｎｍのＴｉ、厚
さ３０ｎｍのＰｔを続けて堆積した後、通常のフォトリ
ソグラフィー技術によりパターニングし、素子電極２，
３を形成した（図２２（ａ））。素子電極の間隔Ｌは１
００μｍとした。このようにして基板１上に素子電極
２，３の形成されたものを多数作成した。Step-a: SiO 2 was added to a soda lime glass by sputtering to a thickness of 0.1%.
5 μm was deposited and used as the substrate 1. This substrate 1
And then successively depositing 5 nm thick Ti and 30 nm thick Pt by vacuum evaporation, patterning by ordinary photolithography,
No. 3 was formed (FIG. 22A). The interval L between device electrodes is 1
It was set to 00 μm. In this way, a number of device electrodes 2 and 3 were formed on the substrate 1.
【０１４６】工程−ｂ 本工程で作成する微粒子からなる導電性膜４の形状に対
応する形状の開口を有する蒸着マスク２２１を被せ、Ｂ
ｉを真空蒸着法により堆積させる。堆積時間を制御する
ことにより、平均膜厚を制御し、様々な平均膜厚のもの
を作成した。Ｂｉの堆積レートは、市販の膜厚モニタに
よって膜厚を監視しながら、１ｎｍ／ｍｉｎ．となるよ
う制御した。このとき、基板温度は３０℃とした。Step-b: A vapor deposition mask 221 having an opening having a shape corresponding to the shape of the conductive film 4 made of fine particles formed in this step is covered, and
i is deposited by a vacuum evaporation method. By controlling the deposition time, the average film thickness was controlled to produce various average film thicknesses. The deposition rate of Bi was 1 nm / min. While monitoring the film thickness with a commercially available film thickness monitor. It controlled so that it might become. At this time, the substrate temperature was 30 ° C.
【０１４７】以上のようにして作成した素子について、
その微粒子膜のコンダクタンスを測定し、蒸着時間より
求めた平均膜厚に対して整理したところ、図４（ｂ）に
示したのと同様な相関を示した。これから平均膜厚につ
いての臨界値を求めたところ、その値はｔ＝９ｎｍ程度
で、前述の許容幅は、±２ｎｍ程度と見積もられた。With respect to the element prepared as described above,
When the conductance of the fine particle film was measured and arranged with respect to the average film thickness obtained from the vapor deposition time, a correlation similar to that shown in FIG. 4B was shown. From this, a critical value for the average film thickness was determined, and the value was about t = 9 nm, and the above-mentioned allowable width was estimated to be about ± 2 nm.
【０１４８】前記の工程で作成した素子から、実施例１
〜３として上記の許容範囲に入る素子、具体的には微粒
子膜の平均膜厚が、ｔ＝７，９，１１ｎｍのもの、及び
比較例１として、平均膜厚が上記範囲より小さなもの
（ｔ＝６ｎｍ）、及び比較例２として、平均膜厚が上記
範囲より大きなもの（ｔ＝１２ｎｍ）を選び、図６に示
した評価装置に設置した。なお、真空容器５５内の圧力
は、１０-5Ｐａ以下とした。From the device prepared in the above steps, the first embodiment
Elements having an average film thickness of t = 7, 9, 11 nm, and those of Comparative Example 1 having an average film thickness smaller than the above range (t = 6 nm) and Comparative Example 2 having an average film thickness larger than the above range (t = 12 nm) were installed in the evaluation apparatus shown in FIG. The pressure in the vacuum vessel 55 was set to 10 −5 Pa or less.
【０１４９】工程−ｃ 素子電極２，３間に電圧パルスを印加し、フォーミング
処理を試みた。パルス波形は、図５（ｂ）に示した、波
高値の漸増する三角波パルスであり、パルス幅Ｔ１＝１
ｍｓｅｃ．、パルス間隔Ｔ２＝１０ｍｓｅｃ．とした。Step-c A voltage pulse was applied between the device electrodes 2 and 3 to perform a forming process. The pulse waveform is a triangular wave pulse whose peak value gradually increases as shown in FIG. 5B, and has a pulse width T1 = 1.
msec. , Pulse interval T2 = 10 msec. And
【０１５０】実施例１〜３の素子では、パルス波高値が
１Ｖ前後に到達した時点で、素子電極間の抵抗値が急増
し、フォーミング処理を完了した。このときに流れた電
流の最大値はいずれも１００μＡオーダー、従ってフォ
ーミングパワーは、１００μＷオーダーであった。In the devices of Examples 1 to 3, when the pulse peak value reached about 1 V, the resistance value between the device electrodes rapidly increased, and the forming process was completed. The maximum value of the current flowing at this time was 100 μA order, and the forming power was 100 μW order.
【０１５１】比較例１の素子では、初めから抵抗値が大
きく電流を流すことができなかった。The device of Comparative Example 1 had a large resistance value from the beginning, and could not allow a current to flow.
【０１５２】比較例２の素子では、比較的大きな電流が
流れ、パルス波高値が４Ｖ程度になったときに抵抗値が
急増し、フォーミング処理を完了した。このときに流れ
た電流の最大値は５００μＡ程度であり、従ってフォー
ミングパワーは２ｍＷ程度であった。この素子において
は、従来の方法による電子放出部形成と同様の現象が起
こったものと考えられる。In the device of Comparative Example 2, a relatively large current flowed, and when the peak value of the pulse reached about 4 V, the resistance value rapidly increased, and the forming process was completed. The maximum value of the current flowing at this time was about 500 μA, and the forming power was about 2 mW. In this device, it is considered that the same phenomenon as in the formation of the electron-emitting portion by the conventional method has occurred.
【０１５３】工程−ｄ 上記の素子の内、実施例１〜３の素子について、活性化
処理を行った。具体的には、真空容器５５内に不図示の
ガス導入装置によりアセトンを導入、圧力を１．３×１
０-1Ｐａとし、素子電極２，３間に波高値１４Ｖの矩形
波パルス電圧を印加した。なお、パルス幅は１ｍｓｅ
ｃ．、パルス間隔は１０ｍｓｅｃ．とした。その結果、
いずれの素子も素子電極間に流れる電流が時間とともに
増加し、３０分間で０．５〜１ｍＡ程度に達した。この
時点でパルス電圧の印加とアセトンの導入を中止した。Step-d Of the above-mentioned devices, the devices of Examples 1 to 3 were activated. Specifically, acetone was introduced into the vacuum vessel 55 by a gas introduction device (not shown), and the pressure was set to 1.3 × 1.
A rectangular wave pulse voltage having a peak value of 14 V was applied between the device electrodes 2 and 3 at 0 -1 Pa. The pulse width is 1 mse
c. The pulse interval is 10 msec. And as a result,
In each of the devices, the current flowing between the device electrodes increased with time, and reached about 0.5 to 1 mA in 30 minutes. At this point, the application of the pulse voltage and the introduction of acetone were stopped.
【０１５４】工程−ｅ 真空容器５５全体を加熱しながら、排気した。この処理
は安定化処理と呼ばれる工程である。内部の圧力が１．
３×１０-6Ｐａ以下になった時点で加熱用のヒーターを
切り、安定化処理を終了した。Step-e The entire vacuum vessel 55 was evacuated while being heated. This processing is a step called a stabilization processing. Internal pressure is 1.
When the pressure became 3 × 10 −6 Pa or less, the heater for heating was turned off, and the stabilization treatment was completed.
【０１５５】以上の工程により作成した実施例１〜３の
素子について、電子放出特性を測定した。測定は、電源
５１により素子電極２，３間にパルス電圧を印加し、ア
ノード電極５４に１ＫＶを印加して行った。アノード電
極５４と素子の間隔Ｈは４ｍｍとした。パルス電圧の波
形は、パルス幅１ｍｓｅｃ．、パルス間隔１０ｍｓｅ
ｃ．の矩形波で、パルス波高値を適宜変化させて特性を
測定した。その結果、図７と同様な非線形な電圧−素子
電流特性が観測された。The electron emission characteristics of the devices of Examples 1 to 3 prepared by the above steps were measured. The measurement was performed by applying a pulse voltage between the device electrodes 2 and 3 by the power supply 51 and applying 1 KV to the anode electrode 54. The distance H between the anode 54 and the element was 4 mm. The pulse voltage has a pulse width of 1 msec. , Pulse interval 10mse
c. The characteristics of the rectangular wave were measured while appropriately changing the pulse peak value. As a result, a non-linear voltage-device current characteristic similar to that of FIG. 7 was observed.
【０１５６】また、実施例１〜３及び比較例１，２の素
子を、走査電子顕微鏡（ＳＥＭ）を用いて観察し、微粒
子膜（導電性膜４）の基板に対する被覆率を求めた。実
施例１〜３の素子では、０．６７±０．１の範囲であっ
たが、比較例１では０．５、比較例２では０．８という
値が観測され、ランダムな微粒子系での被覆率をパラメ
ーターとした場合の浸透閾値として知られる値と一致し
ていることがわかった。The devices of Examples 1 to 3 and Comparative Examples 1 and 2 were observed using a scanning electron microscope (SEM), and the coverage of the fine particle film (conductive film 4) on the substrate was determined. In the devices of Examples 1 to 3, the value was in the range of 0.67 ± 0.1. In Comparative Example 1, values of 0.5 and 0.8 were observed, respectively. It was found that the value was consistent with a value known as a permeation threshold when the coverage was a parameter.
【０１５７】［実施例４］本実施例では、多数の電子放
出素子をマトリクス配線した電子源を作成した。図２３
は、本実施例の電子源を模式的に示した図である。[Embodiment 4] In this embodiment, an electron source in which a large number of electron-emitting devices are arranged in a matrix was prepared. FIG.
FIG. 2 is a diagram schematically illustrating the electron source of the present embodiment.
【０１５８】図２３中、２３０は実施例１と同様の電子
放出素子、２３１は電子源基板、２３２はＸ方向配線、
２３３はＹ方向配線、２３４は配線２３２と配線２３３
の交差部に設けた絶縁層、２３５は電子放出素子の各素
子電極と配線２３２，２３３を夫々接続する結線、２３
６はＸ方向配線２３２に電圧を印加する集積化された電
圧印加手段、２３７はＹ方向配線２３３に電圧を印加す
る集積化された電圧印加手段である。In FIG. 23, reference numeral 230 denotes an electron-emitting device similar to that of the first embodiment, 231 denotes an electron source substrate, 232 denotes an X-direction wiring,
233 is a Y-direction wiring, 234 is a wiring 232 and a wiring 233
The insulating layer 235 provided at the intersection of the elements 235 is a connection connecting the element electrodes of the electron-emitting device with the wirings 232 and 233, respectively.
Reference numeral 6 denotes integrated voltage applying means for applying a voltage to the X-direction wiring 232, and reference numeral 237 denotes integrated voltage applying means for applying a voltage to the Y-direction wiring 233.
【０１５９】集積化された電圧印加手段２３６，２３７
は、画像表示用の集積回路と兼用することができる。す
なわち、Ｘ方向配線２３２は走査側電極であり、電圧印
加手段２３６は走査側駆動電源であるところの集積回路
であり、Ｙ方向配線２３３は情報信号側電極であり、電
圧印加手段２３７は情報信号側駆動電源であるところの
集積回路である。Integrated voltage applying means 236, 237
Can also be used as an integrated circuit for image display. That is, the X-directional wiring 232 is a scanning-side electrode, the voltage applying means 236 is an integrated circuit that is a scanning-side driving power source, the Y-directional wiring 233 is an information signal-side electrode, and the voltage applying means 237 is an information signal. It is an integrated circuit that is a side drive power supply.
【０１６０】本実施例の電子源では、上記のマトリクス
電極と電圧印加手段により、各電子放出素子の素子電極
間に電圧を印加して行うフォーミング処理を、極めて小
さい電力で実施することができた。In the electron source of this embodiment, the forming process performed by applying a voltage between the device electrodes of each electron-emitting device by the above-mentioned matrix electrode and voltage applying means could be performed with extremely small power. .
【０１６１】[0161]
【発明の効果】以上説明したように、本発明によれば、
電子放出素子の導電性膜に予め電界集中領域を形成でき
たことにより、フォーミング時に素子に流れる電流を大
幅に小さくすることができた。このため、素子に接続さ
れる配線の電流容量を小さくすることができ、ひいては
電子放出素子を用いた装置、特に多数の電子放出素子を
集積して用いた装置の設計の自由度を広げることが可能
となった。As described above, according to the present invention,
Since the electric field concentration region was previously formed in the conductive film of the electron-emitting device, the current flowing through the device during forming could be significantly reduced. For this reason, the current capacity of the wiring connected to the element can be reduced, and as a result, the degree of freedom of design of a device using electron-emitting devices, particularly a device using a large number of integrated electron-emitting devices can be increased. It has become possible.
【０１６２】また、フォーミング時に流れる電流による
素子特性への悪影響を防ぐこともでき、より信頼性の高
い電子源や画像形成装置を実現できる。Further, it is possible to prevent a current flowing during forming from adversely affecting the element characteristics, thereby realizing a more reliable electron source and image forming apparatus.
【図１】本発明の平面型の電子放出素子の一例を示す模
式図である。FIG. 1 is a schematic view showing an example of a flat-type electron-emitting device according to the present invention.
【図２】本発明の垂直型の電子放出素子の一例を示す模
式図である。FIG. 2 is a schematic diagram illustrating an example of a vertical electron-emitting device according to the present invention.
【図３】本発明の電子放出素子の製造方法を説明するた
めの図である。FIG. 3 is a view illustrating a method for manufacturing an electron-emitting device according to the present invention.
【図４】本発明の電子放出素子の導電性膜の製造に際し
て採用できる成膜方法を説明するための図である。FIG. 4 is a diagram for explaining a film forming method that can be employed when manufacturing a conductive film of the electron-emitting device of the present invention.
【図５】本発明の電子放出素子の製造に際して採用でき
る通電フォーミング処理における電圧波形の例を示す図
である。FIG. 5 is a diagram showing an example of a voltage waveform in an energization forming process that can be employed in manufacturing the electron-emitting device of the present invention.
【図６】本発明の電子放出素子の製造に用いることので
きる真空処理装置（測定評価装置）の一例を示す概略構
成図である。FIG. 6 is a schematic configuration diagram showing an example of a vacuum processing apparatus (measurement evaluation apparatus) that can be used for manufacturing the electron-emitting device of the present invention.
【図７】本発明の電子放出素子の電子放出特性を示す図
である。FIG. 7 is a view showing the electron emission characteristics of the electron-emitting device of the present invention.
【図８】微粒子膜内に電界集中領域が発生するメカニズ
ムを説明するためのモデル説明図である。FIG. 8 is a model explanatory diagram for explaining a mechanism of generating an electric field concentration region in a fine particle film.
【図９】揺らぎに起因した電界集中線の説明図である。FIG. 9 is an explanatory diagram of an electric field concentration line caused by fluctuation.
【図１０】電界集中度の揺らぎ依存性を示す図である。FIG. 10 is a diagram showing the fluctuation dependence of the electric field concentration.
【図１１】電界集中度のボンド連結率依存性を示す図で
ある。FIG. 11 is a diagram showing the dependency of the electric field concentration on the bond connection ratio.
【図１２】電界集中度の被覆率依存性を示す図である。FIG. 12 is a diagram showing the dependence of the degree of electric field concentration on the coverage.
【図１３】微粒子膜内の電圧降下の分布を示す図であ
る。FIG. 13 is a diagram showing a distribution of a voltage drop in a fine particle film.
【図１４】電界集中度のコンダクタンス比依存性を示す
図である。FIG. 14 is a diagram showing the conductance ratio dependence of the electric field concentration.
【図１５】本発明の単純マトリクス配置の電子源の一例
を示す模式図である。FIG. 15 is a schematic view showing an example of an electron source having a simple matrix arrangement according to the present invention.
【図１６】本発明の画像形成装置の表示パネルの一例を
示す模式図である。FIG. 16 is a schematic diagram illustrating an example of a display panel of the image forming apparatus of the present invention.
【図１７】表示パネルにおける蛍光膜の一例を示す模式
図である。FIG. 17 is a schematic diagram illustrating an example of a fluorescent film in a display panel.
【図１８】本発明の画像形成装置にＮＴＳＣ方式のテレ
ビ信号に応じて表示を行うための駆動回路の一例を示す
ブロック図である。FIG. 18 is a block diagram illustrating an example of a drive circuit for performing display according to an NTSC television signal on the image forming apparatus of the present invention.
【図１９】本発明の梯子型配置の電子源の一例を示す模
式図である。FIG. 19 is a schematic view showing an example of an electron source having a ladder-type arrangement according to the present invention.
【図２０】本発明の画像形成装置の表示パネルの一例を
示す模式図である。FIG. 20 is a schematic diagram illustrating an example of a display panel of the image forming apparatus of the present invention.
【図２１】実施例１〜３の電子放出素子を示す模式図で
ある。FIG. 21 is a schematic view showing electron-emitting devices of Examples 1 to 3.
【図２２】実施例１〜３の電子放出素子の製造方法を説
明するための図である。FIG. 22 is a drawing for explaining the method for manufacturing the electron-emitting device of Examples 1 to 3.
【図２３】実施例４の電子源を示す模式図である。FIG. 23 is a schematic view illustrating an electron source according to a fourth embodiment.
１ 基板 ２，３ 素子電極 ４ 導電性膜 ５ 電子放出部 ２１ 段差形成部材 ４１ 真空容器 ４２ 基板フォルダー ４３ 蒸着源 ４４ 真空容器支持台 ４５ 排気管 ４６ 臨界的な領域 ５０ 素子電流Ｉｆを測定するための電流計 ５１ 電子放出素子に素子電圧Ｖｆを印加するための電
源 ５２ 電子放出部５より放出される放出電流Ｉｅを測定
するための電流計 ５３ アノード電極５４に電圧を印加するための高圧電
源 ５４ 電子放出部５より放出される電子を捕捉するため
のアノード電極 ５５ 真空容器 ５６ 排気ポンプ ７１ 電子源基板 ７２ Ｘ方向配線 ７３ Ｙ方向配線 ７４ 電子放出素子 ７５ 結線 ８１ リアプレート ８２ 支持枠 ８３ ガラス基板 ８４ 蛍光膜 ８５ メタルバック ８６ フェースプレート ８７ 高圧端子 ８８ 外囲器 ９１ 黒色導電材 ９２ 蛍光体 １０１ 表示パネル １０２ 走査回路 １０３ 制御回路 １０４ シフトレジスタ １０５ ラインメモリ １０６ 同期信号分離回路 １０７ 変調信号発生器 Ｖｘ，Ｖａ 直流電圧源 １１０ 電子源基板 １１１ 電子放出素子 １１２ 電子放出素子を配線するための共通配線 １２０ グリッド電極 １２１ 電子が通過するための開口 ２２１ 蒸着マスク ２３０ 電子放出素子 ２３１ 電子源基板 ２３２ Ｘ方向配線 ２３３ Ｙ方向配線 ２３４ 絶縁層 ２３５ 結線 ２３６，２３７ 電圧印加手段DESCRIPTION OF SYMBOLS 1 Substrate 2, 3 Element electrode 4 Conductive film 5 Electron emission part 21 Step forming member 41 Vacuum container 42 Substrate folder 43 Evaporation source 44 Vacuum container support stand 45 Exhaust pipe 46 Critical area 50 For measuring element current If Ammeter 51 Power supply for applying element voltage Vf to electron-emitting device 52 Ammeter for measuring emission current Ie emitted from electron-emitting section 5 53 High-voltage power supply for applying voltage to anode electrode 54 Electrons Anode electrode 55 for capturing electrons emitted from emission unit 5 55 Vacuum container 56 Exhaust pump 71 Electron source substrate 72 X-direction wiring 73 Y-direction wiring 74 Electron emission element 75 Connection 81 Rear plate 82 Support frame 83 Glass substrate 84 Fluorescence Film 85 metal back 86 face plate 87 high voltage terminal 88 envelope 91 black conductive material 92 Phosphor 101 Display panel 102 Scanning circuit 103 Control circuit 104 Shift register 105 Line memory 106 Synchronous signal separation circuit 107 Modulation signal generator Vx, Va DC voltage source 110 Electron source substrate 111 Electron emitting element 112 Wiring for electron emitting element Common wiring 120 Grid electrode 121 Opening for passing electrons 221 Deposition mask 230 Electron emitting element 231 Electron source substrate 232 X-directional wiring 233 Y-directional wiring 234 Insulating layer 235 Connection 236, 237 Voltage applying means
Claims (11)
る導電性膜を備える電子放出素子の製造方法において、 微粒子の配置状態を示す幾何学的パラメーター（以下、
「ｘ」と記す）として、微粒子膜のコンダクタンスをそ
の一価関数（以下、「Ｃ（ｘ）」と記す）として表すこ
とのできるものを選び、該コンダクタンスＣ（ｘ）が実
質的に０である絶縁状態から有限の値をもつ導電状態に
遷移する領域内の値となるように、該パラメーターｘを
制御して該微粒子からなる導電性膜を形成する工程と、 上記一対の電極間に電圧を印加し、電子放出部を形成す
る工程と、を有することを特徴とする電子放出素子の製
造方法。1. A method for manufacturing an electron-emitting device comprising a conductive film made of fine particles between a pair of electrodes on a substrate, comprising:
As "x"), a material which can express the conductance of the fine particle film as its monovalent function (hereinafter referred to as "C (x)") is selected, and the conductance C (x) is substantially zero. Forming a conductive film composed of the fine particles by controlling the parameter x so as to be a value within a region where the state transitions from a certain insulating state to a conductive state having a finite value, and a voltage between the pair of electrodes. And forming an electron emitting portion by applying the following method.
ンスＣ（ｘ）のｘについての２次微分∂2 Ｃ（ｘ）／∂
ｘ2 （以下、「ｆ（ｘ）」と記す）がピーク値ｆMAX と
なる値をはさんで、ｆ（ｘ）＞ｆMAX ／ｅ（ｅ：自然対
数の底）を満たす範囲内に制御することを特徴とする請
求項１に記載の電子放出素子の製造方法。2. The parameter x is defined as a second derivative of the conductance C (x) with respect to x, ∂ 2 C (x) / ∂.
x 2 (hereinafter referred to as “f (x)”) is controlled so that f (x)> f MAX / e (e: the base of natural logarithm) is sandwiched between values at which the peak value f MAX is reached. The method for manufacturing an electron-emitting device according to claim 1, wherein:
金属微粒子であって、前記パラメーターｘとして該微粒
子膜の平均膜厚を選択し、該平均膜厚を７〜１１ｎｍの
範囲内に制御することを特徴とする請求項１又は２に記
載の電子放出素子の製造方法。3. The fine particle film is randomly arranged metal fine particles, and selects an average film thickness of the fine particle film as the parameter x and controls the average film thickness within a range of 7 to 11 nm. The method for manufacturing an electron-emitting device according to claim 1, wherein:
金属微粒子であって、前記パラメーターｘとして該微粒
子膜部分の微粒子による前記基体に対する被覆率を選択
し、該被覆率を０．６７±０．１の範囲内に制御するこ
とを特徴とする請求項１又は２に記載の電子放出素子の
製造方法。4. The fine particle film is metal fine particles arranged at random, and a coverage of the fine particles in the fine particle film portion with respect to the substrate is selected as the parameter x, and the coverage is 0.67 ± 0. 3. The method of manufacturing an electron-emitting device according to claim 1, wherein the control is performed within a range of 0.1.
より製造されたことを特徴とする電子放出素子。5. An electron-emitting device manufactured by the method according to claim 1. Description:
れた電子源の製造方法において、該電子放出素子を、請
求項１〜４のいずれかに記載の方法にて製造することを
特徴とする電子源の製造方法。6. A method of manufacturing an electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the electron-emitting devices are manufactured by the method according to claim 1. Method of manufacturing an electron source.
れた電子源において、該電子放出素子が、請求項５に記
載の電子放出素子であることを特徴とする電子源。7. An electron source in which a plurality of electron-emitting devices are arranged on a substrate, wherein the electron-emitting device is the electron-emitting device according to claim 5.
状に配線されていることを特徴とする請求項７に記載の
電子源。8. The electron source according to claim 7, wherein the plurality of electron-emitting devices are wired in a matrix.
線されていることを特徴とする請求項７に記載の電子
源。9. The electron source according to claim 7, wherein the plurality of electron-emitting devices are wired in a ladder shape.
れた電子源と、該電子源から放出される電子線の照射に
より画像を形成する画像形成部材とを有する画像形成装
置の製造方法において、該電子源を、請求項６に記載の
方法により製造することを特徴とする画像形成装置の製
造方法。10. A method for manufacturing an image forming apparatus, comprising: an electron source having a plurality of electron-emitting devices arranged on a substrate; and an image forming member for forming an image by irradiating an electron beam emitted from the electron source. A method for manufacturing an image forming apparatus, comprising: manufacturing the electron source by the method according to claim 6.
れた電子源と、該電子源から放出される電子線の照射に
より画像を形成する画像形成部材とを有する画像形成装
置において、該電子源が、請求項７〜９のいずれかに記
載の電子源であることを特徴とする画像形成装置。11. An image forming apparatus comprising: an electron source in which a plurality of electron-emitting devices are arranged on a base; and an image forming member that forms an image by irradiating an electron beam emitted from the electron source. An image forming apparatus, wherein the source is the electron source according to claim 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21814896A JPH1050208A (en) | 1996-08-01 | 1996-08-01 | Electron emission element, electron source, image forming device, and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21814896A JPH1050208A (en) | 1996-08-01 | 1996-08-01 | Electron emission element, electron source, image forming device, and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050208A true JPH1050208A (en) | 1998-02-20 |
Family
ID=16715404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21814896A Withdrawn JPH1050208A (en) | 1996-08-01 | 1996-08-01 | Electron emission element, electron source, image forming device, and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1050208A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7942713B2 (en) | 2005-12-13 | 2011-05-17 | Canon Kabushiki Kaisha | Method of fabricating an electron-emitting device incorporating a conductive film containing first and second particles having different resistance values |
-
1996
- 1996-08-01 JP JP21814896A patent/JPH1050208A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7942713B2 (en) | 2005-12-13 | 2011-05-17 | Canon Kabushiki Kaisha | Method of fabricating an electron-emitting device incorporating a conductive film containing first and second particles having different resistance values |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000231873A (en) | Electron emitting element, electron source and image forming device | |
| JPH1154027A (en) | Electron source and manufacture of image forming device | |
| JP3372759B2 (en) | Electron emitting element, electron source using the same, and method of manufacturing image forming apparatus | |
| JP3544135B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP3217950B2 (en) | Electron emitting element, electron source, display element, and method of manufacturing image forming apparatus | |
| JPH1050208A (en) | Electron emission element, electron source, image forming device, and manufacture thereof | |
| JP3323750B2 (en) | Electron emitting element, electron source including the same, and image forming apparatus | |
| JP3408065B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP3294487B2 (en) | Method of manufacturing electron-emitting device, and method of manufacturing electron source, display panel, and image forming apparatus using the same | |
| JP2000195417A (en) | Electron emission device, electron source, image forming apparatus and their manufacture | |
| JP2884496B2 (en) | Electron-emitting device, electron source, image forming apparatus, and manufacturing method thereof | |
| JP3524278B2 (en) | Image forming device | |
| JP2884482B2 (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP2000082384A (en) | Electron emission element, electron source and image forming device and manufacture of electron emission element | |
| JP2000021291A (en) | Electron emission element, electron source and image forming device using it | |
| JPH09330676A (en) | Electron emitting element, electron source, and image forming device | |
| JP2000021300A (en) | Electron emission element, electron source, image forming device, and their manufacture | |
| JPH1050203A (en) | Electron emitting element, electron source and image formation device making use thereof, and manufacture thereof | |
| JPH11345563A (en) | Electron emitting element, electron source, image forming device and manufacture of them | |
| JPH1055746A (en) | Electron emission element, electron source and image forming device using the element, and its driving method | |
| JPH09330648A (en) | Electron emitting element, electron source, image forming device, and manufacture of them | |
| JPH09330649A (en) | Electron emitting element, electron source and image forming device | |
| JP2000021293A (en) | Electron emission element, electron source, image forming device, and manufacture of them | |
| JPH11260242A (en) | Electron-emitting element, electron source using the same, image forming device and their manufacture | |
| JP2000021292A (en) | Electron emission element electron source image forming device, and manufacture of them |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |