JPH1050002A - Device for detecting synchronizing signal and method therefor - Google Patents
Device for detecting synchronizing signal and method thereforInfo
- Publication number
- JPH1050002A JPH1050002A JP8200436A JP20043696A JPH1050002A JP H1050002 A JPH1050002 A JP H1050002A JP 8200436 A JP8200436 A JP 8200436A JP 20043696 A JP20043696 A JP 20043696A JP H1050002 A JPH1050002 A JP H1050002A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization pulse
- synchronization
- detection
- interpolation
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B2020/1476—Synchronisation patterns; Coping with defects thereof
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、CDなどの光ディ
スク再生装置において、記録信号に含まれる同期信号を
検出する同期信号検出装置およびその方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a synchronous signal detecting apparatus and method for detecting a synchronous signal included in a recording signal in an optical disk reproducing apparatus such as a CD.
【0002】[0002]
【従来の技術】例えば、コンパクトディスク(CD)に
記録された信号は、588チャネルビットを1フレーム
としており、その先頭に同期信号が含まれている。CD
の再生装置は、この同期信号を検出する同期信号検出回
路を備えている。同期信号検出回路は、CDの再生時に
同期信号を検出すると、次の同期信号は588チャネル
ビット後に現れるはずであるから、そのタイミングの前
後一定時間のみにウィンドウを設けて、同期検出を行っ
ている。このようなウィンドウを設けることで、同期信
号が現れないタイミングにおいて、信号の劣化やノイズ
の影響による同期信号の誤検出が生じることを防止でき
る。同期信号検出回路では、例えば、ディスク上に付着
したゴミなどの影響で同期信号が検出できない場合や、
トラックジャンプおよびディスクの振動などによって同
期パルスの発生タイミングがずれた場合などにも、CD
再生を適切に行うための処理が要求される。2. Description of the Related Art For example, a signal recorded on a compact disk (CD) has 588 channel bits as one frame, and a synchronization signal is included at the beginning. CD
Has a synchronization signal detection circuit for detecting the synchronization signal. When the synchronization signal detection circuit detects the synchronization signal during the reproduction of the CD, the next synchronization signal should appear after 588 channel bits. Therefore, the synchronization detection is performed by providing a window only for a certain time before and after the timing. . By providing such a window, it is possible to prevent erroneous detection of the synchronization signal due to signal degradation or noise at the timing when the synchronization signal does not appear. In the synchronization signal detection circuit, for example, when the synchronization signal cannot be detected due to the influence of dust or the like attached to the disc,
Even when the timing of generation of the synchronization pulse is shifted due to track jump, disk vibration, etc.
Processing for properly performing reproduction is required.
【0003】図5は従来の同期信号検出回路1の構成
図、図6は従来の同期信号検出回路における処理のフロ
ーチャート、図7は従来の同期信号検出回路のタイミン
グチャートである。図5に示すように、同期信号検出回
路1は、エッジ検出器2、シフトレジスタ3、パターン
検出器4、判定回路5およびカウンタ6で構成される。
同期信号検出回路1では、2値化されたRF信号S0の
エッジがエッジ検出器2において検出され、同期パター
ン長である23ビットのシフトレジスタ3を介してパタ
ーン検出器4に出力される。パターン検出器4におい
て、RF信号S0の各フレームに含まれる同期パターン
が検出され、その検出に応じた同期パルスを含むフレー
ムパルス信号(検出FP)が判定回路5に出力される。
このとき、検出FPは、同期ずれや同期信号の欠落が無
ければ、常に、1フレームすなわち588チャネルビッ
ト毎に同期パルスを含む。FIG. 5 is a block diagram of a conventional synchronous signal detecting circuit 1, FIG. 6 is a flowchart of processing in the conventional synchronous signal detecting circuit, and FIG. 7 is a timing chart of the conventional synchronous signal detecting circuit. As shown in FIG. 5, the synchronization signal detection circuit 1 includes an edge detector 2, a shift register 3, a pattern detector 4, a determination circuit 5, and a counter 6.
In the synchronization signal detection circuit 1, the edge of the binarized RF signal S0 is detected by the edge detector 2, and is output to the pattern detector 4 via the shift register 3 having a synchronization pattern length of 23 bits. The pattern detector 4 detects a synchronization pattern included in each frame of the RF signal S0, and outputs a frame pulse signal (detection FP) including a synchronization pulse corresponding to the detection to the determination circuit 5.
At this time, the detection FP always includes a synchronization pulse for each frame, that is, for every 588 channel bits, unless there is a synchronization shift or lack of a synchronization signal.
【0004】カウンタ6は、判定回路5からのフレーム
パルス信号(FP)に基づいてカウントを行い、同期パ
ルスの発生から588チャネルビット後に同期パルスを
含む内挿フレームパルス信号(内挿FP)を生成する。
また、カウンタ6は、次にフレームパルス信号(FP)
内に同期パルスが発生するタイミング、すなわち、同期
パルスを前回検出した位置から588チャネルビット後
の位置の前後所定間隔を示すウィンドウ信号S6を判定
回路5に出力する。判定回路5は、ウィンドウ信号S6
によって規定された期間内に、検出FP内に同期パルス
を検出すると、その検出された同期パルスを含むFPを
出力し、当該期間内に同期パルスを検出しない場合に
は、内挿FPに含まれる同期パルスに対応した同期パル
スを含むFPを出力する。The counter 6 counts based on the frame pulse signal (FP) from the determination circuit 5 and generates an interpolation frame pulse signal (interpolation FP) including a synchronization pulse 588 channel bits after the generation of the synchronization pulse. I do.
The counter 6 then outputs the frame pulse signal (FP)
Then, a window signal S6 indicating the timing at which the synchronization pulse is generated, that is, the window signal S6 indicating a predetermined interval before and after the position 588 channel bits from the position where the synchronization pulse was previously detected is output to the determination circuit 5. The determination circuit 5 outputs the window signal S6
When a synchronization pulse is detected in the detected FP within the period defined by the above, an FP including the detected synchronization pulse is output, and when the synchronization pulse is not detected within the period, the FP is included in the interpolation FP. An FP including a synchronization pulse corresponding to the synchronization pulse is output.
【0005】次に、図5に示す同期検出回路の動作につ
いて図6および図7を参照しながら説明する。例えば、
パターン検出器4から判定回路5に図7(B)に示すよ
うな検出FPが入力された場合には、ウィンドウ信号S
6のパルス10aの期間では、判定回路5は、検出FP
に含まれる同期パルス10bを検出することから、この
同期パルス10bに対応した同期パルス10cを含むF
Pを出力する。一方、ウィンドウ信号S6のパルス10
dの期間では、判定回路5は、検出FPから同期パルス
を検出しない(SP1)。このとき、内挿FPの連続内
挿回数が、「N」以下であるかを判断し(SP2)、
「N」以下であると判断した場合には、内挿FPに基づ
いて同期パルス10eを内挿したFPを出力する(SP
3)。このとき、例えば、「N」は13である。ところ
で、図7(B)に示す検出FPの例では、ウィンドウ信
号S6のパルス10dの期間で同期パルスが欠落してい
ても、内挿FPに基づいて同期パルス10eをFPに内
挿することで、所望のフレームパルス(FP)を得るこ
とができる。Next, the operation of the synchronization detecting circuit shown in FIG. 5 will be described with reference to FIGS. 6 and 7. For example,
When a detection FP as shown in FIG. 7B is input from the pattern detector 4 to the determination circuit 5, the window signal S
In the period of the pulse 10a, the determination circuit 5 detects the detection FP.
Since the synchronization pulse 10b included in the synchronization pulse 10b is detected, the F including the synchronization pulse 10c corresponding to the synchronization pulse 10b is detected.
Outputs P. On the other hand, pulse 10 of window signal S6
In the period d, the determination circuit 5 does not detect a synchronization pulse from the detection FP (SP1). At this time, it is determined whether the number of consecutive interpolations of the interpolation FP is equal to or less than “N” (SP2),
If it is determined to be less than or equal to “N”, an FP in which the synchronization pulse 10 e is interpolated based on the interpolated FP is output (SP
3). At this time, for example, “N” is 13. By the way, in the example of the detection FP shown in FIG. 7B, even if the synchronization pulse is missing during the period of the pulse 10d of the window signal S6, the synchronization pulse 10e is inserted into the FP based on the interpolation FP. , A desired frame pulse (FP) can be obtained.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、検出F
Pに同期ずれが生じた場合には、内挿FPに基づいて同
期信号が「N」回挿入された後に、再同期をかけること
から、同期ずれが生じた後の復帰を迅速に行うことがで
きないという問題がある。例えば検出FPが図7(D)
に示すような場合には、検出FPの同期パルス10hが
ずれているにもかかわらず、ウィンドウ信号S6のパル
ス10dの期間で同期パルスが検出されないことから
(SP1)、同期の連続内挿回数が「N」以下であれ
ば、同期パルスS10iが内挿され、以後、588チャ
ネルビット間隔で、同期パルス10j,10kを含む合
計「N」個の同期パルスが内挿される。そして、同期パ
ルスの内挿回数が「N」以下でなくなったことから(S
P2)、ウィンドウ信号S6が常にハイレベルになり、
検出FPに含まれる同期パルスが検出されるまで、ウィ
ンドウが開放される(SP4)。同様の問題は、CDの
みならず、DVD(Digital Video Disk)などの光ディス
クを再生する場合にも同様に生じる。However, detection F
If a synchronization error occurs in P, re-synchronization is performed after a synchronization signal is inserted "N" times based on the interpolation FP, so that recovery after the synchronization error occurs can be quickly performed. There is a problem that can not be. For example, the detection FP is shown in FIG.
In the case shown in (1), the synchronization pulse is not detected during the period of the pulse 10d of the window signal S6 even though the synchronization pulse 10h of the detection FP is shifted (SP1). If "N" or less, the synchronization pulse S10i is interpolated, and thereafter, a total of "N" synchronization pulses including the synchronization pulses 10j and 10k are interpolated at 588 channel bit intervals. Then, since the number of interpolations of the synchronization pulse is not less than “N” (S
P2), the window signal S6 always becomes high level,
The window is opened until the synchronization pulse included in the detection FP is detected (SP4). A similar problem occurs not only when reproducing not only CDs but also optical disks such as DVDs (Digital Video Disks).
【0007】本発明は、上述した従来技術に鑑みてなさ
れ、振動などによる光ピックアップのトラックからのず
れや、トリックプレイによる順/逆早送りのためのトラ
ックジャンプが発生した場合に、同期検出を高速に復帰
させることができる同期検出回路およびその方法を提供
することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned prior art, and is capable of detecting synchronization at high speed when a deviation of an optical pickup from a track due to vibrations or a track jump for forward / reverse fast-forward by trick play occurs. It is an object of the present invention to provide a synchronization detection circuit and a method thereof that can be restored to the original state.
【0008】[0008]
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
同期信号検出装置は、光ディスクの再生信号の1フレー
ム間隔で、第1の内挿同期パルスを生成する第1の内挿
同期パルス生成手段と、光ディスクの再生信号の1フレ
ーム間隔で、第2の内挿同期パルスを生成する第2の内
挿同期パルス生成手段と、前記第1の内挿同期パルスを
基準とした所定の時間幅の第1の同期パルス検出有効期
間を規定する第1の検出有効期間規定手段と、前記第2
の内挿同期パルスを基準とした所定の時間幅の第2の同
期パルス検出有効期間を規定する第2の検出有効期間規
定手段と、前記第1の同期パルス検出有効期間および前
記第1の内挿同期パルスに基づいて、前記再生信号に含
まれる同期パルスの検出および同期パルスの出力信号へ
の内挿を行っているときに、当該第1の同期パルス検出
有効期間経過後の所定の期間内に同期パルスを検出した
場合に、当該検出した同期パルスを基準として前記第2
の内挿同期パルスを生成させ、前記第2の同期パルス検
出有効期間および前記第2の内挿同期パルスに基づい
て、前記再生信号に含まれる同期パルスの検出および同
期パルスの出力信号への内挿を行う判定手段とを有す
る。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems of the prior art and to achieve the above-mentioned object, a synchronization signal detecting apparatus according to the present invention comprises a first synchronizing signal detecting apparatus for reproducing a first signal at an interval of one frame of a reproduction signal of an optical disk. First interpolating sync pulse generating means for generating an interpolating sync pulse, and second interpolating sync pulse generating means for generating a second interpolating sync pulse at one frame interval of a reproduction signal of the optical disc; First detection effective period defining means for defining a first synchronization pulse detection effective period having a predetermined time width based on the first interpolation synchronization pulse;
A second detection effective period defining means for defining a second synchronization pulse detection effective period having a predetermined time width based on the interpolation synchronization pulse, and the first synchronization pulse detection effective period and the first When the detection of the synchronization pulse included in the reproduction signal and the interpolation of the synchronization pulse into the output signal are performed based on the insertion synchronization pulse, the detection of the synchronization pulse within a predetermined period after the first synchronization pulse detection valid period has elapsed When a synchronization pulse is detected, the second synchronization pulse is detected with reference to the detected synchronization pulse.
, And based on the second synchronization pulse detection valid period and the second interpolation synchronization pulse, detection of a synchronization pulse included in the reproduction signal and conversion of the synchronization pulse to an output signal. Determining means for performing insertion.
【0009】本発明の同期信号検出装置では、例えば、
先ず、判定手段は、前記第1の同期パルス検出有効期間
および前記第1の内挿同期パルスに基づいて、前記再生
信号に含まれる同期パルスの検出および同期パルスの出
力信号への内挿を行っている。そのとき、判定手段が、
当該第1の同期パルス検出有効期間経過後の所定の期間
内に同期パルスを検出した場合に、当該検出した同期パ
ルスを基準として第2の検出有効期間規定手段を制御し
て、前記第2の内挿同期パルスを生成させる。そして、
判定手段は、以後、前記第2の同期パルス検出有効期間
および前記第2の内挿同期パルスに基づいて、前記再生
信号に含まれる同期パルスの検出および同期パルスの出
力信号への内挿を行う。すなわち、本発明の同期信号検
出装置では、従来の同期信号検出装置のように、同期ず
れが生じた場合に、例えば13回も同期パルスを挿入し
た後に再同期をかけるのではなく、直ちに再同期をかけ
ることが可能である。In the synchronization signal detecting device of the present invention, for example,
First, the determination means detects a synchronization pulse included in the reproduction signal and interpolates the synchronization pulse into an output signal based on the first synchronization pulse detection valid period and the first interpolation synchronization pulse. ing. At that time, the determination means:
When a synchronization pulse is detected within a predetermined period after the elapse of the first synchronization pulse detection effective period, the second detection effective period defining means is controlled based on the detected synchronization pulse, and Generate an interpolation synchronization pulse. And
Thereafter, the determination means performs detection of a synchronization pulse included in the reproduction signal and interpolation of the synchronization pulse into an output signal based on the second synchronization pulse detection valid period and the second interpolation synchronization pulse. . That is, according to the synchronization signal detecting device of the present invention, when a synchronization shift occurs, unlike the conventional synchronization signal detecting device, resynchronization is performed immediately after inserting a synchronization pulse 13 times, for example. Is possible.
【0010】また、本発明の同期信号検出装置は、好ま
しくは、前記判定手段は、前記第1の同期パルス検出有
効期間内に、前記再生信号に含まれる同期パルスを検出
しないときに、前記第1の内挿同期パルスを、出力信号
に内挿する。[0010] In the synchronization signal detecting apparatus according to the present invention, preferably, when the determination unit does not detect a synchronization pulse included in the reproduction signal within the first synchronization pulse detection effective period, One interpolation pulse is interpolated into the output signal.
【0011】また、本発明の同期信号検出装置は、好ま
しくは、前記判定手段は、前記第1の同期パルス検出有
効期間および前記第1の内挿同期パルスに基づいて、前
記再生信号に含まれる同期パルスの検出および同期パル
スの出力信号への内挿を行っているときに、第1の同期
パルス検出有効期間経過後の所定の期間内に同期パルス
を検出することが2回以上連続した場合に、当該検出し
た同期パルスを基準として前記第2の内挿同期パルスを
生成させ、前記第2の同期パルス検出有効期間および前
記第2の内挿同期パルスに基づいて、前記再生信号に含
まれる同期パルスの検出および同期パルスの出力信号へ
の内挿を行う。In the synchronization signal detecting device according to the present invention, preferably, the determination means is included in the reproduction signal based on the first synchronization pulse detection effective period and the first interpolation synchronization pulse. When detecting the synchronization pulse and performing the interpolation of the synchronization pulse to the output signal, the detection of the synchronization pulse within a predetermined period after the elapse of the first synchronization pulse detection valid period is performed twice or more consecutively. Generating the second interpolation synchronization pulse on the basis of the detected synchronization pulse, and includes the second interpolation synchronization pulse in the reproduction signal based on the second synchronization pulse detection effective period and the second interpolation synchronization pulse. The synchronization pulse is detected and the synchronization pulse is interpolated into the output signal.
【0012】[0012]
【発明の実施の形態】以下、本発明の実施形態に係わる
同期検出回路およびその方法について説明する。第1実施形態 図1は本実施形態の同期信号検出回路11の構成図、図
2は図1に示す同期信号検出回路11における処理のフ
ローチャート、図3は図1に示す同期信号検出回路11
のタイミングチャートである。図1に示すように、同期
信号検出回路11は、エッジ検出器2、シフトレジスタ
3、パターン検出器4、判定回路15およびカウンタ1
6,17で構成される。同期信号検出回路11では、2
値化されたRF信号S0のエッジがエッジ検出器2にお
いて検出され、同期パターン長である23ビットのシフ
トレジスタ3を介してパターン検出器4に出力される。
パターン検出器4において、RF信号S0の各フレーム
に含まれる同期パターンが検出され、その検出に応じた
同期パルスを含むフレームパルス信号(検出FP)が判
定回路15に出力される。このとき、検出FPは、同期
ずれや同期信号の欠落が無ければ、常に、1フレームす
なわち588チャネルビット毎に同期パルスを含む。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a synchronization detection circuit and a method thereof according to an embodiment of the present invention will be described. First Embodiment FIG. 1 is a configuration diagram of a synchronization signal detection circuit 11 of this embodiment, FIG. 2 is a flowchart of processing in the synchronization signal detection circuit 11 shown in FIG. 1, and FIG. 3 is a synchronization signal detection circuit 11 shown in FIG.
6 is a timing chart of FIG. As shown in FIG. 1, the synchronization signal detection circuit 11 includes an edge detector 2, a shift register 3, a pattern detector 4, a determination circuit 15, and a counter 1.
6 and 17. In the synchronization signal detection circuit 11, 2
The edge of the digitized RF signal S0 is detected by the edge detector 2, and is output to the pattern detector 4 via the shift register 3 having a synchronous pattern length of 23 bits.
The pattern detector 4 detects a synchronization pattern included in each frame of the RF signal S0, and outputs a frame pulse signal (detection FP) including a synchronization pulse corresponding to the detection to the determination circuit 15. At this time, the detection FP always includes a synchronization pulse for each frame, that is, for every 588 channel bits, unless there is a synchronization shift or lack of a synchronization signal.
【0013】カウンタ16は、判定回路15からのリセ
ット信号rst15aに基づいてカウントを行い、その
カウント結果に応じた内挿FP16およびウィンドウ信
号S16を出力する。カウンタ17は、判定回路15か
らのリセット信号rst15bに基づいてカウントを行
い、そのカウント結果に応じた内挿FP17およびウィ
ンドウ信号S17を出力する。判定回路15は、後述す
るように、ウィンドウ信号S16,S17を選択的に使
用し、選択されたウィンドウ信号によって規定された期
間内に、検出FPに含まれる同期パルスを検出すると、
その検出された同期パルスを含むFPを出力し、一方、
当該期間内に同期パルスを検出しない場合には、選択さ
れたウィンドウ信号に対応した内挿FP16,FP17
に含まれる同期パルスに対応した同期パルスを含むFP
を出力する。The counter 16 counts based on a reset signal rst15a from the determination circuit 15, and outputs an interpolation FP 16 and a window signal S16 according to the count result. The counter 17 counts based on the reset signal rst15b from the determination circuit 15, and outputs an interpolation FP17 and a window signal S17 according to the count result. The determination circuit 15 selectively uses the window signals S16 and S17 and detects a synchronization pulse included in the detection FP within a period defined by the selected window signal, as described later.
And outputs an FP including the detected synchronization pulse.
If no synchronization pulse is detected within the period, interpolation FP16, FP17 corresponding to the selected window signal
Including sync pulse corresponding to sync pulse included in FP
Is output.
【0014】次に、図1に示す同期検出回路11の動作
について図2および図3を参照しながら説明する。この
例では、初期状態として、判定回路15において、カウ
ンタ16からのウィンドウ信号S16に基づいて、同期
信号の検出を行っている。例えば、パターン検出器4か
ら判定回路15に図3(C)に示すような検出FPが入
力された場合には、判定回路15は、ウィンドウ信号S
16のパルス20aの期間で、検出FPに含まれる同期
パルス20bを検出することから、この同期パルス20
bに対応した同期パルス20cを含むFPを出力する。
尚、パルス20aの期間は、例えば、同期パルス20b
を中心とした±28ビットに相当する期間である。Next, the operation of the synchronization detecting circuit 11 shown in FIG. 1 will be described with reference to FIGS. In this example, as an initial state, the determination circuit 15 detects a synchronization signal based on the window signal S16 from the counter 16. For example, when a detection FP as shown in FIG. 3C is input from the pattern detector 4 to the determination circuit 15, the determination circuit 15 outputs the window signal S
Since the synchronization pulse 20b included in the detection FP is detected during the period of the 16 pulses 20a, the synchronization pulse 20b is detected.
An FP including a synchronization pulse 20c corresponding to b is output.
The period of the pulse 20a is, for example, the synchronization pulse 20b
Is a period corresponding to ± 28 bits centered at.
【0015】次に、ウィンドウ信号S16のパルス20
dの期間では、判定回路15が検出FPから同期パルス
を検出しない(SP11)ことから、内挿FP16に基
づいて同期パルス20eを内挿したFPを出力する(S
P12)。このとき、カウンタ17は、rst15bに
基づいて、図3(B)に示すように、ウィンドウ信号S
17を所定の時間だけハイレベルに切り換え、判定回路
15は同期パルスの検出を、ウィンドウ信号S16およ
びS17の双方を用いて行う(SP12)。Next, the pulse 20 of the window signal S16
In the period d, since the determination circuit 15 does not detect a synchronization pulse from the detected FP (SP11), an FP in which the synchronization pulse 20e is interpolated based on the interpolation FP 16 is output (S11).
P12). At this time, based on rst15b, the counter 17 outputs the window signal S as shown in FIG.
17 is switched to the high level for a predetermined time, and the determination circuit 15 detects the synchronization pulse using both the window signals S16 and S17 (SP12).
【0016】次に、判定回路15が、ウィンドウ信号S
16がハイレベルになる前に、ウィンドウ信号S17に
基づいて、同期パルス20nを検出すると(SP1
3)、同期ずれが生じたと判断され、FPに検出FPの
同期パルス20nと対応した位置に同期パルス20fが
入れられると共に、判定回路15は以後、同期パルス2
0nを基準として588チャネルビット間隔で同期パル
スを含む内挿FP17と、同期パルス20fを基準とし
たウィンドウ信号S17とに基づいて同期検出処理を行
う(SP14)。すなわち、カウンタ16からカウンタ
17に切り換えられる。Next, the judgment circuit 15 outputs the window signal S
If the synchronization pulse 20n is detected based on the window signal S17 before the signal 16 becomes high level (SP1
3) It is determined that a synchronization shift has occurred, the synchronization pulse 20f is input to the FP at a position corresponding to the synchronization pulse 20n of the detected FP, and the determination circuit 15 thereafter determines the synchronization pulse 2f.
The synchronization detection process is performed based on the interpolation FP17 including the synchronization pulse at a 588 channel bit interval based on 0n and the window signal S17 based on the synchronization pulse 20f (SP14). That is, the counter 16 is switched to the counter 17.
【0017】一方、判定回路15によって、同期パルス
20nが検出されない場合には(SP13)、判定回路
15は継続してウィンドウ信号S16を基準として同期
検出を行い、ウィンドウ信号S16がハイレベルになっ
ている期間に検出FPに同期パルスが含まれているか否
かを検出する(SP15)。そして、検出した場合に
は、同期パルスが欠落したものと判断し、ウィンドウ信
号S17をクローズし、ウィンドウ信号S16に基づい
て同期検出が継続して行われる(SP16)。On the other hand, when the synchronizing pulse 20n is not detected by the judging circuit 15 (SP13), the judging circuit 15 continuously performs the synchronizing detection based on the window signal S16, and the window signal S16 becomes high level. During a certain period, it is detected whether or not the detection FP includes a synchronization pulse (SP15). If it is detected, it is determined that the synchronization pulse is missing, the window signal S17 is closed, and synchronization detection is continuously performed based on the window signal S16 (SP16).
【0018】例えば、図3(B)では、カウンタ17か
らのウィンドウ信号S17に基づいて同期検出が行われ
ているときに、ウィンドウ信号S17のパルス20fの
期間で、検出FPに同期パルスが含まれていない場合
に、内挿FP17に基づいて、同期パルス20eをFP
に挿入する。それと同時に、ウィンドウ信号S16をハ
イレベルにし、次に、ウィンドウ信号S17がハイレベ
ルになるまでに同期パルスが検出されるか否かを判断す
る。そして、同期パルスが検出されれば、同期ずれであ
ると判断し、以後、判定回路15はウィンドウ信号S1
6に基づいて同期検出を行い。同期パルスが検出されな
ければ、判定回路15は、継続してウィンドウ信号S1
7に基づいて同期検出を行う。また、ウィンドウ信号S
16およびウィンドウ信号S17の何れにおいても同期
検出が行われない場合には、従来と同様に、N回までは
内挿FPを内挿し、その内挿回数がN回を越えると再同
期の処理を行う。For example, in FIG. 3B, when synchronization detection is being performed based on the window signal S17 from the counter 17, a synchronization pulse is included in the detected FP during the period of the pulse 20f of the window signal S17. If not, the synchronization pulse 20e is set to FP based on the interpolation FP17.
Insert At the same time, the window signal S16 is set to the high level, and then it is determined whether or not the synchronization pulse is detected before the window signal S17 goes to the high level. Then, when the synchronization pulse is detected, it is determined that the synchronization is out of synchronization.
6 to perform synchronization detection. If the synchronization pulse is not detected, the determination circuit 15 continues the window signal S1
7 to perform synchronization detection. The window signal S
16 and the window signal S17, if no synchronization is detected, the interpolation FP is interpolated up to N times, and the resynchronization process is performed when the number of interpolations exceeds N times, as in the conventional case. Do.
【0019】尚、同期信号検出回路11において、同期
パルスの内挿は、実際には、例えば、シフトレジスタ3
に順次記憶される再生信号について、その再生信号に含
まれる同期信号から所定のビット距離に存在する例えば
サブコードデータを取り出すためのアドレスを演算する
という形で行われる。In the synchronous signal detecting circuit 11, the interpolation of the synchronous pulse is actually performed by, for example, the shift register 3
Is performed in such a manner that an address for extracting, for example, sub-code data existing at a predetermined bit distance from a synchronization signal included in the reproduction signal is calculated.
【0020】以上説明したように同期信号検出回路11
によれば、振動などによる光ピックアップのトラックか
らのずれや、トリックプレイによる順/逆早送りのため
のトラックジャンプが発生などによって同期ずれが生じ
た場合でも、検出FPの同期パルスを用いた同期検出を
高速に復帰させることができる。As described above, the synchronization signal detecting circuit 11
According to the method, even when a deviation occurs from the track of the optical pickup due to vibration or the like, or a track jump for forward / reverse fast-forward due to trick play occurs, synchronization detection using the synchronization pulse of the detection FP is performed. Can be restored at high speed.
【0021】第2実施形態 本実施形態の同期信号検出回路は、前述した図1に示す
同期信号検出回路11と同じ構成をしているが、動作が
異なる。すなわち、前述した同期信号検出回路11で
は、図3に示すように、ウィンドウ信号S16のパルス
20dの期間中に検出FPの同期パルスが検出されず、
ウィンドウ信号S17のパルス期間に検出FPの同期パ
ルスが検出されたときに、図2に示すように、直ちにカ
ウンタ16からカウンタ17に切り換えを行った(SP
13,SP14)。 Second Embodiment The synchronization signal detection circuit of this embodiment has the same configuration as the synchronization signal detection circuit 11 shown in FIG. 1 described above, but operates differently. That is, in the above-described synchronization signal detection circuit 11, as shown in FIG. 3, the synchronization pulse of the detection FP is not detected during the period of the pulse 20d of the window signal S16.
When the synchronization pulse of the detection FP was detected during the pulse period of the window signal S17, the counter 16 was immediately switched to the counter 17 as shown in FIG. 2 (SP
13, SP14).
【0022】これに対して、本実施形態の同期信号検出
回路では、図4に示すように、ウィンドウ信号S16の
パルス30aの期間中に、検出FPに含まれる同期パル
スが検出されない場合に、図1に示す内挿FP16によ
って同期パルス30bを内挿すると共に、ウィンドウ信
号S17のパルス30cを立ち上げる。そして、このパ
ルス30cの期間に、検出FPに含まれる同期パルス3
0dを検出した場合でも、この同期パルス30dに対応
した同期パルスをFPに直ちには内挿しない。即ち、ウ
ィンドウ信号S17において検出FPに含まれる同期パ
ルス30dを検出したとしても、直ちにカウンタ16か
らカウンタ17への切り換えは行わない。On the other hand, in the synchronous signal detecting circuit of the present embodiment, as shown in FIG. 4, when the synchronous pulse included in the detected FP is not detected during the period of the pulse 30a of the window signal S16, as shown in FIG. The interpolation pulse 30b is interpolated by the interpolation FP16 shown in FIG. 1 and the pulse 30c of the window signal S17 rises. During the period of the pulse 30c, the synchronization pulse 3 included in the detection FP is output.
Even when 0d is detected, the synchronization pulse corresponding to the synchronization pulse 30d is not immediately inserted into the FP. That is, even if the synchronization pulse 30d included in the detection FP is detected in the window signal S17, the switching from the counter 16 to the counter 17 is not immediately performed.
【0023】その後、ウィンドウ信号S16およびS1
7に基づいて同期検出を行い、ウィンドウ信号S16の
次のパルス30eにおいて検出FPに含まれる同期パル
スが検出されず、検出された同期パルス30dを基準と
したウィンドウ信号S17のパルス30fの期間に検出
FPに含まれる同期パルス30gが検出された場合に
は、パルス30eに対応した同期パルス30hを内挿す
ると共に、パルス30gに対応した同期パルス30iを
内挿する。それと同時に、カウンタ16からカウンタ1
7に切り換えを行い、判定回路15は、以後、ウィンド
ウ信号S17および内挿FP17に基づいて同期検出処
理を行う。即ち、ウィンドウ信号S17において2回連
続して検出FPに含まれる同期信号を検出した場合に、
カウンタ16からカウンタ17に切り換える。Thereafter, window signals S16 and S1
7, the synchronization pulse included in the detection FP is not detected in the next pulse 30e of the window signal S16, and the synchronization detection is performed during the pulse 30f of the window signal S17 based on the detected synchronization pulse 30d. When the synchronization pulse 30g included in the FP is detected, the synchronization pulse 30h corresponding to the pulse 30e is interpolated, and the synchronization pulse 30i corresponding to the pulse 30g is interpolated. At the same time, from counter 16 to counter 1
7 and the determination circuit 15 performs a synchronization detection process based on the window signal S17 and the interpolation FP17 thereafter. That is, when the synchronization signal included in the detection FP is detected twice consecutively in the window signal S17,
Switch from counter 16 to counter 17.
【0024】一方、例えば、同期パルス30dの検出が
誤検出であり、ウィンドウ信号S16のパルス30eの
期間に、検出FPに含まれる同期パルスが検出された場
合には、判定回路15は、引き続き、ウィンドウ信号S
16および内挿FP16に基づいて同期検出処理を行
う。On the other hand, for example, if the detection of the synchronization pulse 30d is an erroneous detection and the synchronization pulse included in the detection FP is detected during the pulse 30e of the window signal S16, the determination circuit 15 continues Window signal S
16 and a synchronization detection process based on the interpolation FP16.
【0025】本実施形態の同期信号検出回路によれば、
検出FPの同期パルスを1度だけウィンドウ信号S17
のパルス30cにて検出した場合に、その時点ではカウ
ンタの切り換えを行わず、次に、ウィンドウ信号S17
のパルス30fにおいて検出FPの同期パルスが検出さ
れた場合にカウンタの切り換えを行うことから、1度目
の同期パルスの検出が誤りであっても、次に適切に検出
が行われれば、誤ったカウンタの切り換えが生じること
はない。According to the synchronization signal detection circuit of the present embodiment,
The synchronization pulse of the detection FP is generated only once by the window signal S17.
, The counter is not switched at that time, and then the window signal S17 is detected.
The counter is switched when the synchronization pulse of the detected FP is detected in the pulse 30f of the above. Therefore, even if the first detection of the synchronization pulse is erroneous, if the detection is performed appropriately next time, the erroneous counter is detected. Does not occur.
【0026】本発明は上述した実施形態には限定されな
い。例えば、上述した第2実施形態では、ウィンドウ信
号S17のパルス30c,30fにおいて2回連続し
て、検出FPに含まれる同期パルスが検出された場合に
カウンタの切り換えを行ったが、この回数を3以上にし
てもよい。The present invention is not limited to the above embodiment. For example, in the above-described second embodiment, the counter is switched when the synchronization pulse included in the detection FP is detected twice consecutively in the pulses 30c and 30f of the window signal S17. The above may be used.
【0027】[0027]
【発明の効果】以上説明したように、本発明の同期信号
検出装置およびその方法によれば、振動などによる光ピ
ックアップのトラックからのずれや、トリックプレイに
よる順/逆早送りのためのトラックジャンプが発生など
によって同期ずれが生じた場合でも、再生信号に含まれ
る同期パルスを用いた同期検出処理を高速に復帰させる
ことができる。また、本発明の同期信号検出装置および
その方法によれば、同期パルスが誤検出された場合に直
ちに検出有効期間が切り換えられることを防止し、同期
パルスを用いた同期検出処理を高い信頼性で高速に復帰
させることができる。As described above, according to the synchronization signal detecting apparatus and method of the present invention, the deviation of the optical pickup from the track due to vibration or the like, and the track jump for forward / reverse fast-forward by trick play. Even when a synchronization shift occurs due to occurrence or the like, the synchronization detection processing using the synchronization pulse included in the reproduction signal can be restored at high speed. Further, according to the synchronization signal detection device and method of the present invention, when the synchronization pulse is erroneously detected, the detection valid period is prevented from being switched immediately, and the synchronization detection process using the synchronization pulse is performed with high reliability. It can be restored at high speed.
【図1】図1は、本発明の第1実施形態の同期信号検出
回路の構成図である。FIG. 1 is a configuration diagram of a synchronization signal detection circuit according to a first embodiment of the present invention.
【図2】図2は、図1に示す同期信号検出回路における
処理のフローチャートである。FIG. 2 is a flowchart of a process in a synchronization signal detection circuit shown in FIG. 1;
【図3】図3は図1に示す同期信号検出回路のタイミン
グチャートである。FIG. 3 is a timing chart of the synchronization signal detection circuit shown in FIG. 1;
【図4】図4は、本発明の第2実施形態の同期信号検出
回路のタイミングチャートである。FIG. 4 is a timing chart of a synchronization signal detection circuit according to a second embodiment of the present invention.
【図5】図5は、従来の同期信号検出回路の構成図であ
る。FIG. 5 is a configuration diagram of a conventional synchronization signal detection circuit.
【図6】図6は、従来の同期信号検出回路における処理
のフローチャートである。FIG. 6 is a flowchart of a process in a conventional synchronization signal detection circuit.
【図7】図7は、従来の同期信号検出回路のタイミング
チャートである。FIG. 7 is a timing chart of a conventional synchronization signal detection circuit.
1,11…同期信号検出回路 2…エッジ検出器 3…シフトレジスタ 4…パターン検出器 5,15…判定回路 6,16,17…カウンタ 1, 11: Synchronous signal detection circuit 2: Edge detector 3: Shift register 4: Pattern detector 5, 15: Judgment circuit 6, 16, 17: Counter
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04L 7/08 H04L 7/08 Z (72)発明者 福原 康二 東京都港区北青山3丁目6番12号 青山富 士ビル日本テキサス・インスツルメンツ株 式会社内──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical indication location H04L 7/08 H04L 7/08 Z (72) Inventor Koji Fukuhara 3-6 Kitaaoyama, Minato-ku, Tokyo No. 12 Fuji Aoyama Building Japan Texas Instruments Co., Ltd.
Claims (4)
で、第1の内挿同期パルスを生成する第1の内挿同期パ
ルス生成手段と、 光ディスクの再生信号の1フレーム間隔で、第2の内挿
同期パルスを生成する第2の内挿同期パルス生成手段
と、 前記第1の内挿同期パルスを基準とした所定の時間幅の
第1の同期パルス検出有効期間を規定する第1の検出有
効期間規定手段と、 前記第2の内挿同期パルスを基準とした所定の時間幅の
第2の同期パルス検出有効期間を規定する第2の検出有
効期間規定手段と、 前記第1の同期パルス検出有効期間および前記第1の内
挿同期パルスに基づいて、前記再生信号に含まれる同期
パルスの検出および同期パルスの出力信号への内挿を行
っているときに、当該第1の同期パルス検出有効期間経
過後の所定の期間内に同期パルスを検出した場合に、当
該検出した同期パルスを基準として前記第2の内挿同期
パルスを生成させ、前記第2の同期パルス検出有効期間
および前記第2の内挿同期パルスに基づいて、前記再生
信号に含まれる同期パルスの検出および同期パルスの出
力信号への内挿を行う判定手段とを有する同期信号検出
装置。A first interpolation synchronization pulse generating means for generating a first interpolation synchronization pulse at one frame interval of a reproduction signal of an optical disc; and a second interpolation synchronization pulse generating means at one frame interval of a reproduction signal of the optical disc. Second interpolation synchronization pulse generation means for generating an interpolation synchronization pulse, and first detection validity defining a first synchronization pulse detection validity period having a predetermined time width based on the first interpolation synchronization pulse. Period defining means; second detection effective period defining means for defining a second synchronization pulse detection effective period having a predetermined time width based on the second interpolation synchronization pulse; and the first synchronization pulse detection When the detection of the synchronization pulse included in the reproduction signal and the interpolation of the synchronization pulse to the output signal are performed based on the valid period and the first interpolation synchronization pulse, the first synchronization pulse detection is enabled. After the period has passed When a synchronization pulse is detected within the period, the second interpolation synchronization pulse is generated based on the detected synchronization pulse, and the second synchronization pulse detection valid period and the second interpolation synchronization pulse are generated. A sync pulse detection unit for detecting a sync pulse included in the reproduction signal and interpolating the sync pulse into an output signal based on the sync signal.
出有効期間内に、前記再生信号に含まれる同期パルスを
検出しないときに、前記第1の内挿同期パルスを、出力
信号に内挿する請求項1に記載の同期信号検出装置。2. The method according to claim 1, wherein the determining means includes the step of adding the first interpolation synchronization pulse to the output signal when the synchronization pulse included in the reproduction signal is not detected within the first synchronization pulse detection effective period. The synchronization signal detection device according to claim 1, wherein the synchronization signal is inserted.
出有効期間および前記第1の内挿同期パルスに基づい
て、前記再生信号に含まれる同期パルスの検出および同
期パルスの出力信号への内挿を行っているときに、第1
の同期パルス検出有効期間経過後の所定の期間内に同期
パルスを検出することが2回以上連続した場合に、当該
検出した同期パルスを基準として前記第2の内挿同期パ
ルスを生成させ、前記第2の同期パルス検出有効期間お
よび前記第2の内挿同期パルスに基づいて、前記再生信
号に含まれる同期パルスの検出および同期パルスの出力
信号への内挿を行う請求項1または2に記載の同期信号
検出装置。3. The method according to claim 1, wherein the determining means detects a synchronization pulse included in the reproduction signal and outputs the synchronization pulse to an output signal based on the first synchronization pulse detection valid period and the first interpolation synchronization pulse. When performing interpolation, the first
If the detection of the synchronization pulse is performed two or more times within a predetermined period after the elapse of the synchronization pulse detection effective period, the second interpolation synchronization pulse is generated based on the detected synchronization pulse, 3. The method according to claim 1, wherein detection of a synchronization pulse included in the reproduction signal and interpolation of the synchronization pulse to an output signal are performed based on a second synchronization pulse detection valid period and the second interpolation synchronization pulse. 4. Synchronization signal detection device.
で、第1の内挿同期パルスを生成し、 光ディスクの再生信号の1フレーム間隔で、第2の内挿
同期パルスを生成し、 前記第1の内挿同期パルスを基準とした所定の時間幅の
第1の同期パルス検出有効期間を規定し、 前記第2の内挿同期パルスを基準とした所定の時間幅の
第2の同期パルス検出有効期間を規定し、 前記第1の同期パルス検出有効期間および前記第1の内
挿同期パルスに基づいて、前記再生信号に含まれる同期
パルスの検出および同期パルスの出力信号への内挿を行
っているときに、当該第1の同期パルス検出有効期間経
過後の所定の期間内に同期パルスを検出した場合に、当
該検出した同期パルスを基準として前記第2の内挿同期
パルスを生成させ、前記第2の同期パルス検出有効期間
および前記第2の内挿同期パルスに基づいて、前記再生
信号に含まれる同期パルスの検出および同期パルスの出
力信号への内挿を行う同期信号検出方法。4. A first interpolation synchronization pulse is generated at one frame interval of a reproduction signal of the optical disk, and a second interpolation synchronization pulse is generated at one frame interval of the reproduction signal of the optical disk; The first synchronization pulse detection valid period of a predetermined time width based on the interpolation pulse synchronization is defined, and the second synchronization pulse detection validity of a predetermined time width based on the second interpolation synchronization pulse is defined. Defining a period, based on the first synchronization pulse detection valid period and the first interpolation synchronization pulse, performing detection of a synchronization pulse included in the reproduction signal and interpolation of the synchronization pulse into an output signal. When detecting a synchronization pulse within a predetermined period after the first synchronization pulse detection valid period has elapsed, the second interpolation synchronization pulse is generated based on the detected synchronization pulse, Second synchronization pal A synchronization signal detection method for detecting a synchronization pulse included in the reproduction signal and interpolating the synchronization pulse into an output signal based on a valid detection period and the second interpolation synchronization pulse.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8200436A JPH1050002A (en) | 1996-07-30 | 1996-07-30 | Device for detecting synchronizing signal and method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8200436A JPH1050002A (en) | 1996-07-30 | 1996-07-30 | Device for detecting synchronizing signal and method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1050002A true JPH1050002A (en) | 1998-02-20 |
Family
ID=16424268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8200436A Pending JPH1050002A (en) | 1996-07-30 | 1996-07-30 | Device for detecting synchronizing signal and method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1050002A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008035233A (en) * | 2006-07-28 | 2008-02-14 | Oki Electric Ind Co Ltd | Frame synchronous circuit of narrow band communicating system |
-
1996
- 1996-07-30 JP JP8200436A patent/JPH1050002A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008035233A (en) * | 2006-07-28 | 2008-02-14 | Oki Electric Ind Co Ltd | Frame synchronous circuit of narrow band communicating system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05282785A (en) | Reproduced data processing circuit of disk player | |
US4979192A (en) | Circuit for detecting a synchronizing signal | |
JP3839926B2 (en) | Disc playback apparatus and disc playback method | |
KR100208714B1 (en) | Reproducing system for optical disc of a different kind | |
JPH1050002A (en) | Device for detecting synchronizing signal and method therefor | |
JPH07220398A (en) | Method and device for recorded signal reproducing | |
JP3868662B2 (en) | Optical disk playback device | |
JP2004056432A (en) | Device and method for detecting synchronizing signal | |
JP3442945B2 (en) | Synchronous circuit | |
JP2924831B2 (en) | Data recording / reproducing device | |
JP3956525B2 (en) | Sync signal detection protection circuit | |
JP3210323B2 (en) | RESYNC detection circuit | |
JP3271073B2 (en) | Magnetic playback device | |
JP3528953B2 (en) | Sync pattern detection method and information recording / reproducing device | |
JPH0721944B2 (en) | Frame synchronization detection method | |
KR100257622B1 (en) | Data demodulation method | |
JP3008613B2 (en) | Device for detecting sector mark of disk-shaped recording medium | |
KR100548223B1 (en) | Burst Error Detection Device and Detection Method of Magnetic Recording & Reproducing Equipment | |
JPH0551986B2 (en) | ||
JP2785346B2 (en) | Playback device | |
JPH0935422A (en) | Disc reader | |
JPH0883471A (en) | Protection circuit for synchronizing signal | |
JPH0546032B2 (en) | ||
JP2000003550A (en) | Circuit and method for detecting synchronizing signal of optical disk device | |
JPH0431213B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |