JPH104085A - ドライエッチング方法および装置 - Google Patents

ドライエッチング方法および装置

Info

Publication number
JPH104085A
JPH104085A JP15651596A JP15651596A JPH104085A JP H104085 A JPH104085 A JP H104085A JP 15651596 A JP15651596 A JP 15651596A JP 15651596 A JP15651596 A JP 15651596A JP H104085 A JPH104085 A JP H104085A
Authority
JP
Japan
Prior art keywords
substrate support
plasma
substrate
dry etching
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15651596A
Other languages
English (en)
Inventor
Hiroshi Yamada
博 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15651596A priority Critical patent/JPH104085A/ja
Publication of JPH104085A publication Critical patent/JPH104085A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 プラズマを使用して半導体基板のエッチング
を行うドライエッチング方法および装置に関し、チャー
ジアップに起因するゲート電極下の絶縁層の静電破壊を
防止することを課題とする。 【解決手段】 接地されたチャンバ1とその内部に設け
られた基板支持台2との間にプラズマ8を発生させ、発
生したプラズマ8を、基板支持台2上の半導体基板5に
照射するようにするドライエッチング装置における基板
支持台2に、RF交流電源6から高周波交流電流を供給
して直流セルフバイアスを発生させ、基板支持台2を第
1の所定時間に亘って負に帯電させる工程と、基板支持
台2に直流電源7から直流電流を供給して基板支持台2
を第2の所定時間に亘って正に帯電させる工程とから成
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ドライエッチング
方法および装置に関し、特に、接地された筐体とその内
部に設けられた基板支持台との間にプラズマを発生さ
せ、発生したプラズマを、基板支持台上の半導体基板に
照射するようにするドライエッチング方法および装置に
関する。
【0002】
【従来の技術】半導体基板に設けられた配線用金属膜の
表面酸化膜を除去するための、所謂プリエッチング工程
では、ドライエッチング装置が使用されている。
【0003】図5は、従来のドライエッチング装置の構
成図である。図中、チェンバ101が密封空間を構成
し、その空間に不活性ガスが導入され(例えば、Arガ
ス、100sccm)、また、真空排気系の接続により
内部が低ガス圧に調整される(例えば、0.13P
a)。さらにチェンバ101は導電材で構成され、接地
されている。チェンバ101内には基板支持台102
が、チェンバ101と電気的に絶縁された状態で設けら
れる。基板支持台102は、導電材で構成され、導電支
持棒103を介してブロッキングコンデンサCに接続さ
れ、ブロッキングコンデンサCはRF交流電源(RF)
104に接続される。基板支持台102にはエッチング
時に半導体基板105が搭載される。ブロッキングコン
デンサCは直流電流を遮断するためのものである。RF
交流電源104は、周波数13.56MHz、交流電圧
1000Vの高周波交流電流を、ブロッキングコンデン
サCおよび導電支持棒103を介して基板支持台102
に供給する。
【0004】RF交流電源104からの高周波交流電流
の供給により、チェンバ101と基板支持台102との
間にプラズマ106が発生する。プラズマ106の中に
は、正負同数の電離した粒子(電子、陽イオン等)と中
性粒子とが存在する。電子は質量が小さいため電界の変
動に対応した運動をすることができるのに対し、陽イオ
ンは質量が大きいために電界の変動に対応した運動を殆
どすることができない。イオンシース内の電界が単振動
するときの電子の振幅が約2mとなるのに対し、陽イオ
ンの振幅は約30μmである。したがって、電子は電界
の高周波変動に応じて動き得るが、陽イオンは電界の高
周波変動に応じて動けず、直流電界に応じて動くだけと
なる。
【0005】このように高周波変動電界では電子と陽イ
オンとの応答速度が違うということ、および基板支持台
102に比べてチェンバ101の面積が大きく、チェン
バ101全体がアース電位になっていることに起因し
て、基板支持台102に高周波交流電流が供給されてい
るときに、プラズマ106中の電子だけが基板支持台1
02に集まる。すなわち、高周波変動電界では陽イオン
は殆ど移動せず、電子だけが高周波変動電界に応答する
が、チェンバ101に取り囲まれたプラズマ106の電
位がアース電位に非常に近くなるために、プラズマ10
6中の電子がチェンバ101の方向には移動しづらい環
境となっている。その結果、電子が基板支持台102に
集まるという現象が発生する。
【0006】基板支持台102に集まった電子は、ブロ
ッキングコンデンサCの作用により基板支持台102に
蓄積され、その結果、基板支持台102が負にバイアス
される。通常、数100V程度にバイアスされ、これを
直流セルフバイアスと呼ぶ。この負の直流セルフバイア
スが発生すると、プラズマ106中の電子は反発を受け
て基板支持台102に流れ込みにくくなる一方、プラズ
マ106中の陽イオンが基板支持台102方向に加速さ
れて移動することになる。そして、電界変動の1周期の
間に基板支持台102に流れ込む電子と陽イオンとの量
が釣り合うところで平衡状態となり、放電が継続され
る。
【0007】図6は、こうした初期時および平衡時の基
板支持台102の電位および流入電流を示す図であり、
(A)は初期時のRF交流電源104の出力電圧を、
(B)は初期時の基板支持台102の電位を、(C)は
初期時の基板支持台102への流入電流を示し、(D)
は平衡時のRF交流電源104の出力電圧を、(E)は
平衡時の基板支持台102の電位を、(F)は平衡時の
基板支持台102への流入電流を示す。(B),(E)
における破線は直流セルフバイアスを示し、(C),
(F)において、中央線L11,L12よりも上部のグ
ラフG11,G13は電子の流入量を、下部のグラフG
12,G14は陽イオンの流入量をそれぞれ示す。
【0008】すなわち、RF交流電源104から、図6
(A)に示すような出力電圧が、基板支持台102へ供
給された場合、初期時には、上述したように電子だけが
基板支持台102へ集まり、基板支持台102に蓄積さ
れる。この結果、基板支持台102の電位の平均値が、
図6(B)に破線で示すように低下する。そのため、基
板支持台102への電子の流入が、図6(C)に示すグ
ラフG11のように次第に低下するとともに、図6
(C)に示すグラフG12のような陽イオンの基板支持
台102への流入が始まる。その後、電界変動の1周期
の間に基板支持台102に流れ込む電子の量〔図6
(F)のGグラフ13〕と陽イオンの量〔図6(F)の
グラフG14〕とが釣り合うところで、図6(E)に示
すように、基板支持台102の電位の平均値(破線)の
低下が収まり、平衡状態となる。この基板支持台102
の電位の平均値(破線)が直流セルフバイアスの値とな
る。
【0009】図5に戻って、陽イオンが加速されて基板
支持台102へ移動する際に、基板支持台102に半導
体基板105が搭載されていると、陽イオンが半導体基
板105に衝突し、半導体基板105に設けられた配線
用金属膜の表面酸化膜に対して異方性エッチングが行わ
れる。その際に、配線用金属膜が、半導体基板105の
絶縁膜上に形成されている関係から、正電荷が配線用金
属膜に蓄えられる。この電荷の蓄積をチャージアップと
呼ぶ。
【0010】
【発明が解決しようとする課題】ところで、シリコン半
導体集積回路の高集積化が進んでいる。そうした集積回
路に使用するシリコン半導体ウェハ面内の均一性や成
膜、加工速度を向上するために、ドライエッチングに使
用するプラズマの電力が増大しており、その結果、チャ
ージアップし易い傾向にある。なお、配線用金属膜にM
OSトランジスタのゲート電極が接続されており、この
ため、ゲート電極がチャージアップされ易い。特に、回
路パターンの設計がより複雑になって、トランジスタの
1つのゲート電極から引き出される配線数やコンタクト
孔の面積が増大する傾向にあり、これがゲート電極のよ
り大きなチャージアップを引き起こしている。
【0011】こうしたゲート電極のチャージアップの結
果、半導体基板105のゲート電極下の絶縁膜で静電破
壊111が発生する可能性が高まっている。図7は半導
体基板105の断面を示す図である。図7において、半
導体基板105には、絶縁膜層107、金属配線層10
8が形成され、絶縁膜層107上にゲート電極110が
存在し、ゲート電極110と金属配線層108とが接続
されている。金属配線層108に対してエッチングマス
ク109を被せ、矢印方向の陽イオンを浴びせると、金
属配線層108がエッチングされる。それとともに、金
属配線層108は陽イオンを受け、金属配線層108に
接続されたゲート電極110が正電荷でチャージアップ
される。一方このとき、半導体基板105を搭載してい
る基板支持台102は、直流セルフバイアスにより負に
帯電しているので、ゲート電極110の下の絶縁膜に静
電破壊111が発生する可能性がある。
【0012】特に、シリコン半導体集積回路の高集積化
に伴い、MOSトランジスタのゲート電極110下の絶
縁膜層107が薄くなる傾向にある。このため、こうし
た静電破壊111が非常に発生し易い状況にある。
【0013】このような製造工程において誘発される集
積回路の障害をPID(Process Induced Damage) と呼
び、このPIDが、集積回路の歩留り率に重要な問題と
なってきている。
【0014】本発明はこのような点に鑑みてなされたも
のであり、チャージアップに起因するゲート電極下の絶
縁層の静電破壊を防止するようにしたドライエッチング
方法および装置を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明では上記目的を達
成するために、接地された筐体とその内部に設けられた
基板支持台との間にプラズマを発生させ、発生したプラ
ズマを、基板支持台上の半導体基板に照射するようにす
るドライエッチング装置における基板支持台に、高周波
交流電流を供給して直流セルフバイアスを発生させ、基
板支持台を第1の所定時間に亘って負に帯電させる工程
と、基板支持台に直流電流を供給して基板支持台を第2
の所定時間に亘って正に帯電させる工程とを、有するこ
とを特徴とするドライエッチング方法が提供される。
【0016】以上のような工程において、高周波交流電
源から高周波交流電流が第1の所定時間に亘って基板支
持台に供給され、これにより、基板支持台に直流セルフ
バイアスが発生し、基板支持台は負に帯電される。した
がって、基板支持台に搭載された半導体基板に陽イオン
が照射され、半導体基板がエッチングされる。これとと
もに、半導体基板に正の電荷が蓄積される。その後、高
周波交流電源に代わって直流電源から正の電圧が第2の
所定時間に亘って基板支持台に供給される。これによ
り、基板支持台は正に帯電される。そのため、陽イオン
に代わって、半導体基板にはプラズマ中の電子が届き、
第1の所定時間の間に半導体基板に蓄積された正電荷
が、この届いた電子により第2の所定時間の間に中和さ
れる。
【0017】こうして半導体基板のチャージアップが解
消し、ゲート電極下の絶縁層の静電破壊を防止する。
【0018】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は、本発明に係るドライエッ
チング装置の第1の実施の形態の構成図である。図中、
チェンバ1が密封空間を構成し、その空間に不活性ガス
が導入され(例えば、Arガス、100sccm)、ま
た、真空排気系の接続により内部が低ガス圧に調整され
る(例えば、0.13Pa)。さらにチェンバ1は導電
材で構成され、接地されている。チェンバ1内には基板
支持台2が、チェンバ1と電気的に絶縁された状態で設
けられる。基板支持台2は、導電材で構成され、導電支
持棒3を介して切替スイッチ(SW)4に接続される。
基板支持台2にはエッチング時に半導体基板5が搭載さ
れる。切替スイッチ4には、ブロッキングコンデンサC
bを介してRF交流電源(RF)6が接続されるととも
に、直流電源(DC)7が接続される。RF交流電源6
は、周波数13.56MHz、交流電圧1000Vの高
周波交流電流を出力し、直流電源7は正の直流電圧10
00Vを出力する。切替スイッチ4は10Hzのサイク
ルで切替えを行い、RF交流電源6の出力と直流電源7
の出力とを交互に基板支持台2に供給する。
【0019】まず、RF交流電源6から基板支持台2に
高周波交流電流が供給されているときには、チェンバ1
と基板支持台2との間に発生したプラズマ8中の電子が
基板支持台2に集まり、ブロッキングコンデンサCbの
直流電流遮断作用により、基板支持台2に蓄積される。
したがって、基板支持台2が負に直流セルフバイアスさ
れる。直流セルフバイアスが発生すると、プラズマ8中
の陽イオンが基板支持台2の方向に加速されて移動する
ことになる。この結果、陽イオンが、基板支持台2に搭
載された半導体基板5に衝突し、半導体基板5に設けら
れた配線用金属膜の表面酸化膜に対して異方性エッチン
グを行う。その際に、配線用金属膜が、半導体基板5の
絶縁膜上に形成されている関係から、正電荷が配線用金
属膜に蓄えられる。
【0020】ここで、切替スイッチ4を切替え、RF交
流電源6に代わって直流電源7を基板支持台2に接続す
ると、基板支持台2は正に帯電される。そのため、陽イ
オンは今までと反対方向に加速され、エッチングが停止
する。その上、半導体基板2の配線用金属膜にはプラズ
マ8中の電子が届き、先に半導体基板5の配線用金属膜
に蓄積されていた正電荷が中和される。
【0021】図2は、こうしたRF交流電源6と直流電
源7との切替えに伴う基板支持台2の電位および流入電
流を示す図であり、(A)は基板支持台2へ供給される
電源電圧を、(B)は基板支持台2の電位を、(C)は
基板支持台2への流入電流を示す。(B)における破線
は直流セルフバイアスを示し、(C)において、中央線
L1より上部のグラフG1は電子の流入量を、下部のグ
ラフG2は陽イオンの流入量を示す。
【0022】すなわち、図2(A)に示す期間T1にお
いて、RF交流電源6から基板支持台2に高周波交流電
流が供給されているときには、図2(B)に破線で示す
ような直流セルフバイアスが、基板支持台2に発生す
る。この直流セルフバイアスが発生すると、プラズマ8
中の陽イオンが、図2(C)に示すグラフG2のよう
に、基板支持台2に流入し、この結果、エッチングが行
われる。その際に、配線用金属膜が、半導体基板5の絶
縁膜上に形成されている関係から、正電荷が配線用金属
膜に蓄えられる。
【0023】ここで、図2(A)に示す期間T2におい
て、切替スイッチ4の切替えによって、RF交流電源6
に代わって直流電源7が基板支持台2に接続されると、
基板支持台2は、図2(B)に示すように正に帯電され
る。そのため、図2(C)に示すグラフG1のように、
プラズマ8中の電子が基板支持台2に届き、この際、先
に半導体基板5の配線用金属膜に蓄積されていた正電荷
がこの電子によって中和される。
【0024】このようにして、半導体基板5の配線用金
属膜のチャージアップがサイクル毎に解消されるので、
半導体基板2のゲート電極下の絶縁層の静電破壊が容易
に防止される。
【0025】なお、切替スイッチ4は10Hzのサイク
ルで切替えるようにしているが、この切替え周期は一般
的にはつぎのようにして設定する。すなわち、基板支持
台2にRF交流電源6が第1の所定時間接続され、直流
電源7が第2の所定時間接続されるとしたときに、第1
の所定時間の長さを、長過ぎると半導体基板2に静電破
壊が発生するので、少なくとも、静電破壊が発生する限
界値よりも短い値に設定する。また、第2の所定時間の
長さを、長過ぎるとプラズマ8の発生が停止してしまう
ので、少なくとも、プラズマ8の発生が停止する限界値
よりも短い値に設定する。つまり、直流電源7を基板支
持台2に長く接続しておくと、半導体基板5の配線用金
属膜が中和を通り越して負に帯電されてしまい、放電が
停止されてしまうので、こうした放電が停止されないう
ちに第2の所定時間が終了する必要がある。
【0026】また、切替スイッチ4では、第1の所定時
間と、第2の所定時間とが同じ長さの50ms〔=(1
0Hz)-1/2)〕に設定されているが、切替スイッチ
4に代わって、両者を異なる時間に設定できる切替スイ
ッチを使用するようにしてもよく、さらに、切替スイッ
チに、これらの時間を外部から任意に設定できるような
機能を持たせるようにしてもよい。
【0027】さらに、切替スイッチ4を使用せず、RF
交流電源6をブロッキングコンデンサCbを介して直
接、導電支持棒3に接続するとともに、直流電源7を直
接、導電支持棒3に接続する構成にし、RF交流電源6
および直流電源7へそれぞれ供給される電源電流を互い
違いにオンオフするようにしてもよい。或いは、同様に
に、RF交流電源6をブロッキングコンデンサCbを介
して直接、導電支持棒3に接続するとともに、直流電源
7を直接、導電支持棒3に接続する構成にし、RF交流
電源6および直流電源7の中にそれぞれ設けられる発振
回路を制御して、RF交流電源6および直流電源7の各
出力が互い違いに行われるようにしてもよい。
【0028】つぎに、第2の実施の形態を説明する。図
3は、本発明に係るドライエッチング装置の第2の実施
の形態の構成図である。第2の実施の形態の構成は基本
的に第1の実施の形態の構成と同じである。したがっ
て、第2の実施の形態の説明では、第1の実施の形態と
同一部分には同一符号を付してその説明を省略する。
【0029】第2の実施の形態は、第1の実施の形態に
比べて、基板支持台2に供給される電源部分だけが異な
っている。すなわち、第2の実施の形態では、基板支持
台2に導電支持棒3を介してパルス電源9が接続され
る。パルス電源9は、正の1000Vの直流電圧を50
msの間出力し、その直後、負の1000Vの直流電圧
を50msの間出力し、こうした出力を繰り返すもので
ある。
【0030】高周波交流電流が供給されないドライエッ
チング装置では、半導体基板5に形成された絶縁膜がコ
ンデンサの役割を果たし、このコンデンサにプラズマ8
および基板支持台2側から電流が流れ込んでいる間は放
電が行われ、プラズマ8が発生する。流れ込む電流が、
このコンデンサの容量を満たすと放電が停止する。そこ
で、基板支持台2に供給する直流電圧を、放電が停止さ
れるよりも前のタイミングで正負交互に切り替えれば放
電が維持され得る。放電が維持され得る正負の直流電圧
の各供給継続期間は、例えば50msである。
【0031】まず、負の直流電圧が基板支持台2に供給
されると、チェンバ1と基板支持台2との間にプラズマ
8が発生し、プラズマ8中の陽イオンが基板支持台2の
方向に加速されて移動する。これにより、陽イオンが、
基板支持台2に搭載された半導体基板5に衝突し、半導
体基板5に設けられた配線用金属膜の表面酸化膜に対し
て異方性エッチングが行われる。その際に、配線用金属
膜が、半導体基板5の絶縁膜上に形成されている関係か
ら、正電荷が配線用金属膜に蓄えられる。
【0032】つぎに、正の直流電圧が基板支持台2に供
給されると、陽イオンは今までと反対方向に加速され、
エッチングが停止する。そして、半導体基板2の配線用
金属膜にはプラズマ8中の電子が届き、先に半導体基板
5の配線用金属膜に蓄積されていた正電荷が中和され
る。
【0033】図4は、こうした第2の実施の形態におけ
る基板支持台2の電位および流入電流を示す図であり、
(A)はパルス電源9の出力電圧を、(B)は基板支持
台2の電位を、(C)は基板支持台2への流入電流を示
す。(C)において、中央線L2よりも上部のグラフG
3は電子の流入量を、下部のグラフG4は陽イオンの流
入量を示す。
【0034】すなわち、図4(A)に示す期間T3にお
いて、負の直流電圧が基板支持台2に供給されると、図
4(B)に示すように基板支持台2が負に帯電し、プラ
ズマ8中の陽イオンが、図4(C)に示すグラフG4の
ように基板支持台2に流れ込む。この際、陽イオンが半
導体基板5の配線用金属膜に衝突してエッチングが行わ
れるとともに、配線用金属膜が、半導体基板5の絶縁膜
上に形成されている関係から、正電荷が配線用金属膜に
蓄えられる。
【0035】つぎに、図4(A)に示す期間T4におい
て、正の直流電圧が基板支持台2に供給されると、図4
(B)に示すように基板支持台2が正に帯電し、プラズ
マ8中の電子が、図4(C)に示すグラフG3のように
基板支持台2に流入する。この際に、この電子が、先に
半導体基板5の配線用金属膜に蓄積されていた正電荷を
中和する。
【0036】このようにして、第2の実施の形態でも、
半導体基板5の配線用金属膜のチャージアップがサイク
ル毎に解消され、半導体基板2のゲート電極下の絶縁層
の静電破壊が容易に防止される。
【0037】なお、第2の実施の形態のパルス電源9で
は、正負の直流電圧の継続時間を各50msに設定して
いるが、これらに限られることはない。一般には、これ
らの継続時間は、半導体基板2の静電破壊の防止や、放
電停止の防止を考慮して設定されるものである。また、
パルス電源9に、これらの継続時間を外部から任意に設
定できるような機能を持たせるようにしてもよい。
【0038】
【発明の効果】以上説明したように本発明では、ドライ
エッチング装置において高周波交流電源以外に、切替ス
イッチおよび直流電源を設けた。これにより、陽イオン
によるエッチングの最中に半導体基板に蓄積された正電
荷が、切替スイッチによる直流電源の接続の度に、中和
される。かくして、半導体基板のチャージアップが解消
され、半導体基板に設けられたトランジスタのゲート電
極下の絶縁層に発生する静電破壊を容易に防止すること
が可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す構成図であ
る。
【図2】RF交流電源と直流電源との切替えに伴う基板
支持台の電位および流入電流を示す図である。
【図3】本発明の第2の実施の形態を示す構成図であ
る。
【図4】第2の実施の形態における基板支持台の電位お
よび流入電流を示す図である。
【図5】従来のドライエッチング装置を示す構成図であ
る。
【図6】従来のドライエッチング装置における基板支持
台の電位および流入電流を示す図である。
【図7】従来のドライエッチング装置で発生する半導体
基板の静電破壊を説明する図である。
【符号の説明】
1…チェンバ、2…基板支持台、3…導電支持棒、4…
切替スイッチ、5…半導体基板、6…RF交流電源、7
…直流電源、8…プラズマ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 接地された筐体とその内部に設けられた
    基板支持台との間にプラズマを発生させ、発生したプラ
    ズマを、前記基板支持台上の半導体基板に照射するよう
    にするドライエッチング方法において、 前記基板支持台に高周波交流電流を供給して直流セルフ
    バイアスを発生させ、前記基板支持台を第1の所定時間
    に亘って負に帯電させる工程と、 前記基板支持台に直流電流を供給して前記基板支持台を
    第2の所定時間に亘って正に帯電させる工程と、 を有することを特徴とするドライエッチング方法。
  2. 【請求項2】 前記第1の所定時間の値は、少なくとも
    前記半導体基板の静電破壊が発生する限界値よりも小さ
    い値に設定されることを特徴とする請求項1記載のドラ
    イエッチング方法。
  3. 【請求項3】 前記第2の所定時間の値は、少なくとも
    プラズマの発生が停止する限界値よりも小さい値に設定
    されることを特徴とする請求項1記載のドライエッチン
    グ方法。
  4. 【請求項4】 接地された筐体とその内部に設けられた
    基板支持台との間にプラズマを発生させ、発生したプラ
    ズマを、前記基板支持台上の半導体基板の表面に形成さ
    れた金属薄膜に照射して取り除くようにするドライエッ
    チング方法において、 前記基板支持台を直流セルフバイアスにより負に帯電さ
    せ、前記金属薄膜を正電荷イオンでエッチングする工程
    と、 前記基板支持台を直流電源により正に帯電させて前記金
    属薄膜に負電子を注入させ、前記金属薄膜に蓄えられた
    正電荷を中和する工程と、 を有することを特徴とするドライエッチング方法。
  5. 【請求項5】 プラズマを使用したドライエッチング装
    置において、 接地されるとともに、内部でプラズマが発生されるよう
    にされた筐体と、 前記筐体の内部に設けられ、半導体基板が搭載される基
    板支持台と、 前記基板支持台に高周波交流電流を供給して、前記基板
    支持台を直流セルフバイアスにより負に帯電させる高周
    波交流電源と、 前記基板支持台に直流電流を供給して、前記基板支持台
    を正に帯電させる直流電源と、 前記高周波交流電源からの高周波交流電流と前記直流電
    源からの直流電流とを交互に前記基板支持台に供給する
    切替手段と、 を有することを特徴とするドライエッチング装置。
  6. 【請求項6】 プラズマを使用したドライエッチング装
    置において、 接地されるとともに、内部でプラズマが発生されるよう
    にされた筐体と、 前記筐体の内部に設けられ、半導体基板が搭載される基
    板支持台と、 前記基板支持台に接続され、前記基板支持台に正負の直
    流電圧を交互に供給する供給手段と、 を有することを特徴とするドライエッチング装置。
JP15651596A 1996-06-18 1996-06-18 ドライエッチング方法および装置 Pending JPH104085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15651596A JPH104085A (ja) 1996-06-18 1996-06-18 ドライエッチング方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15651596A JPH104085A (ja) 1996-06-18 1996-06-18 ドライエッチング方法および装置

Publications (1)

Publication Number Publication Date
JPH104085A true JPH104085A (ja) 1998-01-06

Family

ID=15629471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15651596A Pending JPH104085A (ja) 1996-06-18 1996-06-18 ドライエッチング方法および装置

Country Status (1)

Country Link
JP (1) JPH104085A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026114A (ja) * 2000-07-12 2002-01-25 Anelva Corp 基板処理装置及び静電吸着ステージ用電源ユニット
JP2003110013A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 収納装置および半導体装置の製造方法
JP2004158247A (ja) * 2002-11-05 2004-06-03 Sharp Corp プラズマ処理装置およびプラズマ処理方法
US6863018B2 (en) * 2000-03-21 2005-03-08 Shinmaywa Industries, Ltd. Ion plating device and ion plating method
JP2009187975A (ja) * 2008-02-01 2009-08-20 Toshiba Corp 基板のプラズマ処理装置及びプラズマ処理方法
JP2010532549A (ja) * 2007-06-29 2010-10-07 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 強化された電荷中和及びプロセス制御を具えたプラズマ処理
WO2011039793A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 基板処理装置
JP2012079886A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 基板処理方法および基盤処理装置
JP2012104382A (ja) * 2010-11-10 2012-05-31 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法並びにプラズマ処理のバイアス電圧決定方法
US9123509B2 (en) 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
CN111146061A (zh) * 2018-11-05 2020-05-12 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6863018B2 (en) * 2000-03-21 2005-03-08 Shinmaywa Industries, Ltd. Ion plating device and ion plating method
JP4607292B2 (ja) * 2000-07-12 2011-01-05 キヤノンアネルバ株式会社 基板処理装置及び静電吸着ステージ用電源ユニット
JP2002026114A (ja) * 2000-07-12 2002-01-25 Anelva Corp 基板処理装置及び静電吸着ステージ用電源ユニット
JP2003110013A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 収納装置および半導体装置の製造方法
JP2004158247A (ja) * 2002-11-05 2004-06-03 Sharp Corp プラズマ処理装置およびプラズマ処理方法
JP2010532549A (ja) * 2007-06-29 2010-10-07 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 強化された電荷中和及びプロセス制御を具えたプラズマ処理
US8926850B2 (en) 2007-06-29 2015-01-06 Varian Semiconductor Equipment Associates, Inc. Plasma processing with enhanced charge neutralization and process control
US9123509B2 (en) 2007-06-29 2015-09-01 Varian Semiconductor Equipment Associates, Inc. Techniques for plasma processing a substrate
KR101465542B1 (ko) * 2007-06-29 2014-11-26 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 강화된 전하 중성화를 구비한 플라즈마 공정 및 공정 제어
JP2009187975A (ja) * 2008-02-01 2009-08-20 Toshiba Corp 基板のプラズマ処理装置及びプラズマ処理方法
WO2011039793A1 (ja) * 2009-09-29 2011-04-07 株式会社 東芝 基板処理装置
US9583360B2 (en) 2009-09-29 2017-02-28 Kabushiki Kaisha Toshiba Substrate processing apparatus and substrate processing method
CN102549724A (zh) * 2009-09-29 2012-07-04 株式会社东芝 基板处理装置
JP5502879B2 (ja) * 2009-09-29 2014-05-28 株式会社東芝 基板処理装置
JP2012079886A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 基板処理方法および基盤処理装置
US8821744B2 (en) 2010-09-30 2014-09-02 Kabushiki Kaisha Toshiba Substrate processing method and substrate processing apparatus
JP2012104382A (ja) * 2010-11-10 2012-05-31 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法並びにプラズマ処理のバイアス電圧決定方法
CN111146061A (zh) * 2018-11-05 2020-05-12 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
JP2022103235A (ja) * 2018-11-05 2022-07-07 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Similar Documents

Publication Publication Date Title
KR100389642B1 (ko) 표면처리방법및표면처리장치
TWI516174B (zh) 電漿處理系統內之離子能量分布控制
US5779925A (en) Plasma processing with less damage
JP3533105B2 (ja) 半導体装置の製造方法と製造装置
JPH1079372A (ja) プラズマ処理方法及びプラズマ処理装置
JP2000100790A (ja) プラズマ処理装置及びそれを用いた処理方法
JP2000311890A (ja) プラズマエッチング方法および装置
JPH104085A (ja) ドライエッチング方法および装置
JPH09176860A (ja) 基板載置台、プラズマ処理装置及び半導体装置の製造方法
TW202316478A (zh) 用於電漿處理應用的脈衝電壓源
JPH11224796A (ja) プラズマ処理装置及びプラズマ処理方法
JP2003142466A (ja) 基板のプラズマ処理中に基板バイアスを測定するための装置及び方法
KR20190046194A (ko) 플라즈마 처리 장치 및 이를 이용한 반도체 장치의 제조 방법
JP2006100485A (ja) 高周波電力用分岐スイッチ及びエッチング装置
JP2000150478A (ja) プラズマ発生方法及びプラズマ発生装置
JPH1027780A (ja) プラズマ処理方法
JPH0624186B2 (ja) ドライエツチング装置
JP3085151B2 (ja) プラズマ処理方法および装置
JPH0653192A (ja) ドライエッチング方法
TWI846014B (zh) 電壓脈衝的時域多工
JPH07193049A (ja) エッチング装置及びエッチング方法
JP2602358B2 (ja) プラズマエッチング装置
KR100286333B1 (ko) 플라즈마식각장치
JP2507155B2 (ja) 半導体製造装置及びその製造方法
JPH10229118A (ja) 半導体装置の製造装置