TWI846014B - 電壓脈衝的時域多工 - Google Patents

Abstract

本文提供的實施例大體包括用於處理腔室中的基板的電漿處理的波形產生的設備、電漿處理系統、及方法。一個實施例包括波形產生器，該波形產生器具有電壓源電路系統、在電壓源電路系統與波形產生器的第一輸出節點之間耦合的第一開關、及在第一輸出節點與電氣接地節點之間耦合的第二開關，該第一輸出節點經配置為耦合到腔室。波形產生器亦包括在電壓源電路系統與波形產生器的第二輸出節點之間耦合的第三開關、及在第二輸出節點與電氣接地節點之間耦合的第四開關，該第二輸出節點經配置為耦合到腔室。

Description

電壓脈衝的時域多工

本揭示的實施例大體係關於一種在半導體元件製造中使用的系統。更具體地，本揭示的實施例係關於用於處理基板的電漿處理系統。

可靠地產生高深寬比特徵係用於下一代半導體元件的關鍵技術挑戰之一。一種形成高深寬比特徵的方法使用電漿輔助的蝕刻製程來穿過在基板表面上形成的圖案化遮罩層中形成的開口轟擊在基板表面上形成的材料。

隨著技術節點朝向2 nm發展，具有較大深寬比的較小特徵的製造需要用於電漿處理的原子精確度。對於電漿離子起主要作用的蝕刻製程，離子能量控制總是挑戰半導體設備工業中的可靠且可重複的元件形成製程的開發。在常見的電漿輔助的蝕刻製程中，基板在處理腔室中設置的靜電夾盤(electrostatic chuck; ESC)上定位，電漿在基板上方形成，並且離子跨過在電漿與基板表面之間形成的電漿鞘（亦即，耗盡電子的區域）從電漿朝向基板加速。傳統上，使用正弦RF波形來激發電漿並且形成電漿鞘的RF基板偏壓方法不能期望地形成此等較小元件特徵大小。最近，已經發現，將高電壓脈衝遞送到處理腔室內的一或多個電極可以用於期望地控制在基板表面上方形成的電漿鞘。然而，產生中頻到高頻高電壓脈衝係具有挑戰性的。歸因於加熱用於形成高電壓脈衝的切換部件，此種脈衝可能特別難以使用標準電氣部件產生。

由此，在本領域中需要能夠在基板上完成期望的電漿輔助製程的脈衝電壓源及偏壓方法。

本文提供的實施例大體包括設備、電漿處理系統、及用於處理腔室中的基板的電漿處理的波形產生的方法。

本揭示的一個實施例涉及一種用於電漿處理的波形產生器。波形產生器大體包括：電壓源電路系統；第一開關，在電壓源電路系統與波形產生器的第一輸出節點之間耦合，第一輸出節點經配置為耦合到腔室；第二開關，在第一輸出節點與電氣接地節點之間耦合；第三開關，在電壓源電路系統與波形產生器的第二輸出節點之間耦合，第二輸出節點經配置為耦合到腔室；以及第四開關，在第二輸出節點與電氣接地節點之間耦合。

本揭示的一個實施例涉及一種用於波形產生的方法。方法大體包括：經由第一開關將電壓源電路系統耦合到波形產生器的第一輸出節點，第一輸出節點耦合到腔室；經由第二開關將第一輸出節點耦合到電氣接地節點；經由第三開關將電壓源電路系統耦合到波形產生器的第二輸出節點，第二輸出節點耦合到腔室；以及經由第四開關將第二輸出節點耦合到電氣接地節點。

本揭示的一個實施例涉及一種用於波形產生的設備。設備大體包括電壓源電路系統、耦合到電壓源電路系統的一或多個開關、及經配置為控制一或多個開關的控制器。一或多個開關包括：第一開關，在電壓源電路系統與波形產生器的第一輸出節點之間耦合，第一輸出節點經配置為耦合到腔室；第二開關，在第一輸出節點與電氣接地節點之間耦合；第三開關，在電壓源電路系統與波形產生器的第二輸出節點之間耦合，第二輸出節點經配置為耦合到腔室；以及第四開關，在第二輸出節點與電氣接地節點之間耦合。

本揭示的一些實施例大體涉及用於在電漿處理期間控制離子能量分佈(IED)的產生波形的技術。例如，脈衝電壓波形可藉由時間多工來自不同源（例如，開關）並且施加到電漿處理腔室中的一或多個電極用於電漿處理的電壓脈衝來產生。在一些實施例中，脈衝電壓波形可使用多個開關對產生，從而允許脈衝電壓波形具有與使用單個開關對的習知實施方式相比較高的頻率。歸因於在當前的習知高電壓切換部件中發現的實體及實際元件限制，此等習知的高電壓開關的切換速度歸因於在使用期間在部件中產生的熱量而受限於「最大實際切換速度」。在常見的電漿處理製程期間，在大於約200伏特的電壓位準下，諸如大於約500伏特、或大於約800伏特、或大於約1000伏特、或大於約5000伏特，藉由高電壓開關產生的高電壓脈衝電壓波形通常需要開關在含有開關的元件的壽命中重複地執行。在一個實例中，在大於約800伏特的切換電壓下，習知開關（諸如金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor; MOSFET)）的最大實際切換速度通常受限於約2.5微秒(μs)。然而，使用較高頻率電壓波形可以在電漿處理期間使用的電壓脈衝的離子電流階段期間減少電壓下降。因此，可實現較窄IED，從而促進電漿處理的較大精確度，如本文更詳細描述。如本文使用，電壓下降大體指在電壓脈衝的含有負電壓的部分期間在電極處建立的電壓增加。 電漿處理系統實例

第1圖係經配置為執行本文闡述的一或多個電漿處理方法的處理系統10的示意性橫截面圖。在一些實施例中，處理系統10經配置為用於電漿輔助的蝕刻製程，諸如反應性離子蝕刻(reactive ion etch; RIE)電漿處理。然而，應當注意，本文描述的實施例亦可與處理系統一起使用，該等處理系統經配置為在其他電漿輔助製程中使用，諸如電漿增強的沉積製程，例如，電漿增強的化學氣相沉積(plasma-enhanced chemical vapor deposition; PECVD)製程、電漿增強的物理氣相沉積(plasma-enhanced physical vapor deposition; PEPVD)製程、電漿增強的原子層沉積(plasma-enhanced atomic layer deposition; PEALD)製程、電漿加工處理或基於電漿的離子佈植處理，例如，電漿摻雜(PLAD)處理。

如圖所示，處理系統10經配置為形成電容耦合電漿(capacitively coupled plasma; CCP)，其中處理腔室100包括在處理體積129中設置的上部電極（例如，腔室蓋123），該上部電極面向亦在處理體積129中設置的下部電極（例如，基板支撐組件136）。在常見的電容耦合電漿(CCP)處理系統中，射頻(radio frequency; RF)源（例如，RF產生器118）電氣耦合到上部電極或下部電極之一，並且遞送經配置為點燃並且維持電漿（例如，電漿101）的RF信號。在此配置中，電漿電容耦合到上部電極及下部電極的每一者並且在其間的處理區域中設置。通常，上部或下部電極的相對電極耦合到接地或第二RF電源。在一個實施例中，基板支撐組件136的一或多個部件（諸如支撐基底107）電氣耦合到包括RF產生器118的電漿產生器組件163，並且腔室蓋123電氣耦合到接地。如圖所示，處理系統10包括處理腔室100、支撐組件136、及系統控制器126。

處理腔室100通常包括腔室主體113，該腔室主體包括共同定義處理體積129的腔室蓋123、一或多個側壁122、及腔室基底124。一或多個側壁122及腔室基底124大體包括材料，該等材料的大小及形狀經調節以形成用於處理腔室100的元件的結構支撐件，並且經配置為在處理期間在處理腔室100的處理體積129中維持的真空環境內產生電漿101時承受向其施加的壓力及添加的能量。在一個實例中，一或多個側壁122及腔室基底124由金屬形成，諸如鋁、鋁合金、或不鏽鋼合金。

穿過腔室蓋123設置的氣體入口128用於將一或多種處理氣體從與之流體連通的處理氣體源119遞送到處理體積129。將基板103穿過一或多個側壁122的一者中的開口（未圖示）裝載到處理體積129中並且從處理體積129移除，該開口在基板103的電漿處理期間用狹縫閥（未圖示）密封。

系統控制器126（在本文中亦稱為處理腔室控制器）包括中央處理單元(central processing unit; CPU) 133、記憶體134、及支援電路135。系統控制器126用於控制用於處理基板103的處理序列，包括本文描述的基板偏壓方法。CPU 133係經配置為用於控制處理腔室及與其有關的子處理器的工業設置中的通用電腦處理器。本文描述的記憶體134（大體為非揮發性記憶體）可包括隨機存取記憶體、唯讀記憶體、軟碟或硬碟驅動、或其他適宜形式的數位儲存器（本端或遠端）。支援電路135習知地耦合到CPU 133並且包含快取記憶體、時鐘電路、輸入/輸出子系統、電源供應器、及類似者、及其組合。軟體指令（程式）及資料可以在記憶體134內編碼及儲存用於指示CPU 133內的處理器。可由系統控制器126中的CPU 133讀取的軟體程式（或電腦指令）決定處理系統10中的部件可執行哪些任務。

通常，可由系統控制器126中的CPU 133讀取的程式包括代碼，當藉由處理器（CPU 133）執行時，該代碼執行與本文描述的電漿處理方案有關的任務。程式可包括指令，該等指令用於控制處理系統10內的各種硬體及電氣部件以執行用於實施本文描述的方法的各種製程任務及各種製程序列。在一個實施例中，程式包括用於執行下文關於第6圖描述的一或多個操作的指令。

處理系統可包括電漿產生器組件163、用於在偏壓電極104處建立第一PV波形的第一脈衝電壓(PV)源組件196、及用於在邊緣控制電極115處建立第二PV波形的第二PV源組件197。第一PV波形或第二PV波形可使用如本文關於第3圖、第4A圖、及第4B圖更詳細描述的波形產生器來產生。在一些實施例中，電漿產生器組件163將RF信號遞送到支撐基底107（例如，電力電極或陰極），該支撐基底可用於在基板支撐組件136與腔室蓋123之間設置的處理區域中產生（維持及/或點燃）電漿101。在一些實施例中，RF產生器118經配置為遞送具有大於1 MHz或更大、或約2 MHz或更大、諸如約13.56 MHz或更大的頻率的RF信號。

如上文論述，在一些實施例中，基於從系統控制器126提供的控制信號，包括RF產生器118及RF產生器組件160的電漿產生器組件163大體經配置為將在期望的實質上固定的正弦波形頻率下的期望量的連續波(continuous wave; CW)或脈衝RF電力遞送到基板支撐組件136的支撐基底107。在處理期間，電漿產生器組件163經配置為將RF電力（例如，RF信號）遞送到靠近基板支撐件105並且在基板支撐組件136內設置的支撐基底107。遞送到支撐基底107的RF電力經配置為點燃及維持在處理體積129內設置的處理氣體的處理電漿101。

在一些實施例中，支撐基底107係經由RF匹配電路162及第一過濾器組件161（其等均在RF產生器組件160內設置）電氣耦合到RF產生器118的RF電極。第一過濾器組件161包括一或多個電氣元件，該等電氣元件經配置為實質上防止藉由PV波形產生器150的輸出產生的電流穿過RF電力遞送線167流動並且損壞RF產生器118。第一過濾器組件161用作對由PV波形產生器150內的PV脈衝產生器P1產生的PV信號的高阻抗（例如，高Z），並且因此抑制電流到RF匹配電路162及RF產生器118的流動。

在一些實施例中，RF產生器組件160及RF產生器118用於使用在處理體積129中設置的處理氣體及藉由RF產生器118遞送到支撐基底107的RF電力（RF信號）產生的場來點燃及維持處理電漿101。處理體積129經由真空出口120流體耦合到一或多個專屬真空泵，該等真空泵將處理體積129維持在亞大氣壓條件下並且從其抽出處理氣體及/或其他氣體。在一些實施例中，在處理體積129中設置的基板支撐組件136在支撐軸件138上設置，該支撐軸件接地並且延伸穿過腔室基底124。然而，在一些實施例中，RF產生器組件160經配置為將RF電力遞送到相對於基板基底107在基板支撐件105中設置的偏壓電極104。

基板支撐組件136（如上文簡要論述）大體包括基板支撐件105（例如，ESC基板支撐件）及支撐基底107。在一些實施例中，如下文進一步論述，基板支撐組件136可以額外包括絕緣體板111及接地板112。支撐基底107藉由絕緣器板111與腔室基底124電氣隔離，並且接地板112***絕緣器板111與腔室基底124之間。基板支撐件105熱耦合到支撐基底107並且在該支撐基底上設置。在一些實施例中，支撐基底107經配置為在基板處理期間調節基板支撐件105及在基板支撐件105上設置的基板103的溫度。

通常，基板支撐件105由介電材料形成，諸如塊狀燒結的陶瓷材料，諸如抗腐蝕金屬氧化物或金屬氮化物材料，例如，氧化鋁(Al ₂O ₃)、氮化鋁(AlN)、氧化鈦(TiO)、氮化鈦(TiN)、氧化釔(Y ₂O ₃)、其混合物、或其組合。在本文的實施例中，基板支撐件105進一步包括嵌入其介電材料中的偏壓電極104。在一些實施例中，藉由量測偏壓電極104處建立的RF波形來決定及/或監測用於在偏壓電極104上方的處理區域中維持電漿101的RF電力的一或多個特性。

在一種配置中，偏壓電極104係夾持極，該夾持極用於將基板103固定（亦即，夾持）到基板支撐件105的基板支撐表面105A，並且使用本文描述的脈衝電壓偏壓方案的一或多個相對於處理電漿101偏壓基板103。通常，偏壓電極104由一或多個導電部分形成，諸如一或多個金屬網、箔、板、或其組合。

在一些實施例中，偏壓電極104電氣耦合到夾持網路116，該夾持網路使用電導體向偏壓電極提供夾持電壓，諸如在約-5000 V與約5000 V之間的靜態DC電壓，該電導體諸如同軸電力遞送線106（例如，同軸電纜）。如將在下文進一步論述，卡緊網路116包括偏壓補償電路元件116A、DC電源供應器155、及偏壓補償模組阻擋電容器，其在本文中亦稱為阻擋電容器C ₅。阻擋電容器C ₅在脈衝電壓(PV)波形產生器150的輸出與偏壓電極104之間設置。

基板支撐組件136可進一步包括在邊緣環114之下定位並且圍繞偏壓電極104及/或設置在距偏壓電極104的中心一定距離處的邊緣控制電極115。大體上，對於經配置為處理圓形基板的處理腔室100，邊緣控制電極115的形狀係環形，由導電材料製成並且經配置為圍繞偏壓電極104的至少一部分。在一些實施例中，諸如第1圖所示，邊緣控制電極115在基板支撐件105的區域內定位。在一些實施例中，如第1圖中示出，邊緣控制電極115包括與基板支撐件105的基板支撐表面105A相距與偏壓電極104類似的距離（亦即，Z方向）來設置的導電網、箔、或板。在一些其他實施例中，邊緣控制電極115包括在石英管道110的區域上或內定位的導電網、箔、及/或板，該區域圍繞偏壓電極104及/或基板支撐件105的至少一部分。或者，在一些其他實施例（未圖示）中，邊緣控制電極115在邊緣環114內定位或耦合到該邊緣環，該邊緣環在基板支撐件105上並且鄰近基板支撐件105設置。在此配置中，邊緣環114由半導體或介電材料（例如，AlN等）形成。

邊緣控制電極115可以藉由使用與用於偏壓偏壓電極104的PV波形產生器150不同的PV波形產生器來偏壓。在一些實施例中，藉由將部分電力分離到邊緣控制電極115，可以藉由使用亦用於偏壓偏壓電極104的PV波形產生器150來偏壓邊緣控制電極115。在一種配置中，第一PV源組件196的第一PV波形產生器150經配置為偏壓偏壓電極104，並且第二PV源組件197的第二PV波形產生器150經配置為偏壓邊緣控制電極115。

電力遞送線157將第一PV源組件196的PV波形產生器150的輸出電氣連接到可選過濾器組件151及偏壓電極104。儘管下文的論述主要論述用於將PV波形產生器150耦合到偏壓電極104的第一PV源組件196的電力遞送線157，但將PV波形產生器150耦合到邊緣控制電極115的第二PV源組件197的電力遞送線158將包括相同或類似的部件。在電力遞送線157的各個部分內的電導體可包括：(a)同軸電纜的一個或組合（諸如與剛性同軸電纜串列連接的撓性同軸電纜），(b)絕緣的高電壓耐電暈安裝線，(c)裸接線，(d)金屬桿，(e)電氣連接器，或(f)在(a)-(e)中的電氣元件的任何組合。可選過濾器組件151包括一或多個電氣元件，該等電氣元件經配置為實質上防止藉由RF產生器118的輸出產生的電流穿過電力遞送線157流動並且損壞PV波形產生器150。可選過濾器組件151用作對由RF產生器118產生的RF信號的高阻抗（例如，高Z），並且因此抑制電流到PV波形產生器150的流動。

第二PV源組件197包括夾持網路116，使得施加到邊緣控制電極115的偏壓可以類似地經配置為藉由在第一PV源組件196內耦合的夾持網路116施加到偏壓電極104的偏壓。將類似地配置的PV波形及夾持電壓施加到偏壓電極104及邊緣控制電極115可以幫助在處理期間改進跨基板表面的電漿均勻性並且因此改進電漿處理製程結果。

在一些實施例中，處理腔室100進一步包括石英管道110、或套環，該石英管道或套環至少部分外接基板支撐組件136的多個部分以防止基板支撐件105及/或支撐基底107與腐蝕性處理氣體或電漿、清潔氣體或電漿、或其副產物接觸。通常，石英管道110、絕緣器板111、及接地板112由襯墊108外接。在一些實施例中，電漿罩109在陰極襯墊108與側壁122之間定位以防止電漿在襯墊108與一或多個側壁122之間的電漿罩109之下的體積中形成。

第2A圖示出了在處理腔室（例如，處理腔室100）中的基板處建立的示例電壓波形200。在此實例中，歸因於藉由第一PV源組件196的PV波形產生器150施加波形，產生波形200。如圖所示，波形200包括離子電流階段及鞘塌陷階段。在離子電流階段開始時，藉由下降邊緣204產生的基板電壓降產生高電壓鞘以在基板之上形成，從而將正離子加速到基板。在離子電流階段期間轟擊基板表面的正離子在基板表面上沉積正電荷，若未補償，則其在離子電流階段期間導致基板電壓正向地逐漸增加（亦即，在電壓波形200的階段205期間的正斜率），如圖所示。然而，未控制的在基板表面上的正電荷的累積不當地逐步使鞘及夾持電容器放電，從而緩慢地減小鞘電壓降並且使基板電位更接近零。正電荷的累積在基板處建立的電壓波形中導致電壓下降（亦即，在階段205期間的正斜率）。

在離子電流階段開始與結束之間的電壓差決定離子能量分佈函數(ion energy distribution function; IEDF)寬度。第2B圖示出了增加電漿密度對藉由使用PV源（諸如波形產生器150）在基板上建立的電壓波形的影響。如圖所示，歸因於一或多個電漿處理參數（例如，藉由電漿產生器組件163施加的RF電力）的改變，在電漿處理期間的電漿密度增加（亦即，箭頭高亮方向）將趨於增加從離子電流階段的開始到結束的電壓差，並且因此不當地增加電壓下降。電壓差越大，IEDF寬度越寬。例如，如第2C圖所示，離子能量分佈(IED) 201隨著離子電流變化增加而變寬，而不補償基板的電壓上升。由此，藉由使用本文揭示的較高頻率電壓波形技術，在電漿處理期間藉由增加電漿密度產生的電壓波形中的電壓下降可以減少，此導致IED變窄，並且因此導致基板上電漿處理結果的精確度更高。

在反應器中，電漿可藉由基板頂上的感應耦合源（或周邊線圈）產生。線圈可放置在陶瓷蓋（真空邊界）頂上，或在電容耦合電漿反應器的情況下藉由將RF電力施加到靜電夾盤或頂部電極。如所描述，波形產生器（例如，第一PV源組件196的波形產生器150）輸出從負電壓轉變到大於零的正電壓的雙極及短且窄的正脈衝，如第2A圖所示。正電壓脈衝的持續時間經控制並且轉變回負電壓基線。電壓保持為負的，並且在標記為T _ON的週期結束時轉變回正脈衝。在電壓波形200的上升邊緣202部分期間完成轉變回正脈衝。脈衝的正區段的持續時間可以變化，並且在一些實施例中，在波形週期(T _P)的1%與20%之間，諸如在波形週期(T _P)的5%與15%之間。在一個實例中，波形週期可係約5 μs並且波形200的頻率可係約200 kHz。在另一實例中，波形週期可係約2.5 μs並且波形200的頻率係約400 kHz。

在電壓波形的一部分期間，歸因於脈衝步驟的上升邊緣202，將電漿主體電子吸引到基板表面，但由於在電極（例如，電極104）上存在相等量的正電荷，彼等電子不可以建立負DC鞘電位。在電極與基板支撐表面105A之間設置的基板及介電質形成電容器，該電容器具有有效電容C _esc，此將允許電極上的相等量的正電荷消除藉由基板表面上設置的電子產生的場。在脈衝步驟的下降邊緣204處，電極上的正電荷藉由來自波形產生器的電子中和，並且由此，在基板表面上建立負DC電壓。若形成的DC電壓保持恆定，則實現單能量離子轟擊。根據以下等式，負DC電壓(Vdc)可以藉由使用下降邊緣(ΔV)的量值及在C _esc與鞘電容C _sheath之間的比率來近似： 用於波形產生的產生技術

隨著半導體元件特徵收縮，在當今的基板處理技術（諸如電漿蝕刻及電漿沉積技術）期間經常需要原子精確度。對於電漿離子起主要作用的蝕刻製程，經常需要精確的離子能量控制。傳統的射頻(RF)偏壓方法使用正弦波來激發電漿並且加速離子。來自習知RF技術的離子能量分佈(IED)通常有雙模形狀。近年來亦探索了脈衝技術來產生具有單能量峰值的IED。

在一些實施方式中，歸因於系統複雜性及有關設備成本的問題，在電壓波形的離子電流階段期間，未補償正離子電流，並且由此，基板上的負電壓隨著時間衰減（例如，變得更負）。換言之，如關於波形200描述，在沒有補償的情況下，基板電壓在離子電流階段期間上升，在本文中亦稱為電壓下降。隨著電漿密度增加（例如，離子電流增加），此趨勢變得更差，此導致IED朝向較低能量狀態擴大或變寬，如第2C圖所示。

在一些情況下，藉由使用耦合到電極（例如，電極104）的電流源或複數個電壓源，產生斜坡電壓以補償離子電流階段的部分期間（例如，至少在階段205期間）的此電壓上升。然而，在較高電壓（例如，大於5 kV）下，產生具有斜坡以補償此電壓上升的定製波形係具有挑戰性的。

在一些實施例中，高頻電壓波形可用於減小在離子電流階段期間產生的此電壓上升（亦即，下降）的影響。在當今市場上可用的高電壓開關的當前狀態下，歸因於在此等習知部件中發現的實體及實際元件限制，以大於400 kHz的脈衝重複頻率產生高頻電壓脈衝串係有問題的。由此，如上文簡要論述，歸因於在使用期間產生的熱量而在中頻到高頻下在此等部件中產生的損壞，此等習知的高電壓開關的切換速度受限於最大實際切換速度。在本揭示的某些實施例中，電壓脈衝的時域多工用於產生待提供到複雜負載（例如，靜電夾盤及電漿101（第1圖））的波形，使得負載接收較高頻率的脈衝，從而減輕基板表面處的電壓下降的影響。例如，在大約400 kHz的頻率下的正電壓脈衝可用於在基板上週期性建立負直流(DC)偏壓，藉此獲得具有單能量峰值的IED。換言之，當在第一電壓波形脈衝的離子電流階段期間基板表面電壓處的電壓上升到特定閾值時，可施加第二電壓波形脈衝（例如，來自不同源或開關），用於在後續脈衝循環期間有效地重設基板表面處的電壓，如本文更詳細描述。

第3圖示出了根據本揭示的某些實施例的使用波形300的脈衝電壓偏壓方案。如圖所示，第一脈衝電壓循環320及第二脈衝電壓波形322可係時間多工的。對於靜電夾盤及電漿101，歸因於第一脈衝電壓循環320及第二脈衝電壓循環322的交錯，電壓脈衝的頻率似乎已經增加。由於在由第一PV源產生的第一電壓循環的離子電流階段期間基板電壓開始下降，第二脈衝藉由第二PV源產生，施加，恢復基板上的DC電壓偏壓（負）並且恢復藉由下降導致的下降離子能量。

換言之，波形300可包括用於第一脈衝電壓循環320的正電壓脈衝302及負電壓脈衝304，接著係用於第二脈衝電壓循環322的另一正電壓脈衝306及另一負電壓脈衝308，如第3圖所示。在一些實施例中，正電壓脈衝302及負電壓脈衝304可使用開關對（例如，第4A圖中的S1及S3）來產生，並且其他正電壓脈衝306及其他負電壓脈衝308可使用另一開關對（例如，第4A圖中的S2及S4）來產生。與僅使用單個開關對來產生正及負脈衝的習知實施方式相比，使用不同開關對允許較高頻率波形。換言之，每個開關可使用一或多個電晶體實施，諸如金屬氧化物半導體場效電晶體(MOSFET)。歸因於加熱，MOSFET的每一者可具有切換頻率限制（例如，最大實際開關速度），從而防止單個開關對產生高頻（例如，400 kHz）的脈衝。若開關以大於開關的切換頻率限制的頻率來操作，跨開關的電壓下降可歸因於開關電阻的增加而增加，此開關電阻的增加係由於歸因於存在高切換電壓而在開關中產生的熱量。例如，取決於切換頻率及開關類型，跨開關的電壓下降可增加10%或更多。此外，若多個開關串聯耦合，則跨開關的降低累積。換言之，若三個開關串聯耦合（例如，用於實施開關S1、S2、S3、或S4），並且跨每個開關的電壓下降增加10%，則跨開關的總電壓降可增加30%。亦相信，當將在開關的切換頻率限制下跨開關的電漿降與在相同開關輸入電壓下將開關最初投入使用的時間進行比較時，跨開關的電壓降≥10%可以導致對開關內的部件的永久損壞（例如，隨著時間增加切換電阻）及/或與正常開關壽命相比顯著較短。

第4A圖示出了根據本揭示的某些實施例的用於在第一及第二脈衝電壓循環320、322期間產生脈衝的波形產生器400。波形產生器400可係PV波形產生器150的一部分。第4B圖係圖示波形產生器400的開關的狀態的時序圖401。

如圖所示，開關S1可在階段期間關閉，從而將波形產生器輸出節點402耦合到電壓源電路系統410的電壓源V1並且產生正電壓脈衝302。開關S1隨後打開，並且開關S3在第二階段期間閉合，從而使輸出節點402接地。使輸出節點402接地導致負電壓脈衝304。換言之，在正電壓脈衝302期間，在輸出節點402與基板之間的電容充電。在正電壓脈衝302之後，輸出節點402耦合到電氣接地節點。由於在輸出節點402與基板之間跨電容的電壓不可以瞬時改變，回應於開關S3閉合，基板電壓下降到負電壓。

在打開開關S3之後，開關S2在第三階段期間閉合，從而將電壓源電路系統410的電壓源V2耦合到輸出節點404，實際上實施正電壓脈衝306。開關S2隨後打開，並且開關S4在第四階段期間閉合，從而將輸出節點404耦合到電氣接地節點以實施負電壓脈衝308。如藉由時序圖401圖示，第一、第二、第三、及第四階段係非重疊階段。如圖所示，可重複階段以產生在大於每個獨立開關的最大實際切換速度的頻率下遞送的連續時間多工脈衝波形。在一個實例中，若每個開關的最大實際切換速度限制將每個開關的切換頻率限制到400 kHz的頻率，含有相同開關的兩個電壓源配置可以遞送具有大於400 kHz並且小於或等於800 kHz的頻率的時間多工脈衝串。在一個非限制性實例中，若要求波形產生器400產生800 kHz的脈衝串，相應地，開關組合S1/S3及S2/S4各自分別用於提供第一及第二脈衝電壓循環320、322，該等循環將各自具有1.25 µs長的週期(T _P)，但間隔開2.5 µs並且在時間上交錯以形成期望的脈衝串。

在一些實施例中，輸出節點402、404可耦合到腔室中的相同節點。例如，輸出節點402、404可耦合到電極104。在一些實施例中，輸出節點402、404可耦合到腔室中的不同節點。例如，輸出節點402可耦合到電極104並且輸出節點404可耦合到電極115。

在一些實施例中，波形產生器400的第一電壓源電路系統410形成第一PV源組件196的PV波形產生器150（第1圖）的一部分。在另一實施例中，波形產生器400的第一電壓源電路系統410形成第一PV源組件196的PV波形產生器150的一部分，並且波形產生器400的第二電壓源電路系統410形成第二PV源組件197的PV波形產生器150的一部分。在又一實施例中，波形產生器400的第一電壓源電路系統410形成第一PV源組件196的PV波形產生器150的一部分，波形產生器400的第二電壓源電路系統410形成第二PV源組件197的PV波形產生器150的一部分，及/或波形產生器400的第三電壓源電路系統410形成耦合到蓋123的第三PV源組件198的PV波形產生器150的一部分。在此等配置的任一者中，並且在適當的情況下，第一電壓源電路系統410的輸出節點402、404耦合到電極104，第二電壓源電路系統410的輸出節點402、404耦合到電極115，及/或第三電壓源電路系統410的輸出節點402、404耦合到蓋123。

在一些實施例中，電壓源電路系統410可包括耦合到開關S1的第一電壓源V1及耦合到開關S2的第二電壓源V2。第一及第二電壓源的每一者可使用藉由電源充電到特定電壓的電容元件實施。在一些實施例中，每個電壓源電路系統410的第一及第二電壓源V1或V2可提供不同電壓或相同電壓。

儘管本文提供的實例已經描述了兩個開關對以促進理解，但本揭示的實施例可利用多於兩個開關對實施。例如，除了第一開關對（例如，S1及S3）及第二開關對（例如，S2及S4）之外，可實施第三開關對用於產生正及負脈衝，從而允許較高頻率的操作。換言之，在開關S2及開關S4用於產生正電壓脈衝306、及負電壓脈衝308之後，在開關S1及開關S3用於再次產生正電壓脈衝302、及負電壓脈衝304之前，第三開關對可用於產生另一正脈衝及另一負脈衝。因此，在一些實施例中，複數個開關對在串聯且重複的循環中利用以形成具有大於每個獨立開關的最大實際切換速度的頻率的脈衝串，使得脈衝串的最大頻率等於每個開關的最大頻率的N倍或複數個開關的至少最慢開關，其中N等於複數個開關對的開關對的數量。在產生的脈衝串的不同階段期間操作開關對的每一者允許實施用於電漿處理的高頻波形。使用較高頻率波形允許電壓下降（例如，在離子電流階段期間增加電壓）減小，從而增加電漿處理精確度。

第5圖示出了根據本揭示的某些實施例的與波形300相關聯的離子能量分佈(IED)。如圖所示，當產生較高頻率（例如，400 kHz）的波形時，可獲得與較低頻率波形（例如，具有200 kHz的頻率的第2A圖的波形200）相比的較窄IED。較窄IED促進較大的特徵形成精確度，例如，在常見的蝕刻電漿製程期間。

第6圖係示出用於波形產生的方法600的製程流程圖。方法600可藉由波形產生系統執行，該波形產生系統包括波形產生器（諸如波形產生器400）、及系統控制器（諸如系統控制器126）。

方法600開始於活動602，其中波形產生系統經由第一開關（例如，開關S1）將電壓源電路系統（例如，電壓源電路系統410）耦合到波形產生器（例如，波形產生器400）的第一輸出節點（例如，輸出節點402），第一輸出節點耦合到腔室（例如，腔室100）。於活動604，波形產生系統經由第二開關（例如，開關S3）將第一輸出節點耦合到電氣接地節點。於活動606，波形產生系統經由第三開關（例如，開關S2）將電壓電路耦合到波形產生器的第二輸出節點（例如，輸出節點404），第二輸出節點耦合到腔室。於活動608，波形產生系統經由第四開關（例如，開關S4）將第二輸出節點耦合到電氣接地節點。在一些實施例中，可重複活動602、604、606、608以產生用於電漿處理的波形。

在一些實施例中，第一脈衝電壓波形（例如，包括正電壓脈衝302及負電壓脈衝304）藉由經由第一開關及第二開關耦合在腔室處產生。此外，第二脈衝電壓波形（例如，包括正電壓脈衝306及負電壓脈衝308）藉由經由第三開關及第四開關耦合在腔室處產生。第一脈衝電壓波形可從第二脈衝電壓波形相移（例如，180°）。

在一些實施例中，經由第一開關、第二開關、第三開關、及第四開關的耦合係在非重疊階段期間。例如，電壓源電路系統在非重疊階段的第一階段期間耦合到第一輸出節點，並且第一輸出節點在非重疊階段的第二階段期間耦合到電氣接地節點，第二階段係在第一階段之後。此外，電壓源電路系統在非重疊階段的第三階段期間耦合到第二輸出節點，第三階段係在第二階段之後，並且第二輸出節點在非重疊階段的第四階段期間耦合到電氣接地節點，第四階段係在第三階段之後。

在一些實施例中，電壓源電路系統包括耦合到第一開關的第一電壓源（例如，電壓源V1）及耦合到第二開關的第二電壓源（例如，電壓源V2）。第一電壓源可包括第一電容元件，並且第二電壓源可包括第二電容元件。第一開關、第二開關、第三開關、及第四開關的每一者可包括一或多個電晶體（例如，MOSFET）。

在一些實施例中，波形產生系統可藉由將電壓源電路系統耦合到第一輸出節點在腔室中的節點處（例如，在基板處）產生第一正電壓脈衝（例如，正電壓脈衝302），並且藉由將第一輸出節點耦合到電氣接地節點在腔室中的節點處產生第一負電壓脈衝（例如，負電壓脈衝304）。此外，波形產生系統可藉由將電壓源電路系統耦合到第二輸出節點在腔室中的節點處產生第二正電壓脈衝（例如，正電壓脈衝306），並且藉由將第二輸出節點耦合到電氣接地節點在腔室中的節點處產生第二負電壓脈衝（例如，負電壓脈衝308）。

術語「耦合」本文用於代表在兩個物件之間的直接或間接耦合。例如，若物件A實體觸碰物件B並且物件B觸碰物件C，則物件A及C仍可被認為彼此耦合-甚至若物件A及C不直接實體觸碰彼此。例如，即使第一物件從未與第二物件直接實體接觸，第一物件可耦合到第二物件。

儘管上述內容涉及本揭示的實施例，可在不脫離其基本範疇的情況下設計本揭示的其他及進一步實施例，並且其範疇由以下申請專利範圍決定。

10:處理系統 100:處理腔室 101:電漿 103:基板 104:偏壓電極 105:基板支撐件 105A:基板支撐表面 106:同軸電力遞送線 107:支撐基底 108:襯墊 109:電漿罩 110:石英管道 111:絕緣器板 112:接地板 113:腔室主體 114:邊緣環 115:邊緣控制電極 116:夾持網路 116A:偏壓補償電路元件 118:RF產生器 119:處理氣體源 120:真空出口 122:側壁 123:腔室蓋 124:腔室基底 126:系統控制器 128:氣體入口 129:處理體積 133:中央處理單元(CPU) 134:記憶體 135:支援電路 136:基板支撐組件 138:支撐軸件 150:脈衝電壓(PV)波形產生器 151:可選過濾器組件 155:DC電源供應器 157:電力遞送線 158:電力遞送線 160:RF產生器組件 161:第一過濾器組件 162:RF匹配電路 163:電漿產生器組件 167:RF電力遞送線 196:第一脈衝電壓(PV)源組件 197:第二PV源組件 198:第三PV源組件 200:波形 201:離子能量分佈(IED) 202:上升邊緣 204:下降邊緣 205:階段 300:波形 302:正電壓脈衝 304:負電壓脈衝 306:正電壓脈衝 308:負電壓脈衝 320:第一脈衝電壓循環 322:第二脈衝電壓波形 400:波形產生器 401:時序圖 402:波形產生器輸出節點 404:輸出節點 410:電壓源電路系統 600:方法 602:活動 604:活動 606:活動 608:活動 C ₅:阻擋電容器 IED:離子能量分佈 S1:開關 S2:開關 S3:開關 S4:開關 T _P:波形週期 V1:電壓源 V2:電壓源 Z:方向

為了能夠詳細理解本揭示的上述特徵所用方式，可參考實施例進行對上文簡要概述的本揭示的更特定描述，一些實施例在附圖中示出。然而，將注意，附圖僅示出示例性實施例，並且由此不被認為限制其範疇，且可允許其他等同有效的實施例。

第1圖係根據一或多個實施例的經配置為實踐本文闡述的方法的處理系統的示意性橫截面圖。

第2A圖示出了歸因於施加到處理腔室的電極的電壓波形而在基板上建立的電壓波形。

第2B圖示出了增加的電漿密度對歸因於施加到處理腔室的電極的電壓波形而在基板上建立的電壓波形的影響。

第2C圖示出了與關於第2B圖的電壓波形示出的增加電漿密度的影響相關聯的離子能量分佈(ion energy distribution; IED)的影響。

第3圖示出了根據本揭示的某些實施例的使用電壓脈衝的時間多工產生的示例波形。

第4A圖示出了根據本揭示的某些實施例的示例波形產生器。

第4B圖係圖示第4A圖的波形產生器的開關的狀態的時序圖。

第5圖示出了根據本揭示的某些實施例的與第3圖所示的波形相關聯的IED。

第6圖係示出用於波形產生的方法的製程流程圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:處理腔室

400:波形產生器

402:波形產生器輸出節點

404:輸出節點

410:電壓源電路系統

S1:開關

S2:開關

S3:開關

S4:開關

Claims (23)

1. 一種用於電漿處理的波形產生器，包含：電壓源電路系統；一第一開關，在該電壓源電路系統與該波形產生器的一第一輸出節點之間耦合，該第一輸出節點經配置為耦合到一腔室；一第二開關，在該第一輸出節點與電氣接地節點之間耦合；一第三開關，在該電壓源電路系統與該波形產生器的一第二輸出節點之間耦合，該第二輸出節點經配置為耦合到該腔室；以及一第四開關，在該第二輸出節點與該電氣接地節點之間耦合；其中該第一開關、該第二開關、該第三開關、及該第四開關經配置為在非重疊階段期間閉合。
2. 如請求項1所述的波形產生器，其中：該第一開關及該第二開關經配置為產生待提供到該腔室的一第一脈衝電壓波形；以及該第三開關及該第四開關經配置為產生待提供到該腔室的一第二脈衝電壓波形，該第一脈衝電壓波形從該第二脈衝電壓波形相移。
3. 如請求項1所述的波形產生器，其中：該第一開關經配置為在該等非重疊階段的一第一階段期間閉合； 該第二開關經配置為在該等非重疊階段的一第二階段期間閉合，該第二階段係在該第一階段之後；該第三開關經配置為在該等非重疊階段的一第三階段期間閉合，該第三階段係在該第二階段之後；以及該第四開關經配置為在該等非重疊階段的一第四階段期間閉合，該第四階段係在該第三階段之後。
4. 如請求項1所述的波形產生器，其中該電壓源電路系統包含耦合到該第一開關的一第一電壓源及耦合到該第二開關的一第二電壓源。
5. 如請求項4所述的波形產生器，其中該第一電壓源包含一第一電容元件，並且其中該第二電壓源包含一第二電容元件。
6. 如請求項1所述的波形產生器，其中該第一開關、該第二開關、該第三開關、及該第四開關的每一者包含一或多個電晶體。
7. 如請求項1所述的波形產生器，其中該第一輸出節點耦合到該第二輸出節點。
8. 如請求項7所述的波形產生器，其中該第一輸出節點及該第二輸出節點耦合到在該腔室中設置的一基板支撐件的一基板支撐表面之下設置的一電極。
9. 如請求項8所述的波形產生器，其中該第一開關、該第二開關、該第三開關、或該第四開關的至少一者具有一切換頻率限制，並且其中該波形產生器經配置為在該電極處產生具有大於該切換頻率限制的一頻率 的一波形。
10. 一種用於波形產生的方法，包含以下步驟：經由一第一開關將電壓源電路系統耦合到一波形產生器的一第一輸出節點，該第一輸出節點耦合到一腔室；經由一第二開關將該第一輸出節點耦合到一電氣接地節點；經由一第三開關將該電壓源電路系統耦合到該波形產生器的一第二輸出節點，該第二輸出節點耦合到該腔室；以及經由一第四開關將該第二輸出節點耦合到該電氣接地節點；其中經由該第一開關、該第二開關、該第三開關、及該第四開關的該耦合係在非重疊階段期間。
11. 如請求項10所述的方法，其中：一第一脈衝電壓波形藉由經由該第一開關及該第二開關的該耦合在該腔室處產生；以及一第二脈衝電壓波形藉由經由該第三開關及該第四開關的該耦合在該腔室處產生，該第一脈衝電壓波形從該第二脈衝電壓波形相移。
12. 如請求項10所述的方法，其中：在該等非重疊階段的一第一階段期間該電壓源電路系統耦合到該第一輸出節點；在該等非重疊階段的一第二階段期間該第一輸出節點耦合到該電氣接地節點，該第二階段係在該第一階段之 後；在該等非重疊階段的一第三階段期間該電壓源電路系統耦合到該第二輸出節點，該第三階段係在該第二階段之後；以及在該等非重疊階段的一第四階段期間該第二輸出節點耦合到該電氣接地節點，該第四階段係在該第三階段之後。
13. 如請求項10所述的方法，其中該電壓源電路系統包含耦合到該第一開關的一第一電壓源及耦合到該第三開關的一第二電壓源。
14. 如請求項13所述的方法，其中該第一電壓源包含一第一電容元件，並且其中該第二電壓源包含一第二電容元件。
15. 如請求項10所述的方法，其中該第一開關、該第二開關、該第三開關、及該第四開關的每一者包含一或多個電晶體。
16. 如請求項10所述的方法，進一步包含以下步驟：藉由將該電壓源電路系統耦合到該第一輸出節點在該腔室中的一節點處產生一第一正電壓脈衝；藉由將該第一輸出節點耦合到該電氣接地節點在該腔室中的該節點處產生一第一負電壓脈衝；藉由將該電壓源電路系統耦合到該第二輸出節點在該腔室中的該節點處產生一第二正電壓脈衝；以及 藉由將該第二輸出節點耦合到該電氣接地節點在該腔室中的該節點處產生一第二負電壓脈衝。
17. 如請求項10所述的方法，其中該第一輸出節點及該第二輸出節點耦合到在該腔室內設置的一基板支撐件的一基板支撐表面之下設置的一電極。
18. 如請求項17所述的方法，其中該第一開關、該第二開關、該第三開關、或該第四開關的至少一者具有一切換頻率限制，該方法進一步包含含以下步驟：在該電極處產生具有大於該切換頻率限制的一頻率的一波形。
19. 一種用於波形產生的設備，包含：電壓源電路系統；一或多個開關，耦合到該電壓源電路系統；以及一控制器，經配置為控制該一或多個開關，其中該一或多個開關包括：一第一開關，在該電壓源電路系統與該波形產生器的一第一輸出節點之間耦合，該第一輸出節點經配置為耦合到一腔室；一第二開關，在該第一輸出節點與電氣接地節點之間耦合；一第三開關，在該電壓源電路系統與該波形產生器的一第二輸出節點之間耦合，該第二輸出節點經配置為耦合到該腔室；以及一第四開關，在該第二輸出節點與該電氣接地節點 之間耦合；其中該控制器經配置為在非重疊階段期間閉合該第一開關、該第二開關、該第三開關、及該第四開關。
20. 如請求項19所述的設備，其中該控制器經配置為：在該等非重疊階段的一第一階段期間閉合該第一開關；在該等非重疊階段的一第二階段期間閉合該第二開關，該第二階段係在該第一階段之後；在該等非重疊階段的一第三階段期間閉合該第三開關，該第三階段係在該第二階段之後；以及在該等非重疊階段的一第四階段期間閉合該第四開關，該第四階段係在該第三階段之後。
21. 如請求項19所述的設備，其中該電壓源電路系統包含耦合到該第一開關的一第一電壓源及耦合到該第三開關的一第二電壓源。
22. 如請求項19所述的設備，其中該第一輸出節點及該第二輸出節點耦合到在該腔室內設置的一基板支撐件的一基板支撐表面之下設置的一電極。
23. 如請求項22所述的設備，其中該第一開關、該第二開關、該第三開關、或該第四開關的至少一者具有一切換頻率限制，並且其中該設備經配置為在該電極處產生具有大於該切換頻率限制的一頻率的一波形。