JPH10341037A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH10341037A JPH10341037A JP10198456A JP19845698A JPH10341037A JP H10341037 A JPH10341037 A JP H10341037A JP 10198456 A JP10198456 A JP 10198456A JP 19845698 A JP19845698 A JP 19845698A JP H10341037 A JPH10341037 A JP H10341037A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- aln
- buffer layer
- substrate temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ＺｎＯ基板またはＳｉＣ基板上にＩｎＧａＡ
ｌＮ層を成長させることにより、製作が容易で、かつ特
性の優れた半導体素子の製造方法を得ること。 【解決手段】 本発明の半導体素子の製造方法は、Ｓｉ
Ｃ基板上に基板温度Ｔ１にてバッファ層を成長させる工
程と、該バッファ層上に基板温度Ｔ２（Ｔ２＞Ｔ１）に
てＩｎＧａＡｌＮ層を成長させる工程とを含むことを特
徴とするものである。
ｌＮ層を成長させることにより、製作が容易で、かつ特
性の優れた半導体素子の製造方法を得ること。 【解決手段】 本発明の半導体素子の製造方法は、Ｓｉ
Ｃ基板上に基板温度Ｔ１にてバッファ層を成長させる工
程と、該バッファ層上に基板温度Ｔ２（Ｔ２＞Ｔ１）に
てＩｎＧａＡｌＮ層を成長させる工程とを含むことを特
徴とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、ワイドギャップ半
導体材料を使用した可視発光素子に関する。
導体材料を使用した可視発光素子に関する。
【０００２】
【従来の技術】ＩｎＧａＡｌＮ化合物半導体はワイドギ
ャップ半導体であって、この化合物半導体は直接遷移型
バンド構造を有することから、青色・緑色発光素子への
応用が期待されている。特に、ＧａＮ化合物半導体の開
発は盛んに行われており（例えば、Ａｐｐｌｙ．Ｐｈｙ
ｓ．Ｌｅｔｔ．４８ （５），ｐ．３５３−３５５（１
９８６））、ＭＯＶＰＥ（有機金属化合物気相成長
法）、ガスソースＭＢＥ（分子線成長法）を用いて成長
を行う試みがなされている。ＧａＮ化合物半導体のエネ
ルギーギャップは約３．３９ｅＶ、波長は約３６６ｎｍ
であり、これは紫外光である。
ャップ半導体であって、この化合物半導体は直接遷移型
バンド構造を有することから、青色・緑色発光素子への
応用が期待されている。特に、ＧａＮ化合物半導体の開
発は盛んに行われており（例えば、Ａｐｐｌｙ．Ｐｈｙ
ｓ．Ｌｅｔｔ．４８ （５），ｐ．３５３−３５５（１
９８６））、ＭＯＶＰＥ（有機金属化合物気相成長
法）、ガスソースＭＢＥ（分子線成長法）を用いて成長
を行う試みがなされている。ＧａＮ化合物半導体のエネ
ルギーギャップは約３．３９ｅＶ、波長は約３６６ｎｍ
であり、これは紫外光である。
【０００３】しかし、このＧａＮにＩＩ族元素をドープ
すると、青色エネルギー準位の発光中心が形成され青色
ＬＥＤが実現する。また、ＧａＮにＩｎを添加して得ら
れたＩｎＧａＮはバンド端で青色・緑色発光が得られる
ことから、高効率の可視ＬＥＤ及び可視ＬＤが得られる
ことが期待されている。更に上記ＧａＮ、ＩｎＧａＮの
Ｇａを一部あるいはすべてＡｌに置換すると格子定数の
変化はほとんどなく、エネルギーギャップの増大、かつ
屈折率低下を生じる。このＩｎＧａＡｌＮ層とＧａＮ層
あるいはＩｎＧａＮ層とのヘテロ接合は高効率ＬＥＤ及
びＬＤの実現に必要不可欠である。
すると、青色エネルギー準位の発光中心が形成され青色
ＬＥＤが実現する。また、ＧａＮにＩｎを添加して得ら
れたＩｎＧａＮはバンド端で青色・緑色発光が得られる
ことから、高効率の可視ＬＥＤ及び可視ＬＤが得られる
ことが期待されている。更に上記ＧａＮ、ＩｎＧａＮの
Ｇａを一部あるいはすべてＡｌに置換すると格子定数の
変化はほとんどなく、エネルギーギャップの増大、かつ
屈折率低下を生じる。このＩｎＧａＡｌＮ層とＧａＮ層
あるいはＩｎＧａＮ層とのヘテロ接合は高効率ＬＥＤ及
びＬＤの実現に必要不可欠である。
【０００４】
【発明が解決しようとする課題】ＩｎＧａＡｌＮ等の窒
化化合物半導体の場合、Ｖ族元素の窒素の解離圧が極め
て高いこと等から、このもので基板となる大型単結晶を
作製することは困難である。更に、異種基板にも窒化化
合物半導体と物性の近い基板が存在しないことから、従
来ではサファイア基板が使用されてきた。
化化合物半導体の場合、Ｖ族元素の窒素の解離圧が極め
て高いこと等から、このもので基板となる大型単結晶を
作製することは困難である。更に、異種基板にも窒化化
合物半導体と物性の近い基板が存在しないことから、従
来ではサファイア基板が使用されてきた。
【０００５】図６にこのサファイア基板を用いた従来の
半導体発光素子の断面を示す。半導体発光素子は、サフ
ァイア基板１１、この基板１１上に順次成長されたＡｌ
Ｎ層１２、ｎ−ＧａＮ層１３、およびｉ−ＧａＮ層１４
を有している。図中１５、１６は電極である。
半導体発光素子の断面を示す。半導体発光素子は、サフ
ァイア基板１１、この基板１１上に順次成長されたＡｌ
Ｎ層１２、ｎ−ＧａＮ層１３、およびｉ−ＧａＮ層１４
を有している。図中１５、１６は電極である。
【０００６】しかし、このサファイア基板１１を使用し
た場合には、ＧａＮ層との格子定数差が１０％以上ある
ため格子歪による欠陥が発生し、その結果発光率が低下
する。更にサファイア基板１１は絶縁物であるため、図
６に示すようにＬＥＤの電極１６は素子の端面から取り
出す必要がある。この電極形成工程は複雑で歩留まり良
く製作することは困難である。しかも駆動電圧が高くな
るため電流をあまり流せない等の問題があった。
た場合には、ＧａＮ層との格子定数差が１０％以上ある
ため格子歪による欠陥が発生し、その結果発光率が低下
する。更にサファイア基板１１は絶縁物であるため、図
６に示すようにＬＥＤの電極１６は素子の端面から取り
出す必要がある。この電極形成工程は複雑で歩留まり良
く製作することは困難である。しかも駆動電圧が高くな
るため電流をあまり流せない等の問題があった。
【０００７】本発明は上記問題点に鑑みてなされたもの
であり、ＺｎＯ基板またはＳｉＣ基板上にＩｎＧａＡｌ
Ｎ層を成長させることにより、製作が容易で、かつ特性
の優れた半導体素子の製造方法を提供することを目的と
する。
であり、ＺｎＯ基板またはＳｉＣ基板上にＩｎＧａＡｌ
Ｎ層を成長させることにより、製作が容易で、かつ特性
の優れた半導体素子の製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明の請求項１記載の
半導体素子の製造方法は、ＳｉＣ基板上に基板温度Ｔ１
にてバッファ層を成長させる工程と、該バッファ層上に
基板温度Ｔ２（Ｔ２＞Ｔ１）にてＩｎＧａＡｌＮ層を成
長させる工程とを含むことを特徴とするものである。
半導体素子の製造方法は、ＳｉＣ基板上に基板温度Ｔ１
にてバッファ層を成長させる工程と、該バッファ層上に
基板温度Ｔ２（Ｔ２＞Ｔ１）にてＩｎＧａＡｌＮ層を成
長させる工程とを含むことを特徴とするものである。
【０００９】また、本発明の請求項２記載の半導体素子
の製造方法は、上記バッファ層がＡｌＮを含むことを特
徴するものである。
の製造方法は、上記バッファ層がＡｌＮを含むことを特
徴するものである。
【００１０】また、本発明の請求項３記載の半導体素子
の製造方法は、前記バッファ層がＡｌＮ層とＩｎＧａＡ
ｌＮ層との多層体であることを特徴とするものである。
の製造方法は、前記バッファ層がＡｌＮ層とＩｎＧａＡ
ｌＮ層との多層体であることを特徴とするものである。
【００１１】さらに、本発明の請求項４記載の半導体素
子の製造方法は、基板上に第１の基板温度にてＡｌＮ層
とＩｎ1-x（ＧａyＡｌ1-y）xＮ層（０＜ｘ≦１、０＜ｙ
≦１）の多層体を含むバッファ層を成長させる工程と、
該バッファ層上に第１の基板温度よりも高い第２の基板
温度にてｎ型ＩｎＧａＡｌＮ層と発光層とを含む層構造
を成長させる工程と、を含むことを特徴とするものであ
る。
子の製造方法は、基板上に第１の基板温度にてＡｌＮ層
とＩｎ1-x（ＧａyＡｌ1-y）xＮ層（０＜ｘ≦１、０＜ｙ
≦１）の多層体を含むバッファ層を成長させる工程と、
該バッファ層上に第１の基板温度よりも高い第２の基板
温度にてｎ型ＩｎＧａＡｌＮ層と発光層とを含む層構造
を成長させる工程と、を含むことを特徴とするものであ
る。
【００１２】ＺｎＯまたはＳｉＣの半導体基板を使用す
ることにより、基板の裏面全面に電極を取り付けること
が可能となるために電極形成工程が非常に簡単となり歩
留が向上する。また、電極面積が広くなるので駆動電圧
の低いＬＥＤが実現する。
ることにより、基板の裏面全面に電極を取り付けること
が可能となるために電極形成工程が非常に簡単となり歩
留が向上する。また、電極面積が広くなるので駆動電圧
の低いＬＥＤが実現する。
【００１３】更にＧａＮ層に対するサファイア基板の格
子定数差（△ａ／ａ）は１３％を超えるが、ＧａＮ層に
対するＳｉＣ基板、ＺｎＯ基板の格子定数差（△ａ／
ａ）は２〜３％と小さいため、格子歪に共なう格子欠陥
ピット（穴）、クラック（ひび割れ）が低減される。
子定数差（△ａ／ａ）は１３％を超えるが、ＧａＮ層に
対するＳｉＣ基板、ＺｎＯ基板の格子定数差（△ａ／
ａ）は２〜３％と小さいため、格子歪に共なう格子欠陥
ピット（穴）、クラック（ひび割れ）が低減される。
【００１４】特に、該基板とＩｎＧａＡｌＮ層との間
に、ＡｌＮのバツファ層またはＡｌＮ層／ＩｎＧａＡｌ
Ｎ層の多層構造を有するバッファ層を配設すると、バッ
ファ層は基板とＩｎＧａＡｌＮ層間の格子歪を更に緩和
し、基板の結晶学的特性を伝達し、かつＩｎＧａＡｌＮ
層と基板との濡れ性をよくしてＩｎＧａＡｌＮ層が結晶
性良くなめらかに成長するのを助ける役割を果たす。こ
れにより欠陥の少ない高効率の可視ＬＥＤが実現でき
る。
に、ＡｌＮのバツファ層またはＡｌＮ層／ＩｎＧａＡｌ
Ｎ層の多層構造を有するバッファ層を配設すると、バッ
ファ層は基板とＩｎＧａＡｌＮ層間の格子歪を更に緩和
し、基板の結晶学的特性を伝達し、かつＩｎＧａＡｌＮ
層と基板との濡れ性をよくしてＩｎＧａＡｌＮ層が結晶
性良くなめらかに成長するのを助ける役割を果たす。こ
れにより欠陥の少ない高効率の可視ＬＥＤが実現でき
る。
【００１５】
【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。
照して説明する。
【００１６】図１に示すように、ｎ型ＺｎＯ基板１また
はｎ型ＳｉＣ基板１の（０００１）面上に、ＡｌＮバッ
フア層２が成長され、このバッファ層２上にアンドープ
ｎ−ＩｎＧａＮ層３が成長され、この層３上にＺｎドー
プｉ−ＩｎＧａＮ層４が成長されている。基板１として
ＺｎＯ基板を使用する場合はｎ型電極Ｉｎ５が基板１の
裏面に蒸着され、ＳｉＣ基板１を使用する場合はｎ型電
極Ｎｉ／Ａｕ５が基板１の裏面に蒸着される。また、上
記ｉ−ＩｎＧａＮ層４にＡｌ電極６が蒸着される。各層
の膜厚は任意であり、例えば、バッフア層２は５００オ
ングストロームとすることができ、アンドープｎ−Ｉｎ
ＧａＮ層３は３μｍとすることができる。また、Ｚｎド
ープｉ−ＩｎＧａＮ層４は０．３μｍとすることができ
る。
はｎ型ＳｉＣ基板１の（０００１）面上に、ＡｌＮバッ
フア層２が成長され、このバッファ層２上にアンドープ
ｎ−ＩｎＧａＮ層３が成長され、この層３上にＺｎドー
プｉ−ＩｎＧａＮ層４が成長されている。基板１として
ＺｎＯ基板を使用する場合はｎ型電極Ｉｎ５が基板１の
裏面に蒸着され、ＳｉＣ基板１を使用する場合はｎ型電
極Ｎｉ／Ａｕ５が基板１の裏面に蒸着される。また、上
記ｉ−ＩｎＧａＮ層４にＡｌ電極６が蒸着される。各層
の膜厚は任意であり、例えば、バッフア層２は５００オ
ングストロームとすることができ、アンドープｎ−Ｉｎ
ＧａＮ層３は３μｍとすることができる。また、Ｚｎド
ープｉ−ＩｎＧａＮ層４は０．３μｍとすることができ
る。
【００１７】次に、本発明の半導体発光素子の製造法の
一例を説明する。
一例を説明する。
【００１８】ＩｎＧａＡｌＮ層３、４の成長には、公知
のＭＯＣＶＤ法、ガスソースＭＢＥ法を使用することが
できる。
のＭＯＣＶＤ法、ガスソースＭＢＥ法を使用することが
できる。
【００１９】Ｇａソースとしては、トリメチルガリウム
（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）を使用
することができる。Ａｌソースとしては、トリメチルア
ルミニウム（ＴＭＡ）またはトリエチルアルミニウム
（ＴＥＡ）を使用することができる。Ｉｎソースとして
は、トリメチルインジューム（ＴＭＩ）またはトリエチ
ルインジューム（ＴＥＩ）を使用することができる。Ｖ
族ソースとしては、アンモニア（ＮＨ３）を使用するこ
とができ、不純物原料にはジエチルジンク（ＤＥＺ）を
使用することができる。
（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）を使用
することができる。Ａｌソースとしては、トリメチルア
ルミニウム（ＴＭＡ）またはトリエチルアルミニウム
（ＴＥＡ）を使用することができる。Ｉｎソースとして
は、トリメチルインジューム（ＴＭＩ）またはトリエチ
ルインジューム（ＴＥＩ）を使用することができる。Ｖ
族ソースとしては、アンモニア（ＮＨ３）を使用するこ
とができ、不純物原料にはジエチルジンク（ＤＥＺ）を
使用することができる。
【００２０】図１に示したように、ｎ型ＺｎＯ基板１ま
たはｎ型ＳｉＣ基板１の（０００１）面上に、成長時の
基板温度６００℃（基板温度Ｔ１または、第１の基板温
度と呼ぶ）で、５００オングストロームのＡｌＮバッフ
ア層２、成長時の基板温度８００〜１０００℃（基板温
度Ｔ２または、第２の基板温度と呼び、Ｔ１＜Ｔ２）
で、３μｍのアンドープｎ−ＩｎＧａＮ層３、０．３μ
ｍのＺｎドープｉ−ＩｎＧａＮ層４をそれぞれ成長させ
る。次いでＺｎＯ基板１を使用する場合は、ｎ型電極Ｉ
ｎ５を基板１に蒸着し、ＳｉＣ基板１を使用する場合
は、ｎ型電極Ｎｉ／Ａｕ５を基板１に蒸着する。
たはｎ型ＳｉＣ基板１の（０００１）面上に、成長時の
基板温度６００℃（基板温度Ｔ１または、第１の基板温
度と呼ぶ）で、５００オングストロームのＡｌＮバッフ
ア層２、成長時の基板温度８００〜１０００℃（基板温
度Ｔ２または、第２の基板温度と呼び、Ｔ１＜Ｔ２）
で、３μｍのアンドープｎ−ＩｎＧａＮ層３、０．３μ
ｍのＺｎドープｉ−ＩｎＧａＮ層４をそれぞれ成長させ
る。次いでＺｎＯ基板１を使用する場合は、ｎ型電極Ｉ
ｎ５を基板１に蒸着し、ＳｉＣ基板１を使用する場合
は、ｎ型電極Ｎｉ／Ａｕ５を基板１に蒸着する。
【００２１】一方、ｉ−ＩｎＧａＮ層４に、直径５００
μｍのＡｌ電極６を蒸着する。次いで、ダイシング、劈
開によりＬＥＤチップに分割する。
μｍのＡｌ電極６を蒸着する。次いで、ダイシング、劈
開によりＬＥＤチップに分割する。
【００２２】上記実施例ではＡｌＮバッファ層２を用い
たが、本発明の発光素子に使用されるバッファ層の構成
はこれに限定されず、例えば、図２〜図４に示す構成と
することができる。
たが、本発明の発光素子に使用されるバッファ層の構成
はこれに限定されず、例えば、図２〜図４に示す構成と
することができる。
【００２３】図２に示した化合物半導体発光素子のバッ
ファ層２０は、２０オングストロームのＡｌＮ層２１と
２０オングストロームのＩｎＧａＮ層２２とを交互に積
層してなる多層体（１５０周期）であり、図３に示した
発光素子のバッファ層３０は、２０オングストロームの
ＡｌＮ層３１、２０オングストロームのＩｎＧａＮ層３
２、２０オングストロームのＡｌＮ層３１、４０オング
ストロームのＩｎＧａＮ層３３、２０オングストローム
のＡｌＮ層３１、６０オングストロームのＩｎＧａＮ層
３４、・・・・・・、２０オングストロームのＡｌＮ層
３１、２００オングストロームのＩｎＧａＮ層３５、２
０オングストロームのＡｌＮ層３１というように、Ａｌ
Ｎ層とＩｎＧａＮ層とを不規則に積層してなる多層体で
ある。
ファ層２０は、２０オングストロームのＡｌＮ層２１と
２０オングストロームのＩｎＧａＮ層２２とを交互に積
層してなる多層体（１５０周期）であり、図３に示した
発光素子のバッファ層３０は、２０オングストロームの
ＡｌＮ層３１、２０オングストロームのＩｎＧａＮ層３
２、２０オングストロームのＡｌＮ層３１、４０オング
ストロームのＩｎＧａＮ層３３、２０オングストローム
のＡｌＮ層３１、６０オングストロームのＩｎＧａＮ層
３４、・・・・・・、２０オングストロームのＡｌＮ層
３１、２００オングストロームのＩｎＧａＮ層３５、２
０オングストロームのＡｌＮ層３１というように、Ａｌ
Ｎ層とＩｎＧａＮ層とを不規則に積層してなる多層体で
ある。
【００２４】図４に示した発光素子のバッファ層４０
は、ＡｌＮ層４１と、ＡｌＮ層４２／ＩｎＧａＮ層４３
の多層体との、積層体である。
は、ＡｌＮ層４１と、ＡｌＮ層４２／ＩｎＧａＮ層４３
の多層体との、積層体である。
【００２５】尚、上記各実施例では発光層及び多層構造
中にＩｎＧａＮを用いたが、ＧａＮまたはＩｎＧａＡｌ
Ｎでも良い。すなわち、Ｉｎ1-x（ＧａyＡｌl-y）xＮ層
において、０＜ｘ≦１、０＜ｙ≦１の条件を満たすもの
であり、０＜ｘ＜１、かつ０＜ｙ＜１のとき、ＩｎＧａ
ＡｌＮとなり、ｘ＝１、かつ０＜ｙ＜１のときＧａＡｌ
Ｎとなり、ｙ＝１、かつ０＜ｘ≦１のときＩｎＧａＮと
なり、ｘ＝１、かつｙ＝１のときＧａＮとなる。
中にＩｎＧａＮを用いたが、ＧａＮまたはＩｎＧａＡｌ
Ｎでも良い。すなわち、Ｉｎ1-x（ＧａyＡｌl-y）xＮ層
において、０＜ｘ≦１、０＜ｙ≦１の条件を満たすもの
であり、０＜ｘ＜１、かつ０＜ｙ＜１のとき、ＩｎＧａ
ＡｌＮとなり、ｘ＝１、かつ０＜ｙ＜１のときＧａＡｌ
Ｎとなり、ｙ＝１、かつ０＜ｘ≦１のときＩｎＧａＮと
なり、ｘ＝１、かつｙ＝１のときＧａＮとなる。
【００２６】上記のように、本実施例で作製されたＬＥ
Ｄは、半導体基板１裏面全面で電極６を取ることができ
るため、工程が容易で歩留りが良い。
Ｄは、半導体基板１裏面全面で電極６を取ることができ
るため、工程が容易で歩留りが良い。
【００２７】次に、図５に上記第１実施例によって得ら
れた（図１で説明した）ＬＥＤと、従来のサファイア基
板上にｍ−ｉ−ｎ構造（電極、ｉ−ＧａＮ層、ｎ−Ｇａ
Ｎ層）を有する（図６で説明した）ＬＥＤのＩ−Ｖ特性
を示す。図５において、（ａ）は第１実施例で得られた
ＬＥＤのＩ−Ｖ特性を示し、（ｂ）は従来例で得られた
ＬＥＤのＩ−Ｖ特性を示す。
れた（図１で説明した）ＬＥＤと、従来のサファイア基
板上にｍ−ｉ−ｎ構造（電極、ｉ−ＧａＮ層、ｎ−Ｇａ
Ｎ層）を有する（図６で説明した）ＬＥＤのＩ−Ｖ特性
を示す。図５において、（ａ）は第１実施例で得られた
ＬＥＤのＩ−Ｖ特性を示し、（ｂ）は従来例で得られた
ＬＥＤのＩ−Ｖ特性を示す。
【００２８】第１実施例で得られたＬＥＤでは、立ち上
がり電圧は５Ｖであり、これは従来例の７．５Ｖに比べ
大幅に低減されていた。更に１０ｍＡ時の外部量子効率
は０．２％であり、従来例の０．１％に比べ大幅に増大
した。これらのことは、本実施例によるＬＥＤは、格子
歪から生じる格子欠陥が著しく低減したことを示してい
る。
がり電圧は５Ｖであり、これは従来例の７．５Ｖに比べ
大幅に低減されていた。更に１０ｍＡ時の外部量子効率
は０．２％であり、従来例の０．１％に比べ大幅に増大
した。これらのことは、本実施例によるＬＥＤは、格子
歪から生じる格子欠陥が著しく低減したことを示してい
る。
【００２９】
【発明の効果】以上のように、本発明の半導体素子の製
造方法によれば、ＳｉＣ基板上に基板温度Ｔ１にてバッ
ファ層を成長させる工程と、該バッファ層上に基板温度
Ｔ２（Ｔ２＞Ｔ１）にてＩｎＧａＡｌＮ層を成長させる
工程とを含むことを特徴とするものである。従って、請
求項１記載の半導体素子の製造方法によれば、ＧａＮ層
に対するサファイア基板の格子定数差（△ａ／ａ）は１
３％を超えるが、ＧａＮ層に対するＳｉＣ基板、ＺｎＯ
基板の格子定数差（△ａ／ａ）は２〜３％と小さいた
め、格子歪に共なう格子欠陥ピット（穴）、クラック
（ひび割れ）が低減され、優れた特性を持つ半導体素子
の製造方法を得ることができる。
造方法によれば、ＳｉＣ基板上に基板温度Ｔ１にてバッ
ファ層を成長させる工程と、該バッファ層上に基板温度
Ｔ２（Ｔ２＞Ｔ１）にてＩｎＧａＡｌＮ層を成長させる
工程とを含むことを特徴とするものである。従って、請
求項１記載の半導体素子の製造方法によれば、ＧａＮ層
に対するサファイア基板の格子定数差（△ａ／ａ）は１
３％を超えるが、ＧａＮ層に対するＳｉＣ基板、ＺｎＯ
基板の格子定数差（△ａ／ａ）は２〜３％と小さいた
め、格子歪に共なう格子欠陥ピット（穴）、クラック
（ひび割れ）が低減され、優れた特性を持つ半導体素子
の製造方法を得ることができる。
【００３０】また、本発明の請求項２記載の半導体素子
の製造方法によれば、上記バッファ層がＡｌＮを含むこ
とを特徴するものである。従って、請求項２記載の半導
体素子の製造方法によれば、該基板とＩｎＧａＡｌＮ層
との間に、ＡｌＮのバツファ層またはＡｌＮ層／ＩｎＧ
ａＡｌＮ層の多層構造を有するバッファ層を配設する
と、バッファ層は基板とＩｎＧａＡｌＮ層間の格子歪を
更に緩和し、基板の結晶学的特性を伝達し、かつＩｎＧ
ａＡｌＮ層と基板との濡れ性をよくしてＩｎＧａＡｌＮ
層が結晶性良くなめらかに成長するのを助ける役割を果
たす。これにより欠陥の少ない高効率の可視ＬＥＤが実
現できる半導体素子の製造方法を得ることができる。
の製造方法によれば、上記バッファ層がＡｌＮを含むこ
とを特徴するものである。従って、請求項２記載の半導
体素子の製造方法によれば、該基板とＩｎＧａＡｌＮ層
との間に、ＡｌＮのバツファ層またはＡｌＮ層／ＩｎＧ
ａＡｌＮ層の多層構造を有するバッファ層を配設する
と、バッファ層は基板とＩｎＧａＡｌＮ層間の格子歪を
更に緩和し、基板の結晶学的特性を伝達し、かつＩｎＧ
ａＡｌＮ層と基板との濡れ性をよくしてＩｎＧａＡｌＮ
層が結晶性良くなめらかに成長するのを助ける役割を果
たす。これにより欠陥の少ない高効率の可視ＬＥＤが実
現できる半導体素子の製造方法を得ることができる。
【００３１】また、本発明の請求項３記載の半導体素子
の製造方法によれば、前記バッファ層がＡｌＮ層とＩｎ
ＧａＡｌＮ層との多層体であることを特徴とするもので
ある。従って、請求項３記載の半導体素子の製造方法に
よれば、これにより欠陥の少ない高効率の可視ＬＥＤが
実現できる半導体素子の製造方法を得ることができる。
の製造方法によれば、前記バッファ層がＡｌＮ層とＩｎ
ＧａＡｌＮ層との多層体であることを特徴とするもので
ある。従って、請求項３記載の半導体素子の製造方法に
よれば、これにより欠陥の少ない高効率の可視ＬＥＤが
実現できる半導体素子の製造方法を得ることができる。
【００３２】さらに、本発明の請求項４記載の半導体素
子の製造方法によれば、基板上に第１の基板温度にてＡ
ｌＮ層とＩｎ1-x（ＧａyＡｌ1-y）xＮ層（０＜ｘ≦１、
０＜ｙ≦１）の多層体を含むバッファ層を成長させる工
程と、該バッファ層上に第１の基板温度よりも高い温度
でｎ型ＩｎＧａＡｌＮ層と発光層とを含む層構造を成長
させる工程とを含むことを特徴とするものである。従っ
て、請求項４記載の半導体素子の製造方法によれば、該
基板とＩｎＧａＡｌＮ層との間に、ＡｌＮのバツファ層
またはＡｌＮ層／ＩｎＧａＡｌＮ層の多層構造を有する
バッファ層を配設すると、バッファ層は基板とＩｎＧａ
ＡｌＮ層間の格子歪を更に緩和し、基板の結晶学的特性
を伝達し、かつＩｎＧａＡｌＮ層と基板との濡れ性をよ
くしてＩｎＧａＡｌＮ層が結晶性良くなめらかに成長す
るのを助ける役割を果たす。これにより欠陥の少ない高
効率の可視ＬＥＤが実現できる半導体素子の製造方法を
得ることができる。
子の製造方法によれば、基板上に第１の基板温度にてＡ
ｌＮ層とＩｎ1-x（ＧａyＡｌ1-y）xＮ層（０＜ｘ≦１、
０＜ｙ≦１）の多層体を含むバッファ層を成長させる工
程と、該バッファ層上に第１の基板温度よりも高い温度
でｎ型ＩｎＧａＡｌＮ層と発光層とを含む層構造を成長
させる工程とを含むことを特徴とするものである。従っ
て、請求項４記載の半導体素子の製造方法によれば、該
基板とＩｎＧａＡｌＮ層との間に、ＡｌＮのバツファ層
またはＡｌＮ層／ＩｎＧａＡｌＮ層の多層構造を有する
バッファ層を配設すると、バッファ層は基板とＩｎＧａ
ＡｌＮ層間の格子歪を更に緩和し、基板の結晶学的特性
を伝達し、かつＩｎＧａＡｌＮ層と基板との濡れ性をよ
くしてＩｎＧａＡｌＮ層が結晶性良くなめらかに成長す
るのを助ける役割を果たす。これにより欠陥の少ない高
効率の可視ＬＥＤが実現できる半導体素子の製造方法を
得ることができる。
【００３３】また、本発明によれば、ＺｎＯ基板または
ＳｉＣ基板上にバッファ層を介してＩｎ1-x（ＧａyＡｌ
l-y）xＮ層を成長させているので、格子定数差を従来の
サファイア基板を使用した場合に比べて小さくすること
ができ、格子歪による欠陥を減少させることができて発
光率を向上させることができる。更に、上記ＺｎＯ基板
またはＳｉＣ基板の裏面全面からＬＥＤの電極を取り出
すことができるから、電極形成工程が容易となり歩留が
向上する。また、電極面積が広くなるので、駆動電圧の
低いＬＥＤが実現する。
ＳｉＣ基板上にバッファ層を介してＩｎ1-x（ＧａyＡｌ
l-y）xＮ層を成長させているので、格子定数差を従来の
サファイア基板を使用した場合に比べて小さくすること
ができ、格子歪による欠陥を減少させることができて発
光率を向上させることができる。更に、上記ＺｎＯ基板
またはＳｉＣ基板の裏面全面からＬＥＤの電極を取り出
すことができるから、電極形成工程が容易となり歩留が
向上する。また、電極面積が広くなるので、駆動電圧の
低いＬＥＤが実現する。
【００３４】特に、基板とＩｎＧａＡｌＮ層との間に、
ＡｌＮ層のバツファ層またはＡｌＮ層／ＩｎＧａＡｌＮ
層の多層構造を有するバッファ層を配設することによ
り、このバッファ層で基板とＩｎＧａＡｌＮ層間の格子
歪を更に緩和することができ、基板の結晶学的特性を伝
達し、かつＩｎＧａＡｌＮ層と基板との濡れ性をよくし
てＩｎＧａＡｌＮ層が結晶性良くなめらかに成長するの
を助ける役割を果たす。これにより欠陥の少ない高効率
の可視ＬＥＤが実現できる。
ＡｌＮ層のバツファ層またはＡｌＮ層／ＩｎＧａＡｌＮ
層の多層構造を有するバッファ層を配設することによ
り、このバッファ層で基板とＩｎＧａＡｌＮ層間の格子
歪を更に緩和することができ、基板の結晶学的特性を伝
達し、かつＩｎＧａＡｌＮ層と基板との濡れ性をよくし
てＩｎＧａＡｌＮ層が結晶性良くなめらかに成長するの
を助ける役割を果たす。これにより欠陥の少ない高効率
の可視ＬＥＤが実現できる。
【図１】本発明の第１実施例である半導体発光素子の断
面図である。
面図である。
【図２】本発明の第２実施例である半導体発光素子の断
面図である。
面図である。
【図３】本発明の第３実施例である半導体発光素子の断
面図である。
面図である。
【図４】本発明の第４実施例である半導体発光素子の断
面図である。
面図である。
【図５】実施例で得られた半導体発光素子と従来例の半
導体発光素子のＩ−Ｖ特性を示す図である。
導体発光素子のＩ−Ｖ特性を示す図である。
【図６】従来例の半導体発光素子の断面図である。
１ ｎ型ＺｎＯ基板またはｎ型ＳｉＣ基板 ２ 格子歪緩和バッファ層 ３ アンドープｎ−ＩｎＧａＮ層 ４ Ｚｎドープｉ−ＩｎＧａＮ層 ５ ｎ型電極 ６ Ａｌ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲吉▼田 智彦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 大林 健 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 幡 俊雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 須山 尚宏 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (4)
- 【請求項１】 ＳｉＣ基板上に基板温度Ｔ１にてバッフ
ァ層を成長させる工程と、該バッファ層上に基板温度Ｔ
２（Ｔ２＞Ｔ１）にてＩｎＧａＡｌＮ層を成長させる工
程とを含むことを特徴とする半導体素子の製造方法。 - 【請求項２】 上記バッファ層がＡｌＮを含むことを特
徴する請求項１に記載の半導体素子の製造方法。 - 【請求項３】 前記バッファ層がＡｌＮ層とＩｎＧａＡ
ｌＮ層との多層体であることを特徴とする請求項２に記
載の半導体素子の製造方法。 - 【請求項４】 基板上に第１の基板温度にてＡｌＮ層と
Ｉｎ1-x（ＧａyＡｌ1-y）xＮ層（０＜ｘ≦１、０＜ｙ≦
１）の多層体を含むバッファ層を成長させる工程と、該
バッファ層上に第１の基板温度よりも高い第２の基板温
度にてｎ型ＩｎＧａＡｌＮ層と発光層とを含む層構造を
成長させる工程と、を含むことを特徴とする半導体発光
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198456A JPH10341037A (ja) | 1998-07-14 | 1998-07-14 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10198456A JPH10341037A (ja) | 1998-07-14 | 1998-07-14 | 半導体素子の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1339392A Division JP3105981B2 (ja) | 1992-01-28 | 1992-01-28 | 半導体発光素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001383011A Division JP2002231998A (ja) | 2001-12-17 | 2001-12-17 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10341037A true JPH10341037A (ja) | 1998-12-22 |
Family
ID=16391414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10198456A Pending JPH10341037A (ja) | 1998-07-14 | 1998-07-14 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10341037A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9058990B1 (en) | 2013-12-19 | 2015-06-16 | International Business Machines Corporation | Controlled spalling of group III nitrides containing an embedded spall releasing plane |
-
1998
- 1998-07-14 JP JP10198456A patent/JPH10341037A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9058990B1 (en) | 2013-12-19 | 2015-06-16 | International Business Machines Corporation | Controlled spalling of group III nitrides containing an embedded spall releasing plane |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8513694B2 (en) | Nitride semiconductor device and manufacturing method of the device | |
| US7667225B1 (en) | Light emitting device | |
| US7955881B2 (en) | Method of fabricating quantum well structure | |
| EP2105974B1 (en) | Method for manufacturing a nitride semiconductor light emitting diode | |
| US20110210312A1 (en) | Iii-nitride semiconductor light-emitting device and manufacturing method thereof | |
| US20080042161A1 (en) | Nitride semiconductor light emitting diode | |
| JP3105981B2 (ja) | 半導体発光素子 | |
| KR101843513B1 (ko) | 질화갈륨계 발광 다이오드 | |
| JP2002134786A (ja) | 窒化物半導体発光素子 | |
| WO2015146069A1 (ja) | 発光ダイオード素子 | |
| JP2008288397A (ja) | 半導体発光装置 | |
| KR101644156B1 (ko) | 양자우물 구조의 활성 영역을 갖는 발광 소자 | |
| WO2018163824A1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
| JPH09252163A (ja) | 半導体発光素子 | |
| US20050285125A1 (en) | Nitride based semiconductor device | |
| JP5314257B2 (ja) | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 | |
| JP2000261035A (ja) | ＧａＮ系の半導体素子 | |
| US20090078961A1 (en) | Nitride-based light emitting device | |
| JP2004014587A (ja) | 窒化物系化合物半導体エピタキシャルウエハ及び発光素子 | |
| JP2002289914A (ja) | 窒化物半導体素子 | |
| JP2007214378A (ja) | 窒化物系半導体素子 | |
| JPH11191635A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP2000183399A (ja) | ＧａＮ系化合物半導体発光素子 | |
| KR20090003384A (ko) | 질화물계 발광 소자 | |
| JPH10341037A (ja) | 半導体素子の製造方法 |