JPH10341037A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH10341037A JPH10341037A JP10198456A JP19845698A JPH10341037A JP H10341037 A JPH10341037 A JP H10341037A JP 10198456 A JP10198456 A JP 10198456A JP 19845698 A JP19845698 A JP 19845698A JP H10341037 A JPH10341037 A JP H10341037A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- aln
- buffer layer
- substrate temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ZnO基板またはSiC基板上にInGaA
lN層を成長させることにより、製作が容易で、かつ特
性の優れた半導体素子の製造方法を得ること。 【解決手段】 本発明の半導体素子の製造方法は、Si
C基板上に基板温度T1にてバッファ層を成長させる工
程と、該バッファ層上に基板温度T2(T2>T1)に
てInGaAlN層を成長させる工程とを含むことを特
徴とするものである。
lN層を成長させることにより、製作が容易で、かつ特
性の優れた半導体素子の製造方法を得ること。 【解決手段】 本発明の半導体素子の製造方法は、Si
C基板上に基板温度T1にてバッファ層を成長させる工
程と、該バッファ層上に基板温度T2(T2>T1)に
てInGaAlN層を成長させる工程とを含むことを特
徴とするものである。
Description
【0001】
【発明の属する技術分野】本発明は、ワイドギャップ半
導体材料を使用した可視発光素子に関する。
導体材料を使用した可視発光素子に関する。
【0002】
【従来の技術】InGaAlN化合物半導体はワイドギ
ャップ半導体であって、この化合物半導体は直接遷移型
バンド構造を有することから、青色・緑色発光素子への
応用が期待されている。特に、GaN化合物半導体の開
発は盛んに行われており(例えば、Apply.Phy
s.Lett.48 (5),p.353−355(1
986))、MOVPE(有機金属化合物気相成長
法)、ガスソースMBE(分子線成長法)を用いて成長
を行う試みがなされている。GaN化合物半導体のエネ
ルギーギャップは約3.39eV、波長は約366nm
であり、これは紫外光である。
ャップ半導体であって、この化合物半導体は直接遷移型
バンド構造を有することから、青色・緑色発光素子への
応用が期待されている。特に、GaN化合物半導体の開
発は盛んに行われており(例えば、Apply.Phy
s.Lett.48 (5),p.353−355(1
986))、MOVPE(有機金属化合物気相成長
法)、ガスソースMBE(分子線成長法)を用いて成長
を行う試みがなされている。GaN化合物半導体のエネ
ルギーギャップは約3.39eV、波長は約366nm
であり、これは紫外光である。
【0003】しかし、このGaNにII族元素をドープ
すると、青色エネルギー準位の発光中心が形成され青色
LEDが実現する。また、GaNにInを添加して得ら
れたInGaNはバンド端で青色・緑色発光が得られる
ことから、高効率の可視LED及び可視LDが得られる
ことが期待されている。更に上記GaN、InGaNの
Gaを一部あるいはすべてAlに置換すると格子定数の
変化はほとんどなく、エネルギーギャップの増大、かつ
屈折率低下を生じる。このInGaAlN層とGaN層
あるいはInGaN層とのヘテロ接合は高効率LED及
びLDの実現に必要不可欠である。
すると、青色エネルギー準位の発光中心が形成され青色
LEDが実現する。また、GaNにInを添加して得ら
れたInGaNはバンド端で青色・緑色発光が得られる
ことから、高効率の可視LED及び可視LDが得られる
ことが期待されている。更に上記GaN、InGaNの
Gaを一部あるいはすべてAlに置換すると格子定数の
変化はほとんどなく、エネルギーギャップの増大、かつ
屈折率低下を生じる。このInGaAlN層とGaN層
あるいはInGaN層とのヘテロ接合は高効率LED及
びLDの実現に必要不可欠である。
【0004】
【発明が解決しようとする課題】InGaAlN等の窒
化化合物半導体の場合、V族元素の窒素の解離圧が極め
て高いこと等から、このもので基板となる大型単結晶を
作製することは困難である。更に、異種基板にも窒化化
合物半導体と物性の近い基板が存在しないことから、従
来ではサファイア基板が使用されてきた。
化化合物半導体の場合、V族元素の窒素の解離圧が極め
て高いこと等から、このもので基板となる大型単結晶を
作製することは困難である。更に、異種基板にも窒化化
合物半導体と物性の近い基板が存在しないことから、従
来ではサファイア基板が使用されてきた。
【0005】図6にこのサファイア基板を用いた従来の
半導体発光素子の断面を示す。半導体発光素子は、サフ
ァイア基板11、この基板11上に順次成長されたAl
N層12、n−GaN層13、およびi−GaN層14
を有している。図中15、16は電極である。
半導体発光素子の断面を示す。半導体発光素子は、サフ
ァイア基板11、この基板11上に順次成長されたAl
N層12、n−GaN層13、およびi−GaN層14
を有している。図中15、16は電極である。
【0006】しかし、このサファイア基板11を使用し
た場合には、GaN層との格子定数差が10%以上ある
ため格子歪による欠陥が発生し、その結果発光率が低下
する。更にサファイア基板11は絶縁物であるため、図
6に示すようにLEDの電極16は素子の端面から取り
出す必要がある。この電極形成工程は複雑で歩留まり良
く製作することは困難である。しかも駆動電圧が高くな
るため電流をあまり流せない等の問題があった。
た場合には、GaN層との格子定数差が10%以上ある
ため格子歪による欠陥が発生し、その結果発光率が低下
する。更にサファイア基板11は絶縁物であるため、図
6に示すようにLEDの電極16は素子の端面から取り
出す必要がある。この電極形成工程は複雑で歩留まり良
く製作することは困難である。しかも駆動電圧が高くな
るため電流をあまり流せない等の問題があった。
【0007】本発明は上記問題点に鑑みてなされたもの
であり、ZnO基板またはSiC基板上にInGaAl
N層を成長させることにより、製作が容易で、かつ特性
の優れた半導体素子の製造方法を提供することを目的と
する。
であり、ZnO基板またはSiC基板上にInGaAl
N層を成長させることにより、製作が容易で、かつ特性
の優れた半導体素子の製造方法を提供することを目的と
する。
【0008】
【課題を解決するための手段】本発明の請求項1記載の
半導体素子の製造方法は、SiC基板上に基板温度T1
にてバッファ層を成長させる工程と、該バッファ層上に
基板温度T2(T2>T1)にてInGaAlN層を成
長させる工程とを含むことを特徴とするものである。
半導体素子の製造方法は、SiC基板上に基板温度T1
にてバッファ層を成長させる工程と、該バッファ層上に
基板温度T2(T2>T1)にてInGaAlN層を成
長させる工程とを含むことを特徴とするものである。
【0009】また、本発明の請求項2記載の半導体素子
の製造方法は、上記バッファ層がAlNを含むことを特
徴するものである。
の製造方法は、上記バッファ層がAlNを含むことを特
徴するものである。
【0010】また、本発明の請求項3記載の半導体素子
の製造方法は、前記バッファ層がAlN層とInGaA
lN層との多層体であることを特徴とするものである。
の製造方法は、前記バッファ層がAlN層とInGaA
lN層との多層体であることを特徴とするものである。
【0011】さらに、本発明の請求項4記載の半導体素
子の製造方法は、基板上に第1の基板温度にてAlN層
とIn1-x(GayAl1-y)xN層(0<x≦1、0<y
≦1)の多層体を含むバッファ層を成長させる工程と、
該バッファ層上に第1の基板温度よりも高い第2の基板
温度にてn型InGaAlN層と発光層とを含む層構造
を成長させる工程と、を含むことを特徴とするものであ
る。
子の製造方法は、基板上に第1の基板温度にてAlN層
とIn1-x(GayAl1-y)xN層(0<x≦1、0<y
≦1)の多層体を含むバッファ層を成長させる工程と、
該バッファ層上に第1の基板温度よりも高い第2の基板
温度にてn型InGaAlN層と発光層とを含む層構造
を成長させる工程と、を含むことを特徴とするものであ
る。
【0012】ZnOまたはSiCの半導体基板を使用す
ることにより、基板の裏面全面に電極を取り付けること
が可能となるために電極形成工程が非常に簡単となり歩
留が向上する。また、電極面積が広くなるので駆動電圧
の低いLEDが実現する。
ることにより、基板の裏面全面に電極を取り付けること
が可能となるために電極形成工程が非常に簡単となり歩
留が向上する。また、電極面積が広くなるので駆動電圧
の低いLEDが実現する。
【0013】更にGaN層に対するサファイア基板の格
子定数差(△a/a)は13%を超えるが、GaN層に
対するSiC基板、ZnO基板の格子定数差(△a/
a)は2〜3%と小さいため、格子歪に共なう格子欠陥
ピット(穴)、クラック(ひび割れ)が低減される。
子定数差(△a/a)は13%を超えるが、GaN層に
対するSiC基板、ZnO基板の格子定数差(△a/
a)は2〜3%と小さいため、格子歪に共なう格子欠陥
ピット(穴)、クラック(ひび割れ)が低減される。
【0014】特に、該基板とInGaAlN層との間
に、AlNのバツファ層またはAlN層/InGaAl
N層の多層構造を有するバッファ層を配設すると、バッ
ファ層は基板とInGaAlN層間の格子歪を更に緩和
し、基板の結晶学的特性を伝達し、かつInGaAlN
層と基板との濡れ性をよくしてInGaAlN層が結晶
性良くなめらかに成長するのを助ける役割を果たす。こ
れにより欠陥の少ない高効率の可視LEDが実現でき
る。
に、AlNのバツファ層またはAlN層/InGaAl
N層の多層構造を有するバッファ層を配設すると、バッ
ファ層は基板とInGaAlN層間の格子歪を更に緩和
し、基板の結晶学的特性を伝達し、かつInGaAlN
層と基板との濡れ性をよくしてInGaAlN層が結晶
性良くなめらかに成長するのを助ける役割を果たす。こ
れにより欠陥の少ない高効率の可視LEDが実現でき
る。
【0015】
【発明の実施の形態】以下、本発明の実施例を図面を参
照して説明する。
照して説明する。
【0016】図1に示すように、n型ZnO基板1また
はn型SiC基板1の(0001)面上に、AlNバッ
フア層2が成長され、このバッファ層2上にアンドープ
n−InGaN層3が成長され、この層3上にZnドー
プi−InGaN層4が成長されている。基板1として
ZnO基板を使用する場合はn型電極In5が基板1の
裏面に蒸着され、SiC基板1を使用する場合はn型電
極Ni/Au5が基板1の裏面に蒸着される。また、上
記i−InGaN層4にAl電極6が蒸着される。各層
の膜厚は任意であり、例えば、バッフア層2は500オ
ングストロームとすることができ、アンドープn−In
GaN層3は3μmとすることができる。また、Znド
ープi−InGaN層4は0.3μmとすることができ
る。
はn型SiC基板1の(0001)面上に、AlNバッ
フア層2が成長され、このバッファ層2上にアンドープ
n−InGaN層3が成長され、この層3上にZnドー
プi−InGaN層4が成長されている。基板1として
ZnO基板を使用する場合はn型電極In5が基板1の
裏面に蒸着され、SiC基板1を使用する場合はn型電
極Ni/Au5が基板1の裏面に蒸着される。また、上
記i−InGaN層4にAl電極6が蒸着される。各層
の膜厚は任意であり、例えば、バッフア層2は500オ
ングストロームとすることができ、アンドープn−In
GaN層3は3μmとすることができる。また、Znド
ープi−InGaN層4は0.3μmとすることができ
る。
【0017】次に、本発明の半導体発光素子の製造法の
一例を説明する。
一例を説明する。
【0018】InGaAlN層3、4の成長には、公知
のMOCVD法、ガスソースMBE法を使用することが
できる。
のMOCVD法、ガスソースMBE法を使用することが
できる。
【0019】Gaソースとしては、トリメチルガリウム
(TMG)またはトリエチルガリウム(TEG)を使用
することができる。Alソースとしては、トリメチルア
ルミニウム(TMA)またはトリエチルアルミニウム
(TEA)を使用することができる。Inソースとして
は、トリメチルインジューム(TMI)またはトリエチ
ルインジューム(TEI)を使用することができる。V
族ソースとしては、アンモニア(NH3)を使用するこ
とができ、不純物原料にはジエチルジンク(DEZ)を
使用することができる。
(TMG)またはトリエチルガリウム(TEG)を使用
することができる。Alソースとしては、トリメチルア
ルミニウム(TMA)またはトリエチルアルミニウム
(TEA)を使用することができる。Inソースとして
は、トリメチルインジューム(TMI)またはトリエチ
ルインジューム(TEI)を使用することができる。V
族ソースとしては、アンモニア(NH3)を使用するこ
とができ、不純物原料にはジエチルジンク(DEZ)を
使用することができる。
【0020】図1に示したように、n型ZnO基板1ま
たはn型SiC基板1の(0001)面上に、成長時の
基板温度600℃(基板温度T1または、第1の基板温
度と呼ぶ)で、500オングストロームのAlNバッフ
ア層2、成長時の基板温度800〜1000℃(基板温
度T2または、第2の基板温度と呼び、T1<T2)
で、3μmのアンドープn−InGaN層3、0.3μ
mのZnドープi−InGaN層4をそれぞれ成長させ
る。次いでZnO基板1を使用する場合は、n型電極I
n5を基板1に蒸着し、SiC基板1を使用する場合
は、n型電極Ni/Au5を基板1に蒸着する。
たはn型SiC基板1の(0001)面上に、成長時の
基板温度600℃(基板温度T1または、第1の基板温
度と呼ぶ)で、500オングストロームのAlNバッフ
ア層2、成長時の基板温度800〜1000℃(基板温
度T2または、第2の基板温度と呼び、T1<T2)
で、3μmのアンドープn−InGaN層3、0.3μ
mのZnドープi−InGaN層4をそれぞれ成長させ
る。次いでZnO基板1を使用する場合は、n型電極I
n5を基板1に蒸着し、SiC基板1を使用する場合
は、n型電極Ni/Au5を基板1に蒸着する。
【0021】一方、i−InGaN層4に、直径500
μmのAl電極6を蒸着する。次いで、ダイシング、劈
開によりLEDチップに分割する。
μmのAl電極6を蒸着する。次いで、ダイシング、劈
開によりLEDチップに分割する。
【0022】上記実施例ではAlNバッファ層2を用い
たが、本発明の発光素子に使用されるバッファ層の構成
はこれに限定されず、例えば、図2〜図4に示す構成と
することができる。
たが、本発明の発光素子に使用されるバッファ層の構成
はこれに限定されず、例えば、図2〜図4に示す構成と
することができる。
【0023】図2に示した化合物半導体発光素子のバッ
ファ層20は、20オングストロームのAlN層21と
20オングストロームのInGaN層22とを交互に積
層してなる多層体(150周期)であり、図3に示した
発光素子のバッファ層30は、20オングストロームの
AlN層31、20オングストロームのInGaN層3
2、20オングストロームのAlN層31、40オング
ストロームのInGaN層33、20オングストローム
のAlN層31、60オングストロームのInGaN層
34、・・・・・・、20オングストロームのAlN層
31、200オングストロームのInGaN層35、2
0オングストロームのAlN層31というように、Al
N層とInGaN層とを不規則に積層してなる多層体で
ある。
ファ層20は、20オングストロームのAlN層21と
20オングストロームのInGaN層22とを交互に積
層してなる多層体(150周期)であり、図3に示した
発光素子のバッファ層30は、20オングストロームの
AlN層31、20オングストロームのInGaN層3
2、20オングストロームのAlN層31、40オング
ストロームのInGaN層33、20オングストローム
のAlN層31、60オングストロームのInGaN層
34、・・・・・・、20オングストロームのAlN層
31、200オングストロームのInGaN層35、2
0オングストロームのAlN層31というように、Al
N層とInGaN層とを不規則に積層してなる多層体で
ある。
【0024】図4に示した発光素子のバッファ層40
は、AlN層41と、AlN層42/InGaN層43
の多層体との、積層体である。
は、AlN層41と、AlN層42/InGaN層43
の多層体との、積層体である。
【0025】尚、上記各実施例では発光層及び多層構造
中にInGaNを用いたが、GaNまたはInGaAl
Nでも良い。すなわち、In1-x(GayAll-y)xN層
において、0<x≦1、0<y≦1の条件を満たすもの
であり、0<x<1、かつ0<y<1のとき、InGa
AlNとなり、x=1、かつ0<y<1のときGaAl
Nとなり、y=1、かつ0<x≦1のときInGaNと
なり、x=1、かつy=1のときGaNとなる。
中にInGaNを用いたが、GaNまたはInGaAl
Nでも良い。すなわち、In1-x(GayAll-y)xN層
において、0<x≦1、0<y≦1の条件を満たすもの
であり、0<x<1、かつ0<y<1のとき、InGa
AlNとなり、x=1、かつ0<y<1のときGaAl
Nとなり、y=1、かつ0<x≦1のときInGaNと
なり、x=1、かつy=1のときGaNとなる。
【0026】上記のように、本実施例で作製されたLE
Dは、半導体基板1裏面全面で電極6を取ることができ
るため、工程が容易で歩留りが良い。
Dは、半導体基板1裏面全面で電極6を取ることができ
るため、工程が容易で歩留りが良い。
【0027】次に、図5に上記第1実施例によって得ら
れた(図1で説明した)LEDと、従来のサファイア基
板上にm−i−n構造(電極、i−GaN層、n−Ga
N層)を有する(図6で説明した)LEDのI−V特性
を示す。図5において、(a)は第1実施例で得られた
LEDのI−V特性を示し、(b)は従来例で得られた
LEDのI−V特性を示す。
れた(図1で説明した)LEDと、従来のサファイア基
板上にm−i−n構造(電極、i−GaN層、n−Ga
N層)を有する(図6で説明した)LEDのI−V特性
を示す。図5において、(a)は第1実施例で得られた
LEDのI−V特性を示し、(b)は従来例で得られた
LEDのI−V特性を示す。
【0028】第1実施例で得られたLEDでは、立ち上
がり電圧は5Vであり、これは従来例の7.5Vに比べ
大幅に低減されていた。更に10mA時の外部量子効率
は0.2%であり、従来例の0.1%に比べ大幅に増大
した。これらのことは、本実施例によるLEDは、格子
歪から生じる格子欠陥が著しく低減したことを示してい
る。
がり電圧は5Vであり、これは従来例の7.5Vに比べ
大幅に低減されていた。更に10mA時の外部量子効率
は0.2%であり、従来例の0.1%に比べ大幅に増大
した。これらのことは、本実施例によるLEDは、格子
歪から生じる格子欠陥が著しく低減したことを示してい
る。
【0029】
【発明の効果】以上のように、本発明の半導体素子の製
造方法によれば、SiC基板上に基板温度T1にてバッ
ファ層を成長させる工程と、該バッファ層上に基板温度
T2(T2>T1)にてInGaAlN層を成長させる
工程とを含むことを特徴とするものである。従って、請
求項1記載の半導体素子の製造方法によれば、GaN層
に対するサファイア基板の格子定数差(△a/a)は1
3%を超えるが、GaN層に対するSiC基板、ZnO
基板の格子定数差(△a/a)は2〜3%と小さいた
め、格子歪に共なう格子欠陥ピット(穴)、クラック
(ひび割れ)が低減され、優れた特性を持つ半導体素子
の製造方法を得ることができる。
造方法によれば、SiC基板上に基板温度T1にてバッ
ファ層を成長させる工程と、該バッファ層上に基板温度
T2(T2>T1)にてInGaAlN層を成長させる
工程とを含むことを特徴とするものである。従って、請
求項1記載の半導体素子の製造方法によれば、GaN層
に対するサファイア基板の格子定数差(△a/a)は1
3%を超えるが、GaN層に対するSiC基板、ZnO
基板の格子定数差(△a/a)は2〜3%と小さいた
め、格子歪に共なう格子欠陥ピット(穴)、クラック
(ひび割れ)が低減され、優れた特性を持つ半導体素子
の製造方法を得ることができる。
【0030】また、本発明の請求項2記載の半導体素子
の製造方法によれば、上記バッファ層がAlNを含むこ
とを特徴するものである。従って、請求項2記載の半導
体素子の製造方法によれば、該基板とInGaAlN層
との間に、AlNのバツファ層またはAlN層/InG
aAlN層の多層構造を有するバッファ層を配設する
と、バッファ層は基板とInGaAlN層間の格子歪を
更に緩和し、基板の結晶学的特性を伝達し、かつInG
aAlN層と基板との濡れ性をよくしてInGaAlN
層が結晶性良くなめらかに成長するのを助ける役割を果
たす。これにより欠陥の少ない高効率の可視LEDが実
現できる半導体素子の製造方法を得ることができる。
の製造方法によれば、上記バッファ層がAlNを含むこ
とを特徴するものである。従って、請求項2記載の半導
体素子の製造方法によれば、該基板とInGaAlN層
との間に、AlNのバツファ層またはAlN層/InG
aAlN層の多層構造を有するバッファ層を配設する
と、バッファ層は基板とInGaAlN層間の格子歪を
更に緩和し、基板の結晶学的特性を伝達し、かつInG
aAlN層と基板との濡れ性をよくしてInGaAlN
層が結晶性良くなめらかに成長するのを助ける役割を果
たす。これにより欠陥の少ない高効率の可視LEDが実
現できる半導体素子の製造方法を得ることができる。
【0031】また、本発明の請求項3記載の半導体素子
の製造方法によれば、前記バッファ層がAlN層とIn
GaAlN層との多層体であることを特徴とするもので
ある。従って、請求項3記載の半導体素子の製造方法に
よれば、これにより欠陥の少ない高効率の可視LEDが
実現できる半導体素子の製造方法を得ることができる。
の製造方法によれば、前記バッファ層がAlN層とIn
GaAlN層との多層体であることを特徴とするもので
ある。従って、請求項3記載の半導体素子の製造方法に
よれば、これにより欠陥の少ない高効率の可視LEDが
実現できる半導体素子の製造方法を得ることができる。
【0032】さらに、本発明の請求項4記載の半導体素
子の製造方法によれば、基板上に第1の基板温度にてA
lN層とIn1-x(GayAl1-y)xN層(0<x≦1、
0<y≦1)の多層体を含むバッファ層を成長させる工
程と、該バッファ層上に第1の基板温度よりも高い温度
でn型InGaAlN層と発光層とを含む層構造を成長
させる工程とを含むことを特徴とするものである。従っ
て、請求項4記載の半導体素子の製造方法によれば、該
基板とInGaAlN層との間に、AlNのバツファ層
またはAlN層/InGaAlN層の多層構造を有する
バッファ層を配設すると、バッファ層は基板とInGa
AlN層間の格子歪を更に緩和し、基板の結晶学的特性
を伝達し、かつInGaAlN層と基板との濡れ性をよ
くしてInGaAlN層が結晶性良くなめらかに成長す
るのを助ける役割を果たす。これにより欠陥の少ない高
効率の可視LEDが実現できる半導体素子の製造方法を
得ることができる。
子の製造方法によれば、基板上に第1の基板温度にてA
lN層とIn1-x(GayAl1-y)xN層(0<x≦1、
0<y≦1)の多層体を含むバッファ層を成長させる工
程と、該バッファ層上に第1の基板温度よりも高い温度
でn型InGaAlN層と発光層とを含む層構造を成長
させる工程とを含むことを特徴とするものである。従っ
て、請求項4記載の半導体素子の製造方法によれば、該
基板とInGaAlN層との間に、AlNのバツファ層
またはAlN層/InGaAlN層の多層構造を有する
バッファ層を配設すると、バッファ層は基板とInGa
AlN層間の格子歪を更に緩和し、基板の結晶学的特性
を伝達し、かつInGaAlN層と基板との濡れ性をよ
くしてInGaAlN層が結晶性良くなめらかに成長す
るのを助ける役割を果たす。これにより欠陥の少ない高
効率の可視LEDが実現できる半導体素子の製造方法を
得ることができる。
【0033】また、本発明によれば、ZnO基板または
SiC基板上にバッファ層を介してIn1-x(GayAl
l-y)xN層を成長させているので、格子定数差を従来の
サファイア基板を使用した場合に比べて小さくすること
ができ、格子歪による欠陥を減少させることができて発
光率を向上させることができる。更に、上記ZnO基板
またはSiC基板の裏面全面からLEDの電極を取り出
すことができるから、電極形成工程が容易となり歩留が
向上する。また、電極面積が広くなるので、駆動電圧の
低いLEDが実現する。
SiC基板上にバッファ層を介してIn1-x(GayAl
l-y)xN層を成長させているので、格子定数差を従来の
サファイア基板を使用した場合に比べて小さくすること
ができ、格子歪による欠陥を減少させることができて発
光率を向上させることができる。更に、上記ZnO基板
またはSiC基板の裏面全面からLEDの電極を取り出
すことができるから、電極形成工程が容易となり歩留が
向上する。また、電極面積が広くなるので、駆動電圧の
低いLEDが実現する。
【0034】特に、基板とInGaAlN層との間に、
AlN層のバツファ層またはAlN層/InGaAlN
層の多層構造を有するバッファ層を配設することによ
り、このバッファ層で基板とInGaAlN層間の格子
歪を更に緩和することができ、基板の結晶学的特性を伝
達し、かつInGaAlN層と基板との濡れ性をよくし
てInGaAlN層が結晶性良くなめらかに成長するの
を助ける役割を果たす。これにより欠陥の少ない高効率
の可視LEDが実現できる。
AlN層のバツファ層またはAlN層/InGaAlN
層の多層構造を有するバッファ層を配設することによ
り、このバッファ層で基板とInGaAlN層間の格子
歪を更に緩和することができ、基板の結晶学的特性を伝
達し、かつInGaAlN層と基板との濡れ性をよくし
てInGaAlN層が結晶性良くなめらかに成長するの
を助ける役割を果たす。これにより欠陥の少ない高効率
の可視LEDが実現できる。
【図1】本発明の第1実施例である半導体発光素子の断
面図である。
面図である。
【図2】本発明の第2実施例である半導体発光素子の断
面図である。
面図である。
【図3】本発明の第3実施例である半導体発光素子の断
面図である。
面図である。
【図4】本発明の第4実施例である半導体発光素子の断
面図である。
面図である。
【図5】実施例で得られた半導体発光素子と従来例の半
導体発光素子のI−V特性を示す図である。
導体発光素子のI−V特性を示す図である。
【図6】従来例の半導体発光素子の断面図である。
1 n型ZnO基板またはn型SiC基板 2 格子歪緩和バッファ層 3 アンドープn−InGaN層 4 Znドープi−InGaN層 5 n型電極 6 Al電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲吉▼田 智彦 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 大林 健 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 幡 俊雄 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 須山 尚宏 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (4)
- 【請求項1】 SiC基板上に基板温度T1にてバッフ
ァ層を成長させる工程と、該バッファ層上に基板温度T
2(T2>T1)にてInGaAlN層を成長させる工
程とを含むことを特徴とする半導体素子の製造方法。 - 【請求項2】 上記バッファ層がAlNを含むことを特
徴する請求項1に記載の半導体素子の製造方法。 - 【請求項3】 前記バッファ層がAlN層とInGaA
lN層との多層体であることを特徴とする請求項2に記
載の半導体素子の製造方法。 - 【請求項4】 基板上に第1の基板温度にてAlN層と
In1-x(GayAl1-y)xN層(0<x≦1、0<y≦
1)の多層体を含むバッファ層を成長させる工程と、該
バッファ層上に第1の基板温度よりも高い第2の基板温
度にてn型InGaAlN層と発光層とを含む層構造を
成長させる工程と、を含むことを特徴とする半導体発光
素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10198456A JPH10341037A (ja) | 1998-07-14 | 1998-07-14 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10198456A JPH10341037A (ja) | 1998-07-14 | 1998-07-14 | 半導体素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1339392A Division JP3105981B2 (ja) | 1992-01-28 | 1992-01-28 | 半導体発光素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001383011A Division JP2002231998A (ja) | 2001-12-17 | 2001-12-17 | 半導体発光素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10341037A true JPH10341037A (ja) | 1998-12-22 |
Family
ID=16391414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10198456A Pending JPH10341037A (ja) | 1998-07-14 | 1998-07-14 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10341037A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058990B1 (en) | 2013-12-19 | 2015-06-16 | International Business Machines Corporation | Controlled spalling of group III nitrides containing an embedded spall releasing plane |
-
1998
- 1998-07-14 JP JP10198456A patent/JPH10341037A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9058990B1 (en) | 2013-12-19 | 2015-06-16 | International Business Machines Corporation | Controlled spalling of group III nitrides containing an embedded spall releasing plane |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8513694B2 (en) | Nitride semiconductor device and manufacturing method of the device | |
US7667225B1 (en) | Light emitting device | |
US7955881B2 (en) | Method of fabricating quantum well structure | |
EP2105974B1 (en) | Method for manufacturing a nitride semiconductor light emitting diode | |
US20110210312A1 (en) | Iii-nitride semiconductor light-emitting device and manufacturing method thereof | |
US20080042161A1 (en) | Nitride semiconductor light emitting diode | |
JP3105981B2 (ja) | 半導体発光素子 | |
KR101843513B1 (ko) | 질화갈륨계 발광 다이오드 | |
JP2002134786A (ja) | 窒化物半導体発光素子 | |
WO2015146069A1 (ja) | 発光ダイオード素子 | |
JP2008288397A (ja) | 半導体発光装置 | |
KR101644156B1 (ko) | 양자우물 구조의 활성 영역을 갖는 발광 소자 | |
WO2018163824A1 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
JPH09252163A (ja) | 半導体発光素子 | |
US20050285125A1 (en) | Nitride based semiconductor device | |
JP5314257B2 (ja) | 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法 | |
JP2000261035A (ja) | GaN系の半導体素子 | |
US20090078961A1 (en) | Nitride-based light emitting device | |
JP2004014587A (ja) | 窒化物系化合物半導体エピタキシャルウエハ及び発光素子 | |
JP2002289914A (ja) | 窒化物半導体素子 | |
JP2007214378A (ja) | 窒化物系半導体素子 | |
JPH11191635A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
JP2000183399A (ja) | GaN系化合物半導体発光素子 | |
KR20090003384A (ko) | 질화물계 발광 소자 | |
JPH10341037A (ja) | 半導体素子の製造方法 |