JPH10340918A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10340918A JPH10340918A JP9166565A JP16656597A JPH10340918A JP H10340918 A JPH10340918 A JP H10340918A JP 9166565 A JP9166565 A JP 9166565A JP 16656597 A JP16656597 A JP 16656597A JP H10340918 A JPH10340918 A JP H10340918A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pads
- chip
- memory
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ベアチップを基板にワイヤボンディングによ
って実装する際の作業効率を向上させることができる半
導体装置を提供すること。 【解決手段】 モジュール基板２の表面には複数の基板
用パッド４が形成されており、これら複数の基板用パッ
ド４を挟んだ両側に２つの凹部６が形成されている。こ
れらの凹部６は、メモリ用ベアチップ１の厚さとほぼ等
しい深さを有しており、各凹部６の底面部分にメモリ用
ベアチップ１を実装した際に、チップ用パッド３と基板
用パッド４の高さがほぼ同一となる。このようにほぼ同
一面に形成されたチップ用パッド３と基板用パッド４と
をボンディングワイヤによって接続する。
って実装する際の作業効率を向上させることができる半
導体装置を提供すること。 【解決手段】 モジュール基板２の表面には複数の基板
用パッド４が形成されており、これら複数の基板用パッ
ド４を挟んだ両側に２つの凹部６が形成されている。こ
れらの凹部６は、メモリ用ベアチップ１の厚さとほぼ等
しい深さを有しており、各凹部６の底面部分にメモリ用
ベアチップ１を実装した際に、チップ用パッド３と基板
用パッド４の高さがほぼ同一となる。このようにほぼ同
一面に形成されたチップ用パッド３と基板用パッド４と
をボンディングワイヤによって接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板にベアチップ
が実装された半導体装置に関する。
が実装された半導体装置に関する。
【０００２】
【従来の技術】半導体ウエハから切り出されたメモリ用
ベアチップやプロセッサ用ベアチップは、パッケージン
グされた状態でプリント基板等に実装されるのが一般的
である。ところが、パッケージの外形寸法は、各種のベ
アチップ自体のサイズに比べてかなり大きいため、プリ
ント基板等に実装可能なメモリパッケージ等の数には一
定の制限がある。
ベアチップやプロセッサ用ベアチップは、パッケージン
グされた状態でプリント基板等に実装されるのが一般的
である。ところが、パッケージの外形寸法は、各種のベ
アチップ自体のサイズに比べてかなり大きいため、プリ
ント基板等に実装可能なメモリパッケージ等の数には一
定の制限がある。
【０００３】一方最近は、ワイヤボンディングによるＣ
ＯＢ（Chip On Board ）実装によって、ベアチップを直
接基板上に実装する技術が発達してきている。ワイヤボ
ンディングによるＣＯＢ実装を行うことによって、実
装面積の小型・軽量化、高密度配線やベアチップ実装
による高性能・高速化等が可能になる。
ＯＢ（Chip On Board ）実装によって、ベアチップを直
接基板上に実装する技術が発達してきている。ワイヤボ
ンディングによるＣＯＢ実装を行うことによって、実
装面積の小型・軽量化、高密度配線やベアチップ実装
による高性能・高速化等が可能になる。
【０００４】
【発明が解決しようとする課題】ところで、上述したワ
イヤボンディングによるＣＯＢ実装では、基板上にベア
チップを載せて固定しているため、ベアチップの表面に
形成されたパッド（チップ用パッド）と基板の表面に形
成されたパッド（基板用パッド）とは同一面上（同一高
さ）に位置していない。このため、チップ用パッドと基
板用パッドとの間をボンディングワイヤを用いて接続す
る際、ワイヤボンディング装置のキャピラリを上下方向
に大きく移動させる必要があり、このことは作業効率を
低下させる要因となる。また、ベアチップの中央付近に
チップ用パッドが形成されている場合には、ボンディン
グワイヤがベアチップの縁に接触するおそれがあるた
め、ボンディングワイヤの軌跡を制御しながらワイヤボ
ンディングを行う必要があり、このような複雑な制御を
伴う場合にも作業効率が低下する。
イヤボンディングによるＣＯＢ実装では、基板上にベア
チップを載せて固定しているため、ベアチップの表面に
形成されたパッド（チップ用パッド）と基板の表面に形
成されたパッド（基板用パッド）とは同一面上（同一高
さ）に位置していない。このため、チップ用パッドと基
板用パッドとの間をボンディングワイヤを用いて接続す
る際、ワイヤボンディング装置のキャピラリを上下方向
に大きく移動させる必要があり、このことは作業効率を
低下させる要因となる。また、ベアチップの中央付近に
チップ用パッドが形成されている場合には、ボンディン
グワイヤがベアチップの縁に接触するおそれがあるた
め、ボンディングワイヤの軌跡を制御しながらワイヤボ
ンディングを行う必要があり、このような複雑な制御を
伴う場合にも作業効率が低下する。
【０００５】本発明は、このような点に鑑みて創作され
たものであり、その目的は、ベアチップを基板にワイヤ
ボンディングによって実装する際の作業効率を向上させ
ることができる半導体装置を提供することにある。
たものであり、その目的は、ベアチップを基板にワイヤ
ボンディングによって実装する際の作業効率を向上させ
ることができる半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置は、ワイヤボンディングに
よって実装を行うベアチップ上のチップ用パッドの位置
と基板上の基板用パッドの位置とがほぼ同一面上に位置
するようにしており、ワイヤボンディング時の制御が容
易となるため、作業効率を向上させることができる。具
体的には、ベアチップの一方の面であって、基板への実
装面と反対側の面には、チップ用パッドが形成されてい
る。また、基板の一方の面であって、ベアチップが実装
される面には、基板用パッドが形成されており、ベアチ
ップが実装される位置にはベアチップの厚さとほぼ等し
い深さを有する凹部が形成されている。この凹部にはベ
アチップが接着剤等によって固定されている。このよう
に、基板に凹部を形成し、この凹部の底面にベアチップ
を固定することにより、チップ用パッドと基板用パッド
とがほぼ同一面上に位置することになり、これらの間が
ボンディングワイヤによって接続されている。
ために、本発明の半導体装置は、ワイヤボンディングに
よって実装を行うベアチップ上のチップ用パッドの位置
と基板上の基板用パッドの位置とがほぼ同一面上に位置
するようにしており、ワイヤボンディング時の制御が容
易となるため、作業効率を向上させることができる。具
体的には、ベアチップの一方の面であって、基板への実
装面と反対側の面には、チップ用パッドが形成されてい
る。また、基板の一方の面であって、ベアチップが実装
される面には、基板用パッドが形成されており、ベアチ
ップが実装される位置にはベアチップの厚さとほぼ等し
い深さを有する凹部が形成されている。この凹部にはベ
アチップが接着剤等によって固定されている。このよう
に、基板に凹部を形成し、この凹部の底面にベアチップ
を固定することにより、チップ用パッドと基板用パッド
とがほぼ同一面上に位置することになり、これらの間が
ボンディングワイヤによって接続されている。
【０００７】また、上述したように基板に凹部を形成す
る代わりに、基板用パッドの位置に凸部を形成してもよ
い。基板上の凸部が形成された領域にベアチップを固定
することにより、チップ用パッドと基板用パッドとがほ
ぼ同一面上に位置することになり、これらの間がボンデ
ィングワイヤによって接続されている。
る代わりに、基板用パッドの位置に凸部を形成してもよ
い。基板上の凸部が形成された領域にベアチップを固定
することにより、チップ用パッドと基板用パッドとがほ
ぼ同一面上に位置することになり、これらの間がボンデ
ィングワイヤによって接続されている。
【０００８】このように、基板上に凹部あるいは凸部を
形成することにより、チップ用パッドと基板用パッドを
ほぼ同一面上に配置することができるため、ワイヤボン
ディングによる実装の際、ワイヤボンディング装置のキ
ャピラリを上下方向に大きく移動させる必要がなくな
り、作業効率を向上させることができる。
形成することにより、チップ用パッドと基板用パッドを
ほぼ同一面上に配置することができるため、ワイヤボン
ディングによる実装の際、ワイヤボンディング装置のキ
ャピラリを上下方向に大きく移動させる必要がなくな
り、作業効率を向上させることができる。
【０００９】
【発明の実施の形態】以下、本発明を適用した一実施形
態の半導体装置であるメモリモジュールについて、図面
を参照しながら具体的に説明する。
態の半導体装置であるメモリモジュールについて、図面
を参照しながら具体的に説明する。
【００１０】図１は、一実施形態の半導体装置であるメ
モリモジュールの概略を示す平面図であり、図２は、図
１のＩ−Ｉ線断面図である。これらの図に示すように、
メモリモジュール１０は、半導体ウエハから個別に切り
出された２個のメモリ用ベアチップ１をモジュール基板
２上にワイヤボンディングによって実装したものであ
る。各メモリ用ベアチップ１は、例えば、１６Ｍ×４ビ
ットのメモリ容量を有するＤＲＡＭであり、いずれのメ
モリ用ベアチップ１も長方形形状を有しており、その長
辺に沿って中央に一列にチップ用パッド３が形成されて
いる。
モリモジュールの概略を示す平面図であり、図２は、図
１のＩ−Ｉ線断面図である。これらの図に示すように、
メモリモジュール１０は、半導体ウエハから個別に切り
出された２個のメモリ用ベアチップ１をモジュール基板
２上にワイヤボンディングによって実装したものであ
る。各メモリ用ベアチップ１は、例えば、１６Ｍ×４ビ
ットのメモリ容量を有するＤＲＡＭであり、いずれのメ
モリ用ベアチップ１も長方形形状を有しており、その長
辺に沿って中央に一列にチップ用パッド３が形成されて
いる。
【００１１】一方、モジュール基板２は、ＳＯ−ＤＩＭ
Ｍ（Small Outline Dual Inline Memory Module ）基板
等に実装可能な外形寸法を有しており、メモリ用ベアチ
ップ１が実装される位置に対応して２箇所に凹部６が形
成されている。凹部６は、メモリ用ベアチップ１の厚さ
にほぼ等しい深さを有しており、凹部６にはメモリ用ベ
アチップ１が接着剤等により固定されている。また、２
つの凹部６に挟まれたモジュール基板２の表面には、ほ
ぼ一列に複数の基板用パッド４が形成されている。した
がって、モジュール基板２の２つの凹部６のそれぞれに
メモリ用ベアチップ１を載せて固定した場合には、メモ
リ用ベアチップ１の表面に形成されたチップ用パッド３
とモジュール基板２の表面に形成された基板用パッド４
とがほぼ同一高さに位置することになる。
Ｍ（Small Outline Dual Inline Memory Module ）基板
等に実装可能な外形寸法を有しており、メモリ用ベアチ
ップ１が実装される位置に対応して２箇所に凹部６が形
成されている。凹部６は、メモリ用ベアチップ１の厚さ
にほぼ等しい深さを有しており、凹部６にはメモリ用ベ
アチップ１が接着剤等により固定されている。また、２
つの凹部６に挟まれたモジュール基板２の表面には、ほ
ぼ一列に複数の基板用パッド４が形成されている。した
がって、モジュール基板２の２つの凹部６のそれぞれに
メモリ用ベアチップ１を載せて固定した場合には、メモ
リ用ベアチップ１の表面に形成されたチップ用パッド３
とモジュール基板２の表面に形成された基板用パッド４
とがほぼ同一高さに位置することになる。
【００１２】また、複数の基板用パッド４を挟んで両側
に１個ずつメモリ用ベアチップ１が実装され、複数の基
板用パッド４の並ぶ方向と各メモリ用ベアチップ１の複
数のチップ用パッド３の並ぶ方向はほぼ平行になってい
る。換言すれば、互いの長辺が隣接するように配置され
た２つのメモリ用ベアチップ１の間に、それぞれの複数
のチップ用パッド３と並行するように、モジュール基板
２に複数の基板用パッド４が形成されている。
に１個ずつメモリ用ベアチップ１が実装され、複数の基
板用パッド４の並ぶ方向と各メモリ用ベアチップ１の複
数のチップ用パッド３の並ぶ方向はほぼ平行になってい
る。換言すれば、互いの長辺が隣接するように配置され
た２つのメモリ用ベアチップ１の間に、それぞれの複数
のチップ用パッド３と並行するように、モジュール基板
２に複数の基板用パッド４が形成されている。
【００１３】チップ用パッド３と基板用パッド４は、ボ
ンディングワイヤ５によって互いに接続されている。基
板用パッド４には、ボンディングワイヤ５が２本接続さ
れたものと１本接続されたものがある。メモリ用ベアチ
ップ１のアドレス端子など、複数のメモリ用ベアチップ
１に共通に接続される端子については、基板用パッド４
に複数本のボンディングワイヤ５を接続することで、基
板用パッド４の共有化を図っており、基板用パッド４の
総数を全メモリ用ベアチップ１のチップ用パッド３の総
数よりも少なくできる。また、一部の基板用パッド４に
２本のボンディングワイヤ５を接続することにより、こ
の共通の基板用パッド４を介して２本のボンディングワ
イヤ５同士の接続も同時に行うことができるため、モジ
ュール基板２内の配線量を少なくすることができる。
ンディングワイヤ５によって互いに接続されている。基
板用パッド４には、ボンディングワイヤ５が２本接続さ
れたものと１本接続されたものがある。メモリ用ベアチ
ップ１のアドレス端子など、複数のメモリ用ベアチップ
１に共通に接続される端子については、基板用パッド４
に複数本のボンディングワイヤ５を接続することで、基
板用パッド４の共有化を図っており、基板用パッド４の
総数を全メモリ用ベアチップ１のチップ用パッド３の総
数よりも少なくできる。また、一部の基板用パッド４に
２本のボンディングワイヤ５を接続することにより、こ
の共通の基板用パッド４を介して２本のボンディングワ
イヤ５同士の接続も同時に行うことができるため、モジ
ュール基板２内の配線量を少なくすることができる。
【００１４】このように、モジュール基板２の表面には
複数の基板用パッド４が形成されており、これら複数の
基板用パッド４を挟んだ両側にメモリ用ベアチップ１の
厚さとほぼ等しい深さを有する２つの凹部６が形成さ
れ、凹部６にメモリ用ベアチップ１が接着剤等で固定さ
れている。このため、ワイヤボンディングによって接続
するメモリ用ベアチップ１上のチップ用パッド３とモジ
ュール基板２上の基板用パッド４とがほぼ同一面上に位
置することになり、ほぼ同一高さのパッド間をワイヤボ
ンディングによって接続するだけでよい。したがって、
従来のワイヤボンディング実装のように、ワイヤボンデ
ィング装置のボンディングワイヤ５の移動を制御するキ
ャピラリを上下方向に大きく移動させる必要がないた
め、ワイヤボンディング実装の作業効率を向上させるこ
とができる。
複数の基板用パッド４が形成されており、これら複数の
基板用パッド４を挟んだ両側にメモリ用ベアチップ１の
厚さとほぼ等しい深さを有する２つの凹部６が形成さ
れ、凹部６にメモリ用ベアチップ１が接着剤等で固定さ
れている。このため、ワイヤボンディングによって接続
するメモリ用ベアチップ１上のチップ用パッド３とモジ
ュール基板２上の基板用パッド４とがほぼ同一面上に位
置することになり、ほぼ同一高さのパッド間をワイヤボ
ンディングによって接続するだけでよい。したがって、
従来のワイヤボンディング実装のように、ワイヤボンデ
ィング装置のボンディングワイヤ５の移動を制御するキ
ャピラリを上下方向に大きく移動させる必要がないた
め、ワイヤボンディング実装の作業効率を向上させるこ
とができる。
【００１５】特に、一般的なＤＲＡＭのようにベアチッ
プのほぼ中央にチップ用パッドが形成されている場合に
は、従来のようにこのチップ用パッドと１段低い位置に
形成された基板用パッドとをボンディングワイヤによっ
て接続しようとすると、ボンディングワイヤの軌跡が低
く設定されている場合には、ボンディングワイヤの一部
とベアチップの縁が接触しやすくなり、配線とベアチッ
プとの間が短絡するおそれがある。このような不都合
は、ボンディングワイヤの軌跡を高く設定することによ
り回避することができるが、メモリモジュール全体の高
さが増すことになるため、小型化の要求に反することに
なり、しかもワイヤボンディング実装を行うワイヤボン
ディング装置のキャピラリを上下方向に大きく移動させ
る必要が生じるため、作業効率が低下する。
プのほぼ中央にチップ用パッドが形成されている場合に
は、従来のようにこのチップ用パッドと１段低い位置に
形成された基板用パッドとをボンディングワイヤによっ
て接続しようとすると、ボンディングワイヤの軌跡が低
く設定されている場合には、ボンディングワイヤの一部
とベアチップの縁が接触しやすくなり、配線とベアチッ
プとの間が短絡するおそれがある。このような不都合
は、ボンディングワイヤの軌跡を高く設定することによ
り回避することができるが、メモリモジュール全体の高
さが増すことになるため、小型化の要求に反することに
なり、しかもワイヤボンディング実装を行うワイヤボン
ディング装置のキャピラリを上下方向に大きく移動させ
る必要が生じるため、作業効率が低下する。
【００１６】これに対して、本実施形態のメモリモジュ
ール１０においては、メモリ用ベアチップ１上のチップ
用パッド３とモジュール基板２上の基板用パッド４とが
ほぼ同一高さに形成されており、それらの間に障害物も
ないため、複雑な軌跡を設定したり、モジュール基板２
等から離れるように高い軌跡を設定してワイヤボンディ
ングによる実装を行う必要がなく、ワイヤボンディング
実装の作業効率を向上させることができる。
ール１０においては、メモリ用ベアチップ１上のチップ
用パッド３とモジュール基板２上の基板用パッド４とが
ほぼ同一高さに形成されており、それらの間に障害物も
ないため、複雑な軌跡を設定したり、モジュール基板２
等から離れるように高い軌跡を設定してワイヤボンディ
ングによる実装を行う必要がなく、ワイヤボンディング
実装の作業効率を向上させることができる。
【００１７】次に、メモリ用ベアチップ１上のチップ用
パッド３とモジュール基板２上の基板用パッド４とをほ
ぼ同一面上に形成したメモリモジュールの変形例につい
て説明する。
パッド３とモジュール基板２上の基板用パッド４とをほ
ぼ同一面上に形成したメモリモジュールの変形例につい
て説明する。
【００１８】図３は、メモリモジュール１０ａの概略を
示す図であり、図４は、図３の横断面（図２に対応する
断面）を示す図である。これらの図に示すように、モジ
ュール基板２ａ上に２個のメモリ用ベアチップ１が実装
されており、メモリ用ベアチップ１に挟まれたモジュー
ル基板２ａの表面に補助基板７を貼り合わせて接合する
ことにより、凸部が形成されている。凸部は、メモリ用
ベアチップ１の厚さとほぼ等しい高さを有しており、上
面には基板用パッド４が形成されている。メモリ用ベア
チップ１のチップ用パッド３とモジュール基板２ａの基
板用パッド４は、ボンディングワイヤ５によって、ＣＯ
Ｂ実装されている。
示す図であり、図４は、図３の横断面（図２に対応する
断面）を示す図である。これらの図に示すように、モジ
ュール基板２ａ上に２個のメモリ用ベアチップ１が実装
されており、メモリ用ベアチップ１に挟まれたモジュー
ル基板２ａの表面に補助基板７を貼り合わせて接合する
ことにより、凸部が形成されている。凸部は、メモリ用
ベアチップ１の厚さとほぼ等しい高さを有しており、上
面には基板用パッド４が形成されている。メモリ用ベア
チップ１のチップ用パッド３とモジュール基板２ａの基
板用パッド４は、ボンディングワイヤ５によって、ＣＯ
Ｂ実装されている。
【００１９】このように、モジュール基板２ａ上に補助
基板７を貼り合わせて凸部を形成し、この凸部の表面に
基板用パッド４を形成することにより、チップ用パッド
３と基板用パッド４とをほぼ同一面上に配置することが
でき、それらの間に障害物もないため、ワイヤボンディ
ング実装の作業効率を向上させることができる。
基板７を貼り合わせて凸部を形成し、この凸部の表面に
基板用パッド４を形成することにより、チップ用パッド
３と基板用パッド４とをほぼ同一面上に配置することが
でき、それらの間に障害物もないため、ワイヤボンディ
ング実装の作業効率を向上させることができる。
【００２０】本発明は上記実施形態に限定されるもので
はなく、本発明の要旨の範囲内で種々の変形実施が可能
である。上述した実施形態では、モジュール基板２上に
２個のメモリ用ベアチップ１を実装する例を説明した
が、モジュール基板２に実装されるメモリ用ベアチップ
１の数は２個に限定されず、１個あるいは３個以上であ
ってもよい。例えば、図５に示すメモリモジュール１０
ｂのように、４個のメモリ用ベアチップ１を実装しても
よい。ただし、通常のコンピュータ機器は、メモリ容量
を４の倍数で設定することが多いため、モジュール基板
に実装するメモリ用ベアチップ１の数は偶数個が望まし
い。
はなく、本発明の要旨の範囲内で種々の変形実施が可能
である。上述した実施形態では、モジュール基板２上に
２個のメモリ用ベアチップ１を実装する例を説明した
が、モジュール基板２に実装されるメモリ用ベアチップ
１の数は２個に限定されず、１個あるいは３個以上であ
ってもよい。例えば、図５に示すメモリモジュール１０
ｂのように、４個のメモリ用ベアチップ１を実装しても
よい。ただし、通常のコンピュータ機器は、メモリ容量
を４の倍数で設定することが多いため、モジュール基板
に実装するメモリ用ベアチップ１の数は偶数個が望まし
い。
【００２１】また、上述した実施形態では、１つの凹部
６に実装されるメモリ用ベアチップ１は１個である例を
説明したが、図６に示すメモリモジュール１０ｃのよう
に、１つの凹部６に複数のメモリ用ベアチップ１を実装
してもよい。
６に実装されるメモリ用ベアチップ１は１個である例を
説明したが、図６に示すメモリモジュール１０ｃのよう
に、１つの凹部６に複数のメモリ用ベアチップ１を実装
してもよい。
【００２２】上述した実施形態では、図１に示すように
基板用パッド４は２個のメモリ用ベアチップ１に挟まれ
るように形成されているが、基板用パッド４の形成位置
はメモリ用ベアチップ１の外側でもよい。また、上述し
た実施形態では、モジュール基板２にメモリ用ベアチッ
プ１としてＤＲＡＭを実装する例を説明したが、ＳＲＡ
ＭやフラッシュＲＯＭ等の他の種類のメモリ用ベアチッ
プ１や、メモリ以外のベアチップを実装することも可能
である。
基板用パッド４は２個のメモリ用ベアチップ１に挟まれ
るように形成されているが、基板用パッド４の形成位置
はメモリ用ベアチップ１の外側でもよい。また、上述し
た実施形態では、モジュール基板２にメモリ用ベアチッ
プ１としてＤＲＡＭを実装する例を説明したが、ＳＲＡ
ＭやフラッシュＲＯＭ等の他の種類のメモリ用ベアチッ
プ１や、メモリ以外のベアチップを実装することも可能
である。
【００２３】上述した実施形態では、メモリ用ベアチッ
プ１をモジュール基板２に実装する例を説明したが、メ
モリ用ベアチップ１は、パッケージ基板に実装したり、
ＳＯ−ＤＩＭＭ基板等のメモリ基板あるいはマザーボー
ドやドーターボード等に直接実装してもよい。また、上
述した実施形態では、ＣＯＢ実装によってメモリ用ベア
チップ１をモジュール基板２に実装する例を説明した
が、ガラス基板上にメモリ用ベアチップ１を実装するい
わゆるＣＯＧ（Chip On Glass ）実装を行ってもよく、
モジュール基板２の材質は適宜変更することができる。
プ１をモジュール基板２に実装する例を説明したが、メ
モリ用ベアチップ１は、パッケージ基板に実装したり、
ＳＯ−ＤＩＭＭ基板等のメモリ基板あるいはマザーボー
ドやドーターボード等に直接実装してもよい。また、上
述した実施形態では、ＣＯＢ実装によってメモリ用ベア
チップ１をモジュール基板２に実装する例を説明した
が、ガラス基板上にメモリ用ベアチップ１を実装するい
わゆるＣＯＧ（Chip On Glass ）実装を行ってもよく、
モジュール基板２の材質は適宜変更することができる。
【００２４】
【発明の効果】上述したように、本発明によれば、基板
に凹部あるいは凸部等を形成することにより、ワイヤボ
ンディングによって実装を行うベアチップ上のチップ用
パッドの位置と基板上の基板用パッドの位置とがほぼ同
一面上に位置するようになっており、ワイヤボンディン
グによる実装の際にワイヤボンディング装置のキャピラ
リを上下方向へ大きく移動させる必要がなくなり、作業
効率を向上させることができる。
に凹部あるいは凸部等を形成することにより、ワイヤボ
ンディングによって実装を行うベアチップ上のチップ用
パッドの位置と基板上の基板用パッドの位置とがほぼ同
一面上に位置するようになっており、ワイヤボンディン
グによる実装の際にワイヤボンディング装置のキャピラ
リを上下方向へ大きく移動させる必要がなくなり、作業
効率を向上させることができる。
【図１】モジュール基板に凹部が形成されたメモリモジ
ュールを示す図である。
ュールを示す図である。
【図２】図１のＩ−Ｉ線断面を示す図である。
【図３】モジュール基板上に凸部が形成されたメモリモ
ジュールを示す図である。
ジュールを示す図である。
【図４】図３に示すメモリモジュールの横断面を示す図
である。
である。
【図５】４個のメモリ用ベアチップが実装されたメモリ
モジュールを示す図である。
モジュールを示す図である。
【図６】１つの凹部に２個のメモリ用ベアチップが実装
されたメモリモジュールを示す図である。
されたメモリモジュールを示す図である。
１ メモリ用ベアチップ ２ モジュール基板 ３ チップ用パッド ４ 基板用パッド ５ ボンディングワイヤ ６ 凹部 ７ 補助基板
Claims (4)
- 【請求項１】 半導体ウエハから切り出されたベアチッ
プがワイヤボンディングによって基板上に実装された半
導体装置であって、 前記基板上に固定された前記ベアチップの表面に形成さ
れたチップ用パッドと、前記チップ用パッドとほぼ同一
面上に位置するように前記基板の表面に形成された基板
用パッドとを備え、前記チップ用パッドと前記基板用パ
ッドとの間の接続をワイヤボンディングによって行うこ
とを特徴とする半導体装置。 - 【請求項２】 請求項１において、 前記基板は、前記ベアチップが実装される位置に凹部を
有しており、前記凹部の底面に前記ベアチップを固定す
ることを特徴とする半導体装置。 - 【請求項３】 請求項１において、 前記基板は、前記基板用パッドに対応する位置に凸部を
有しており、前記凸部の上端面に前記基板用パッドを形
成することを特徴とする半導体装置。 - 【請求項４】 請求項３において、 前記凸部は、前記基板上に補助基板を接合することによ
り構成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166565A JPH10340918A (ja) | 1997-06-09 | 1997-06-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9166565A JPH10340918A (ja) | 1997-06-09 | 1997-06-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340918A true JPH10340918A (ja) | 1998-12-22 |
Family
ID=15833630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9166565A Pending JPH10340918A (ja) | 1997-06-09 | 1997-06-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10340918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007082113A (ja) * | 2005-09-16 | 2007-03-29 | Nippon Dempa Kogyo Co Ltd | 無線モジュール素子及びその実装方法 |
-
1997
- 1997-06-09 JP JP9166565A patent/JPH10340918A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007082113A (ja) * | 2005-09-16 | 2007-03-29 | Nippon Dempa Kogyo Co Ltd | 無線モジュール素子及びその実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102247916B1 (ko) | 계단식 적층 구조를 갖는 반도체 패키지 | |
| US9377825B2 (en) | Semiconductor device | |
| US6900530B1 (en) | Stacked IC | |
| US7045386B2 (en) | Semiconductor device and semiconductor chip for use therein | |
| US20100270668A1 (en) | Dual Interconnection in Stacked Memory and Controller Module | |
| JP2009259207A (ja) | 半導体メモリカードとそれに用いられる半導体メモリデバイス | |
| US6072700A (en) | Ball grid array package | |
| KR20040014156A (ko) | 반도체장치 | |
| KR100791003B1 (ko) | 반도체 메모리 모듈 및 반도체 메모리 모듈에서의 터미널배치 방법 | |
| US7233060B2 (en) | Module card structure | |
| JPH10340918A (ja) | 半導体装置 | |
| JPH08288453A (ja) | 半導体装置 | |
| US7071555B2 (en) | Ball grid array package stack | |
| US6713869B2 (en) | Wiring pattern of semiconductor device | |
| JP2004047715A (ja) | 半導体接続中継部材及び半導体装置 | |
| KR100388295B1 (ko) | 와이어 본딩 구조 및 그 방법 | |
| JP2000022079A (ja) | 半導体集積回路 | |
| KR100566781B1 (ko) | 리드 온 칩 타입 반도체 패키지 | |
| KR20010017024A (ko) | 칩 스케일형 반도체 패키지 | |
| KR20240000959A (ko) | 반도체 패키지 | |
| JP2005268533A (ja) | 積層型半導体装置 | |
| KR20050048900A (ko) | 미러형 패키지의 반도체 메모리 칩들을 가지는 메모리 모듈 | |
| JPH1117102A (ja) | 半導体装置 | |
| JPH10284681A (ja) | メモリモジュール | |
| KR19990055292A (ko) | 적층형 칩 스케일 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |