JPH10337019A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JPH10337019A JPH10337019A JP9146215A JP14621597A JPH10337019A JP H10337019 A JPH10337019 A JP H10337019A JP 9146215 A JP9146215 A JP 9146215A JP 14621597 A JP14621597 A JP 14621597A JP H10337019 A JPH10337019 A JP H10337019A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- output
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】高耐圧プリレギュレータにより待機時のコント
ロール電圧を一定値になるよう制御し、再起動時のバラ
ツキを低減する。 【解決手段】フライバック型コンバータを用いたスイッ
チング電源において、前記コンバータは、起動時および
待機時に一定に制御したコントロール電圧を制御回路に
供給するプリレギュレータ部と、通電状態でコンバータ
を停止させたり停止中のコンバータを再起動させるため
の制御を行うオン・オフロジック部と、発振周波数およ
び主スイッチング素子のオン期間を調節して出力電圧を
制御するパルス幅変調制御部と、このパルス幅変調制御
部とオン・オフロジック部の出力信号を処理して主スイ
ッチング素子を制御するロジック部を備え、待機時にコ
ントロール電圧を一定に制御することにより再起動時の
立ち上がりのバラツキが低減されるように構成する。
ロール電圧を一定値になるよう制御し、再起動時のバラ
ツキを低減する。 【解決手段】フライバック型コンバータを用いたスイッ
チング電源において、前記コンバータは、起動時および
待機時に一定に制御したコントロール電圧を制御回路に
供給するプリレギュレータ部と、通電状態でコンバータ
を停止させたり停止中のコンバータを再起動させるため
の制御を行うオン・オフロジック部と、発振周波数およ
び主スイッチング素子のオン期間を調節して出力電圧を
制御するパルス幅変調制御部と、このパルス幅変調制御
部とオン・オフロジック部の出力信号を処理して主スイ
ッチング素子を制御するロジック部を備え、待機時にコ
ントロール電圧を一定に制御することにより再起動時の
立ち上がりのバラツキが低減されるように構成する。
Description
【0001】
【発明の属する技術分野】本発明は、スイッチング電源
に関し、詳しくは待機状態から使用状態に移る時の再起
動特性の改善に関するものである。
に関し、詳しくは待機状態から使用状態に移る時の再起
動特性の改善に関するものである。
【0002】
【従来の技術】図5は市販のフライバック型コンバータ
を用いた従来のスイッチング電源の一例を示す構成図で
ある。トランスT1の一次側には高圧直流電圧(DC入
力)が加えられ、一次側の他の一方はIC化されたフラ
イバック型コンバータFCのドレインDに接続され、内
蔵のMOSFETでドライブされる。
を用いた従来のスイッチング電源の一例を示す構成図で
ある。トランスT1の一次側には高圧直流電圧(DC入
力)が加えられ、一次側の他の一方はIC化されたフラ
イバック型コンバータFCのドレインDに接続され、内
蔵のMOSFETでドライブされる。
【0003】フライバック型コンバータFCは、主スイ
ッチング素子のMOSFETと制御回路を内蔵し、オー
プンドレイン出力の自己バイアスおよび自己保護機能付
きリニヤー制御の電流/デューティーサイクルコンバー
タである。
ッチング素子のMOSFETと制御回路を内蔵し、オー
プンドレイン出力の自己バイアスおよび自己保護機能付
きリニヤー制御の電流/デューティーサイクルコンバー
タである。
【0004】トランスの一次側に並列接続されたツェナ
ーダイオードVR1とダイオードD1で構成されるクラ
ンプ回路は、トランスのリーディングエッジスパイク電
圧を制限するために使用される。
ーダイオードVR1とダイオードD1で構成されるクラ
ンプ回路は、トランスのリーディングエッジスパイク電
圧を制限するために使用される。
【0005】トランスの二次側巻線の出力は、ツェナー
ダイオードD3、コンデンサC2、インダクタンスL
1、コンデンサC3で整流および平滑化され、出力端よ
り直流電圧を得ることができる。
ダイオードD3、コンデンサC2、インダクタンスL
1、コンデンサC3で整流および平滑化され、出力端よ
り直流電圧を得ることができる。
【0006】トランスT1のバイアス巻線の出力は、ダ
イオードD2、抵抗R1、コンデンサC5で整流および
平滑化され、コンバータFCのコントロール端子Pに加
えられる。コンデンサC5にかかる電圧はコンバータF
Cで制御される。
イオードD2、抵抗R1、コンデンサC5で整流および
平滑化され、コンバータFCのコントロール端子Pに加
えられる。コンデンサC5にかかる電圧はコンバータF
Cで制御される。
【0007】コンデンサC5が下限閾値まで放電すると
MOSFETはオフし、制御回路は低電流待機状態とな
る。コンバータに内蔵の高耐圧電流源がオンになり再び
外付けコンデンサC5(全容量をCtとする)を充電し
始めると、図6に示すようにヒステリシスを持ったオー
トリスタートコンパレータは高耐圧電流源がオン/オフ
することによりコントロールピンの電圧(以下コントロ
ール電圧という)Vcを4.7〜5.7Vの間に保持す
る。
MOSFETはオフし、制御回路は低電流待機状態とな
る。コンバータに内蔵の高耐圧電流源がオンになり再び
外付けコンデンサC5(全容量をCtとする)を充電し
始めると、図6に示すようにヒステリシスを持ったオー
トリスタートコンパレータは高耐圧電流源がオン/オフ
することによりコントロールピンの電圧(以下コントロ
ール電圧という)Vcを4.7〜5.7Vの間に保持す
る。
【0008】オートリスタート回路には8分周のカウン
タがあり、図6(b)に示すように、MOSFETが8
サイクルの充放電を経過するまでに再びオンすることを
防ぐ。カウンタはオートリスタートのデューティサイク
ルを5%に抑えて、このICの消費電力を制限する。こ
のオートリスタート動作は出力電力が再び制御されるま
で繰り返し行われる。
タがあり、図6(b)に示すように、MOSFETが8
サイクルの充放電を経過するまでに再びオンすることを
防ぐ。カウンタはオートリスタートのデューティサイク
ルを5%に抑えて、このICの消費電力を制限する。こ
のオートリスタート動作は出力電力が再び制御されるま
で繰り返し行われる。
【0009】
【発明が解決しようとする課題】ところで、このような
従来のスイッチング電源における待機状態では、主スイ
ッチング素子を停止させると同時に商用電圧整流後の高
電圧から定電流供給によりICが起動と停止を繰り返す
ため、再起動信号から出力が立ち上がるまでの時間がコ
ントロール電圧Vcの値によってばらつくという問題が
あった。
従来のスイッチング電源における待機状態では、主スイ
ッチング素子を停止させると同時に商用電圧整流後の高
電圧から定電流供給によりICが起動と停止を繰り返す
ため、再起動信号から出力が立ち上がるまでの時間がコ
ントロール電圧Vcの値によってばらつくという問題が
あった。
【0010】本発明の目的は、このような点に鑑み、高
耐圧プリレギュレータにより待機時のコントロール電圧
(本発明ではVccとする)を一定値になるように制御
することにより、再起動時のバラツキを改善することの
できるスイッチング電源を提供することにある。本発明
の他の目的は、待機時のコントロール電圧Vccをスタ
ート電圧より大きく制御電圧より小さい値に制御するこ
とにより、短時間で再起動できるスイッチング電源を提
供することにある。
耐圧プリレギュレータにより待機時のコントロール電圧
(本発明ではVccとする)を一定値になるように制御
することにより、再起動時のバラツキを改善することの
できるスイッチング電源を提供することにある。本発明
の他の目的は、待機時のコントロール電圧Vccをスタ
ート電圧より大きく制御電圧より小さい値に制御するこ
とにより、短時間で再起動できるスイッチング電源を提
供することにある。
【0011】
【課題を解決するための手段】このような目的を達成す
るために本発明では、トランスのバイアス巻線の出力を
受け、トランスの一次巻線に直列接続された主スイッチ
クング素子を駆動するフライバック型コンバータを用い
たスイッチング電源において、前記フライバック型コン
バータは、電源の起動時および通電状態のまま出力電圧
が零となる待機時に、一定に制御したコントロール電圧
を制御回路に供給するプリレギュレータ部と、通電状態
でコンバータを停止させたり停止中のコンバータを再起
動させるための制御を行うオン・オフロジック部と、発
振周波数および主スイッチング素子のオン期間を調節し
て出力電圧を制御するパルス幅変調制御部と、このパル
ス幅変調制御部と前記オン・オフロジック部の出力信号
を処理して前記主スイッチング素子を制御するロジック
部を備え、待機時にコントロール電圧を一定に制御する
ことにより再起動時の立ち上がりのバラツキが低減され
るように構成したことを特徴とする。
るために本発明では、トランスのバイアス巻線の出力を
受け、トランスの一次巻線に直列接続された主スイッチ
クング素子を駆動するフライバック型コンバータを用い
たスイッチング電源において、前記フライバック型コン
バータは、電源の起動時および通電状態のまま出力電圧
が零となる待機時に、一定に制御したコントロール電圧
を制御回路に供給するプリレギュレータ部と、通電状態
でコンバータを停止させたり停止中のコンバータを再起
動させるための制御を行うオン・オフロジック部と、発
振周波数および主スイッチング素子のオン期間を調節し
て出力電圧を制御するパルス幅変調制御部と、このパル
ス幅変調制御部と前記オン・オフロジック部の出力信号
を処理して前記主スイッチング素子を制御するロジック
部を備え、待機時にコントロール電圧を一定に制御する
ことにより再起動時の立ち上がりのバラツキが低減され
るように構成したことを特徴とする。
【0012】
【作用】待機時のVcc電圧を一定に制御する。これに
より、待機状態から起動状態に切り替えたとき定常状態
になるまでの時間にバラツキが生じない。
より、待機状態から起動状態に切り替えたとき定常状態
になるまでの時間にバラツキが生じない。
【0013】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図1は本発明に係るスイッチング電源の一実
施例を示す構成図である。図において、T1はトラン
ス、10は動作状態と待機状態が切り替え可能なコンバ
ータ制御部である。
説明する。図1は本発明に係るスイッチング電源の一実
施例を示す構成図である。図において、T1はトラン
ス、10は動作状態と待機状態が切り替え可能なコンバ
ータ制御部である。
【0014】トランスT1の一次巻線Npの一方には高
圧直流電圧VINが加えられ、他方には主スイッチング素
子Q10と抵抗の直列回路が接続されている。二次巻線
Nsには従来と同様にダイオードD20とコンデンサC
20の平滑回路が接続されている。トランスT1のバイ
アス巻線Nbの出力は、従来と同様にダイオードD2、
コンデンサC12で整流される。
圧直流電圧VINが加えられ、他方には主スイッチング素
子Q10と抵抗の直列回路が接続されている。二次巻線
Nsには従来と同様にダイオードD20とコンデンサC
20の平滑回路が接続されている。トランスT1のバイ
アス巻線Nbの出力は、従来と同様にダイオードD2、
コンデンサC12で整流される。
【0015】コンバータ制御部10は、プリレギュレー
タ部20、オン・オフロジック部(以下ON/OFFロジック
部という)30、パルス幅変調制御部(以下PWM制御部
という)40、アウトロジック部(以下OUTロジック部
という)50および出力ドライバ60から構成される。
タ部20、オン・オフロジック部(以下ON/OFFロジック
部という)30、パルス幅変調制御部(以下PWM制御部
という)40、アウトロジック部(以下OUTロジック部
という)50および出力ドライバ60から構成される。
【0016】プリレギュレータ部20は、電源の起動時
および通電状態のままで出力電圧が零となる待機時に、
制御回路(ON/OFFロジック部30、PWM制御部40、OUT
ロジック部50、出力ドライバ60からなる部分)に電
力を供給する。ON/OFFロジック部30は通電状態でコン
バータを停止させたり停止中のコンバータを再起動させ
るための制御を行う。
および通電状態のままで出力電圧が零となる待機時に、
制御回路(ON/OFFロジック部30、PWM制御部40、OUT
ロジック部50、出力ドライバ60からなる部分)に電
力を供給する。ON/OFFロジック部30は通電状態でコン
バータを停止させたり停止中のコンバータを再起動させ
るための制御を行う。
【0017】PWM制御部40は発振周波数および出力電
圧を制御し、OUTロジック部50は各部の信号を処理し
てコンバータの主スイッチング素子を制御する。OUTロ
ジック部50は各部の信号を処理してコンバータの主ス
イッチング素子を制御する。
圧を制御し、OUTロジック部50は各部の信号を処理し
てコンバータの主スイッチング素子を制御する。OUTロ
ジック部50は各部の信号を処理してコンバータの主ス
イッチング素子を制御する。
【0018】以下各部分について更に詳述する。プリレ
ギュレータ部20は、定電流回路201、起動制御回路
202、誤動作防止回路(Under Voltage Lock Out(UV
LO)回路)203、待機時電圧制御回路204、基準電
圧回路(Vref回路)205より構成される。
ギュレータ部20は、定電流回路201、起動制御回路
202、誤動作防止回路(Under Voltage Lock Out(UV
LO)回路)203、待機時電圧制御回路204、基準電
圧回路(Vref回路)205より構成される。
【0019】定電流回路201は、起動時および待機時
に定電流で制御回路へ電力を供給するための回路であ
り、供給電流を制限するためのスイッチング素子Q1
と、Q1のゲートに駆動電圧を供給するための抵抗R1
と、Q1に流れる電流を検出する抵抗R2と、Q1に流
れる電流を定電流にするためにQ1のゲート電圧を制御
するスイッチング素子Q2から構成される定電流回路で
ある。
に定電流で制御回路へ電力を供給するための回路であ
り、供給電流を制限するためのスイッチング素子Q1
と、Q1のゲートに駆動電圧を供給するための抵抗R1
と、Q1に流れる電流を検出する抵抗R2と、Q1に流
れる電流を定電流にするためにQ1のゲート電圧を制御
するスイッチング素子Q2から構成される定電流回路で
ある。
【0020】スイッチング素子Q1のドレインには高圧
直流電圧VINが加えられ、そのソースは抵抗R2に接続
される。抵抗R2の他端はVcc端子(コントロール電
圧Vccライン)に接続される。また、スイッチング素
子Q1のゲートには、一端にVINが印加された抵抗R1
が接続されると共に、スイッチング素子Q2のコレクタ
が接続される。スイッチング素子Q2のゲートはスイッ
チング素子Q1のソースに接続され、エミッタは抵抗R
2の他端に接続される。
直流電圧VINが加えられ、そのソースは抵抗R2に接続
される。抵抗R2の他端はVcc端子(コントロール電
圧Vccライン)に接続される。また、スイッチング素
子Q1のゲートには、一端にVINが印加された抵抗R1
が接続されると共に、スイッチング素子Q2のコレクタ
が接続される。スイッチング素子Q2のゲートはスイッ
チング素子Q1のソースに接続され、エミッタは抵抗R
2の他端に接続される。
【0021】起動制御回路202は、起動時にコントロ
ール端子電圧VccがコンパレータCP1の比較電圧に
達するとスイッチング素子Q1をオフにして電流供給を
止め、起動後にVcc端子電圧が低下し比較電圧以下に
なると電流供給を行うためにQ1をオンにする。
ール端子電圧VccがコンパレータCP1の比較電圧に
達するとスイッチング素子Q1をオフにして電流供給を
止め、起動後にVcc端子電圧が低下し比較電圧以下に
なると電流供給を行うためにQ1をオンにする。
【0022】この起動制御回路202は、抵抗R3、R
4の直列回路でVcc電圧を検出し、検出レベルは起動
時は高く、起動後は低くなるヒステリシスを持たせたコ
ンパレータCP1でスイッチング素子Q1を制御する。
4の直列回路でVcc電圧を検出し、検出レベルは起動
時は高く、起動後は低くなるヒステリシスを持たせたコ
ンパレータCP1でスイッチング素子Q1を制御する。
【0023】UVLO回路203は、Vcc電圧が所望の電
圧以下の場合はOUTロジック部30が出力信号を出さな
いようにする電圧レベル設定回路であり、起動時の設定
電圧(Start電圧という)は高く、起動後の設定電圧(S
top電圧という)はヒステリシスを持たせている。
圧以下の場合はOUTロジック部30が出力信号を出さな
いようにする電圧レベル設定回路であり、起動時の設定
電圧(Start電圧という)は高く、起動後の設定電圧(S
top電圧という)はヒステリシスを持たせている。
【0024】待機時電圧制御回路204は、待機時にV
cc電圧をスタート電圧値以上になるように制御すると
共に、Vref回路205に電力を供給する定電流回路
である。Vref回路205は各ロジック部に定電圧
(例えば5V)で電力を供給する。
cc電圧をスタート電圧値以上になるように制御すると
共に、Vref回路205に電力を供給する定電流回路
である。Vref回路205は各ロジック部に定電圧
(例えば5V)で電力を供給する。
【0025】ON/OFFロジック部30は、動作状態から待
機状態あるいは待機状態から動作状態へ切り替えるため
の信号を発生するフリップフロップ301と、信号反転
用のインバータINV1,INV2,INV3を有す
る。インバータINV1の出力はフリップフロップ30
01のリセット(R)端子に、インバータINV2の出
力はセット(S)端子にそれぞれ接続されている。な
お、インバータINV1,INV2の各入力端は、抵抗
R8,R9を介してVref回路205の出力端(定電
圧電源)にそれぞれプルアップされている。
機状態あるいは待機状態から動作状態へ切り替えるため
の信号を発生するフリップフロップ301と、信号反転
用のインバータINV1,INV2,INV3を有す
る。インバータINV1の出力はフリップフロップ30
01のリセット(R)端子に、インバータINV2の出
力はセット(S)端子にそれぞれ接続されている。な
お、インバータINV1,INV2の各入力端は、抵抗
R8,R9を介してVref回路205の出力端(定電
圧電源)にそれぞれプルアップされている。
【0026】このように構成されたON/OFFロジック部3
0おいては、起動時、フリップフロップ301のデータ
端子Dとクロック端子CLKTはHighレベルにな
る。ただし、CLK端子の前段にディレー回路Delay1を
設け必ずCLK端子電圧がD端子電圧よりも遅れて高く
なるようにし、フリップフロップ301が確実に起動で
きるようにしてある。
0おいては、起動時、フリップフロップ301のデータ
端子Dとクロック端子CLKTはHighレベルにな
る。ただし、CLK端子の前段にディレー回路Delay1を
設け必ずCLK端子電圧がD端子電圧よりも遅れて高く
なるようにし、フリップフロップ301が確実に起動で
きるようにしてある。
【0027】外付けのスイッチSW2でセット端子(SE
T端子)をLowレベルにすると、PON端子がLowレ
ベルになると同時に、フリップフロップ301の出力Q
がHighレベルとなりコンバータはこれにより起動す
る。スイッチSW1によりリセット端子(RESET端子)
をLowレベルにすると、フリップフロップ301の出
力QがLowレベルになり、コンバータは待機状態とな
る。
T端子)をLowレベルにすると、PON端子がLowレ
ベルになると同時に、フリップフロップ301の出力Q
がHighレベルとなりコンバータはこれにより起動す
る。スイッチSW1によりリセット端子(RESET端子)
をLowレベルにすると、フリップフロップ301の出
力QがLowレベルになり、コンバータは待機状態とな
る。
【0028】PWM制御部40は発振回路401と出力電
圧制御回路402より構成される。発振回路401は外
付けの抵抗R10とコンデンサC10による時定数で決
まる周波数で発振する。
圧制御回路402より構成される。発振回路401は外
付けの抵抗R10とコンデンサC10による時定数で決
まる周波数で発振する。
【0029】出力電圧制御回路402は、トランスの二
次側巻線に接続した平滑回路の出力電圧(以下単に出力
電圧と呼ぶ)と主スイッチング素子Q10のソース電流
を比較してQ10のオン期間を調整することによって出
力電圧を制御する電流モード制御回路であり、次のよう
な構成である。
次側巻線に接続した平滑回路の出力電圧(以下単に出力
電圧と呼ぶ)と主スイッチング素子Q10のソース電流
を比較してQ10のオン期間を調整することによって出
力電圧を制御する電流モード制御回路であり、次のよう
な構成である。
【0030】出力電圧を検出し、微小な変動を増幅して
誤差を修正するための電圧を設定する誤差増幅器AMP
1と、この誤差増幅器AMP1の出力電圧とコンパレー
タCP3の入力電圧レベルを合わせるための電圧補正回
路403と、Q10のソース電流を抵抗R15で電圧に
変換した信号を増幅AMP1の出力電圧と比較するコン
パレータCP3で構成される。
誤差を修正するための電圧を設定する誤差増幅器AMP
1と、この誤差増幅器AMP1の出力電圧とコンパレー
タCP3の入力電圧レベルを合わせるための電圧補正回
路403と、Q10のソース電流を抵抗R15で電圧に
変換した信号を増幅AMP1の出力電圧と比較するコン
パレータCP3で構成される。
【0031】出力電圧の検出には、出力電圧のNb/N
s倍の電圧に等しいVcc電圧を検出する巻線帰還方式
と、直接出力電圧を検出してフォトカプラで帰還する方
式とがある。図1に示す巻線帰還方式ではVcc電圧を
抵抗R15,R16で分圧し、その電圧を誤差増幅器A
MP1の反転入力端子EINに入力し増幅する。なお、図
では、位相補償の一例としてC11を外付けした場合を
示す。
s倍の電圧に等しいVcc電圧を検出する巻線帰還方式
と、直接出力電圧を検出してフォトカプラで帰還する方
式とがある。図1に示す巻線帰還方式ではVcc電圧を
抵抗R15,R16で分圧し、その電圧を誤差増幅器A
MP1の反転入力端子EINに入力し増幅する。なお、図
では、位相補償の一例としてC11を外付けした場合を
示す。
【0032】図2はフォトカプラ(アイソレーションが
可能であれば他の手段でもよい)で帰還する方式の場合
を示すもので、出力電圧を抵抗R20とR21で分圧
し、この電圧をシャントレギュレータU20で電流変換
する。U20はフォトカプラOCのダイオードのフォト
電流を調整し、フォトカプラOCのトランジスタを制御
する。フォトカプラOCのコレクタ端子をコンバータの
EO端子に接続し、増幅器AMP1の出力を直接制御し
てコンパレータCP3で主スイッチング素子Q10の電
流波形と比較する。
可能であれば他の手段でもよい)で帰還する方式の場合
を示すもので、出力電圧を抵抗R20とR21で分圧
し、この電圧をシャントレギュレータU20で電流変換
する。U20はフォトカプラOCのダイオードのフォト
電流を調整し、フォトカプラOCのトランジスタを制御
する。フォトカプラOCのコレクタ端子をコンバータの
EO端子に接続し、増幅器AMP1の出力を直接制御し
てコンパレータCP3で主スイッチング素子Q10の電
流波形と比較する。
【0033】OUTロジック部50は、ON/OFFロジック部
30とPWM制御部40およびUVLO回路2003からの各
信号に基づいて主スイッチング素子Q10の制御を行う
もので、各信号の処理を行う論理素子群502とこの論
理素子群の出力によりセット/リセットされるSRフリ
ップフロップ501とから構成されている。
30とPWM制御部40およびUVLO回路2003からの各
信号に基づいて主スイッチング素子Q10の制御を行う
もので、各信号の処理を行う論理素子群502とこの論
理素子群の出力によりセット/リセットされるSRフリ
ップフロップ501とから構成されている。
【0034】出力ドライバ60は、OUTロジック部50
の出力信号を増幅して主スイッチング素子Q10をドラ
イブする。
の出力信号を増幅して主スイッチング素子Q10をドラ
イブする。
【0035】以上のような構成における動作を次に説明
する。なお、図3は各動作モードでの各部の波形図であ
る。 (1)まず、起動時の動作について述べる。直流電圧が
印加されると、定電流回路201のスイッチング素子Q
1を通して電流が流れる。この電流を抵抗R2で検出
し、その電流に応じてスイッチング素子Q2がQ1のゲ
ート電圧を制御することによりQ1に流れる電流が定電
流化され、Vccに電流を供給する。
する。なお、図3は各動作モードでの各部の波形図であ
る。 (1)まず、起動時の動作について述べる。直流電圧が
印加されると、定電流回路201のスイッチング素子Q
1を通して電流が流れる。この電流を抵抗R2で検出
し、その電流に応じてスイッチング素子Q2がQ1のゲ
ート電圧を制御することによりQ1に流れる電流が定電
流化され、Vccに電流を供給する。
【0036】Vccに電流が供給されると、スイッチン
グ素子Q3を通してVref回路205に電力が供給さ
れ、その出力より5Vの基準電圧を発生する。ただし、
基準電圧が各部の動作電圧に達するまでの間は各部の回
路が誤動作しないように、低電圧誤動作防止UVLO信号に
よって各部を停止状態に保っている。
グ素子Q3を通してVref回路205に電力が供給さ
れ、その出力より5Vの基準電圧を発生する。ただし、
基準電圧が各部の動作電圧に達するまでの間は各部の回
路が誤動作しないように、低電圧誤動作防止UVLO信号に
よって各部を停止状態に保っている。
【0037】基準電圧が所定の動作電圧に達するとUVLO
信号が解除され、制御部(ON/OFFロジック部30、PWM
制御部40、OUTロジック部50)が動作し、図3の
(g)に示すように主スイッチング素子Q10のゲート
駆動が開始される。これによりバイアス巻線Nbから電
力が供給され、Vcc電圧はStart電圧よりも高くなる
(図3の(b))。
信号が解除され、制御部(ON/OFFロジック部30、PWM
制御部40、OUTロジック部50)が動作し、図3の
(g)に示すように主スイッチング素子Q10のゲート
駆動が開始される。これによりバイアス巻線Nbから電
力が供給され、Vcc電圧はStart電圧よりも高くなる
(図3の(b))。
【0038】Start電圧より高くなると、起動制御回路
202のコンパレータCP1が定電流回路201のスイ
ッチング素子Q1のゲートを低くしてQ1のドレイン電
流を小さく抑える。このような制御によりトランスT1
の出力側より一定の直流出力電圧が得られる。
202のコンパレータCP1が定電流回路201のスイ
ッチング素子Q1のゲートを低くしてQ1のドレイン電
流を小さく抑える。このような制御によりトランスT1
の出力側より一定の直流出力電圧が得られる。
【0039】(2)次に、動作状態から待機状態に移る
ときの動作を説明する。外付けスイッチSW1をオンに
してRESET端子をLowレベル(図3の(e))にし、O
N/OFFロジック部30のフリップフロップ301のリセ
ット端子にリセット信号(Lowレベル)を与える。こ
れによりフリップフロップ301の出力QがHighレ
ベルとなる。
ときの動作を説明する。外付けスイッチSW1をオンに
してRESET端子をLowレベル(図3の(e))にし、O
N/OFFロジック部30のフリップフロップ301のリセ
ット端子にリセット信号(Lowレベル)を与える。こ
れによりフリップフロップ301の出力QがHighレ
ベルとなる。
【0040】このQ信号に基づいて論理素子群はSRフ
リップフロップ501のセット(S)端子にLowレベ
ルを、リセット(RESET)端子にHighレベルの信号
を与える。これによりSRフリップフロップ501の出
力QがLowとなり、主スイッチング素子Q10のゲー
ト信号は図3の(g)に示すようになり、Q10はオフ
状態となる。
リップフロップ501のセット(S)端子にLowレベ
ルを、リセット(RESET)端子にHighレベルの信号
を与える。これによりSRフリップフロップ501の出
力QがLowとなり、主スイッチング素子Q10のゲー
ト信号は図3の(g)に示すようになり、Q10はオフ
状態となる。
【0041】このとき、制御回路の消費電力は低く抑え
られており、スイッチング素子Q1からは微少電流が供
給され、かつスイッチング素子Q3の電流制御により図
3の(b)に示すようにコントロール電圧Vccはスタ
ート電圧以上でかつ制御電圧以下の電圧(プリレギュレ
ータ制御電圧という)に保たれる。なお、待機状態での
電源の損失は0.5W以下であることが実験で確認され
ている。
られており、スイッチング素子Q1からは微少電流が供
給され、かつスイッチング素子Q3の電流制御により図
3の(b)に示すようにコントロール電圧Vccはスタ
ート電圧以上でかつ制御電圧以下の電圧(プリレギュレ
ータ制御電圧という)に保たれる。なお、待機状態での
電源の損失は0.5W以下であることが実験で確認され
ている。
【0042】(3)次に、待機状態から動作状態に移る
ときの動作を説明する。外付けのSETスイッチをオンに
して図3の(f)に示すようにSET端子をLowにし、O
N/OFFロジック部30のフリップフロップ301のS端
子にセット信号を入力する。
ときの動作を説明する。外付けのSETスイッチをオンに
して図3の(f)に示すようにSET端子をLowにし、O
N/OFFロジック部30のフリップフロップ301のS端
子にセット信号を入力する。
【0043】これによりフリップフロップ301の出力
QはLow状態になり、この信号を受けてSRフリップ
フロップ501のS端子はHigh、R端子はLowと
なり、出力QはHighとなる。これにより主スイッチ
ング素子Q10のゲートには図3の(g)に示すように
駆動信号が与えられ、スイッチング素子Q10が駆動さ
れる。
QはLow状態になり、この信号を受けてSRフリップ
フロップ501のS端子はHigh、R端子はLowと
なり、出力QはHighとなる。これにより主スイッチ
ング素子Q10のゲートには図3の(g)に示すように
駆動信号が与えられ、スイッチング素子Q10が駆動さ
れる。
【0044】(4)停止時の動作を次に説明する。直流
電圧入力がなくなりVINが低下して、Vcc+(抵抗R
2に生じた電圧)+(Q1のドレイン・ソース間電圧)
まで下がると、次にはコントロール電圧Vccが低下し
始める。VccがStop電圧に達すると図3の(d)に示
すようにUVLOが働き、制御回路の各部を止めて主スイッ
チング素子Q10をオフにする。Vccが(Vref回
路205の出力電圧)+(スイッチング素子Q3のドレ
イン・ソース間電圧)に達すると、Vref電圧も低下
する。
電圧入力がなくなりVINが低下して、Vcc+(抵抗R
2に生じた電圧)+(Q1のドレイン・ソース間電圧)
まで下がると、次にはコントロール電圧Vccが低下し
始める。VccがStop電圧に達すると図3の(d)に示
すようにUVLOが働き、制御回路の各部を止めて主スイッ
チング素子Q10をオフにする。Vccが(Vref回
路205の出力電圧)+(スイッチング素子Q3のドレ
イン・ソース間電圧)に達すると、Vref電圧も低下
する。
【0045】なお、各動作モードにおける各電圧の大小
関係は以下の通りである。 ストップ電圧<スタート電圧<プリレギュレータ制御電
圧<Vcc電圧
関係は以下の通りである。 ストップ電圧<スタート電圧<プリレギュレータ制御電
圧<Vcc電圧
【0046】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
【0047】例えば、高圧直流電圧VINとしては、図4
に示すような整流用のダイオードブリッジ回路D1と平
滑用のコンデンサC1から成る整流・平滑回路を用いて
商用交流電源から得た高圧直流電圧を用いてもよい。
に示すような整流用のダイオードブリッジ回路D1と平
滑用のコンデンサC1から成る整流・平滑回路を用いて
商用交流電源から得た高圧直流電圧を用いてもよい。
【0048】
【発明の効果】以上説明したように本発明によれば次の
ような効果がある。 待機時のVcc電圧を一定に制御することにより再起
動時のバラツキを容易になくすことができる。 待機時のVcc電圧をスタート電圧以上でかつ制御電
圧以下に制御することにより短時間で再起動できる。 起動後のプリレギュレータは微少電流しか流さないた
め、動作時の電源の効率を改善でき、待機時の電源の損
失も十分低く(例えば0.5W以下)に抑えることがで
きる。
ような効果がある。 待機時のVcc電圧を一定に制御することにより再起
動時のバラツキを容易になくすことができる。 待機時のVcc電圧をスタート電圧以上でかつ制御電
圧以下に制御することにより短時間で再起動できる。 起動後のプリレギュレータは微少電流しか流さないた
め、動作時の電源の効率を改善でき、待機時の電源の損
失も十分低く(例えば0.5W以下)に抑えることがで
きる。
【図1】本発明に係るスイッチング電源の一実施例を示
す構成図
す構成図
【図2】本発明の他の実施例を示す構成図
【図3】動作説明のための波形図
【図4】本発明に適用する整流・平滑回路の構成図
【図5】従来のスイッチング電源の一例を示す構成図
【図6】図5のスイッチング電源における動作波形図で
ある。
ある。
10 コンバータ制御部 20 プリレギュレータ部 30 ON/OFFロジック部 40 PWM制御部 50 OUTロジック部 60 出力ドライバ 201 定電流回路 202 起動制御回路 203 UVLO回路 204 待機時電圧制御回路 205 Vref回路 301,501 フリップフロップ 401 発振回路 402 出力電圧制御回路 502 論理素子群 T1 トランス Q1,Q3 スイッチング素子 Q10 主スイッチング素子 D1 ダイオードブリッジ回路 D2 ダイオード C12 コンデンサ
Claims (6)
- 【請求項1】トランスのバイアス巻線の出力を受け、ト
ランスの一次巻線に直列接続された主スイッチクング素
子を駆動するフライバック型コンバータを用いたスイッ
チング電源において、 前記フライバック型コンバータは、 電源の起動時および通電状態のまま出力電圧が零となる
待機時に、一定に制御したコントロール電圧を制御回路
に供給するプリレギュレータ部と、 通電状態でコンバータを停止させたり停止中のコンバー
タを再起動させるための制御を行うオン・オフロジック
部と、 発振周波数および主スイッチング素子のオン期間を調節
して出力電圧を制御するパルス幅変調制御部と、 このパルス幅変調制御部と前記オン・オフロジック部の
出力信号を処理して前記主スイッチング素子を制御する
ロジック部を備え、待機時にコントロール電圧を一定に
制御することにより再起動時の立ち上がりのバラツキが
低減されるように構成したことを特徴とするスイッチン
グ電源。 - 【請求項2】前記待機時のコントロール電圧をスタート
電圧より大きく制御電圧より小さい電圧に制御するよう
にしたことを特徴とする請求項1記載のスイッチング電
源。 - 【請求項3】前記プリレギュレータ部は、 起動時および待機時に定電流で制御回路へ電力を供給す
る定電流回路と、 前記コントロール電圧が所定の電圧以下の場合前記ロジ
ック部から出力信号が出ないようにする誤動作防止回路
と、 起動時にコントロール電圧が比較電圧に達すると前記主
スイッチング素子をオフにして電流供給を停止し、起動
後にコントロール電圧が低下して比較電圧以下になると
電流供給を行う起動制御回路と、 各部に定電圧で電力を供給する基準電圧回路と、 待機時はコントロール電圧をスタート電圧値以上に制御
し前記基準電圧回路に電力を供給する待機時電圧制御回
路を備えたことを特徴とする請求項1または2記載のス
イッチング電源。 - 【請求項4】前記パルス幅変調制御部は、所定の周波数
で発振する信号を発生する発振回路と、出力電圧と前記
主スイッチング素子のソース電流に対応した電圧を比較
しその大小関係に対応したパルス幅信号を出力するコン
パレータを備えたことを特徴とする請求項1または2ま
たは3記載のスイッチング電源。 - 【請求項5】前記出力電圧は、前記トランスのバイアス
巻線の出力をバイアス巻線と二次側巻線の比で分圧する
手段から得るようにしたことを特徴とする請求項4記載
のスイッチング電源。 - 【請求項6】前記出力電圧は、前記トランスの二次側巻
線の出力電圧を直接検出しアイソレーション手段を介し
て取込むようにしたことを特徴とする請求項4記載のス
イッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9146215A JPH10337019A (ja) | 1997-06-04 | 1997-06-04 | スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9146215A JPH10337019A (ja) | 1997-06-04 | 1997-06-04 | スイッチング電源 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10337019A true JPH10337019A (ja) | 1998-12-18 |
Family
ID=15402721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9146215A Pending JPH10337019A (ja) | 1997-06-04 | 1997-06-04 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10337019A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000037906A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 절전 모드시 전원 공급 제어 회로 |
WO2003021759A1 (fr) * | 2001-08-31 | 2003-03-13 | Sony Corporation | Alimentation a decoupage |
GB2386208A (en) * | 2002-03-08 | 2003-09-10 | Visteon Global Tech Inc | Low-frequency, low power switching voltage pre-regulator circuit |
CN100377487C (zh) * | 2004-08-12 | 2008-03-26 | 尼克森微电子股份有限公司 | 具初级侧电压回授的低功率返驰式交换电路 |
JP2013021839A (ja) * | 2011-07-12 | 2013-01-31 | Toshiba Lighting & Technology Corp | 電源装置 |
-
1997
- 1997-06-04 JP JP9146215A patent/JPH10337019A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000037906A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 절전 모드시 전원 공급 제어 회로 |
WO2003021759A1 (fr) * | 2001-08-31 | 2003-03-13 | Sony Corporation | Alimentation a decoupage |
US6912141B2 (en) | 2001-08-31 | 2005-06-28 | Sony Corporation | Switching power supply |
CN1319258C (zh) * | 2001-08-31 | 2007-05-30 | 索尼公司 | 开关电源装置 |
KR101030920B1 (ko) * | 2001-08-31 | 2011-04-27 | 소니 주식회사 | 스위칭 전원 장치 |
GB2386208A (en) * | 2002-03-08 | 2003-09-10 | Visteon Global Tech Inc | Low-frequency, low power switching voltage pre-regulator circuit |
US6667602B2 (en) | 2002-03-08 | 2003-12-23 | Visteon Global Technologies, Inc. | Low frequency switching voltage pre-regulator |
GB2386208B (en) * | 2002-03-08 | 2004-06-02 | Visteon Global Tech Inc | Low-frequency, low power switching voltage pre-regulator |
CN100377487C (zh) * | 2004-08-12 | 2008-03-26 | 尼克森微电子股份有限公司 | 具初级侧电压回授的低功率返驰式交换电路 |
JP2013021839A (ja) * | 2011-07-12 | 2013-01-31 | Toshiba Lighting & Technology Corp | 電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492615B2 (en) | Switching power supply | |
KR101030920B1 (ko) | 스위칭 전원 장치 | |
US6429709B1 (en) | Power converter circuit and method for controlling | |
US6980444B2 (en) | Switching power supply | |
JP3116338B2 (ja) | スイッチング電源 | |
US6738266B2 (en) | Switching power supply unit | |
US7259973B2 (en) | Semiconductor apparatus for controlling a switching power supply | |
WO2004023633A1 (ja) | Dc−dc変換器 | |
KR20030044831A (ko) | 스위칭 전원장치 | |
WO2016117270A1 (ja) | 電源制御用半導体装置 | |
US6246596B1 (en) | Switching power supply | |
WO2003009456A1 (fr) | Appareil de commutation de source d'energie | |
US20140185340A1 (en) | Switching power supply | |
EP1552596B1 (en) | Capacitively coupled power supply | |
US11437913B2 (en) | Switching control circuit and power supply circuit | |
CN110401347B (zh) | 直流电源装置 | |
JP2001238441A (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
JPH10337019A (ja) | スイッチング電源 | |
JP2002171750A (ja) | 電源装置 | |
JP7006840B2 (ja) | スイッチング制御回路、電源回路 | |
US7154762B2 (en) | Power source apparatus | |
JP2001309653A (ja) | スイッチング電源回路 | |
US11418122B2 (en) | Integrated circuit and power supply circuit | |
JP4423455B2 (ja) | 自励発振型電力変換器の間欠駆動装置 | |
JPS642543Y2 (ja) |