JPH10337019A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JPH10337019A JPH10337019A JP9146215A JP14621597A JPH10337019A JP H10337019 A JPH10337019 A JP H10337019A JP 9146215 A JP9146215 A JP 9146215A JP 14621597 A JP14621597 A JP 14621597A JP H10337019 A JPH10337019 A JP H10337019A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- output
- switching element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】高耐圧プリレギュレータにより待機時のコント
ロール電圧を一定値になるよう制御し、再起動時のバラ
ツキを低減する。 【解決手段】フライバック型コンバータを用いたスイッ
チング電源において、前記コンバータは、起動時および
待機時に一定に制御したコントロール電圧を制御回路に
供給するプリレギュレータ部と、通電状態でコンバータ
を停止させたり停止中のコンバータを再起動させるため
の制御を行うオン・オフロジック部と、発振周波数およ
び主スイッチング素子のオン期間を調節して出力電圧を
制御するパルス幅変調制御部と、このパルス幅変調制御
部とオン・オフロジック部の出力信号を処理して主スイ
ッチング素子を制御するロジック部を備え、待機時にコ
ントロール電圧を一定に制御することにより再起動時の
立ち上がりのバラツキが低減されるように構成する。
ロール電圧を一定値になるよう制御し、再起動時のバラ
ツキを低減する。 【解決手段】フライバック型コンバータを用いたスイッ
チング電源において、前記コンバータは、起動時および
待機時に一定に制御したコントロール電圧を制御回路に
供給するプリレギュレータ部と、通電状態でコンバータ
を停止させたり停止中のコンバータを再起動させるため
の制御を行うオン・オフロジック部と、発振周波数およ
び主スイッチング素子のオン期間を調節して出力電圧を
制御するパルス幅変調制御部と、このパルス幅変調制御
部とオン・オフロジック部の出力信号を処理して主スイ
ッチング素子を制御するロジック部を備え、待機時にコ
ントロール電圧を一定に制御することにより再起動時の
立ち上がりのバラツキが低減されるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
に関し、詳しくは待機状態から使用状態に移る時の再起
動特性の改善に関するものである。
に関し、詳しくは待機状態から使用状態に移る時の再起
動特性の改善に関するものである。
【０００２】
【従来の技術】図５は市販のフライバック型コンバータ
を用いた従来のスイッチング電源の一例を示す構成図で
ある。トランスＴ１の一次側には高圧直流電圧（ＤＣ入
力）が加えられ、一次側の他の一方はＩＣ化されたフラ
イバック型コンバータＦＣのドレインＤに接続され、内
蔵のＭＯＳＦＥＴでドライブされる。
を用いた従来のスイッチング電源の一例を示す構成図で
ある。トランスＴ１の一次側には高圧直流電圧（ＤＣ入
力）が加えられ、一次側の他の一方はＩＣ化されたフラ
イバック型コンバータＦＣのドレインＤに接続され、内
蔵のＭＯＳＦＥＴでドライブされる。
【０００３】フライバック型コンバータＦＣは、主スイ
ッチング素子のＭＯＳＦＥＴと制御回路を内蔵し、オー
プンドレイン出力の自己バイアスおよび自己保護機能付
きリニヤー制御の電流／デューティーサイクルコンバー
タである。
ッチング素子のＭＯＳＦＥＴと制御回路を内蔵し、オー
プンドレイン出力の自己バイアスおよび自己保護機能付
きリニヤー制御の電流／デューティーサイクルコンバー
タである。
【０００４】トランスの一次側に並列接続されたツェナ
ーダイオードＶＲ１とダイオードＤ１で構成されるクラ
ンプ回路は、トランスのリーディングエッジスパイク電
圧を制限するために使用される。
ーダイオードＶＲ１とダイオードＤ１で構成されるクラ
ンプ回路は、トランスのリーディングエッジスパイク電
圧を制限するために使用される。
【０００５】トランスの二次側巻線の出力は、ツェナー
ダイオードＤ３、コンデンサＣ２、インダクタンスＬ
１、コンデンサＣ３で整流および平滑化され、出力端よ
り直流電圧を得ることができる。
ダイオードＤ３、コンデンサＣ２、インダクタンスＬ
１、コンデンサＣ３で整流および平滑化され、出力端よ
り直流電圧を得ることができる。
【０００６】トランスＴ１のバイアス巻線の出力は、ダ
イオードＤ２、抵抗Ｒ１、コンデンサＣ５で整流および
平滑化され、コンバータＦＣのコントロール端子Ｐに加
えられる。コンデンサＣ５にかかる電圧はコンバータＦ
Ｃで制御される。
イオードＤ２、抵抗Ｒ１、コンデンサＣ５で整流および
平滑化され、コンバータＦＣのコントロール端子Ｐに加
えられる。コンデンサＣ５にかかる電圧はコンバータＦ
Ｃで制御される。
【０００７】コンデンサＣ５が下限閾値まで放電すると
ＭＯＳＦＥＴはオフし、制御回路は低電流待機状態とな
る。コンバータに内蔵の高耐圧電流源がオンになり再び
外付けコンデンサＣ５（全容量をＣｔとする）を充電し
始めると、図６に示すようにヒステリシスを持ったオー
トリスタートコンパレータは高耐圧電流源がオン／オフ
することによりコントロールピンの電圧（以下コントロ
ール電圧という）Ｖｃを４．７〜５．７Ｖの間に保持す
る。
ＭＯＳＦＥＴはオフし、制御回路は低電流待機状態とな
る。コンバータに内蔵の高耐圧電流源がオンになり再び
外付けコンデンサＣ５（全容量をＣｔとする）を充電し
始めると、図６に示すようにヒステリシスを持ったオー
トリスタートコンパレータは高耐圧電流源がオン／オフ
することによりコントロールピンの電圧（以下コントロ
ール電圧という）Ｖｃを４．７〜５．７Ｖの間に保持す
る。
【０００８】オートリスタート回路には８分周のカウン
タがあり、図６（ｂ）に示すように、ＭＯＳＦＥＴが８
サイクルの充放電を経過するまでに再びオンすることを
防ぐ。カウンタはオートリスタートのデューティサイク
ルを５％に抑えて、このＩＣの消費電力を制限する。こ
のオートリスタート動作は出力電力が再び制御されるま
で繰り返し行われる。
タがあり、図６（ｂ）に示すように、ＭＯＳＦＥＴが８
サイクルの充放電を経過するまでに再びオンすることを
防ぐ。カウンタはオートリスタートのデューティサイク
ルを５％に抑えて、このＩＣの消費電力を制限する。こ
のオートリスタート動作は出力電力が再び制御されるま
で繰り返し行われる。
【０００９】
【発明が解決しようとする課題】ところで、このような
従来のスイッチング電源における待機状態では、主スイ
ッチング素子を停止させると同時に商用電圧整流後の高
電圧から定電流供給によりＩＣが起動と停止を繰り返す
ため、再起動信号から出力が立ち上がるまでの時間がコ
ントロール電圧Ｖｃの値によってばらつくという問題が
あった。
従来のスイッチング電源における待機状態では、主スイ
ッチング素子を停止させると同時に商用電圧整流後の高
電圧から定電流供給によりＩＣが起動と停止を繰り返す
ため、再起動信号から出力が立ち上がるまでの時間がコ
ントロール電圧Ｖｃの値によってばらつくという問題が
あった。
【００１０】本発明の目的は、このような点に鑑み、高
耐圧プリレギュレータにより待機時のコントロール電圧
（本発明ではＶｃｃとする）を一定値になるように制御
することにより、再起動時のバラツキを改善することの
できるスイッチング電源を提供することにある。本発明
の他の目的は、待機時のコントロール電圧Ｖｃｃをスタ
ート電圧より大きく制御電圧より小さい値に制御するこ
とにより、短時間で再起動できるスイッチング電源を提
供することにある。
耐圧プリレギュレータにより待機時のコントロール電圧
（本発明ではＶｃｃとする）を一定値になるように制御
することにより、再起動時のバラツキを改善することの
できるスイッチング電源を提供することにある。本発明
の他の目的は、待機時のコントロール電圧Ｖｃｃをスタ
ート電圧より大きく制御電圧より小さい値に制御するこ
とにより、短時間で再起動できるスイッチング電源を提
供することにある。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために本発明では、トランスのバイアス巻線の出力を
受け、トランスの一次巻線に直列接続された主スイッチ
クング素子を駆動するフライバック型コンバータを用い
たスイッチング電源において、前記フライバック型コン
バータは、電源の起動時および通電状態のまま出力電圧
が零となる待機時に、一定に制御したコントロール電圧
を制御回路に供給するプリレギュレータ部と、通電状態
でコンバータを停止させたり停止中のコンバータを再起
動させるための制御を行うオン・オフロジック部と、発
振周波数および主スイッチング素子のオン期間を調節し
て出力電圧を制御するパルス幅変調制御部と、このパル
ス幅変調制御部と前記オン・オフロジック部の出力信号
を処理して前記主スイッチング素子を制御するロジック
部を備え、待機時にコントロール電圧を一定に制御する
ことにより再起動時の立ち上がりのバラツキが低減され
るように構成したことを特徴とする。
るために本発明では、トランスのバイアス巻線の出力を
受け、トランスの一次巻線に直列接続された主スイッチ
クング素子を駆動するフライバック型コンバータを用い
たスイッチング電源において、前記フライバック型コン
バータは、電源の起動時および通電状態のまま出力電圧
が零となる待機時に、一定に制御したコントロール電圧
を制御回路に供給するプリレギュレータ部と、通電状態
でコンバータを停止させたり停止中のコンバータを再起
動させるための制御を行うオン・オフロジック部と、発
振周波数および主スイッチング素子のオン期間を調節し
て出力電圧を制御するパルス幅変調制御部と、このパル
ス幅変調制御部と前記オン・オフロジック部の出力信号
を処理して前記主スイッチング素子を制御するロジック
部を備え、待機時にコントロール電圧を一定に制御する
ことにより再起動時の立ち上がりのバラツキが低減され
るように構成したことを特徴とする。
【００１２】
【作用】待機時のＶｃｃ電圧を一定に制御する。これに
より、待機状態から起動状態に切り替えたとき定常状態
になるまでの時間にバラツキが生じない。
より、待機状態から起動状態に切り替えたとき定常状態
になるまでの時間にバラツキが生じない。
【００１３】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明に係るスイッチング電源の一実
施例を示す構成図である。図において、Ｔ１はトラン
ス、１０は動作状態と待機状態が切り替え可能なコンバ
ータ制御部である。
説明する。図１は本発明に係るスイッチング電源の一実
施例を示す構成図である。図において、Ｔ１はトラン
ス、１０は動作状態と待機状態が切り替え可能なコンバ
ータ制御部である。
【００１４】トランスＴ１の一次巻線Ｎｐの一方には高
圧直流電圧ＶINが加えられ、他方には主スイッチング素
子Ｑ１０と抵抗の直列回路が接続されている。二次巻線
Ｎｓには従来と同様にダイオードＤ２０とコンデンサＣ
２０の平滑回路が接続されている。トランスＴ１のバイ
アス巻線Ｎｂの出力は、従来と同様にダイオードＤ２、
コンデンサＣ１２で整流される。
圧直流電圧ＶINが加えられ、他方には主スイッチング素
子Ｑ１０と抵抗の直列回路が接続されている。二次巻線
Ｎｓには従来と同様にダイオードＤ２０とコンデンサＣ
２０の平滑回路が接続されている。トランスＴ１のバイ
アス巻線Ｎｂの出力は、従来と同様にダイオードＤ２、
コンデンサＣ１２で整流される。
【００１５】コンバータ制御部１０は、プリレギュレー
タ部２０、オン・オフロジック部（以下ON/OFFロジック
部という）３０、パルス幅変調制御部（以下PWM制御部
という）４０、アウトロジック部（以下OUTロジック部
という）５０および出力ドライバ６０から構成される。
タ部２０、オン・オフロジック部（以下ON/OFFロジック
部という）３０、パルス幅変調制御部（以下PWM制御部
という）４０、アウトロジック部（以下OUTロジック部
という）５０および出力ドライバ６０から構成される。
【００１６】プリレギュレータ部２０は、電源の起動時
および通電状態のままで出力電圧が零となる待機時に、
制御回路（ON/OFFロジック部３０、PWM制御部４０、OUT
ロジック部５０、出力ドライバ６０からなる部分）に電
力を供給する。ON/OFFロジック部３０は通電状態でコン
バータを停止させたり停止中のコンバータを再起動させ
るための制御を行う。
および通電状態のままで出力電圧が零となる待機時に、
制御回路（ON/OFFロジック部３０、PWM制御部４０、OUT
ロジック部５０、出力ドライバ６０からなる部分）に電
力を供給する。ON/OFFロジック部３０は通電状態でコン
バータを停止させたり停止中のコンバータを再起動させ
るための制御を行う。
【００１７】PWM制御部４０は発振周波数および出力電
圧を制御し、OUTロジック部５０は各部の信号を処理し
てコンバータの主スイッチング素子を制御する。OUTロ
ジック部５０は各部の信号を処理してコンバータの主ス
イッチング素子を制御する。
圧を制御し、OUTロジック部５０は各部の信号を処理し
てコンバータの主スイッチング素子を制御する。OUTロ
ジック部５０は各部の信号を処理してコンバータの主ス
イッチング素子を制御する。
【００１８】以下各部分について更に詳述する。プリレ
ギュレータ部２０は、定電流回路２０１、起動制御回路
２０２、誤動作防止回路（Under Voltage Lock Out（UV
LO）回路）２０３、待機時電圧制御回路２０４、基準電
圧回路（Ｖｒｅｆ回路）２０５より構成される。
ギュレータ部２０は、定電流回路２０１、起動制御回路
２０２、誤動作防止回路（Under Voltage Lock Out（UV
LO）回路）２０３、待機時電圧制御回路２０４、基準電
圧回路（Ｖｒｅｆ回路）２０５より構成される。
【００１９】定電流回路２０１は、起動時および待機時
に定電流で制御回路へ電力を供給するための回路であ
り、供給電流を制限するためのスイッチング素子Ｑ１
と、Ｑ１のゲートに駆動電圧を供給するための抵抗Ｒ１
と、Ｑ１に流れる電流を検出する抵抗Ｒ２と、Ｑ１に流
れる電流を定電流にするためにＱ１のゲート電圧を制御
するスイッチング素子Ｑ２から構成される定電流回路で
ある。
に定電流で制御回路へ電力を供給するための回路であ
り、供給電流を制限するためのスイッチング素子Ｑ１
と、Ｑ１のゲートに駆動電圧を供給するための抵抗Ｒ１
と、Ｑ１に流れる電流を検出する抵抗Ｒ２と、Ｑ１に流
れる電流を定電流にするためにＱ１のゲート電圧を制御
するスイッチング素子Ｑ２から構成される定電流回路で
ある。
【００２０】スイッチング素子Ｑ１のドレインには高圧
直流電圧ＶINが加えられ、そのソースは抵抗Ｒ２に接続
される。抵抗Ｒ２の他端はＶｃｃ端子（コントロール電
圧Ｖｃｃライン）に接続される。また、スイッチング素
子Ｑ１のゲートには、一端にＶINが印加された抵抗Ｒ１
が接続されると共に、スイッチング素子Ｑ２のコレクタ
が接続される。スイッチング素子Ｑ２のゲートはスイッ
チング素子Ｑ１のソースに接続され、エミッタは抵抗Ｒ
２の他端に接続される。
直流電圧ＶINが加えられ、そのソースは抵抗Ｒ２に接続
される。抵抗Ｒ２の他端はＶｃｃ端子（コントロール電
圧Ｖｃｃライン）に接続される。また、スイッチング素
子Ｑ１のゲートには、一端にＶINが印加された抵抗Ｒ１
が接続されると共に、スイッチング素子Ｑ２のコレクタ
が接続される。スイッチング素子Ｑ２のゲートはスイッ
チング素子Ｑ１のソースに接続され、エミッタは抵抗Ｒ
２の他端に接続される。
【００２１】起動制御回路２０２は、起動時にコントロ
ール端子電圧ＶｃｃがコンパレータＣＰ１の比較電圧に
達するとスイッチング素子Ｑ１をオフにして電流供給を
止め、起動後にＶｃｃ端子電圧が低下し比較電圧以下に
なると電流供給を行うためにＱ１をオンにする。
ール端子電圧ＶｃｃがコンパレータＣＰ１の比較電圧に
達するとスイッチング素子Ｑ１をオフにして電流供給を
止め、起動後にＶｃｃ端子電圧が低下し比較電圧以下に
なると電流供給を行うためにＱ１をオンにする。
【００２２】この起動制御回路２０２は、抵抗Ｒ３、Ｒ
４の直列回路でＶｃｃ電圧を検出し、検出レベルは起動
時は高く、起動後は低くなるヒステリシスを持たせたコ
ンパレータＣＰ１でスイッチング素子Ｑ１を制御する。
４の直列回路でＶｃｃ電圧を検出し、検出レベルは起動
時は高く、起動後は低くなるヒステリシスを持たせたコ
ンパレータＣＰ１でスイッチング素子Ｑ１を制御する。
【００２３】UVLO回路２０３は、Ｖｃｃ電圧が所望の電
圧以下の場合はOUTロジック部３０が出力信号を出さな
いようにする電圧レベル設定回路であり、起動時の設定
電圧（Start電圧という）は高く、起動後の設定電圧（S
top電圧という）はヒステリシスを持たせている。
圧以下の場合はOUTロジック部３０が出力信号を出さな
いようにする電圧レベル設定回路であり、起動時の設定
電圧（Start電圧という）は高く、起動後の設定電圧（S
top電圧という）はヒステリシスを持たせている。
【００２４】待機時電圧制御回路２０４は、待機時にＶ
ｃｃ電圧をスタート電圧値以上になるように制御すると
共に、Ｖｒｅｆ回路２０５に電力を供給する定電流回路
である。Ｖｒｅｆ回路２０５は各ロジック部に定電圧
（例えば５Ｖ）で電力を供給する。
ｃｃ電圧をスタート電圧値以上になるように制御すると
共に、Ｖｒｅｆ回路２０５に電力を供給する定電流回路
である。Ｖｒｅｆ回路２０５は各ロジック部に定電圧
（例えば５Ｖ）で電力を供給する。
【００２５】ON/OFFロジック部３０は、動作状態から待
機状態あるいは待機状態から動作状態へ切り替えるため
の信号を発生するフリップフロップ３０１と、信号反転
用のインバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３を有す
る。インバータＩＮＶ１の出力はフリップフロップ３０
０１のリセット（Ｒ）端子に、インバータＩＮＶ２の出
力はセット（Ｓ）端子にそれぞれ接続されている。な
お、インバータＩＮＶ１，ＩＮＶ２の各入力端は、抵抗
Ｒ８，Ｒ９を介してＶｒｅｆ回路２０５の出力端（定電
圧電源）にそれぞれプルアップされている。
機状態あるいは待機状態から動作状態へ切り替えるため
の信号を発生するフリップフロップ３０１と、信号反転
用のインバータＩＮＶ１，ＩＮＶ２，ＩＮＶ３を有す
る。インバータＩＮＶ１の出力はフリップフロップ３０
０１のリセット（Ｒ）端子に、インバータＩＮＶ２の出
力はセット（Ｓ）端子にそれぞれ接続されている。な
お、インバータＩＮＶ１，ＩＮＶ２の各入力端は、抵抗
Ｒ８，Ｒ９を介してＶｒｅｆ回路２０５の出力端（定電
圧電源）にそれぞれプルアップされている。
【００２６】このように構成されたON/OFFロジック部３
０おいては、起動時、フリップフロップ３０１のデータ
端子Ｄとクロック端子ＣＬＫＴはＨｉｇｈレベルにな
る。ただし、ＣＬＫ端子の前段にディレー回路Delay1を
設け必ずＣＬＫ端子電圧がＤ端子電圧よりも遅れて高く
なるようにし、フリップフロップ３０１が確実に起動で
きるようにしてある。
０おいては、起動時、フリップフロップ３０１のデータ
端子Ｄとクロック端子ＣＬＫＴはＨｉｇｈレベルにな
る。ただし、ＣＬＫ端子の前段にディレー回路Delay1を
設け必ずＣＬＫ端子電圧がＤ端子電圧よりも遅れて高く
なるようにし、フリップフロップ３０１が確実に起動で
きるようにしてある。
【００２７】外付けのスイッチＳＷ２でセット端子（SE
T端子）をＬｏｗレベルにすると、ＰON端子がＬｏｗレ
ベルになると同時に、フリップフロップ３０１の出力Ｑ
がＨｉｇｈレベルとなりコンバータはこれにより起動す
る。スイッチＳＷ１によりリセット端子（RESET端子）
をＬｏｗレベルにすると、フリップフロップ３０１の出
力ＱがＬｏｗレベルになり、コンバータは待機状態とな
る。
T端子）をＬｏｗレベルにすると、ＰON端子がＬｏｗレ
ベルになると同時に、フリップフロップ３０１の出力Ｑ
がＨｉｇｈレベルとなりコンバータはこれにより起動す
る。スイッチＳＷ１によりリセット端子（RESET端子）
をＬｏｗレベルにすると、フリップフロップ３０１の出
力ＱがＬｏｗレベルになり、コンバータは待機状態とな
る。
【００２８】PWM制御部４０は発振回路４０１と出力電
圧制御回路４０２より構成される。発振回路４０１は外
付けの抵抗Ｒ１０とコンデンサＣ１０による時定数で決
まる周波数で発振する。
圧制御回路４０２より構成される。発振回路４０１は外
付けの抵抗Ｒ１０とコンデンサＣ１０による時定数で決
まる周波数で発振する。
【００２９】出力電圧制御回路４０２は、トランスの二
次側巻線に接続した平滑回路の出力電圧（以下単に出力
電圧と呼ぶ）と主スイッチング素子Ｑ１０のソース電流
を比較してＱ１０のオン期間を調整することによって出
力電圧を制御する電流モード制御回路であり、次のよう
な構成である。
次側巻線に接続した平滑回路の出力電圧（以下単に出力
電圧と呼ぶ）と主スイッチング素子Ｑ１０のソース電流
を比較してＱ１０のオン期間を調整することによって出
力電圧を制御する電流モード制御回路であり、次のよう
な構成である。
【００３０】出力電圧を検出し、微小な変動を増幅して
誤差を修正するための電圧を設定する誤差増幅器ＡＭＰ
１と、この誤差増幅器ＡＭＰ１の出力電圧とコンパレー
タＣＰ３の入力電圧レベルを合わせるための電圧補正回
路４０３と、Ｑ１０のソース電流を抵抗Ｒ１５で電圧に
変換した信号を増幅ＡＭＰ１の出力電圧と比較するコン
パレータＣＰ３で構成される。
誤差を修正するための電圧を設定する誤差増幅器ＡＭＰ
１と、この誤差増幅器ＡＭＰ１の出力電圧とコンパレー
タＣＰ３の入力電圧レベルを合わせるための電圧補正回
路４０３と、Ｑ１０のソース電流を抵抗Ｒ１５で電圧に
変換した信号を増幅ＡＭＰ１の出力電圧と比較するコン
パレータＣＰ３で構成される。
【００３１】出力電圧の検出には、出力電圧のＮｂ／Ｎ
ｓ倍の電圧に等しいＶｃｃ電圧を検出する巻線帰還方式
と、直接出力電圧を検出してフォトカプラで帰還する方
式とがある。図１に示す巻線帰還方式ではＶｃｃ電圧を
抵抗Ｒ１５，Ｒ１６で分圧し、その電圧を誤差増幅器Ａ
ＭＰ１の反転入力端子ＥINに入力し増幅する。なお、図
では、位相補償の一例としてＣ１１を外付けした場合を
示す。
ｓ倍の電圧に等しいＶｃｃ電圧を検出する巻線帰還方式
と、直接出力電圧を検出してフォトカプラで帰還する方
式とがある。図１に示す巻線帰還方式ではＶｃｃ電圧を
抵抗Ｒ１５，Ｒ１６で分圧し、その電圧を誤差増幅器Ａ
ＭＰ１の反転入力端子ＥINに入力し増幅する。なお、図
では、位相補償の一例としてＣ１１を外付けした場合を
示す。
【００３２】図２はフォトカプラ（アイソレーションが
可能であれば他の手段でもよい）で帰還する方式の場合
を示すもので、出力電圧を抵抗Ｒ２０とＲ２１で分圧
し、この電圧をシャントレギュレータＵ２０で電流変換
する。Ｕ２０はフォトカプラＯＣのダイオードのフォト
電流を調整し、フォトカプラＯＣのトランジスタを制御
する。フォトカプラＯＣのコレクタ端子をコンバータの
ＥＯ端子に接続し、増幅器ＡＭＰ１の出力を直接制御し
てコンパレータＣＰ３で主スイッチング素子Ｑ１０の電
流波形と比較する。
可能であれば他の手段でもよい）で帰還する方式の場合
を示すもので、出力電圧を抵抗Ｒ２０とＲ２１で分圧
し、この電圧をシャントレギュレータＵ２０で電流変換
する。Ｕ２０はフォトカプラＯＣのダイオードのフォト
電流を調整し、フォトカプラＯＣのトランジスタを制御
する。フォトカプラＯＣのコレクタ端子をコンバータの
ＥＯ端子に接続し、増幅器ＡＭＰ１の出力を直接制御し
てコンパレータＣＰ３で主スイッチング素子Ｑ１０の電
流波形と比較する。
【００３３】OUTロジック部５０は、ON/OFFロジック部
３０とPWM制御部４０およびUVLO回路２００３からの各
信号に基づいて主スイッチング素子Ｑ１０の制御を行う
もので、各信号の処理を行う論理素子群５０２とこの論
理素子群の出力によりセット／リセットされるＳＲフリ
ップフロップ５０１とから構成されている。
３０とPWM制御部４０およびUVLO回路２００３からの各
信号に基づいて主スイッチング素子Ｑ１０の制御を行う
もので、各信号の処理を行う論理素子群５０２とこの論
理素子群の出力によりセット／リセットされるＳＲフリ
ップフロップ５０１とから構成されている。
【００３４】出力ドライバ６０は、OUTロジック部５０
の出力信号を増幅して主スイッチング素子Ｑ１０をドラ
イブする。
の出力信号を増幅して主スイッチング素子Ｑ１０をドラ
イブする。
【００３５】以上のような構成における動作を次に説明
する。なお、図３は各動作モードでの各部の波形図であ
る。 （１）まず、起動時の動作について述べる。直流電圧が
印加されると、定電流回路２０１のスイッチング素子Ｑ
１を通して電流が流れる。この電流を抵抗Ｒ２で検出
し、その電流に応じてスイッチング素子Ｑ２がＱ１のゲ
ート電圧を制御することによりＱ１に流れる電流が定電
流化され、Ｖｃｃに電流を供給する。
する。なお、図３は各動作モードでの各部の波形図であ
る。 （１）まず、起動時の動作について述べる。直流電圧が
印加されると、定電流回路２０１のスイッチング素子Ｑ
１を通して電流が流れる。この電流を抵抗Ｒ２で検出
し、その電流に応じてスイッチング素子Ｑ２がＱ１のゲ
ート電圧を制御することによりＱ１に流れる電流が定電
流化され、Ｖｃｃに電流を供給する。
【００３６】Ｖｃｃに電流が供給されると、スイッチン
グ素子Ｑ３を通してＶｒｅｆ回路２０５に電力が供給さ
れ、その出力より５Ｖの基準電圧を発生する。ただし、
基準電圧が各部の動作電圧に達するまでの間は各部の回
路が誤動作しないように、低電圧誤動作防止UVLO信号に
よって各部を停止状態に保っている。
グ素子Ｑ３を通してＶｒｅｆ回路２０５に電力が供給さ
れ、その出力より５Ｖの基準電圧を発生する。ただし、
基準電圧が各部の動作電圧に達するまでの間は各部の回
路が誤動作しないように、低電圧誤動作防止UVLO信号に
よって各部を停止状態に保っている。
【００３７】基準電圧が所定の動作電圧に達するとUVLO
信号が解除され、制御部（ON/OFFロジック部３０、PWM
制御部４０、OUTロジック部５０）が動作し、図３の
（ｇ）に示すように主スイッチング素子Ｑ１０のゲート
駆動が開始される。これによりバイアス巻線Ｎｂから電
力が供給され、Ｖｃｃ電圧はStart電圧よりも高くなる
（図３の（ｂ））。
信号が解除され、制御部（ON/OFFロジック部３０、PWM
制御部４０、OUTロジック部５０）が動作し、図３の
（ｇ）に示すように主スイッチング素子Ｑ１０のゲート
駆動が開始される。これによりバイアス巻線Ｎｂから電
力が供給され、Ｖｃｃ電圧はStart電圧よりも高くなる
（図３の（ｂ））。
【００３８】Start電圧より高くなると、起動制御回路
２０２のコンパレータＣＰ１が定電流回路２０１のスイ
ッチング素子Ｑ１のゲートを低くしてＱ１のドレイン電
流を小さく抑える。このような制御によりトランスＴ１
の出力側より一定の直流出力電圧が得られる。
２０２のコンパレータＣＰ１が定電流回路２０１のスイ
ッチング素子Ｑ１のゲートを低くしてＱ１のドレイン電
流を小さく抑える。このような制御によりトランスＴ１
の出力側より一定の直流出力電圧が得られる。
【００３９】（２）次に、動作状態から待機状態に移る
ときの動作を説明する。外付けスイッチＳＷ１をオンに
してRESET端子をＬｏｗレベル（図３の（ｅ））にし、O
N/OFFロジック部３０のフリップフロップ３０１のリセ
ット端子にリセット信号（Ｌｏｗレベル）を与える。こ
れによりフリップフロップ３０１の出力ＱがＨｉｇｈレ
ベルとなる。
ときの動作を説明する。外付けスイッチＳＷ１をオンに
してRESET端子をＬｏｗレベル（図３の（ｅ））にし、O
N/OFFロジック部３０のフリップフロップ３０１のリセ
ット端子にリセット信号（Ｌｏｗレベル）を与える。こ
れによりフリップフロップ３０１の出力ＱがＨｉｇｈレ
ベルとなる。
【００４０】このＱ信号に基づいて論理素子群はＳＲフ
リップフロップ５０１のセット（S）端子にＬｏｗレベ
ルを、リセット（RESET）端子にＨｉｇｈレベルの信号
を与える。これによりＳＲフリップフロップ５０１の出
力ＱがＬｏｗとなり、主スイッチング素子Ｑ１０のゲー
ト信号は図３の（ｇ）に示すようになり、Ｑ１０はオフ
状態となる。
リップフロップ５０１のセット（S）端子にＬｏｗレベ
ルを、リセット（RESET）端子にＨｉｇｈレベルの信号
を与える。これによりＳＲフリップフロップ５０１の出
力ＱがＬｏｗとなり、主スイッチング素子Ｑ１０のゲー
ト信号は図３の（ｇ）に示すようになり、Ｑ１０はオフ
状態となる。
【００４１】このとき、制御回路の消費電力は低く抑え
られており、スイッチング素子Ｑ１からは微少電流が供
給され、かつスイッチング素子Ｑ３の電流制御により図
３の（ｂ）に示すようにコントロール電圧Ｖｃｃはスタ
ート電圧以上でかつ制御電圧以下の電圧（プリレギュレ
ータ制御電圧という）に保たれる。なお、待機状態での
電源の損失は０．５Ｗ以下であることが実験で確認され
ている。
られており、スイッチング素子Ｑ１からは微少電流が供
給され、かつスイッチング素子Ｑ３の電流制御により図
３の（ｂ）に示すようにコントロール電圧Ｖｃｃはスタ
ート電圧以上でかつ制御電圧以下の電圧（プリレギュレ
ータ制御電圧という）に保たれる。なお、待機状態での
電源の損失は０．５Ｗ以下であることが実験で確認され
ている。
【００４２】（３）次に、待機状態から動作状態に移る
ときの動作を説明する。外付けのSETスイッチをオンに
して図３の（ｆ）に示すようにSET端子をＬｏｗにし、O
N/OFFロジック部３０のフリップフロップ３０１のＳ端
子にセット信号を入力する。
ときの動作を説明する。外付けのSETスイッチをオンに
して図３の（ｆ）に示すようにSET端子をＬｏｗにし、O
N/OFFロジック部３０のフリップフロップ３０１のＳ端
子にセット信号を入力する。
【００４３】これによりフリップフロップ３０１の出力
ＱはＬｏｗ状態になり、この信号を受けてＳＲフリップ
フロップ５０１のＳ端子はＨｉｇｈ、Ｒ端子はＬｏｗと
なり、出力ＱはＨｉｇｈとなる。これにより主スイッチ
ング素子Ｑ１０のゲートには図３の（ｇ）に示すように
駆動信号が与えられ、スイッチング素子Ｑ１０が駆動さ
れる。
ＱはＬｏｗ状態になり、この信号を受けてＳＲフリップ
フロップ５０１のＳ端子はＨｉｇｈ、Ｒ端子はＬｏｗと
なり、出力ＱはＨｉｇｈとなる。これにより主スイッチ
ング素子Ｑ１０のゲートには図３の（ｇ）に示すように
駆動信号が与えられ、スイッチング素子Ｑ１０が駆動さ
れる。
【００４４】（４）停止時の動作を次に説明する。直流
電圧入力がなくなりＶINが低下して、Ｖｃｃ＋（抵抗Ｒ
２に生じた電圧）＋（Ｑ１のドレイン・ソース間電圧）
まで下がると、次にはコントロール電圧Ｖｃｃが低下し
始める。ＶｃｃがStop電圧に達すると図３の（ｄ）に示
すようにUVLOが働き、制御回路の各部を止めて主スイッ
チング素子Ｑ１０をオフにする。Ｖｃｃが（Ｖｒｅｆ回
路２０５の出力電圧）＋（スイッチング素子Ｑ３のドレ
イン・ソース間電圧）に達すると、Ｖｒｅｆ電圧も低下
する。
電圧入力がなくなりＶINが低下して、Ｖｃｃ＋（抵抗Ｒ
２に生じた電圧）＋（Ｑ１のドレイン・ソース間電圧）
まで下がると、次にはコントロール電圧Ｖｃｃが低下し
始める。ＶｃｃがStop電圧に達すると図３の（ｄ）に示
すようにUVLOが働き、制御回路の各部を止めて主スイッ
チング素子Ｑ１０をオフにする。Ｖｃｃが（Ｖｒｅｆ回
路２０５の出力電圧）＋（スイッチング素子Ｑ３のドレ
イン・ソース間電圧）に達すると、Ｖｒｅｆ電圧も低下
する。
【００４５】なお、各動作モードにおける各電圧の大小
関係は以下の通りである。 ストップ電圧＜スタート電圧＜プリレギュレータ制御電
圧＜Ｖｃｃ電圧
関係は以下の通りである。 ストップ電圧＜スタート電圧＜プリレギュレータ制御電
圧＜Ｖｃｃ電圧
【００４６】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
【００４７】例えば、高圧直流電圧ＶINとしては、図４
に示すような整流用のダイオードブリッジ回路Ｄ１と平
滑用のコンデンサＣ１から成る整流・平滑回路を用いて
商用交流電源から得た高圧直流電圧を用いてもよい。
に示すような整流用のダイオードブリッジ回路Ｄ１と平
滑用のコンデンサＣ１から成る整流・平滑回路を用いて
商用交流電源から得た高圧直流電圧を用いてもよい。
【００４８】
【発明の効果】以上説明したように本発明によれば次の
ような効果がある。 待機時のＶｃｃ電圧を一定に制御することにより再起
動時のバラツキを容易になくすことができる。 待機時のＶｃｃ電圧をスタート電圧以上でかつ制御電
圧以下に制御することにより短時間で再起動できる。 起動後のプリレギュレータは微少電流しか流さないた
め、動作時の電源の効率を改善でき、待機時の電源の損
失も十分低く（例えば０．５Ｗ以下）に抑えることがで
きる。
ような効果がある。 待機時のＶｃｃ電圧を一定に制御することにより再起
動時のバラツキを容易になくすことができる。 待機時のＶｃｃ電圧をスタート電圧以上でかつ制御電
圧以下に制御することにより短時間で再起動できる。 起動後のプリレギュレータは微少電流しか流さないた
め、動作時の電源の効率を改善でき、待機時の電源の損
失も十分低く（例えば０．５Ｗ以下）に抑えることがで
きる。
【図１】本発明に係るスイッチング電源の一実施例を示
す構成図
す構成図
【図２】本発明の他の実施例を示す構成図
【図３】動作説明のための波形図
【図４】本発明に適用する整流・平滑回路の構成図
【図５】従来のスイッチング電源の一例を示す構成図
【図６】図５のスイッチング電源における動作波形図で
ある。
ある。
１０ コンバータ制御部 ２０ プリレギュレータ部 ３０ ON/OFFロジック部 ４０ PWM制御部 ５０ OUTロジック部 ６０ 出力ドライバ ２０１ 定電流回路 ２０２ 起動制御回路 ２０３ UVLO回路 ２０４ 待機時電圧制御回路 ２０５ Ｖｒｅｆ回路 ３０１，５０１ フリップフロップ ４０１ 発振回路 ４０２ 出力電圧制御回路 ５０２ 論理素子群 Ｔ１ トランス Ｑ１，Ｑ３ スイッチング素子 Ｑ１０ 主スイッチング素子 Ｄ１ ダイオードブリッジ回路 Ｄ２ ダイオード Ｃ１２ コンデンサ
Claims (6)
- 【請求項１】トランスのバイアス巻線の出力を受け、ト
ランスの一次巻線に直列接続された主スイッチクング素
子を駆動するフライバック型コンバータを用いたスイッ
チング電源において、 前記フライバック型コンバータは、 電源の起動時および通電状態のまま出力電圧が零となる
待機時に、一定に制御したコントロール電圧を制御回路
に供給するプリレギュレータ部と、 通電状態でコンバータを停止させたり停止中のコンバー
タを再起動させるための制御を行うオン・オフロジック
部と、 発振周波数および主スイッチング素子のオン期間を調節
して出力電圧を制御するパルス幅変調制御部と、 このパルス幅変調制御部と前記オン・オフロジック部の
出力信号を処理して前記主スイッチング素子を制御する
ロジック部を備え、待機時にコントロール電圧を一定に
制御することにより再起動時の立ち上がりのバラツキが
低減されるように構成したことを特徴とするスイッチン
グ電源。 - 【請求項２】前記待機時のコントロール電圧をスタート
電圧より大きく制御電圧より小さい電圧に制御するよう
にしたことを特徴とする請求項１記載のスイッチング電
源。 - 【請求項３】前記プリレギュレータ部は、 起動時および待機時に定電流で制御回路へ電力を供給す
る定電流回路と、 前記コントロール電圧が所定の電圧以下の場合前記ロジ
ック部から出力信号が出ないようにする誤動作防止回路
と、 起動時にコントロール電圧が比較電圧に達すると前記主
スイッチング素子をオフにして電流供給を停止し、起動
後にコントロール電圧が低下して比較電圧以下になると
電流供給を行う起動制御回路と、 各部に定電圧で電力を供給する基準電圧回路と、 待機時はコントロール電圧をスタート電圧値以上に制御
し前記基準電圧回路に電力を供給する待機時電圧制御回
路を備えたことを特徴とする請求項１または２記載のス
イッチング電源。 - 【請求項４】前記パルス幅変調制御部は、所定の周波数
で発振する信号を発生する発振回路と、出力電圧と前記
主スイッチング素子のソース電流に対応した電圧を比較
しその大小関係に対応したパルス幅信号を出力するコン
パレータを備えたことを特徴とする請求項１または２ま
たは３記載のスイッチング電源。 - 【請求項５】前記出力電圧は、前記トランスのバイアス
巻線の出力をバイアス巻線と二次側巻線の比で分圧する
手段から得るようにしたことを特徴とする請求項４記載
のスイッチング電源。 - 【請求項６】前記出力電圧は、前記トランスの二次側巻
線の出力電圧を直接検出しアイソレーション手段を介し
て取込むようにしたことを特徴とする請求項４記載のス
イッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146215A JPH10337019A (ja) | 1997-06-04 | 1997-06-04 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146215A JPH10337019A (ja) | 1997-06-04 | 1997-06-04 | スイッチング電源 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10337019A true JPH10337019A (ja) | 1998-12-18 |
Family
ID=15402721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9146215A Pending JPH10337019A (ja) | 1997-06-04 | 1997-06-04 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10337019A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000037906A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 절전 모드시 전원 공급 제어 회로 |
| WO2003021759A1 (fr) * | 2001-08-31 | 2003-03-13 | Sony Corporation | Alimentation a decoupage |
| GB2386208A (en) * | 2002-03-08 | 2003-09-10 | Visteon Global Tech Inc | Low-frequency, low power switching voltage pre-regulator circuit |
| CN100377487C (zh) * | 2004-08-12 | 2008-03-26 | 尼克森微电子股份有限公司 | 具初级侧电压回授的低功率返驰式交换电路 |
| JP2013021839A (ja) * | 2011-07-12 | 2013-01-31 | Toshiba Lighting & Technology Corp | 電源装置 |
-
1997
- 1997-06-04 JP JP9146215A patent/JPH10337019A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000037906A (ko) * | 1998-12-03 | 2000-07-05 | 김영환 | 절전 모드시 전원 공급 제어 회로 |
| WO2003021759A1 (fr) * | 2001-08-31 | 2003-03-13 | Sony Corporation | Alimentation a decoupage |
| US6912141B2 (en) | 2001-08-31 | 2005-06-28 | Sony Corporation | Switching power supply |
| CN1319258C (zh) * | 2001-08-31 | 2007-05-30 | 索尼公司 | 开关电源装置 |
| KR101030920B1 (ko) * | 2001-08-31 | 2011-04-27 | 소니 주식회사 | 스위칭 전원 장치 |
| GB2386208A (en) * | 2002-03-08 | 2003-09-10 | Visteon Global Tech Inc | Low-frequency, low power switching voltage pre-regulator circuit |
| US6667602B2 (en) | 2002-03-08 | 2003-12-23 | Visteon Global Technologies, Inc. | Low frequency switching voltage pre-regulator |
| GB2386208B (en) * | 2002-03-08 | 2004-06-02 | Visteon Global Tech Inc | Low-frequency, low power switching voltage pre-regulator |
| CN100377487C (zh) * | 2004-08-12 | 2008-03-26 | 尼克森微电子股份有限公司 | 具初级侧电压回授的低功率返驰式交换电路 |
| JP2013021839A (ja) * | 2011-07-12 | 2013-01-31 | Toshiba Lighting & Technology Corp | 電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492615B2 (en) | Switching power supply | |
| KR101030920B1 (ko) | 스위칭 전원 장치 | |
| US6429709B1 (en) | Power converter circuit and method for controlling | |
| US6980444B2 (en) | Switching power supply | |
| JP3116338B2 (ja) | スイッチング電源 | |
| US6738266B2 (en) | Switching power supply unit | |
| US7259973B2 (en) | Semiconductor apparatus for controlling a switching power supply | |
| WO2004023633A1 (ja) | Ｄｃ−ｄｃ変換器 | |
| KR20030044831A (ko) | 스위칭 전원장치 | |
| WO2016117270A1 (ja) | 電源制御用半導体装置 | |
| US6246596B1 (en) | Switching power supply | |
| WO2003009456A1 (fr) | Appareil de commutation de source d'energie | |
| US20140185340A1 (en) | Switching power supply | |
| EP1552596B1 (en) | Capacitively coupled power supply | |
| US11437913B2 (en) | Switching control circuit and power supply circuit | |
| CN110401347B (zh) | 直流电源装置 | |
| JP2001238441A (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| JPH10337019A (ja) | スイッチング電源 | |
| JP2002171750A (ja) | 電源装置 | |
| JP7006840B2 (ja) | スイッチング制御回路、電源回路 | |
| US7154762B2 (en) | Power source apparatus | |
| JP2001309653A (ja) | スイッチング電源回路 | |
| US11418122B2 (en) | Integrated circuit and power supply circuit | |
| JP4423455B2 (ja) | 自励発振型電力変換器の間欠駆動装置 | |
| JPS642543Y2 (ja) |