JPH10335980A - 低歪高効率整合回路 - Google Patents
低歪高効率整合回路Info
- Publication number
- JPH10335980A JPH10335980A JP9146697A JP14669797A JPH10335980A JP H10335980 A JPH10335980 A JP H10335980A JP 9146697 A JP9146697 A JP 9146697A JP 14669797 A JP14669797 A JP 14669797A JP H10335980 A JPH10335980 A JP H10335980A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- matching
- circuit
- distortion
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 67
- 230000001419 dependent effect Effects 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract description 9
- 229910010252 TiO3 Inorganic materials 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003716 rejuvenation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 低歪かつ高効率な高出力増幅器を実現する整
合回路構成を提供する。 【解決手段】 インピーダンス整合のための直列インダ
クタ101、並列キャパシタ103、ドレインバイアス
回路104及びDC阻止用のキャパシタ105で構成さ
れる。本回路構成は並列キャパシタ103として容量に
バイアス依存性を有するキャパシタを用いることを特徴
とする。容量にバイアス依存性を持つキャパシタとして
は、(Bax Sr1-x )TiO3 などの薄膜キャパシタ
があげられる。整合回路にこのキャパシタを用いること
により、出力電力の増加、即ち整合回路のキャパシタに
印加される電圧の増加に伴って、整合状態を変化させる
ことができる。トランジスタの出力と歪特性を最も良く
する整合条件をそれぞれ評価しておき、出力電力の増加
に伴って整合条件が出力重視整合から歪重視整合に移り
変わるように設計する。
合回路構成を提供する。 【解決手段】 インピーダンス整合のための直列インダ
クタ101、並列キャパシタ103、ドレインバイアス
回路104及びDC阻止用のキャパシタ105で構成さ
れる。本回路構成は並列キャパシタ103として容量に
バイアス依存性を有するキャパシタを用いることを特徴
とする。容量にバイアス依存性を持つキャパシタとして
は、(Bax Sr1-x )TiO3 などの薄膜キャパシタ
があげられる。整合回路にこのキャパシタを用いること
により、出力電力の増加、即ち整合回路のキャパシタに
印加される電圧の増加に伴って、整合状態を変化させる
ことができる。トランジスタの出力と歪特性を最も良く
する整合条件をそれぞれ評価しておき、出力電力の増加
に伴って整合条件が出力重視整合から歪重視整合に移り
変わるように設計する。
Description
【0001】
【発明の属する技術分野】本発明は、移動体通信用など
のマイクロ波やミリ波の信号を増幅するアンプの整合回
路に関し、特に整合回路の小型化、低歪化及び高効率化
に関するものである。
のマイクロ波やミリ波の信号を増幅するアンプの整合回
路に関し、特に整合回路の小型化、低歪化及び高効率化
に関するものである。
【0002】
【従来の技術】移動体通信の大容量化、デジタル化に伴
い、低歪高出力増幅器への要求が高まっている。同時
に、通話時間の長時間化のために、高出力増幅器の高効
率動作が求められいている。これまで、高出力増幅器の
歪補償方式として、フィードフォワード法やプリディス
トーション法による大がかりな方式が検討されてきた。
また、他の歪補償回路としては、例えば、1996年電
子情報通信学会エレクトロニクスソサイエティ大会C−
94に示されるように、直列ダイオードリニアライザを
装荷する手法、またSiバイポーラトランジスタやプリ
アンプとの組み合わせやソースインダクタの装荷なども
検討されてきた。
い、低歪高出力増幅器への要求が高まっている。同時
に、通話時間の長時間化のために、高出力増幅器の高効
率動作が求められいている。これまで、高出力増幅器の
歪補償方式として、フィードフォワード法やプリディス
トーション法による大がかりな方式が検討されてきた。
また、他の歪補償回路としては、例えば、1996年電
子情報通信学会エレクトロニクスソサイエティ大会C−
94に示されるように、直列ダイオードリニアライザを
装荷する手法、またSiバイポーラトランジスタやプリ
アンプとの組み合わせやソースインダクタの装荷なども
検討されてきた。
【0003】
【発明が解決しようとする課題】しかしながら、これら
の歪補償回路は歪を補償すべき電力増幅器の前段に、レ
ベル調整用のアッテネータを介して設けられるため、回
路構成が複雑かつ大規模となり、回路の小型化を困難な
ものにしてきた。
の歪補償回路は歪を補償すべき電力増幅器の前段に、レ
ベル調整用のアッテネータを介して設けられるため、回
路構成が複雑かつ大規模となり、回路の小型化を困難な
ものにしてきた。
【0004】したがって、本発明の目的は、小型かつ低
歪な高出力増幅器を簡便な形成方法にて実現するための
回路構成技術を提供することにある。同時に高効率動作
を実現することにある。
歪な高出力増幅器を簡便な形成方法にて実現するための
回路構成技術を提供することにある。同時に高効率動作
を実現することにある。
【0005】
【課題を解決するための手段】前記目的を達成するた
め、本発明の第1の整合回路は、インピーダンス整合用
として容量にバイアス電圧依存性のあるキャパシタを有
する。
め、本発明の第1の整合回路は、インピーダンス整合用
として容量にバイアス電圧依存性のあるキャパシタを有
する。
【0006】本発明の第2の整合回路は、基本波インピ
ーダンス整合用として容量にバイアス依存性のある第一
のキャパシタを有すること、及び高調波インピーダンス
整合用に容量のバイアス電圧依存性のない第二のキャパ
シタを有する。
ーダンス整合用として容量にバイアス依存性のある第一
のキャパシタを有すること、及び高調波インピーダンス
整合用に容量のバイアス電圧依存性のない第二のキャパ
シタを有する。
【0007】(作用)インピーダンス整合回路に容量に
バイアス電圧依存性のあるキャパシタを用いることによ
り、出力電力の増加、即ち整合回路のキャパシタに印加
される電圧の増加に伴って、整合状態を変化させること
ができる。これにより、出力電力の増加に伴って整合条
件が出力重視整合から歪重視整合に移り変わることがで
きる。
バイアス電圧依存性のあるキャパシタを用いることによ
り、出力電力の増加、即ち整合回路のキャパシタに印加
される電圧の増加に伴って、整合状態を変化させること
ができる。これにより、出力電力の増加に伴って整合条
件が出力重視整合から歪重視整合に移り変わることがで
きる。
【0008】また、基本波インピーダンス整合用として
容量にバイアス依存性のある第一のキャパシタを有し、
高調波インピーダンス整合用に容量のバイアス電圧依存
性のない第二のキャパシタを用いる構成においては、出
力電力の増加に伴って基本波インピーダンスは変化する
が、高調波の整合条件は変化しない。したがって、高調
波は常に処理され、高効率動作が可能となる。
容量にバイアス依存性のある第一のキャパシタを有し、
高調波インピーダンス整合用に容量のバイアス電圧依存
性のない第二のキャパシタを用いる構成においては、出
力電力の増加に伴って基本波インピーダンスは変化する
が、高調波の整合条件は変化しない。したがって、高調
波は常に処理され、高効率動作が可能となる。
【0009】
【実施例1】本発明の請求項1に示す整合回路を出力整
合回路として用いた実施例を示す。図1は実施例1の整
合回路の等価回路図である。インピーダンス整合のため
の直列インダクタ101、直列キャパシタ102、並列
キャパシタ103、ドレインバイアス回路104及びD
C阻止用のキャパシタ105で構成される。本回路構成
は並列キャパシタ103として容量にバイアス電圧依存
性を有するキャパシタを用いることを特徴とすることを
除いて、一般に用いられる整合回路と大差がない。
合回路として用いた実施例を示す。図1は実施例1の整
合回路の等価回路図である。インピーダンス整合のため
の直列インダクタ101、直列キャパシタ102、並列
キャパシタ103、ドレインバイアス回路104及びD
C阻止用のキャパシタ105で構成される。本回路構成
は並列キャパシタ103として容量にバイアス電圧依存
性を有するキャパシタを用いることを特徴とすることを
除いて、一般に用いられる整合回路と大差がない。
【0010】ここで、容量にバイアス電圧依存性をもつ
キャパシタとしては、(Bax Sr1-x )TiO3 、P
b(Zrx Ti1-x )O3 ,SrBi2 Ti2-x Nbx
O9、BaTiO3 、PbTiO3 、SrTiO3 から
なる薄膜キャパシタがあげられる。これらの薄膜キャパ
シタのうち、(Bax Sr1-x )TiO3 薄膜キャパシ
タにおける容量のバイアス電圧依存性は、例えば第59
回春季応用物理学会28p−ZF−9に示される。
キャパシタとしては、(Bax Sr1-x )TiO3 、P
b(Zrx Ti1-x )O3 ,SrBi2 Ti2-x Nbx
O9、BaTiO3 、PbTiO3 、SrTiO3 から
なる薄膜キャパシタがあげられる。これらの薄膜キャパ
シタのうち、(Bax Sr1-x )TiO3 薄膜キャパシ
タにおける容量のバイアス電圧依存性は、例えば第59
回春季応用物理学会28p−ZF−9に示される。
【0011】図2に(Bax Sr1-x )TiO3 薄膜の
スパッタ成膜初期に基板へのRFパワーを印加有無しで
の容量のバイアス依存性を示す。(Bax Sr1-x )T
iO3 は電界により分極を起こすため,0Vバイアス時
の容量が最も大きく、バイアス電圧の増加に伴って容量
は減少する。RFパワーを印加した場合、容量は約50
%変化する。従って、整合回路に(Bax Sr1-x )T
iO3 キャパシタを用いることにより、出力電力の増
加、即ち整合回路のキャパシタに印加される電圧の増加
に伴って、整合状態を変化させることができる。
スパッタ成膜初期に基板へのRFパワーを印加有無しで
の容量のバイアス依存性を示す。(Bax Sr1-x )T
iO3 は電界により分極を起こすため,0Vバイアス時
の容量が最も大きく、バイアス電圧の増加に伴って容量
は減少する。RFパワーを印加した場合、容量は約50
%変化する。従って、整合回路に(Bax Sr1-x )T
iO3 キャパシタを用いることにより、出力電力の増
加、即ち整合回路のキャパシタに印加される電圧の増加
に伴って、整合状態を変化させることができる。
【0012】図3に請求項1に係る発明の原理を模式的
に示す。トランジスタの出力と歪特性を最も良くする整
合条件をそれぞれ評価しておき、出力電力の増加に伴っ
て整合条件が出力重視整合から歪重視整合に移り変わる
ように設計すればよい。
に示す。トランジスタの出力と歪特性を最も良くする整
合条件をそれぞれ評価しておき、出力電力の増加に伴っ
て整合条件が出力重視整合から歪重視整合に移り変わる
ように設計すればよい。
【0013】図4に出力電力及び歪出力の入力電力依存
性を示す。本発明の整合回路により、利得を低下させる
ことなく、高い出力時においても低い歪特性を得ること
ができる。もし、容量変化の方向や絶対量が適当でない
場合は、キャパシタ用バイアス回路を設け端子106に
接続するか、整合回路のインダクタ及びキャパシタを増
加させればよい。
性を示す。本発明の整合回路により、利得を低下させる
ことなく、高い出力時においても低い歪特性を得ること
ができる。もし、容量変化の方向や絶対量が適当でない
場合は、キャパシタ用バイアス回路を設け端子106に
接続するか、整合回路のインダクタ及びキャパシタを増
加させればよい。
【0014】
【実施例2】本発明の請求項2に示す整合回路を出力整
合回路として用いた実施例を示す。図5は実施例2の整
合回路の等価回路図である。インピーダンス整合のため
の直列インダクタ501、並列キャパシタ502、2倍
波処理用の直列インダクタ503、直列キャパシタ50
4、並列キャパシタ505、ドレインバイアス回路50
6、DC阻止用のキャパシタ507で構成される。本回
路構成は並列キャパシタ502として容量にバイアス電
圧依存性を有するキャパシタを用いること及び2倍波処
理用の並列キャパシタ505として容量にバイアス電圧
依存性のないキャパシタを用いることを特徴とする。そ
の他の構成は、一般に用いられる整合回路と大差がな
い。
合回路として用いた実施例を示す。図5は実施例2の整
合回路の等価回路図である。インピーダンス整合のため
の直列インダクタ501、並列キャパシタ502、2倍
波処理用の直列インダクタ503、直列キャパシタ50
4、並列キャパシタ505、ドレインバイアス回路50
6、DC阻止用のキャパシタ507で構成される。本回
路構成は並列キャパシタ502として容量にバイアス電
圧依存性を有するキャパシタを用いること及び2倍波処
理用の並列キャパシタ505として容量にバイアス電圧
依存性のないキャパシタを用いることを特徴とする。そ
の他の構成は、一般に用いられる整合回路と大差がな
い。
【0015】ここで、容量にバイアス電圧依存性をもつ
キャパシタとしては、(Bax Sr1-x )TiO3 、P
b(Zrx Ti1-x )O3 ,SrBi2 Ti2-x Nbx
O9、BaTiO3 、PbTiO3 、SrTiO3 から
なる薄膜キャパシタがあげられる。これらの薄膜キャパ
シタのうち、(Bax Sr1-x )TiO3 薄膜キャパシ
タにおける容量のバイアス電圧依存性は、例えば第59
回春季応用物理学会28p−ZF−9に示されるよう
に、スパッタ成膜初期に基板へのRFパワー印加した場
合、容量は約50%変化する。したがって、整合回路に
(Bax Sr1-x)TiO3 キャパシタを用いることに
より、出力電力の増加、即ち整合回路のキャパシタに印
加される電圧の増加に伴って、整合状態を変化させるこ
とができる。
キャパシタとしては、(Bax Sr1-x )TiO3 、P
b(Zrx Ti1-x )O3 ,SrBi2 Ti2-x Nbx
O9、BaTiO3 、PbTiO3 、SrTiO3 から
なる薄膜キャパシタがあげられる。これらの薄膜キャパ
シタのうち、(Bax Sr1-x )TiO3 薄膜キャパシ
タにおける容量のバイアス電圧依存性は、例えば第59
回春季応用物理学会28p−ZF−9に示されるよう
に、スパッタ成膜初期に基板へのRFパワー印加した場
合、容量は約50%変化する。したがって、整合回路に
(Bax Sr1-x)TiO3 キャパシタを用いることに
より、出力電力の増加、即ち整合回路のキャパシタに印
加される電圧の増加に伴って、整合状態を変化させるこ
とができる。
【0016】図6に請求項2に係る発明の原理を模式的
に示す。トランジスタの出力と歪特性を最も良くする整
合条件をそれぞれ評価しておき、出力電力の増加に伴っ
て整合条件が出力重視整合から歪重視整合に移り変わる
ように設計すればよい。これにより、高出力時において
も低い歪特性を得ることができる。もし、容量変化の方
向や絶対量が適当でない場合は、キャパシタ用バイアス
回路を設け端子508に接続するか、整合回路のインダ
クタ及びキャパシタを増加させればよい。一方、2倍波
処理用の容量にバイアス電圧依存性のないキャパシタと
しては、SiNx キャパシタがあげられる。直列インダ
クタ503及び直列キャパシタ504及び並列キャパシ
タ505は2倍波がマイクロ波的に短絡となる条件に設
計する。ここで、並列キャパシタ505は容量のバイア
ス電圧依存性がないことより、出力電力の増加に伴い2
倍波の整合条件は変化しない。したがって、2倍波は常
に処理され、高効率動作が可能となる。
に示す。トランジスタの出力と歪特性を最も良くする整
合条件をそれぞれ評価しておき、出力電力の増加に伴っ
て整合条件が出力重視整合から歪重視整合に移り変わる
ように設計すればよい。これにより、高出力時において
も低い歪特性を得ることができる。もし、容量変化の方
向や絶対量が適当でない場合は、キャパシタ用バイアス
回路を設け端子508に接続するか、整合回路のインダ
クタ及びキャパシタを増加させればよい。一方、2倍波
処理用の容量にバイアス電圧依存性のないキャパシタと
しては、SiNx キャパシタがあげられる。直列インダ
クタ503及び直列キャパシタ504及び並列キャパシ
タ505は2倍波がマイクロ波的に短絡となる条件に設
計する。ここで、並列キャパシタ505は容量のバイア
ス電圧依存性がないことより、出力電力の増加に伴い2
倍波の整合条件は変化しない。したがって、2倍波は常
に処理され、高効率動作が可能となる。
【0017】第1の効果は、容量のバイアス電圧依存性
を有するキャパシタを用いて、出力電力の増加に伴って
整合条件を出力重視整合から歪重視整合に移動させるこ
とにより、従来の歪補償回路を必要としないため、回路
面積を著しく低減することが可能である。また、回路構
成が簡素となるため、低コスト化に有効である。
を有するキャパシタを用いて、出力電力の増加に伴って
整合条件を出力重視整合から歪重視整合に移動させるこ
とにより、従来の歪補償回路を必要としないため、回路
面積を著しく低減することが可能である。また、回路構
成が簡素となるため、低コスト化に有効である。
【0018】第2の効果は、容量のバイアス電圧依存性
を有する第一のキャパシタを用いて、整合条件を出力重
視整合から歪重視整合に移行させると同時に、容量のバ
イアス依存性の無い第二のキャパシタを用いて2倍波の
整合条件をマイクロ波的に短絡させることにより、低歪
特性とともに高効率動作を小型かつ簡素な回路構成にて
実現させることができる。さらに2倍波以上の高調波に
おいても処理を行うことにより、一層の高効率化を図る
ことができる。
を有する第一のキャパシタを用いて、整合条件を出力重
視整合から歪重視整合に移行させると同時に、容量のバ
イアス依存性の無い第二のキャパシタを用いて2倍波の
整合条件をマイクロ波的に短絡させることにより、低歪
特性とともに高効率動作を小型かつ簡素な回路構成にて
実現させることができる。さらに2倍波以上の高調波に
おいても処理を行うことにより、一層の高効率化を図る
ことができる。
【図1】本発明の第1の実施例を示す等価回路図であ
る。
る。
【図2】本発明の第1の実施例に用いた(Bax Sr
1-x )TiO3 薄膜キャパシタにおける容量のバイアス
電圧依存性である。
1-x )TiO3 薄膜キャパシタにおける容量のバイアス
電圧依存性である。
【図3】本発明の第1の実施例の原理を示す模式図であ
る。
る。
【図4】本発明の第1の実施例の効果を示す模式図であ
る。
る。
【図5】本発明の第2の実施例を示す等価回路図であ
る。
る。
【図6】本発明の第2の実施例の原理を示す模式図であ
る。
る。
101 直列インダクタ 102 直列キャパシタ 103 並列キャパシタ 104 ドレインバイアス回路 105 DC阻止用のキャパシタ 106 キャパシタ用バイアス回路 501 直列インダクタ 502 並列キャパシタ 503 直列インダクタ 504 直列キャパシタ 505 並列キャパシタ 506 ドレインバイアス回路 507 DC阻止用のキャパシタ 508 キャパシタ用バイアス回路接続用端子
Claims (2)
- 【請求項1】インピーダンス整合用として容量にバイア
ス電圧依存性のあるキャパシタを有することを特徴とす
る整合回路。 - 【請求項2】基本波インピーダンス整合用として容量に
バイアス電圧依存性のある第一のキャパシタを有するこ
と、及び高調波インピーダンス整合用に容量のバイアス
電圧依存性のない第二のキャパシタを有することを特徴
とする整合回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9146697A JPH10335980A (ja) | 1997-06-04 | 1997-06-04 | 低歪高効率整合回路 |
KR1019980020421A KR100310623B1 (ko) | 1997-06-04 | 1998-06-02 | 정합회로및트랜지스터회로의정합방법 |
CA002239343A CA2239343C (en) | 1997-06-04 | 1998-06-02 | A matching circuit and a method for matching a transistor circuit |
CN98102218A CN1106067C (zh) | 1997-06-04 | 1998-06-03 | 一种匹配电路及用于匹配晶体管电路的方法 |
EP98110090A EP0883243A3 (en) | 1997-06-04 | 1998-06-03 | A matching circuit and a method for matching a transistor circuit |
US09/090,151 US6130589A (en) | 1997-06-04 | 1998-06-04 | Matching circuit and a method for matching a transistor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9146697A JPH10335980A (ja) | 1997-06-04 | 1997-06-04 | 低歪高効率整合回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10335980A true JPH10335980A (ja) | 1998-12-18 |
Family
ID=15413523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9146697A Pending JPH10335980A (ja) | 1997-06-04 | 1997-06-04 | 低歪高効率整合回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6130589A (ja) |
EP (1) | EP0883243A3 (ja) |
JP (1) | JPH10335980A (ja) |
KR (1) | KR100310623B1 (ja) |
CN (1) | CN1106067C (ja) |
CA (1) | CA2239343C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100450689B1 (ko) * | 2002-06-26 | 2004-10-01 | 주식회사 아모텍 | 부성 저항 능동 공진기 및 이를 이용한 고주파용 능동여파기 |
US7142072B2 (en) | 2003-09-22 | 2006-11-28 | Kyocera Corporation | Variable matching circuit, variable resonance circuit, variable phase-shifting circuit and variable attenuation circuit each having variable-capacitance capacitor |
US10848110B2 (en) | 2018-04-25 | 2020-11-24 | Murata Manufacturing Co., Ltd. | High frequency amplification circuit, high frequency front-end circuit, and communication device |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6577199B2 (en) * | 2000-12-07 | 2003-06-10 | Ericsson, Inc. | Harmonic matching network for a saturated amplifier |
US7034620B2 (en) | 2002-04-24 | 2006-04-25 | Powerwave Technologies, Inc. | RF power amplifier employing bias circuit topologies for minimization of RF amplifier memory effects |
US6806767B2 (en) * | 2002-07-09 | 2004-10-19 | Anadigics, Inc. | Power amplifier with load switching circuit |
TW588512B (en) * | 2002-12-19 | 2004-05-21 | Memetics Technology Co Ltd | An impedance matching method and circuits designed by this method |
KR20040062783A (ko) * | 2003-01-03 | 2004-07-09 | 주식회사 케이티 | Tdsl 기반 t-lan 전송장치에 의한 누화간섭 영향저감 장치 |
US7023270B2 (en) * | 2003-01-03 | 2006-04-04 | Junghyun Kim | High efficiency power amplifier |
US7151411B2 (en) * | 2004-03-17 | 2006-12-19 | Paratek Microwave, Inc. | Amplifier system and method |
US7053728B2 (en) * | 2004-03-19 | 2006-05-30 | Avago Technologies General Ip Pte. Ltd. | Impedance transformation network, power amplifier and method for efficiently transmitting output signal using a series varactor device |
EP1768254A4 (en) * | 2004-07-14 | 2008-08-20 | Mitsubishi Electric Corp | AMPLIFIER WITH HIGH OUTPUT |
KR100704686B1 (ko) * | 2004-09-14 | 2007-04-06 | 아바고테크놀로지스코리아 주식회사 | 다이오드 전압제어를 통한 전력증폭기의 온도보상회로 |
KR100654646B1 (ko) * | 2004-10-11 | 2006-12-08 | 아바고테크놀로지스코리아 주식회사 | 전력증폭기의 온도보상 바이어스 회로 |
US9270249B2 (en) * | 2012-08-20 | 2016-02-23 | Htc Corporation | Tunable impedance matching circuit |
US9026060B2 (en) | 2012-11-30 | 2015-05-05 | Qualcomm Incorporated | Bidirectional matching network |
CN104901650B (zh) * | 2015-05-27 | 2017-12-15 | 北京工业大学 | 一种大功率高频激励源的阻抗匹配装置及其实现方法 |
CN104935285B (zh) * | 2015-06-05 | 2018-08-21 | 电子科技大学 | 一种输出阻抗匹配结构 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2606270C3 (de) * | 1976-02-17 | 1978-11-23 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Mehrstufige Begrenzerverstärkerschaltung |
US4048598A (en) * | 1976-05-28 | 1977-09-13 | Rca Corporation | Uhf tuning circuit utilizing a varactor diode |
US4945317A (en) * | 1987-09-22 | 1990-07-31 | Nippon Hoso Kyokai | Matching circuit |
US4835485A (en) * | 1988-03-25 | 1989-05-30 | General Electric Company | Unconditionally-stable ultra low noise R.F. preamplifier |
JPH0366210A (ja) * | 1989-08-04 | 1991-03-20 | Matsushita Electric Ind Co Ltd | 高周波トランジスタの整合回路 |
JPH0821802B2 (ja) * | 1989-08-04 | 1996-03-04 | 松下電器産業株式会社 | 高周波トランジスタの整合回路 |
JPH0821803B2 (ja) * | 1989-08-04 | 1996-03-04 | 松下電器産業株式会社 | 高周波トランジスタの整合回路 |
US4994761A (en) * | 1989-11-06 | 1991-02-19 | Motorola Inc. | VHF power amplifier |
IT1239472B (it) * | 1990-04-09 | 1993-11-02 | Sits Soc It Telecom Siemens | Linearizzatore del tipo a predistorsione per amplificatori di potenza a microonde |
US5095285A (en) * | 1990-08-31 | 1992-03-10 | Texas Instruments Incorporated | Monolithically realizable harmonic trapping circuit |
JP3086512B2 (ja) * | 1990-11-14 | 2000-09-11 | エリクソン−ジーイー モービル コミュニケーションズ ホールディング インコーポレイテッド | 送信機及びその電力増幅回路 |
JP2518170B2 (ja) * | 1991-04-15 | 1996-07-24 | 株式会社村田製作所 | 静電センサ装置 |
US5216392A (en) * | 1991-07-05 | 1993-06-01 | Motorola, Inc. | Automatically controlled varactor tuned matching networks for a crystal filter |
JP2529038B2 (ja) * | 1991-07-19 | 1996-08-28 | 株式会社日立製作所 | 高周波高効率電力増幅器 |
JP3381283B2 (ja) * | 1991-12-24 | 2003-02-24 | 株式会社デンソー | 可変リアクタンス回路およびこれを用いた可変整合回路 |
JP3183360B2 (ja) * | 1992-06-25 | 2001-07-09 | 日本電信電話株式会社 | 電力増幅器 |
US5347559A (en) * | 1992-12-30 | 1994-09-13 | Digital Equipment Corporation | Apparatus and method of data transfer between systems using different clocks |
US5339048A (en) * | 1993-05-03 | 1994-08-16 | Motorola, Inc. | Radio frequency amplifier |
JPH0738120A (ja) * | 1993-07-21 | 1995-02-07 | Sumitomo Electric Ind Ltd | 高周波高出力増幅器 |
JP3412292B2 (ja) * | 1994-10-31 | 2003-06-03 | 三菱電機株式会社 | 高調波抑圧回路 |
JPH08204463A (ja) * | 1995-01-30 | 1996-08-09 | Toshiba Corp | 集積回路 |
US5673001A (en) * | 1995-06-07 | 1997-09-30 | Motorola, Inc. | Method and apparatus for amplifying a signal |
US5708573A (en) * | 1996-02-01 | 1998-01-13 | Hughes Electronics | Varactor controlled fixed frequency VHF DC-DC converter |
US5880635A (en) * | 1997-04-16 | 1999-03-09 | Sony Corporation | Apparatus for optimizing the performance of a power amplifier |
-
1997
- 1997-06-04 JP JP9146697A patent/JPH10335980A/ja active Pending
-
1998
- 1998-06-02 KR KR1019980020421A patent/KR100310623B1/ko not_active IP Right Cessation
- 1998-06-02 CA CA002239343A patent/CA2239343C/en not_active Expired - Fee Related
- 1998-06-03 CN CN98102218A patent/CN1106067C/zh not_active Expired - Fee Related
- 1998-06-03 EP EP98110090A patent/EP0883243A3/en not_active Withdrawn
- 1998-06-04 US US09/090,151 patent/US6130589A/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100450689B1 (ko) * | 2002-06-26 | 2004-10-01 | 주식회사 아모텍 | 부성 저항 능동 공진기 및 이를 이용한 고주파용 능동여파기 |
US7142072B2 (en) | 2003-09-22 | 2006-11-28 | Kyocera Corporation | Variable matching circuit, variable resonance circuit, variable phase-shifting circuit and variable attenuation circuit each having variable-capacitance capacitor |
US7227431B2 (en) | 2003-09-22 | 2007-06-05 | Kyocera Corporation | Variable matching circuit, variable resonance circuit, variable phase-shifting circuit and variable attenuation circuit each having variable-capacitance capacitor |
US7283018B2 (en) | 2003-09-22 | 2007-10-16 | Kyocera Corporation | Variable matching circuit, variable resonance circuit, variable phase-shifting circuit and variable attenuation circuit each having variable-capacitance capacitor |
US10848110B2 (en) | 2018-04-25 | 2020-11-24 | Murata Manufacturing Co., Ltd. | High frequency amplification circuit, high frequency front-end circuit, and communication device |
US11437959B2 (en) | 2018-04-25 | 2022-09-06 | Murata Manufacturing Co., Ltd. | High frequency amplification circuit, high frequency front-end circuit, and communication device |
Also Published As
Publication number | Publication date |
---|---|
CA2239343C (en) | 2001-08-07 |
CN1106067C (zh) | 2003-04-16 |
EP0883243A2 (en) | 1998-12-09 |
CA2239343A1 (en) | 1998-12-04 |
EP0883243A3 (en) | 1999-09-08 |
KR100310623B1 (ko) | 2002-08-21 |
CN1204890A (zh) | 1999-01-13 |
US6130589A (en) | 2000-10-10 |
KR19990006595A (ko) | 1999-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10335980A (ja) | 低歪高効率整合回路 | |
JP4926722B2 (ja) | 安定化回路網を有する電力増幅器 | |
JP4146256B2 (ja) | 利得可変型増幅器 | |
KR20060076246A (ko) | 증폭기와 집적 회로 | |
JP3405401B2 (ja) | 前置補償型線形化器および線形化増幅器 | |
Buisman et al. | Low-distortion, low-loss varactor-based adaptive matching networks, implemented in a silicon-on-glass technology | |
US7135931B2 (en) | Negative conductance power amplifier | |
KR20180000041A (ko) | 공통 게이트 증폭 회로 및 그것을 이용한 전력 증폭기 | |
US6621347B2 (en) | RF power amplifier | |
JP3439344B2 (ja) | 半導体増幅器 | |
JPH09289421A (ja) | 高周波用電力増幅器 | |
US6087900A (en) | Parallel push-pull amplifier using complementary device | |
US20180294777A1 (en) | Compact load network for doherty power amplifier using lumped components | |
JP2883218B2 (ja) | 半導体増幅器 | |
US9692471B2 (en) | Wireless receiver with high linearity | |
US3493882A (en) | Unit transistor amplifier with matched input and output impedances | |
Torii et al. | An AM-PM compensation of differential power amplifier using capacitance neutralization | |
JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
US20190305733A1 (en) | Second Harmonic Terminations for AM-AM and AM-PM Suppression | |
CN110113015B (zh) | 栅极偏置电路及功率放大器 | |
JP3234769B2 (ja) | 周波数逓倍回路及びその駆動方法 | |
JPH09162657A (ja) | マイクロ波電力増幅回路 | |
JP3120762B2 (ja) | 増幅器 | |
Otmani et al. | Extension of Quasi-Load Insensitive Class-E Doherty Operation with Complex Load Trajectories | |
JP2023121881A (ja) | リニアライザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000718 |