JP3439344B2 - 半導体増幅器 - Google Patents
半導体増幅器Info
- Publication number
- JP3439344B2 JP3439344B2 JP17145298A JP17145298A JP3439344B2 JP 3439344 B2 JP3439344 B2 JP 3439344B2 JP 17145298 A JP17145298 A JP 17145298A JP 17145298 A JP17145298 A JP 17145298A JP 3439344 B2 JP3439344 B2 JP 3439344B2
- Authority
- JP
- Japan
- Prior art keywords
- characteristic
- semiconductor amplifier
- fet
- circuit
- linear amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
ミリ波帯域で用いられる半導体増幅器に関し、特に歪補
償回路を内臓した半導体増幅器に関する。
システムにおいては、高周波電力の増幅を行うためのに
電界効果トランジスタ等の非線形増幅素子を有する半導
体増幅器が用いられている。そのため、半導体増幅器の
歪特性はシステム全体の性能に大きな影響を及ぼすこと
が多い。そのため、従来の半導体増幅器では、リニアラ
イザ等の歪補償回路を非線形増幅素子に外付けにして、
素子の非線形性に起因して発生する歪成分を除去するこ
とで歪特性を改善する方法が採られてきた。
7に示す。ここでは、非線形増幅素子の例として電界効
果トランジスタ( Field Effect Tra
nsistor:以下FETと称する。)を用いて説明
する。
21と、受動素子22、23と、出力整合回路4と、F
ET1とから構成されている。
動素子13、リニアライザ21、受動素子22を介して
FET1のゲート電極に入力されている。そして、FE
Tのソース電力は接地されていて、ドレイン電極は出力
整合回路4を介して出力端子102に接続されている。
リニアライザ21は、入力される電力の増加に伴い利得
(相対比)が増加し、位相シフトが負方向に増加する特
性を有している。このリニアライザ21には、カプラな
どの受動素子を組み合わせたもの、また、ダイオード等
の能動素子を使ったものがある。
タ等であり、リニアライザ21とFET1間の整合性の
不一致のために発生する反射成分を除去するためのもの
である。
02に接続される負荷との間の整合性をとるためのもの
である。
01から入力された信号は受動素子23、リニアライザ
21、受動素子22を介してFET1のゲート電力に入
力され、FET1で増幅された後に出力整合回路4を介
して出力端子102から出力される。
素子であるFET1は入力される電力の増加に伴い利得
が低下し、位相特性が劣化(つまり位相シフトが正方向
に増大)し、歪が増大する。しかし、この従来の半導体
増幅器には、FET1とは逆の通過位相特性および通過
利得特性を有するリニアライザ21が設けられているた
め、FET1の特性はリニアライザ21の特性によりキ
ャンセルされ、半導体増幅器全体としては低歪特性が達
成される。
成されているが、例えば、ダイオードのような能動素子
を動作させてリニアライザ21を構成した場合、能動素
子を駆動させるための消費電力が発生する。
外付けする場合、半導体増幅器全体が大型化する。さら
にリニアライザ21と非線形増幅素子であるFET1間
の整合性の不一致が生じやすく、不整合による反射成分
を除去するためのアイソレータ等の受動素子22、23
を設ける必要が発生するため半導体増幅器全体が大きく
なってしまう。
増幅器では、消費電力が大きくなってしまうとともに全
体の大きさが大きいう問題点があった。
めになされたもので、小型で歪補償回路での消費電力を
低減した半導体増幅器を提供することを目的とする。
に、本発明の半導体増幅器は、入力信号を増幅して出力
する非線形増幅素子と、前記非線形増幅素子の入力側に
設けられ、受動素子とソース電極およびドレイン電極が
接地されているFETとから構成されることにより前記
非線形増幅素子の通過利得特性および通過位相特性とは
逆の通過利得特性および通過位相特性を有している特性
改善回路とを有している。
非線形増幅素子と前記特性改善回路とのインピーダンス
特性を整合するための入力整合回路をさらに有してい
る。
特性改善回路における前記受動素子が、非線形増幅素子
への入力信号線に一端が接続されたキャパシタと、前記
キャパシタの他端に一端が接続された抵抗と、前記抵抗
の他端に一端が接続され、前記FETのゲート電極に他
端が接続されたインダクタである。
成されているため、入力レベルが増大し、非線形性増幅
素子の通過利得特性や通過位相特性が変化した場合で
も、特性改善回路は非線形増幅素子の通過利得特性およ
び通過位相特性とは逆の通過利得特性および通過位相特
性を有しているため、半導体増幅器全体の通過利得、通
過位相の線形性が保たれる。従って、従来の半導体増幅
器と同様に歪み特性を改善することができる。
ソース電力およびドレイン電極が接地されているFET
とから構成されているので、従来のリニアライザ等を用
いた場合と比較して半導体増幅器全体の小型化を図るこ
とができる。
のキャパシタが設けられているため、入力端子から入力
される信号の電圧に起因した直流電流が受動回路に流れ
ることを回避することができ、消費電力を低減すること
ができる。
改善回路が、非線形性増幅素子の出力側に設けられてい
る。
設けることでも、入力側に特性改善回路を設けた場合と
同様に、半導体増幅器全体の小型化を図ることができる
とともに消費電流を低減することができる。
図面を参照して詳細に説明する。
実施形態の半導体増幅器の回路図である。図7中と同番
号は同じ構成要素を示す 本実施形態の半導体増幅器は、入力整合回路2、3と、
特性改善回路10と、FET1と、出力整合回路4とか
ら構成されている。本実施形態では、非線形性素子の例
としてFETを用いて説明する。
101から入力された信号は、入力整合回路2、入力整
合回路3を介してFET1のゲート電力に入力され、F
ET1により増幅される。そして、FET1により増幅
された信号は、FET1のドレイン電極から出力整合回
路4を介して出力端子102に出力されている。FET
1のソース電極は、図7の従来の半導体増幅器と同様に
接地されている。
力整合回路3の間に接続されている。そして、この特性
改善回路10は、キャパシタ5と、抵抗6と、インダク
タ7と、FET8とから構成されている。
力整合回路3の間に接続されている。そして、抵抗6
は、一端がキャパシタ6の他端と接続され、インダクタ
7も一端が抵抗6の他端と接続されている。このキャパ
シタ5、抵抗6、インダクタ7により受動回路が構成さ
れている。
く、ソース電極およびドレイン電極は接地され、ゲート
電極はインダクタ7の他端と接続されている。
ついて説明する。
例を図2に示し、特性改善回路10の通過位相特性の計
算例を図3に示す。
過利得と通過位相のキャパシタ5に対するFET8のゲ
ート容量の比の値に対する変化を示したグラフである。
の周波数は12.25GHzで、キャパシタ5は0.5
pF、抵抗6は1Ω、インダクタ7は0.5nHの場合
のグラフである。
8のゲート容量/キャパシタ5の容量が1→5に変化す
ることにより通過利得は増加し、通過位相は減少してい
ることがわかる。
のレベルが増大するとFET8のゲート容量は増加する
が、キャパシタ5の容量は一定であるため、特性改善回
路10の通過利得は増大し、通過位相は減少する。
力される信号のレベルが増大すると通過利得は減少し、
通過位相は増加する。
性改善回路10は、図7の従来の半導体増幅器における
リニアライザ21と同様に、FET1の通過利得、通過
位相特性を補償する動作を行うことが分かる。この結
果、特性改善回路10が設けられていることにより本実
施形態の半導体増幅器の歪特性は改善されることがわか
る。
路2、3と一緒になって半導体増幅器全体の入力回路を
構成するので、半導体増幅器全体の小型化を図ることが
できる。また、信号線に最も近い所にキャパシタ5が設
けられているため、入力端子101から入力される信号
の電圧に起因した直流電流が受動回路に流れることを回
避することができ、消費電力を低減することができる。
イン電極が接地されているため、動作せず消費電力が発
生することはない。
力特性と歪特性(3次相互変調)の、特性改善回路10
の装荷前と装荷後のグラフを示す。この図4より特性改
善回路10が設けられていることにより、一部の出力レ
ベルを除いて、同じ出力レベルの場合に低歪化を達成す
されていることがわかる。
が12.25GHzの場合に低歪化を達成することがで
きるように、キャパシタ5、抵抗6、インダクタ7の値
を設定しているが、これらの値を他の値に設定すること
により任意の周波数の特定の出力レベルでの低歪化を達
成することができる。
な構成例を図5を参照して説明する。
善回路10から構成されてる入力回路を実際に実現した
場合の構成の一例を示した図である。
回路10は、例えばアルミナ、アルミナイトライド等の
誘電体基板上に実現されている。また、この図5では、
入力整合回路2、3は分布定数線路により構成されてい
て、抵抗6は薄膜などで構成されている。また、インダ
クタ7は金ワイヤで構成されている。
イン電極は、誘電体基板中に設けたバイアホールで誘電
体基板の裏面と接地されている。
積及び誘電膜の誘電率により決定される。抵抗6の抵抗
値は薄膜の線路長により決定される。さらに、インダク
タ7の値は金ワイヤの長さにより決定される。
路は、4.7mm×1.8mmという小さい面積の誘電
体基板上に構成することができている。
のアルミナ、アルミナイトライド等の基板上で実現した
が、MMIC(マイクロ波モノリシックIC)などのよ
うに入力回路をFET1と同一基板上で実現することも
可能である。
2、3の間に設けているが、FET1のドレイン電極と
出力端子102の間に出力整合回路を2つ設けて、その
出力整合回路の間に構成するようにしてもよい。
増幅素子と同一基板上(ガリウム砒素:GaAs、イン
ジウムリン:InP等)に構成しても同様な効果が得ら
れる。
実施形態の半導体増幅器について説明する。
ように、図1の第1の実施形態の半導体増幅器に対して
特性改善回路10を特性改善回路20に置き換えたもの
である。
対して、FET8をダイオード9に置き換えたものであ
る。ダイオード9は、アノード電極がインダクタ7に接
続され、カソード電極が接地されていることにより順方
向に接地されている。
される信号のレベルが増大するのに伴い、その容量は増
加する。そして、ダイオード9の容量の増加に伴って、
特性改善回路20の通過利得特性は増加し、通過位相特
性は減少する。つまり、特性改善回路20は、第1の実
施形態の特性改善回路10と同様な特性を有している。
うに、キャパシタ5、抵抗6、インダクタ7とから構成
されてい受動回路にFET8の代わりにダイオード9を
用いた場合でも第1の実施形態と同様な結果が得られ
る。
形増幅素子としてFETを用いた場合について説明した
が、本発明はこれに限定されるものではなく、他の非線
形増幅素子を用いた場合でも同様に適用することができ
るものである。
幅器は、受動素子とFETまたはダイオードからなる特
性改善回路を用いて歪み特性を改善しているので、消費
電力を低く抑えるとともに小型化が図れるという効果を
有する。
た回路図である。
利得の計算例を示したグラフである。
位相特性の計算例を示したグラフである。
の、特性改善回路10の装加前後の出力依存性を示した
グラフである。
図である。
図である。
Claims (8)
- 【請求項1】入力信号を増幅して出力する非線形増幅素
子と、前記非線形増幅素子の入力側に設けられ、キャパ
シタを含む受動素子とソース電極およびドレイン電極が
接地されているFETとから構成されることにより前記
非線形増幅素子の通過利得特性および通過位相特性とは
逆の通過利得特性および通過位相特性を有している特性
改善回路と、を有し、 前記キャパシタの一端は前記非線形増幅素子の入力信号
線側に、他端は前記FETのゲート電極側に接続されて
いることを特徴とする 半導体増幅器。 - 【請求項2】前記非線形増幅素子と前記特性改善回路と
のインピーダンス特性を整合するための入力整合回路を
さらに有する請求項1記載の半導体増幅器。 - 【請求項3】前記特性改善回路における前記受動素子が
非線形増幅素子への入力信号線に一端が接続されたキャ
パシタと、前記キャパシタの他端に一端が接続された抵
抗と、前記抵抗の他端に一端が接続され、前記FETの
ゲート電極に他端が接続されたインダクタである請求項
1または2記載の半導体増幅器。 - 【請求項4】入力信号を増幅して出力する非線形増幅素
子と、前記非線形増幅素子の出力側に設けられ、キャパ
シタを含む受動素子とソース電極およびドレイン電極が
接地されているFETとから構成されることにより前記
非線形増幅素子の通過利得特性および通過位相特性とは
逆の通過利得特性および通過位相特性を有している特性
改善回路と、を有し、 前記キャパシタの一端は前記非線形増幅素子の出力信号
線側に、他端は前記FETのゲート電極側に接続されて
いることを特徴とする 半導体増幅器。 - 【請求項5】前記非線形増幅素子と前記特性改善回路と
のインピーダンス特性を整合するための出力整合回路を
さらに有する請求項4記載の半導体増幅器。 - 【請求項6】前記特性改善回路における前記受動素子が
非線形増幅素子からの出力信号線に一端が接続されたキ
ャパシタと、前記キャパシタの他端に一端が接続された
抵抗と、前記抵抗の他端に一端が接続され、前記FET
のゲート電極に他端が接続されたインダクタである請求
項4または5記載の半導体増幅器。 - 【請求項7】前記非線形増幅素子と前記特性改善回路が
同一半導体基板上に構成されている請求項1から6のい
ずれか1項記載の半導体増幅器。 - 【請求項8】前記非線形増幅素子が、ソース電極が接地
されている増幅用のFETである請求項1から7のいず
れか1項記載の半導体増幅器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17145298A JP3439344B2 (ja) | 1998-06-18 | 1998-06-18 | 半導体増幅器 |
US09/332,983 US6166604A (en) | 1998-06-18 | 1999-06-15 | Semiconductor amplifier with compensated passing gain characteristic and passing phase characteristic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17145298A JP3439344B2 (ja) | 1998-06-18 | 1998-06-18 | 半導体増幅器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003115528A Division JP2003332851A (ja) | 2003-04-21 | 2003-04-21 | 半導体増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000013150A JP2000013150A (ja) | 2000-01-14 |
JP3439344B2 true JP3439344B2 (ja) | 2003-08-25 |
Family
ID=15923375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17145298A Expired - Fee Related JP3439344B2 (ja) | 1998-06-18 | 1998-06-18 | 半導体増幅器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6166604A (ja) |
JP (1) | JP3439344B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100325420B1 (ko) * | 2000-02-15 | 2002-02-21 | 강인호 | 개선된 이득을 갖는 포락선 추적 증폭기, 이를 이용한 이동 통신 단말기 및 그에 관한 이득 개선 방법 |
KR100471386B1 (ko) * | 2002-06-05 | 2005-02-21 | 주식회사 웨이브아이씨스 | 전기적 튜닝이 가능한 전치왜곡기 |
KR100457785B1 (ko) * | 2002-06-05 | 2004-11-18 | 주식회사 웨이브아이씨스 | 전기적 튜닝이 가능한 전치왜곡기 |
TWI231645B (en) * | 2003-10-16 | 2005-04-21 | Novatek Microelectronics Corp | Power amplifier having active bias circuit |
JP4492169B2 (ja) * | 2004-03-24 | 2010-06-30 | 日本電気株式会社 | 増幅器 |
US8340714B2 (en) | 2007-12-14 | 2012-12-25 | Microsoft Corporation | Computing device with configurable antenna |
US8779857B2 (en) * | 2009-08-14 | 2014-07-15 | Qualcomm Incorporated | Amplifier with variable matching circuit to improve linearity |
JP6364956B2 (ja) * | 2014-05-23 | 2018-08-01 | 三菱電機株式会社 | リニアライザ |
JP2015222912A (ja) | 2014-05-23 | 2015-12-10 | 三菱電機株式会社 | リニアライザ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5640309A (en) * | 1979-09-11 | 1981-04-16 | Nec Corp | Extra-high frequency transistor amplifying unit |
US4532477A (en) * | 1983-12-23 | 1985-07-30 | At&T Bell Laboratories | Distortion compensation for a microwave amplifier |
JPH01295510A (ja) * | 1988-05-23 | 1989-11-29 | Nec Corp | 非線形補償回路 |
FI91337C (fi) * | 1990-04-27 | 1994-06-10 | Nokia Mobile Phones Ltd | Kytkentäjärjestely harhatoiston eliminoimiseksi radiopuhelimen vastaanottimessa |
JPH04175002A (ja) * | 1990-11-08 | 1992-06-23 | Nec Corp | 電界効果トランジスタのバイアス回路 |
US5202649A (en) * | 1991-03-20 | 1993-04-13 | Mitsubishi Denki Kabushiki Kaisha | Microwave integrated circuit device having impedance matching |
JP3381283B2 (ja) * | 1991-12-24 | 2003-02-24 | 株式会社デンソー | 可変リアクタンス回路およびこれを用いた可変整合回路 |
JPH05267585A (ja) * | 1992-03-19 | 1993-10-15 | Mitsubishi Electric Corp | 増幅器 |
JPH06350354A (ja) * | 1993-06-02 | 1994-12-22 | Nec Corp | 増幅回路 |
US5523716A (en) * | 1994-10-13 | 1996-06-04 | Hughes Aircraft Company | Microwave predistortion linearizer |
US5506544A (en) * | 1995-04-10 | 1996-04-09 | Motorola, Inc. | Bias circuit for depletion mode field effect transistors |
-
1998
- 1998-06-18 JP JP17145298A patent/JP3439344B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-15 US US09/332,983 patent/US6166604A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6166604A (en) | 2000-12-26 |
JP2000013150A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6400226B2 (en) | Distributed amplifier with improved flatness of frequency characteristic | |
US6320462B1 (en) | Amplifier circuit | |
US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
JP3439344B2 (ja) | 半導体増幅器 | |
US7135931B2 (en) | Negative conductance power amplifier | |
JP6837602B2 (ja) | 分布型増幅器 | |
KR101678132B1 (ko) | 능동 정합을 갖는 분산 전력 증폭기 | |
JP2003332851A (ja) | 半導体増幅器 | |
US6239670B1 (en) | Short-stub matching circuit | |
JP3231449B2 (ja) | マイクロ波回路 | |
JP3886642B2 (ja) | 高周波利得可変増幅回路 | |
JP3120762B2 (ja) | 増幅器 | |
JP3062358B2 (ja) | マイクロ波集積回路素子 | |
Sokolov et al. | X-band monolithic GaAs push-pull amplifiers | |
JP3917742B2 (ja) | 温度補償機能付き増幅器 | |
JPH0758870B2 (ja) | 低抗帰還形増幅器 | |
JPS6349923B2 (ja) | ||
JP4492169B2 (ja) | 増幅器 | |
JPH0261175B2 (ja) | ||
JPH06276038A (ja) | 高周波低雑音増幅器 | |
JP2878900B2 (ja) | 高出力半導体増幅器 | |
US20220271719A1 (en) | Semiconductor device | |
JP3302643B2 (ja) | 歪補償回路 | |
JP2633368B2 (ja) | マイクロ波集積回路 | |
JPH10335954A (ja) | 広帯域フィードバック増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |