JPH10335597A - 容量素子を有する半導体装置およびその製造方法 - Google Patents
容量素子を有する半導体装置およびその製造方法Info
- Publication number
- JPH10335597A JPH10335597A JP9146479A JP14647997A JPH10335597A JP H10335597 A JPH10335597 A JP H10335597A JP 9146479 A JP9146479 A JP 9146479A JP 14647997 A JP14647997 A JP 14647997A JP H10335597 A JPH10335597 A JP H10335597A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- lower electrode
- semiconductor device
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 強誘電体容量素子を用いた半導体装置におい
て、強誘電体を容量素子部でエッチングにより加工して
いるために容量素子の絶縁性等の電気的特性が劣化する
こと、および容量素子の上下電極間が短絡しやすいこ
と。 【解決手段】 容量素子部において強誘電体膜８をエッ
チングしていない構造とする。このような構造を形成す
るために、下部電極７加工後に強誘電体膜を成膜する。
また、下部電極７と下地酸化膜の間に拡散防止膜を設け
ることにより、強誘電体を構成する元素の下地酸化膜へ
の拡散を防止する。さらに下部電極がテーパをもった形
状とすることにより、下部電極加工後でも均一な強誘電
体膜形成が容易になる。
て、強誘電体を容量素子部でエッチングにより加工して
いるために容量素子の絶縁性等の電気的特性が劣化する
こと、および容量素子の上下電極間が短絡しやすいこ
と。 【解決手段】 容量素子部において強誘電体膜８をエッ
チングしていない構造とする。このような構造を形成す
るために、下部電極７加工後に強誘電体膜を成膜する。
また、下部電極７と下地酸化膜の間に拡散防止膜を設け
ることにより、強誘電体を構成する元素の下地酸化膜へ
の拡散を防止する。さらに下部電極がテーパをもった形
状とすることにより、下部電極加工後でも均一な強誘電
体膜形成が容易になる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に強誘電体材料を容量絶縁膜に用
いた容量素子を含む半導体装置およびその製造方法に関
する。
の製造方法に関し、特に強誘電体材料を容量絶縁膜に用
いた容量素子を含む半導体装置およびその製造方法に関
する。
【０００２】
【従来の技術】近年、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 やＳｒＢ
ｉ2 Ｔａ2 Ｏ9 などのヒステリシス特性を有する強誘電
体材料を容量絶縁膜に用いた容量素子を有する不揮発性
メモリが開発されている。このような容量素子は、通常
前記強誘電体および強誘電体を挟む上部電極および下部
電極をエッチングにより加工することによって、形成さ
れる。例えば、国際公開第９４−１０７０４号には以下
のような方法が述べられている。まず、第１の層間絶縁
膜上に下部電極・容量絶縁膜（強誘電体）・上部電極を
順に成膜する。（図６（Ａ））その後に上部電極をエッ
チングする。（図６（Ｂ））次に下部電極をエッチング
する。（図６（Ｃ））最後に強誘電体膜をエッチングし
容量素子を形成する。（図６（Ｄ））同じく国際公開第
９４−１０７０４号には、上部電極をエッチングした
後、強誘電体・下部電極をエッチングすることにより容
量素子を形成する方法も述べられている。このように下
部電極を全面に形成した後に強誘電体を成膜し、パター
ニングにより容量素子を形成する方法は一般的に行われ
ている。
ｉ2 Ｔａ2 Ｏ9 などのヒステリシス特性を有する強誘電
体材料を容量絶縁膜に用いた容量素子を有する不揮発性
メモリが開発されている。このような容量素子は、通常
前記強誘電体および強誘電体を挟む上部電極および下部
電極をエッチングにより加工することによって、形成さ
れる。例えば、国際公開第９４−１０７０４号には以下
のような方法が述べられている。まず、第１の層間絶縁
膜上に下部電極・容量絶縁膜（強誘電体）・上部電極を
順に成膜する。（図６（Ａ））その後に上部電極をエッ
チングする。（図６（Ｂ））次に下部電極をエッチング
する。（図６（Ｃ））最後に強誘電体膜をエッチングし
容量素子を形成する。（図６（Ｄ））同じく国際公開第
９４−１０７０４号には、上部電極をエッチングした
後、強誘電体・下部電極をエッチングすることにより容
量素子を形成する方法も述べられている。このように下
部電極を全面に形成した後に強誘電体を成膜し、パター
ニングにより容量素子を形成する方法は一般的に行われ
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ような構造および製造方法には下記のような問題点があ
る。
ような構造および製造方法には下記のような問題点があ
る。
【０００４】第１の問題点は、強誘電体を容量素子部で
エッチングにより加工していることである。その理由
は、エッチング時に強誘電体側壁部および内部に欠陥が
生じ、この欠陥により容量素子の絶縁性や残留分極値等
の電気的特性が劣化するからである。また強誘電体の加
工精度が悪いために素子の微細化に適さない。
エッチングにより加工していることである。その理由
は、エッチング時に強誘電体側壁部および内部に欠陥が
生じ、この欠陥により容量素子の絶縁性や残留分極値等
の電気的特性が劣化するからである。また強誘電体の加
工精度が悪いために素子の微細化に適さない。
【０００５】第２の問題点は、容量素子の上下電極間が
短絡しやすいことである。その理由は、通常Ｐｔ等の貴
金属が電極材料として用いられるが、これらの貴金属は
化学的なエッチングが困難であるため、エッチング時に
レジスト側部に付着物が生成しやすい。そのため下部電
極エッチング時に付着物があると、レジスト除去後に前
記付着物を介して下部電極が上部電極と短絡しやすいか
らである。
短絡しやすいことである。その理由は、通常Ｐｔ等の貴
金属が電極材料として用いられるが、これらの貴金属は
化学的なエッチングが困難であるため、エッチング時に
レジスト側部に付着物が生成しやすい。そのため下部電
極エッチング時に付着物があると、レジスト除去後に前
記付着物を介して下部電極が上部電極と短絡しやすいか
らである。
【０００６】本発明の目的は、強誘電体の劣化を防止
し、かつ電極のエッチング不良による容量の短絡を防止
した、歩留まりのよい高集積な半導体メモリ装置および
その製造方法を提供することである。
し、かつ電極のエッチング不良による容量の短絡を防止
した、歩留まりのよい高集積な半導体メモリ装置および
その製造方法を提供することである。
【０００７】
【課題を解決するための手段】本発明者らは、上記の課
題を解決するために、強誘電体膜の構造および形成手段
に着目して検討した結果、本発明に到達した。
題を解決するために、強誘電体膜の構造および形成手段
に着目して検討した結果、本発明に到達した。
【０００８】すなわち、本発明の第１の発明は、強誘電
体材料を容量絶縁膜とする容量素子を有する半導体装置
において、容量素子部における強誘電体膜がコンタクト
部を除いてエッチング加工されていない構造であること
を特徴とする半導体装置である。
体材料を容量絶縁膜とする容量素子を有する半導体装置
において、容量素子部における強誘電体膜がコンタクト
部を除いてエッチング加工されていない構造であること
を特徴とする半導体装置である。
【０００９】上記した本発明においては、前記容量素子
部の強誘電体膜または下部電極と前記容量素子の下地層
間絶縁膜の間に拡散防止膜が設けられていることが好ま
しい。
部の強誘電体膜または下部電極と前記容量素子の下地層
間絶縁膜の間に拡散防止膜が設けられていることが好ま
しい。
【００１０】また、前記拡散防止膜がＴｉ，Ｚｒ，Ｔａ
のいずれか１つまたは複数の元素の酸化物またはＳｉの
窒化物であることが好ましく、さらに前記容量素子部に
下部電極がテーパをもった構造であることが好ましい。
のいずれか１つまたは複数の元素の酸化物またはＳｉの
窒化物であることが好ましく、さらに前記容量素子部に
下部電極がテーパをもった構造であることが好ましい。
【００１１】本発明の第２の発明は、強誘電体材料を容
量絶縁膜とする容量素子を有する半導体装置において、
前記容量素子の下部電極を加工後に容量絶縁膜となる強
誘電体膜を形成することを特徴とする半導体装置の製造
方法である。
量絶縁膜とする容量素子を有する半導体装置において、
前記容量素子の下部電極を加工後に容量絶縁膜となる強
誘電体膜を形成することを特徴とする半導体装置の製造
方法である。
【００１２】上記した本発明においては、パターニング
されたレジストをエッチングにより後退させながら前記
下部電極をエッチングすることが好ましい。
されたレジストをエッチングにより後退させながら前記
下部電極をエッチングすることが好ましい。
【００１３】上記した本発明を後述する図を用いて具体
的かつ簡略に示せば、容量素子部において強誘電体膜
（図１の８）をエッチングしていない構造とすることで
ある。かかる構造による場合は、エッチングによる強誘
電体の劣化を生じないため、良好な電気的特性を有する
容量素子を得ることができる。また、このような構造を
形成するために、下部電極（図１の７）を加工後に強誘
電体膜を成膜する方法が採用される。そのため、下部電
極加工時にレジスト側部に付着物が生成しても、化学的
または機械的な方法により付着物を除去できるため、容
量素子が短絡することがない。
的かつ簡略に示せば、容量素子部において強誘電体膜
（図１の８）をエッチングしていない構造とすることで
ある。かかる構造による場合は、エッチングによる強誘
電体の劣化を生じないため、良好な電気的特性を有する
容量素子を得ることができる。また、このような構造を
形成するために、下部電極（図１の７）を加工後に強誘
電体膜を成膜する方法が採用される。そのため、下部電
極加工時にレジスト側部に付着物が生成しても、化学的
または機械的な方法により付着物を除去できるため、容
量素子が短絡することがない。
【００１４】また、下部電極と下地酸化膜の間に拡散防
止膜を設けることも他の特徴である。これにより強誘電
体膜を形成する際に、強誘電体を構成する元素の下地酸
化膜への拡散を防止することができる。
止膜を設けることも他の特徴である。これにより強誘電
体膜を形成する際に、強誘電体を構成する元素の下地酸
化膜への拡散を防止することができる。
【００１５】さらに下部電極をテーパーの付いた形状と
することも他の特徴である。これにより下部電極加工後
にエッジ部においても均一な強誘電体膜を容易に形成で
きる。
することも他の特徴である。これにより下部電極加工後
にエッジ部においても均一な強誘電体膜を容易に形成で
きる。
【００１６】
実施の形態１ 本発明の第１の実施の形態について図面を参照して詳述
する。図１は本実施の形態における半導体装置の断面図
である。強誘電体膜８は加工された下部電極７上に形成
され、強誘電体膜上に上部電極９が形成されている。こ
のような容量素子２０は加工された下部電極・上部電極
およびエッチングされていない連続した強誘電体膜によ
り形成されており、容量素子部において強誘電体膜のエ
ッチングによる劣化を生じない。
する。図１は本実施の形態における半導体装置の断面図
である。強誘電体膜８は加工された下部電極７上に形成
され、強誘電体膜上に上部電極９が形成されている。こ
のような容量素子２０は加工された下部電極・上部電極
およびエッチングされていない連続した強誘電体膜によ
り形成されており、容量素子部において強誘電体膜のエ
ッチングによる劣化を生じない。
【００１７】次に本実施の形態における半導体装置の製
造方法について、図２に示す工程断面図を用いて説明す
る。通常のＭＯＳトランジスタの工程の後に、スパッタ
リング法により下部電極７を形成する。下部電極として
はＰｔ，Ｉｒ等の貴金属類、またはＩｒＯ2 等の導電性
酸化物が用いられる。下部電極７と第１の層間絶縁膜６
の間に密着層としてＴｉ等の金属膜を用いることもでき
る。下部電極をエッチングにより加工した後に、Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3 ，ＳｒＢｉ2 Ｔａ2 Ｏ9 等の強誘電
体膜８を形成する。下部電極のエッチング不良によりレ
ジスト側部に付着物が生成する場合は、強誘電体膜を形
成する前にスクラブ等の機械的方法または強酸による化
学的エッチングにより付着物を除去する。このように強
誘電体膜形成前にレジスト側部付着物を完全に除去でき
るため、下部電極のエッチング不良による上部電極と下
部電極の短絡を防止できる。強誘電体膜は溶液法、スパ
ッタリング法またはＣＶＤ法により膜を堆積した後に、
高温で熱処理し強誘電体を結晶化またはアニールする方
法が一般に行われている。しかしながら、通常の電気炉
を用いて高温で熱処理を行うと、熱処理中に強誘電体を
構成する元素が第１の層間絶縁膜６中に拡散し、トラン
ジスタに悪影響を及ぼすことがある。そのために５００
〜９００℃の温度範囲で１０秒から５分間赤外線ランプ
による急速な加熱法により熱処理することが望ましい。
このように強誘電体膜を形成した後に上部電極９を形成
する。上部電極は下部電極と同様な材料が用いられる。
上部電極をエッチングにより加工後、第２の層間絶縁膜
１０、配線層１１を形成する。
造方法について、図２に示す工程断面図を用いて説明す
る。通常のＭＯＳトランジスタの工程の後に、スパッタ
リング法により下部電極７を形成する。下部電極として
はＰｔ，Ｉｒ等の貴金属類、またはＩｒＯ2 等の導電性
酸化物が用いられる。下部電極７と第１の層間絶縁膜６
の間に密着層としてＴｉ等の金属膜を用いることもでき
る。下部電極をエッチングにより加工した後に、Ｐｂ
（Ｚｒ，Ｔｉ）Ｏ3 ，ＳｒＢｉ2 Ｔａ2 Ｏ9 等の強誘電
体膜８を形成する。下部電極のエッチング不良によりレ
ジスト側部に付着物が生成する場合は、強誘電体膜を形
成する前にスクラブ等の機械的方法または強酸による化
学的エッチングにより付着物を除去する。このように強
誘電体膜形成前にレジスト側部付着物を完全に除去でき
るため、下部電極のエッチング不良による上部電極と下
部電極の短絡を防止できる。強誘電体膜は溶液法、スパ
ッタリング法またはＣＶＤ法により膜を堆積した後に、
高温で熱処理し強誘電体を結晶化またはアニールする方
法が一般に行われている。しかしながら、通常の電気炉
を用いて高温で熱処理を行うと、熱処理中に強誘電体を
構成する元素が第１の層間絶縁膜６中に拡散し、トラン
ジスタに悪影響を及ぼすことがある。そのために５００
〜９００℃の温度範囲で１０秒から５分間赤外線ランプ
による急速な加熱法により熱処理することが望ましい。
このように強誘電体膜を形成した後に上部電極９を形成
する。上部電極は下部電極と同様な材料が用いられる。
上部電極をエッチングにより加工後、第２の層間絶縁膜
１０、配線層１１を形成する。
【００１８】実施の形態２ 次に本発明の第２の実施の形態について図面を参照して
詳述する。図３は本実施の形態における半導体装置の断
面図である。容量素子２０が加工された下部電極７・上
部電極９および容量素子部においてエッチングされてい
ない強誘電体膜８により形成されているのは第１の実施
の形態と同様であるが、第１の実施の形態と異なるのは
下部電極７または強誘電体膜８と第１の層間絶縁膜６と
の間に拡散防止膜１２を設けたことである。拡散防止膜
としてはＳｉの窒化物またはＴｉ，Ｚｒ，Ｔａの酸化物
またはこれらの複合酸化物が用いられる。このように拡
散防止膜を設けたため、強誘電体を構成する元素の層間
絶縁膜中への拡散を防止できる。拡散防止膜としてＳｉ
の窒化物を用いる場合、７００〜９００℃で減圧ＣＶＤ
法により成膜すると良好な膜質が得られ望ましい。Ｔ
ｉ，Ｚｒ，Ｔａの酸化物を用いる場合、これらの金属を
ターゲットとした酸素を含んだ雰囲気における反応性ス
パッタリング法により良好な膜が得られ望ましい。拡散
防止膜上に第１の実施の形態と同様に下部電極７を形成
し、エッチングにより加工する。この際レジスト付着物
が生成しても除去できるのは第１の実施の形態と同様で
ある。この後強誘電体膜を形成する。本実施の形態にお
いては拡散防止膜により強誘電体の層間絶縁膜への拡散
が防止されるため、５００℃以上での強誘電体膜の堆積
および電気炉による熱処理が可能である。上部電極の形
成以降の工程は第１の実施の形態と同様である。
詳述する。図３は本実施の形態における半導体装置の断
面図である。容量素子２０が加工された下部電極７・上
部電極９および容量素子部においてエッチングされてい
ない強誘電体膜８により形成されているのは第１の実施
の形態と同様であるが、第１の実施の形態と異なるのは
下部電極７または強誘電体膜８と第１の層間絶縁膜６と
の間に拡散防止膜１２を設けたことである。拡散防止膜
としてはＳｉの窒化物またはＴｉ，Ｚｒ，Ｔａの酸化物
またはこれらの複合酸化物が用いられる。このように拡
散防止膜を設けたため、強誘電体を構成する元素の層間
絶縁膜中への拡散を防止できる。拡散防止膜としてＳｉ
の窒化物を用いる場合、７００〜９００℃で減圧ＣＶＤ
法により成膜すると良好な膜質が得られ望ましい。Ｔ
ｉ，Ｚｒ，Ｔａの酸化物を用いる場合、これらの金属を
ターゲットとした酸素を含んだ雰囲気における反応性ス
パッタリング法により良好な膜が得られ望ましい。拡散
防止膜上に第１の実施の形態と同様に下部電極７を形成
し、エッチングにより加工する。この際レジスト付着物
が生成しても除去できるのは第１の実施の形態と同様で
ある。この後強誘電体膜を形成する。本実施の形態にお
いては拡散防止膜により強誘電体の層間絶縁膜への拡散
が防止されるため、５００℃以上での強誘電体膜の堆積
および電気炉による熱処理が可能である。上部電極の形
成以降の工程は第１の実施の形態と同様である。
【００１９】なお、本実施の形態では拡散防止膜上に下
部電極を形成したが、拡散防止膜と強誘電体または下部
電極との密着性を向上させるために、拡散防止膜上にシ
リコン酸化膜を設けることも可能である。
部電極を形成したが、拡散防止膜と強誘電体または下部
電極との密着性を向上させるために、拡散防止膜上にシ
リコン酸化膜を設けることも可能である。
【００２０】実施の形態３ 次に本発明の第３の実施の形態について図面を参照して
詳述する。図４（Ａ）は本実施の形態における下部電極
７および強誘電体膜８を示す断面図である。強誘電体膜
を形成する前に下部電極を加工することは第１および第
２の実施の形態と同様であるが、本実施の形態において
はＡｒを含んだ雰囲気において反応性エッチングにより
下部電極をエッチングする。このような方法でエッチン
グを行うことにより、パターニングしたレジストと下部
電極が同時にエッチングされる。そのためエッチング中
にレジストが後退するため図４（Ａ）に示したように加
工後の下部電極がテーパーをもった形状となる。通常の
テーパーをもたない形状の下部電極（図４（Ｂ））で
は、下部電極部と層間絶縁膜部の段差が急峻になり、溶
液法では側面に強誘電体膜を堆積することが困難とな
る。またエッジ部において強誘電体膜の熱処理後にクラ
ックや欠陥が生成しやすい。テーパをもった下部電極と
することにより、下部電極上への均一な強誘電体膜の形
成が容易になり、かつ絶縁性等の電気的な特性も向上す
る。下部電極および強誘電体膜以外の構造および製造方
法は第１および第２の実施の形態と同様である。
詳述する。図４（Ａ）は本実施の形態における下部電極
７および強誘電体膜８を示す断面図である。強誘電体膜
を形成する前に下部電極を加工することは第１および第
２の実施の形態と同様であるが、本実施の形態において
はＡｒを含んだ雰囲気において反応性エッチングにより
下部電極をエッチングする。このような方法でエッチン
グを行うことにより、パターニングしたレジストと下部
電極が同時にエッチングされる。そのためエッチング中
にレジストが後退するため図４（Ａ）に示したように加
工後の下部電極がテーパーをもった形状となる。通常の
テーパーをもたない形状の下部電極（図４（Ｂ））で
は、下部電極部と層間絶縁膜部の段差が急峻になり、溶
液法では側面に強誘電体膜を堆積することが困難とな
る。またエッジ部において強誘電体膜の熱処理後にクラ
ックや欠陥が生成しやすい。テーパをもった下部電極と
することにより、下部電極上への均一な強誘電体膜の形
成が容易になり、かつ絶縁性等の電気的な特性も向上す
る。下部電極および強誘電体膜以外の構造および製造方
法は第１および第２の実施の形態と同様である。
【００２１】
【実施例】本発明の実施例を図５を参照して説明する。
通常のＭＯＳトランジスタの工程の後に、拡散防止膜１
２として７００℃で減圧ＣＶＤ法によりＳｉ3 Ｎ4 膜を
成膜した。この拡散防止膜上に密着層１３としてＳｉＯ
2 膜をＣＶＤ法により形成した。その後Ｉｒ／ＩｒＯ2
からなる下部電極７をスパッタリング法により形成し、
レジストのパターニング後Ｃｌ2 ３０％Ａｒ７０％の雰
囲気で反応性プラズマエッチングにより加工した。この
後強誘電体膜としてＰｂ（Ｚｒ，Ｔｉ）Ｏ3を常温でス
パッタリングにより堆積後、６００℃，１ｈのアニール
により結晶化を行った。このように強誘電体膜を形成し
た後にＩｒＯ2 ／Ｉｒからなる上部電極９をスパッタリ
ングにより形成した。上部電極を下部電極と同様な方法
により加工後、第２の層間絶縁膜１０、ＴｉＮ／ＡｌＳ
ｉＣｕ／ＴｉＮ／Ｔｉからなる配線層１１を形成した。
このような方法により形成した強誘電体容量は、残留分
極値として３０μＣ／ｃｍ2 以上が得られ、従来方法に
比較し３０％以上増加した。また５Ｖ印加時のリーク電
流は１０-7Ａ／ｃｍ2 以下で、従来方法に比べ１桁低減
した。
通常のＭＯＳトランジスタの工程の後に、拡散防止膜１
２として７００℃で減圧ＣＶＤ法によりＳｉ3 Ｎ4 膜を
成膜した。この拡散防止膜上に密着層１３としてＳｉＯ
2 膜をＣＶＤ法により形成した。その後Ｉｒ／ＩｒＯ2
からなる下部電極７をスパッタリング法により形成し、
レジストのパターニング後Ｃｌ2 ３０％Ａｒ７０％の雰
囲気で反応性プラズマエッチングにより加工した。この
後強誘電体膜としてＰｂ（Ｚｒ，Ｔｉ）Ｏ3を常温でス
パッタリングにより堆積後、６００℃，１ｈのアニール
により結晶化を行った。このように強誘電体膜を形成し
た後にＩｒＯ2 ／Ｉｒからなる上部電極９をスパッタリ
ングにより形成した。上部電極を下部電極と同様な方法
により加工後、第２の層間絶縁膜１０、ＴｉＮ／ＡｌＳ
ｉＣｕ／ＴｉＮ／Ｔｉからなる配線層１１を形成した。
このような方法により形成した強誘電体容量は、残留分
極値として３０μＣ／ｃｍ2 以上が得られ、従来方法に
比較し３０％以上増加した。また５Ｖ印加時のリーク電
流は１０-7Ａ／ｃｍ2 以下で、従来方法に比べ１桁低減
した。
【００２２】
【発明の効果】第１の効果は、信頼性の向上である。エ
ッチングによる強誘電体の劣化を防止できるため、絶縁
破壊耐性等の容量特性が改善されるからである。
ッチングによる強誘電体の劣化を防止できるため、絶縁
破壊耐性等の容量特性が改善されるからである。
【００２３】第２の効果は、歩留まりの向上である。強
誘電体の容量素子の電気的特性が向上することにより動
作マージンが拡大し、かつ短絡による不良を低減できる
からである。
誘電体の容量素子の電気的特性が向上することにより動
作マージンが拡大し、かつ短絡による不良を低減できる
からである。
【００２４】第３の効果は、製造コストの低減である。
強誘電体の加工による容量素子の作成工程を不要にでき
るからである。
強誘電体の加工による容量素子の作成工程を不要にでき
るからである。
【図１】本発明の第１の実施の形態を示す断面図であ
る。
る。
【図２】本発明の第１の実施の形態の製造工程を示す工
程断面図である。
程断面図である。
【図３】本発明の第２の実施の形態を示す断面図であ
る。
る。
【図４】本発明の第２の実施の形態の製造工程を示す工
程断面図である。
程断面図である。
【図５】本発明の第３の実施の形態を示す断面図であ
る。
る。
【図６】従来の技術を示す工程断面図である。
１ シリコン基板 ２ 素子分離酸化膜 ３ 不純物拡散領域 ４ ゲート酸化膜 ５ ゲート電極 ６ 第１の層間絶縁膜 ７ 下部電極 ８ 強誘電体膜 ９ 上部電極 １０ 第２の層間絶縁膜 １１ 配線層 １２ 拡散防止膜 ２０ 容量素子 ７１ シリコン基板 ７５ 素子分離酸化膜 ７７ 第１の層間絶縁膜 ８１ 下部電極 ８２ 容量絶縁膜 ８４ 上部電極
Claims (6)
- 【請求項１】 強誘電体材料を容量絶縁膜とする容量素
子を有する半導体装置において、容量素子部における強
誘電体膜がコンタクト部を除いてエッチング加工されて
いない構造であることを特徴とする半導体装置。 - 【請求項２】 容量素子部の強誘電体膜または下部電極
と前記容量素子の下地層間絶縁膜の間に拡散防止膜が設
けられていることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記拡散防止膜がＴｉ，Ｚｒ，Ｔａのい
ずれか１つまたは複数の元素の酸化物またはＳｉの窒化
物であることを特徴とする請求項２記載の半導体装置。 - 【請求項４】 容量素子部の下部電極がテーパをもった
構造であることを特徴とする請求項１または２記載の半
導体装置。 - 【請求項５】 強誘電体材料を容量絶縁膜とする容量素
子を有する半導体装置において、前記容量素子の下部電
極を加工後に容量絶縁膜となる強誘電体膜を形成するこ
とを特徴とする半導体装置の製造方法。 - 【請求項６】 パターニングされたレジストをエッチン
グにより後退させながら前記下部電極をエッチングする
ことを特徴とする請求項５記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146479A JPH10335597A (ja) | 1997-06-04 | 1997-06-04 | 容量素子を有する半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9146479A JPH10335597A (ja) | 1997-06-04 | 1997-06-04 | 容量素子を有する半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335597A true JPH10335597A (ja) | 1998-12-18 |
Family
ID=15408579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9146479A Pending JPH10335597A (ja) | 1997-06-04 | 1997-06-04 | 容量素子を有する半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335597A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000046856A1 (fr) * | 1999-02-04 | 2000-08-10 | Rohm Co., Ltd. | Condensateur et son procede de fabrication |
-
1997
- 1997-06-04 JP JP9146479A patent/JPH10335597A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000046856A1 (fr) * | 1999-02-04 | 2000-08-10 | Rohm Co., Ltd. | Condensateur et son procede de fabrication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929475A (en) | Capacitor for integrated circuit and its fabrication method | |
| US6204111B1 (en) | Fabrication method of capacitor for integrated circuit | |
| KR100355948B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| US5714402A (en) | Method for fabricating a capacitor of a semiconductor device and the structure of the same | |
| JP2000307081A (ja) | 半導体メモリ装置の製造方法 | |
| KR20010061333A (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| JP2001308287A (ja) | 半導体装置、及びその製造方法 | |
| JPH09162369A (ja) | 半導体メモリ素子の製造方法 | |
| JP2002100740A (ja) | 半導体記憶素子及びその製造方法 | |
| US20010034069A1 (en) | Method of fabricating semiconductor device having ferroelectric capacitor | |
| EP1504460B1 (en) | Improved electrode for thin film capacitor devices | |
| JPH10335597A (ja) | 容量素子を有する半導体装置およびその製造方法 | |
| KR20000024713A (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JPH10340994A (ja) | 半導体装置の製造方法 | |
| KR100309818B1 (ko) | 페로일렉트릭램소자의축전기제조방법 | |
| US6306666B1 (en) | Method for fabricating ferroelectric memory device | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| US6407419B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3584155B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| JPH10214944A (ja) | 半導体装置の製造方法 | |
| JP3178867B2 (ja) | 半導体素子の製造方法 | |
| JP4718193B2 (ja) | 半導体装置の製造方法 | |
| JP2000260956A (ja) | 容量素子、その容量素子の製造方法、半導体記憶素子、および、その半導体記憶素子の製造方法 | |
| JPH06188366A (ja) | 半導体集積回路用受動素子の製造方法 |