JPH10319919A - 表示画像データ伝送方式及びその信号処理用ic - Google Patents
表示画像データ伝送方式及びその信号処理用icInfo
- Publication number
- JPH10319919A JPH10319919A JP13108297A JP13108297A JPH10319919A JP H10319919 A JPH10319919 A JP H10319919A JP 13108297 A JP13108297 A JP 13108297A JP 13108297 A JP13108297 A JP 13108297A JP H10319919 A JPH10319919 A JP H10319919A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- liquid crystal
- controller
- crystal display
- display image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 表示画像を生成する液晶表示コントローラと
ディスプレイ間の高速デジタル伝送方式において、表示
コントローラからの表示信号を高速デジタル伝送データ
へ正確に変換し、ディスプレイの表示品位の低下を防
ぐ。 【解決手段】 液晶表示コントローラ(5)と液晶ディス
プレイ(14)間の高速デジタル伝送方式において、液晶
表示コントローラ(5)からの液晶表示信号を液晶表示コ
ントローラ(5)からのドットクロックで書き込みつつ、
高速デジタル送信コントローラ(9)からの伝送クロック
を分周したクロック信号で一時記憶用のFIFOメモリ
(7)で構成した緩衝手段を設け、液晶表示コントローラ
(5)のドットクロックが不安定であったり、高速デジタ
ル送信コントローラ(9)の伝送クロックと同期していな
い場合でも、安定した高速デジタル伝送を行えるように
する。
ディスプレイ間の高速デジタル伝送方式において、表示
コントローラからの表示信号を高速デジタル伝送データ
へ正確に変換し、ディスプレイの表示品位の低下を防
ぐ。 【解決手段】 液晶表示コントローラ(5)と液晶ディス
プレイ(14)間の高速デジタル伝送方式において、液晶
表示コントローラ(5)からの液晶表示信号を液晶表示コ
ントローラ(5)からのドットクロックで書き込みつつ、
高速デジタル送信コントローラ(9)からの伝送クロック
を分周したクロック信号で一時記憶用のFIFOメモリ
(7)で構成した緩衝手段を設け、液晶表示コントローラ
(5)のドットクロックが不安定であったり、高速デジタ
ル送信コントローラ(9)の伝送クロックと同期していな
い場合でも、安定した高速デジタル伝送を行えるように
する。
Description
【0001】
【発明の属する技術分野】本発明は、ELディスプレイ
装置、液晶ディスプレイやコンピュータ装置におけるド
ットクロック同期表示画像データを高速デジタル伝送す
る表示画像データ伝送方式と、この伝送方式に用いる信
号処理ICおよびこの信号処理用ICを用いた表示画像
データ伝送装置に関するものである。
装置、液晶ディスプレイやコンピュータ装置におけるド
ットクロック同期表示画像データを高速デジタル伝送す
る表示画像データ伝送方式と、この伝送方式に用いる信
号処理ICおよびこの信号処理用ICを用いた表示画像
データ伝送装置に関するものである。
【0002】
【従来の技術】従来技術の一例として、液晶表示コント
ローラとTFT液晶表示モジュール間の信号処理につい
て説明する。
ローラとTFT液晶表示モジュール間の信号処理につい
て説明する。
【0003】図5は、高速デジタル伝送方式を用いない
場合の例であり、パーソナルコンピュータ(1)を構成す
るマイクロプロセッサ(2)により制御された液晶表示コ
ントローラ(5)がフレームメモリ(6)に表示画像情報を
描画する。描画されたデジタル表示画像データは、フレ
ームメモリ(6)より読み出されRGB各6ビットの輝度
階調デジタル信号に変換され、TFT液晶ディスプレイ
(14)に供給される。
場合の例であり、パーソナルコンピュータ(1)を構成す
るマイクロプロセッサ(2)により制御された液晶表示コ
ントローラ(5)がフレームメモリ(6)に表示画像情報を
描画する。描画されたデジタル表示画像データは、フレ
ームメモリ(6)より読み出されRGB各6ビットの輝度
階調デジタル信号に変換され、TFT液晶ディスプレイ
(14)に供給される。
【0004】また、表示画面の表示位置を制御するため
の水平・垂直同期信号、そして輝度階調デジタル信号に
同期した液晶ドットクロック信号が、液晶表示コントロ
ーラ(5)より出力され、TFT液晶ディスプレイ(14)
に供給される。(3)はパーソナルコンピュータ(1)のメ
モリ、(4)は入出力(I/O)装置である。
の水平・垂直同期信号、そして輝度階調デジタル信号に
同期した液晶ドットクロック信号が、液晶表示コントロ
ーラ(5)より出力され、TFT液晶ディスプレイ(14)
に供給される。(3)はパーソナルコンピュータ(1)のメ
モリ、(4)は入出力(I/O)装置である。
【0005】上記図5に示す構成では、液晶表示コント
ローラ(5)とTFT液晶ディスプレイ(14)間の接続
は、合計21本の信号線を用いて行われている。
ローラ(5)とTFT液晶ディスプレイ(14)間の接続
は、合計21本の信号線を用いて行われている。
【0006】一方、上記液晶表示コントローラ(5)とT
FT液晶ディスプレイ(14)間の伝送を行う高速デジタ
ル伝送方式の集積回路が開発されており、この集積回路
を用いて、上記図5に示すものより信号線数を減らした
例を図4に示す。
FT液晶ディスプレイ(14)間の伝送を行う高速デジタ
ル伝送方式の集積回路が開発されており、この集積回路
を用いて、上記図5に示すものより信号線数を減らした
例を図4に示す。
【0007】この図4に示す例においては、パーソナル
コンピュータ(1)の液晶表示コントローラ(5)とTFT
液晶ディスプレイ(14)間を直接信号線で接続せず、高
速デジタル送信コントローラ(9)と高速デジタル受信コ
ントローラ(12)からなる高速デジタル伝送系を介して
接続する。これにより、高速デジタル送信コントローラ
(9)と高速デジタル受信コントローラ(12)の信号ケー
ブル線数を減らすことができる。
コンピュータ(1)の液晶表示コントローラ(5)とTFT
液晶ディスプレイ(14)間を直接信号線で接続せず、高
速デジタル送信コントローラ(9)と高速デジタル受信コ
ントローラ(12)からなる高速デジタル伝送系を介して
接続する。これにより、高速デジタル送信コントローラ
(9)と高速デジタル受信コントローラ(12)の信号ケー
ブル線数を減らすことができる。
【0008】パーソナルコンピュータ(1)を構成するマ
イクロプロセッサ(2)により制御する液晶表示コントロ
ーラ(5)がフレームメモリ(6)に表示画像情報を描画す
る。描画されたデジタル表示画像データは、フレームメ
モリ(6)より読み出されRBG各6ビットの輝度階調デ
ジタル信号に変換されて、順次高速デジタル送信コント
ローラ(9)に出力される。
イクロプロセッサ(2)により制御する液晶表示コントロ
ーラ(5)がフレームメモリ(6)に表示画像情報を描画す
る。描画されたデジタル表示画像データは、フレームメ
モリ(6)より読み出されRBG各6ビットの輝度階調デ
ジタル信号に変換されて、順次高速デジタル送信コント
ローラ(9)に出力される。
【0009】また、液晶表示コントローラ(5)は表示画
面の表示位置を制御するための水平・垂直同期信号、そ
してRBG毎の輝度階調デジタル信号に同期した液晶ド
ットクロック信号を高速デジタル送信コントローラ(9)
に出力する。この場合の信号線は合計21本になる。
面の表示位置を制御するための水平・垂直同期信号、そ
してRBG毎の輝度階調デジタル信号に同期した液晶ド
ットクロック信号を高速デジタル送信コントローラ(9)
に出力する。この場合の信号線は合計21本になる。
【0010】高速デジタル送信コントローラ(9)は、入
力されるRBG各6ビットの輝度階調デジタル信号と水
平・垂直同期信号を、3系統の高速シリアルデータSD
0、SD1、SD2に変換して出力するとともに、次段
の高速デジタル受信コントローラ(12)で必要なラッチ
クロック信号SDCKを出力し、上記4系統の信号SD
0、SD1、SD2、SDCKを次段の高速デジタル受
信コントローラ(12)に供給する。
力されるRBG各6ビットの輝度階調デジタル信号と水
平・垂直同期信号を、3系統の高速シリアルデータSD
0、SD1、SD2に変換して出力するとともに、次段
の高速デジタル受信コントローラ(12)で必要なラッチ
クロック信号SDCKを出力し、上記4系統の信号SD
0、SD1、SD2、SDCKを次段の高速デジタル受
信コントローラ(12)に供給する。
【0011】高速デジタル受信コントローラ(12)は、
入力される上記4系統の信号SD0、SD1、SD2、
SDCKよりRBG各6ビットの輝度階調デジタル信号
と水平・垂直同期信号とドットクロック信号を再生し、
TFT液晶ディスプレイ(14)に供給する。
入力される上記4系統の信号SD0、SD1、SD2、
SDCKよりRBG各6ビットの輝度階調デジタル信号
と水平・垂直同期信号とドットクロック信号を再生し、
TFT液晶ディスプレイ(14)に供給する。
【0012】図2は、上記高速デジタル送信コントロー
ラ(9)の詳細の構成を示すもので、上記液晶表示コント
ローラ(5)が出力するドットクロック信号から、その7
倍の周波数の信号を伝送クロック信号としてPLL発振
器(19)で生成する。
ラ(9)の詳細の構成を示すもので、上記液晶表示コント
ローラ(5)が出力するドットクロック信号から、その7
倍の周波数の信号を伝送クロック信号としてPLL発振
器(19)で生成する。
【0013】液晶表示コントローラ(5)からの20本の
液晶表示信号は3系統に分けて入力され、この入力され
た3系統の液晶表示信号は、分周器(18)からの上記伝
送クロック信号の7分の1に分周されたラッチクロック
信号でそれぞれ入力ラッチ(15)にサンプリング後、並
列−直列変換器(16)でデジタル信号の高速シリアルデ
ータSD0、SD1、SD2に変換される。
液晶表示信号は3系統に分けて入力され、この入力され
た3系統の液晶表示信号は、分周器(18)からの上記伝
送クロック信号の7分の1に分周されたラッチクロック
信号でそれぞれ入力ラッチ(15)にサンプリング後、並
列−直列変換器(16)でデジタル信号の高速シリアルデ
ータSD0、SD1、SD2に変換される。
【0014】この液晶表示信号である高速シリアルデー
タSD0、SD1、SD2と、高速デジタル受信コント
ローラ(12)で伝送クロックに生成に必要なラッチクロ
ック信号SDCKは、それぞれ差動信号ドライバー(1
7)を介して、4系統のツイストペアケーブル(11)で
高速デジタル受信コントローラ(12)と接続される。
タSD0、SD1、SD2と、高速デジタル受信コント
ローラ(12)で伝送クロックに生成に必要なラッチクロ
ック信号SDCKは、それぞれ差動信号ドライバー(1
7)を介して、4系統のツイストペアケーブル(11)で
高速デジタル受信コントローラ(12)と接続される。
【0015】図3は、上記高速デジタル受信コントロー
ラ(12)の詳細な構成を示すものである。上記高速デジ
タル送信コントローラ(9)より伝送されて来る高速シリ
アルデータSD0、SD1、SD2とラッチクロック信
号SDCKは、それぞれ差動信号レシーバー(20)によ
り信号レベルを変換する。
ラ(12)の詳細な構成を示すものである。上記高速デジ
タル送信コントローラ(9)より伝送されて来る高速シリ
アルデータSD0、SD1、SD2とラッチクロック信
号SDCKは、それぞれ差動信号レシーバー(20)によ
り信号レベルを変換する。
【0016】直列−並列変換するために必要な伝送クロ
ックを上記ラッチクロック信号SDCKからPLL発振
器(23)で生成し、各直列−並列変換器(21)に供給し
て、液晶表示信号に変換後、伝送クロック信号を分周器
(24)で7分の1に分周したラッチ信号でそれぞれ出力
ラッチ(22)にサンプリングし、TFT液晶ディスプレ
イ(14)に出力する。また、TFT液晶ディスプレイ
(14)に与えるドットクロック信号は、直列−並列変換
器(21)の伝播遅延時間を考慮して、分周器(24)で伝
送クロックを7分の1に分周したラッチクロック信号を
用いる。
ックを上記ラッチクロック信号SDCKからPLL発振
器(23)で生成し、各直列−並列変換器(21)に供給し
て、液晶表示信号に変換後、伝送クロック信号を分周器
(24)で7分の1に分周したラッチ信号でそれぞれ出力
ラッチ(22)にサンプリングし、TFT液晶ディスプレ
イ(14)に出力する。また、TFT液晶ディスプレイ
(14)に与えるドットクロック信号は、直列−並列変換
器(21)の伝播遅延時間を考慮して、分周器(24)で伝
送クロックを7分の1に分周したラッチクロック信号を
用いる。
【0017】以上の構成により、高速デジタル伝送方式
を用いない場合は信号ケーブル線数が21本必要であっ
たが、4ツイストペアの8本の信号線に減らすことがで
きる。
を用いない場合は信号ケーブル線数が21本必要であっ
たが、4ツイストペアの8本の信号線に減らすことがで
きる。
【0018】
【発明が解決しようとする課題】しかしながら、液晶表
示コントローラと液晶ディスプレイ間の接続において、
従来方式のような液晶表示コントローラのドットクロッ
クからPLL発振器で整数倍の伝送クロックを生成する
高速デジタル伝送系を用いた場合、液晶表示コントロー
ラのドットクロックに対して高速デジタル送信コントロ
ーラの伝送クロックや液晶表示信号をラッチするための
サンプルクロックが完全に同期していなければ、液晶表
示コントローラからの液晶表示信号を正しく伝送でき
ず、液晶ディスプレイの表示品位を著しく低下させる。
示コントローラと液晶ディスプレイ間の接続において、
従来方式のような液晶表示コントローラのドットクロッ
クからPLL発振器で整数倍の伝送クロックを生成する
高速デジタル伝送系を用いた場合、液晶表示コントロー
ラのドットクロックに対して高速デジタル送信コントロ
ーラの伝送クロックや液晶表示信号をラッチするための
サンプルクロックが完全に同期していなければ、液晶表
示コントローラからの液晶表示信号を正しく伝送でき
ず、液晶ディスプレイの表示品位を著しく低下させる。
【0019】液晶表示コントローラの集積化により、該
液晶表示コントローラは、ドットクロックを生成するP
LL回路を内蔵したデジタル・アナログ混在型ICとな
り、ドットクロックを生成するPLL発振器が電圧変動
やノイズの影響を受け易く、また、高速デジタル伝送ク
ロック信号の高速化により、高速デジタル伝送系に要求
されるドットクロック信号仕様が厳しくなることから、
液晶表示コントローラから安定したドットクロックを生
成することは技術的に困難である。
液晶表示コントローラは、ドットクロックを生成するP
LL回路を内蔵したデジタル・アナログ混在型ICとな
り、ドットクロックを生成するPLL発振器が電圧変動
やノイズの影響を受け易く、また、高速デジタル伝送ク
ロック信号の高速化により、高速デジタル伝送系に要求
されるドットクロック信号仕様が厳しくなることから、
液晶表示コントローラから安定したドットクロックを生
成することは技術的に困難である。
【0020】また、液晶表示コントローラからのドット
クロック信号を高速デジタル送信コントローラの伝送ク
ロック信号とする場合、ドットクロック信号の周波数で
伝送速度が規定されるので、高速デジタル伝送系の能力
を生かすことができない。
クロック信号を高速デジタル送信コントローラの伝送ク
ロック信号とする場合、ドットクロック信号の周波数で
伝送速度が規定されるので、高速デジタル伝送系の能力
を生かすことができない。
【0021】本発明は、表示画像を生成する液晶表示コ
ントローラと液晶ディスプレイ間の高速デジタル伝送方
式において、液晶表示コントローラのドットクロックが
不安定でも、液晶表示コントローラからの液晶表示デー
タを高速デジタル伝送データへ正確に変換し、液晶ディ
スプレイの表示品位を確保することを目的とする。
ントローラと液晶ディスプレイ間の高速デジタル伝送方
式において、液晶表示コントローラのドットクロックが
不安定でも、液晶表示コントローラからの液晶表示デー
タを高速デジタル伝送データへ正確に変換し、液晶ディ
スプレイの表示品位を確保することを目的とする。
【0022】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の表示画像データ伝送方式は、液晶表示コン
トローラで生成した表示画像データを高速デジタル送信
コントローラで高速シリアルデータに変換して高速デジ
タル受信コントローラに高速デジタル伝送し、該高速デ
ジタル受信コントローラで受信した高速シリアルデータ
を元の表示画像データに戻して液晶ディスプレイに供給
する表示画像データ伝送方式において、ドットクロック
信号に基づいて液晶ディスプレイの各画素の輝度階調デ
ータと表示制御信号を順次出力する液晶表示コントロー
ラと、上記ドットクロック信号より高い周波数の伝送ク
ロックに基づいて表示画像データを並列−直列変換出
力、あるいは符号変換出力する高速デジタル送信コント
ローラとの間に、液晶表示コントローラからのドットク
ロック信号と高速デジタル送信コントローラからの伝送
クロック信号の周波数差を吸収する緩衝手段を設け、液
晶表示コントローラからの表示画像データを上記緩衝手
段を介して高速デジタル伝送データに変換することを特
徴とする。
め、本発明の表示画像データ伝送方式は、液晶表示コン
トローラで生成した表示画像データを高速デジタル送信
コントローラで高速シリアルデータに変換して高速デジ
タル受信コントローラに高速デジタル伝送し、該高速デ
ジタル受信コントローラで受信した高速シリアルデータ
を元の表示画像データに戻して液晶ディスプレイに供給
する表示画像データ伝送方式において、ドットクロック
信号に基づいて液晶ディスプレイの各画素の輝度階調デ
ータと表示制御信号を順次出力する液晶表示コントロー
ラと、上記ドットクロック信号より高い周波数の伝送ク
ロックに基づいて表示画像データを並列−直列変換出
力、あるいは符号変換出力する高速デジタル送信コント
ローラとの間に、液晶表示コントローラからのドットク
ロック信号と高速デジタル送信コントローラからの伝送
クロック信号の周波数差を吸収する緩衝手段を設け、液
晶表示コントローラからの表示画像データを上記緩衝手
段を介して高速デジタル伝送データに変換することを特
徴とする。
【0023】また、液晶表示コントローラのドットクロ
ック信号と高速デジタル送信コントローラの伝送クロッ
ク信号との周波数差を吸収する緩衝手段として、液晶表
示コントローラの表示画像データを一時的に保持する記
憶手段を設け、液晶表示コントローラからの表示画像デ
ータをドットクロック信号に同期してメモリに順次書き
込み登録操作を行いつつ、高速デジタル送信コントロー
ラからの伝送クロックをドットクロックと同じ周波数に
分周した読み出しクロック信号に同期してメモリに記憶
された表示画像データを順次読み出し抹消する一連の動
作を繰り返し行うようにしたことを特徴とする。
ック信号と高速デジタル送信コントローラの伝送クロッ
ク信号との周波数差を吸収する緩衝手段として、液晶表
示コントローラの表示画像データを一時的に保持する記
憶手段を設け、液晶表示コントローラからの表示画像デ
ータをドットクロック信号に同期してメモリに順次書き
込み登録操作を行いつつ、高速デジタル送信コントロー
ラからの伝送クロックをドットクロックと同じ周波数に
分周した読み出しクロック信号に同期してメモリに記憶
された表示画像データを順次読み出し抹消する一連の動
作を繰り返し行うようにしたことを特徴とする。
【0024】また、上記緩衝手段を構成するメモリに有
効な表示画像データの有無を監視する監視手段を設け、
高速デジタル送信コントローラに入力される表示画像デ
ータの有効無効を識別する有効識別信号を追加し、高速
デジタル受信コントローラ側で有効な表示画像データだ
けを液晶ディスプレイに入力して、液晶表示コントロー
ラからのドットクロック信号の周期が一定でない表示画
像データを高速デジタル伝送することができるようにし
たことを特徴とする。
効な表示画像データの有無を監視する監視手段を設け、
高速デジタル送信コントローラに入力される表示画像デ
ータの有効無効を識別する有効識別信号を追加し、高速
デジタル受信コントローラ側で有効な表示画像データだ
けを液晶ディスプレイに入力して、液晶表示コントロー
ラからのドットクロック信号の周期が一定でない表示画
像データを高速デジタル伝送することができるようにし
たことを特徴とする。
【0025】また、上記メモリに有効な表示画像データ
の有無を監視する監視手段として、液晶表示コントロー
ラからの表示画像データを上記メモリに書き込む回数
と、高速デジタル送信コントローラに入力する上記メモ
リからの表示画像データを読み出す回数とを比較する計
数手段を設けたことを特徴とする。
の有無を監視する監視手段として、液晶表示コントロー
ラからの表示画像データを上記メモリに書き込む回数
と、高速デジタル送信コントローラに入力する上記メモ
リからの表示画像データを読み出す回数とを比較する計
数手段を設けたことを特徴とする。
【0026】また、上記メモリに有効な表示画像データ
の有無を監視する監視手段として、液晶表示コントロー
ラからの表示画像データを上記メモリに書き込むアドレ
スと、高速デジタル送信コントローラに入力する上記メ
モリからの表示画像データの読み出しアドレスを比較す
るアドレス比較手段を設けたことを特徴とする。
の有無を監視する監視手段として、液晶表示コントロー
ラからの表示画像データを上記メモリに書き込むアドレ
スと、高速デジタル送信コントローラに入力する上記メ
モリからの表示画像データの読み出しアドレスを比較す
るアドレス比較手段を設けたことを特徴とする。
【0027】また、上記メモリに有効な表示画像データ
の有無を監視する監視手段は、液晶表示コントローラか
ら上記メモリへ書き込む表示画像データの書き込み回数
が、高速デジタル送信コントローラに入力する上記メモ
リからの表示画像データの読みだし回数を超える動作の
異常状態を検出できるようにしたことを特徴とする。
の有無を監視する監視手段は、液晶表示コントローラか
ら上記メモリへ書き込む表示画像データの書き込み回数
が、高速デジタル送信コントローラに入力する上記メモ
リからの表示画像データの読みだし回数を超える動作の
異常状態を検出できるようにしたことを特徴とする。
【0028】また、クロック信号源を別途設けて上記ド
ットクロック信号あるいは伝送クロックのリファレンス
クロック信号として供給するか、もしくは、上記ドット
クロック信号からその整数倍の周波数を生成するPLL
発振器のループフィルタの時定数を十分大きく設定する
クロック生成手段を設けたことを特徴とする。
ットクロック信号あるいは伝送クロックのリファレンス
クロック信号として供給するか、もしくは、上記ドット
クロック信号からその整数倍の周波数を生成するPLL
発振器のループフィルタの時定数を十分大きく設定する
クロック生成手段を設けたことを特徴とする。
【0029】また、上記表示画像伝送方式に用いる緩衝
手段を集積化した信号処理用ICおよび該信号処理用I
Cを用いた表示画像データ伝送装置。
手段を集積化した信号処理用ICおよび該信号処理用I
Cを用いた表示画像データ伝送装置。
【0030】上記のように構成された表示画像データ伝
送方式は、表示画像を生成する液晶表示コントローラと
液晶ディスプレイ間の高速デジタル伝送方式において、
液晶表示データ状態を一時的に記憶するメモリより成る
緩衝手段を設けるので、液晶表示コントローラからドッ
トクロック信号に同期してメモリに液晶表示データを書
き込みつつ、高速デジタル送信コントローラからの伝送
クロック信号を分周した信号を用いてメモリから液晶表
示データを読み出すことができ、液晶表示コントローラ
のドットクロックが不安定でも、液晶表示コントローラ
からの液晶表示データを高速デジタル伝送データへ正確
に変換することができる。
送方式は、表示画像を生成する液晶表示コントローラと
液晶ディスプレイ間の高速デジタル伝送方式において、
液晶表示データ状態を一時的に記憶するメモリより成る
緩衝手段を設けるので、液晶表示コントローラからドッ
トクロック信号に同期してメモリに液晶表示データを書
き込みつつ、高速デジタル送信コントローラからの伝送
クロック信号を分周した信号を用いてメモリから液晶表
示データを読み出すことができ、液晶表示コントローラ
のドットクロックが不安定でも、液晶表示コントローラ
からの液晶表示データを高速デジタル伝送データへ正確
に変換することができる。
【0031】また、上記緩衝手段を構成するメモリに有
効な表示データの有無を監視する監視手段を設け、液晶
表示データが高速デジタル送信コントローラに入力する
際にこの液晶表示データの有効無効の識別を行う識別信
号を追加するので、有効表示データだけを間欠伝送する
ことができ、液晶表示コントローラからのドットクロッ
ク信号の周期が一定でない液晶表示データであっても誤
りなく高速デジタル伝送することができる。
効な表示データの有無を監視する監視手段を設け、液晶
表示データが高速デジタル送信コントローラに入力する
際にこの液晶表示データの有効無効の識別を行う識別信
号を追加するので、有効表示データだけを間欠伝送する
ことができ、液晶表示コントローラからのドットクロッ
ク信号の周期が一定でない液晶表示データであっても誤
りなく高速デジタル伝送することができる。
【0032】また、上記緩衝手段において、メモリに有
効な液晶表示データの有無を監視する付加回路として、
液晶表示コントローラからの液晶表示データをメモリに
書き込む回数と高速デジタル送信コントローラに入力す
るためメモリからの液晶表示データを読み出す回数を比
較する計数手段を設けたり、あるいは、液晶表示コント
ローラからの液晶表示データのメモリに書き込むアドレ
スポインター値と高速デジタル送信コントローラに入力
するためメモリからの液晶表示データを読み出すアドレ
スポインター値を比較するアドレス比較手段を設けるの
で、液晶表示コントローラからメモリへ書き込む表示画
像データの書き込み回数が高速デジタル送信コントロー
ラに入力するためにメモリからの液晶表示データを読み
出す読み出し回数を超えたり、上記メモリへの書き込み
アドレスポインター値と読み出しアドレスポインター値
が相違する異常を検出することができる。
効な液晶表示データの有無を監視する付加回路として、
液晶表示コントローラからの液晶表示データをメモリに
書き込む回数と高速デジタル送信コントローラに入力す
るためメモリからの液晶表示データを読み出す回数を比
較する計数手段を設けたり、あるいは、液晶表示コント
ローラからの液晶表示データのメモリに書き込むアドレ
スポインター値と高速デジタル送信コントローラに入力
するためメモリからの液晶表示データを読み出すアドレ
スポインター値を比較するアドレス比較手段を設けるの
で、液晶表示コントローラからメモリへ書き込む表示画
像データの書き込み回数が高速デジタル送信コントロー
ラに入力するためにメモリからの液晶表示データを読み
出す読み出し回数を超えたり、上記メモリへの書き込み
アドレスポインター値と読み出しアドレスポインター値
が相違する異常を検出することができる。
【0033】また、クロック信号源を別途設けてドット
クロック信号あるいは伝送クロック信号を発生するPL
L発振器のリファレンスクロック信号として供給する
か、もしくは、液晶ドットクロック信号からその整数倍
の周波数を生成するPLL発振器のループフィルタの時
定数を十分大きく設定するので、安定した伝送クロック
信号を生成することができる。
クロック信号あるいは伝送クロック信号を発生するPL
L発振器のリファレンスクロック信号として供給する
か、もしくは、液晶ドットクロック信号からその整数倍
の周波数を生成するPLL発振器のループフィルタの時
定数を十分大きく設定するので、安定した伝送クロック
信号を生成することができる。
【0034】
【発明の実施の形態】図1は、本発明の一実施形態のブ
ロック図である。図2および図3は高速デジタル伝送系
に用いる高速デジタル送・受信コントローラのブロック
図である。
ロック図である。図2および図3は高速デジタル伝送系
に用いる高速デジタル送・受信コントローラのブロック
図である。
【0035】本実施形態では、液晶表示コントローラ
(5)と高速デジタル送信コントローラ(9)間に介在させ
るメモリにFIFO(Fast in Fast out)を用い、高速
デジタル送信コントローラ(9)の伝送クロックを発生さ
せるPLL発振回路のリファレンスクロック信号源を外
付けすることで、液晶表示コントローラ(5)からのドッ
トクロック信号と伝送クロック信号の周波数差を吸収し
て、液晶ディスプレイの表示品位を劣化させないように
する。
(5)と高速デジタル送信コントローラ(9)間に介在させ
るメモリにFIFO(Fast in Fast out)を用い、高速
デジタル送信コントローラ(9)の伝送クロックを発生さ
せるPLL発振回路のリファレンスクロック信号源を外
付けすることで、液晶表示コントローラ(5)からのドッ
トクロック信号と伝送クロック信号の周波数差を吸収し
て、液晶ディスプレイの表示品位を劣化させないように
する。
【0036】図1においてパーソナルコンピュータ(1)
を構成するマイクロプロセッサ(2)により制御された液
晶表示コントローラ(5)がフレームメモリ(6)に表示画
像情報を描画する。描画されたデジタル表示画像データ
は、フレームメモリ(6)より読み出されRGB各6ビッ
トの輝度階調デジタル信号に変換され、順に出力され
る。
を構成するマイクロプロセッサ(2)により制御された液
晶表示コントローラ(5)がフレームメモリ(6)に表示画
像情報を描画する。描画されたデジタル表示画像データ
は、フレームメモリ(6)より読み出されRGB各6ビッ
トの輝度階調デジタル信号に変換され、順に出力され
る。
【0037】また、液晶表示コントローラ(5)は表示画
面位置を制御するための水平・垂直同期信号と、そして
上記RGB毎の輝度階調デジタル信号に同期した液晶ド
ットクロック信号を出力する。上記RGB各6ビットの
信号と水平・垂直同期信号より成る合計20本の液晶表
示信号は、表示画面データを一時的に記憶する20ビッ
ト入力のFIFOメモリ(7)に供給される。
面位置を制御するための水平・垂直同期信号と、そして
上記RGB毎の輝度階調デジタル信号に同期した液晶ド
ットクロック信号を出力する。上記RGB各6ビットの
信号と水平・垂直同期信号より成る合計20本の液晶表
示信号は、表示画面データを一時的に記憶する20ビッ
ト入力のFIFOメモリ(7)に供給される。
【0038】上記液晶表示コントローラ(5)からFIF
Oメモリ(7)に供給される20本の液晶表示信号は、上
記ドットクロック信号でFIFOメモリ(7)に順次書き
込まれ、このFIFOメモリ(7)に書き込まれた上記液
晶表示信号は、高速デジタル送信コントローラ(9)の分
周器(18)で上記伝送クロックの7分の1に分周された
ラッチクロックにより上記FIFOメモリ(7)から順次
読み出される。
Oメモリ(7)に供給される20本の液晶表示信号は、上
記ドットクロック信号でFIFOメモリ(7)に順次書き
込まれ、このFIFOメモリ(7)に書き込まれた上記液
晶表示信号は、高速デジタル送信コントローラ(9)の分
周器(18)で上記伝送クロックの7分の1に分周された
ラッチクロックにより上記FIFOメモリ(7)から順次
読み出される。
【0039】この場合、液晶表示コントローラ(5)から
の液晶表示信号をドットクロック信号に基づき、上記F
IFOメモリ(7)に順次書き込む書き込みアドレスのア
ドレスポインター値を記憶する。また、次段の高速デジ
タル送信コントローラ(9)の伝送クロック信号の7分の
1に分周したラッチクロック信号で、上記高速デジタル
送信コントローラ(9)に出力するために上記FIFOメ
モリ(7)より読み出す上記液晶表示信号のアドレスのア
ドレスポインター値を検出する。そして、上記FIFO
メモリ(7)への上記書き込みアドレスと読み出しアドレ
スのアドレスポインター値を比較し、一致していると
き、有効表示データであることを示す有効識別信号を生
成する。
の液晶表示信号をドットクロック信号に基づき、上記F
IFOメモリ(7)に順次書き込む書き込みアドレスのア
ドレスポインター値を記憶する。また、次段の高速デジ
タル送信コントローラ(9)の伝送クロック信号の7分の
1に分周したラッチクロック信号で、上記高速デジタル
送信コントローラ(9)に出力するために上記FIFOメ
モリ(7)より読み出す上記液晶表示信号のアドレスのア
ドレスポインター値を検出する。そして、上記FIFO
メモリ(7)への上記書き込みアドレスと読み出しアドレ
スのアドレスポインター値を比較し、一致していると
き、有効表示データであることを示す有効識別信号を生
成する。
【0040】また、液晶表示コントローラ(5)からの上
記液晶表示信号をFIFOメモリ(7)に書き込むタイミ
ング信号をカウントアップ信号とし、高速デジタル送信
コントローラ(9)に入力するためFIFOメモリ(7)か
らの上記液晶表示信号を読み出すタイミング信号をカウ
ントダウン信号として計数するカウンター(8)を設け、
FIFOメモリ(7)へのデータ書き込み回数がデータ読
み出し回数を超える異常状態を検出するとともに、FI
FOメモリ(7)に有効表示データがあることを検出する
有効識別信号を生成する。上記FIFOメモリ(7)と有
効表示データを検出する有効識別信号検出回路は、それ
ぞれ独立したICにするか、同一のICで構成する。
記液晶表示信号をFIFOメモリ(7)に書き込むタイミ
ング信号をカウントアップ信号とし、高速デジタル送信
コントローラ(9)に入力するためFIFOメモリ(7)か
らの上記液晶表示信号を読み出すタイミング信号をカウ
ントダウン信号として計数するカウンター(8)を設け、
FIFOメモリ(7)へのデータ書き込み回数がデータ読
み出し回数を超える異常状態を検出するとともに、FI
FOメモリ(7)に有効表示データがあることを検出する
有効識別信号を生成する。上記FIFOメモリ(7)と有
効表示データを検出する有効識別信号検出回路は、それ
ぞれ独立したICにするか、同一のICで構成する。
【0041】図2は、上記高速デジタル送信コントロー
ラ(9)の構成を示すもので、外付けのリファレンスクロ
ック信号源(10)を別途設け、該リファレンスクロック
信号源(10)から供給されるリファレンスクロック信号
に基づき、上記ドットクロック信号あるいは、上記ドッ
トクロック信号の7倍の周波数の伝送クロック信号をP
LL発振器(19)で生成する。また、PLL発振器(1
9)のループフィルタの時定数は十分大きい値になるよ
うに設定する。
ラ(9)の構成を示すもので、外付けのリファレンスクロ
ック信号源(10)を別途設け、該リファレンスクロック
信号源(10)から供給されるリファレンスクロック信号
に基づき、上記ドットクロック信号あるいは、上記ドッ
トクロック信号の7倍の周波数の伝送クロック信号をP
LL発振器(19)で生成する。また、PLL発振器(1
9)のループフィルタの時定数は十分大きい値になるよ
うに設定する。
【0042】上記FIFOメモリ(7)より出力されるR
と垂直同期信号、Gと水平同期信号およびBと上記デー
タ識別信号の各7ビットの信号を高速デジタルシリアル
データに変換する上記高速デジタル送信コントローラ
(9)は、上記各7ビットの信号をそれぞれ入力する3個
の入力ラッチ(15)と、この入力ラッチ(15)の各出力
を並列−直列変換する3個の並列−直列変換器(16)を
備えており、分周器(18)で上記伝送クロックの7分の
1に分周されたラッチクロック信号により、上記各7ビ
ットより成る3個の液晶表示信号とその有効識別信号を
入力ラッチ(15)にサンプリング後、並列−直列変換器
(16)で高速デジタルシリアルデータに変換する。
と垂直同期信号、Gと水平同期信号およびBと上記デー
タ識別信号の各7ビットの信号を高速デジタルシリアル
データに変換する上記高速デジタル送信コントローラ
(9)は、上記各7ビットの信号をそれぞれ入力する3個
の入力ラッチ(15)と、この入力ラッチ(15)の各出力
を並列−直列変換する3個の並列−直列変換器(16)を
備えており、分周器(18)で上記伝送クロックの7分の
1に分周されたラッチクロック信号により、上記各7ビ
ットより成る3個の液晶表示信号とその有効識別信号を
入力ラッチ(15)にサンプリング後、並列−直列変換器
(16)で高速デジタルシリアルデータに変換する。
【0043】上記並列−直列変換器(16)で変換された
高速デジタルシリアルデータと、上記分周器(18)より
出力されるラッチクロック信号は、差動信号ドライバー
(17)でそれぞれレベル変換され、液晶表示信号である
高速シリアルデータSD0、SD1、SD2と、高速デ
ジタル受信コントローラ(12)で伝送クロックを生成す
るために必要なラッチクロック信号SDCKとして出力
される。上記差動信号ドライバー(17)より出力される
高速シリアルデータSD0、SD1、SD2とラッチク
ロック信号SDCKには、高速デジタル差動信号として
4系統のツイストペアケーブル(11)で高速デジタル受
信コントローラ(12)へ接続される。
高速デジタルシリアルデータと、上記分周器(18)より
出力されるラッチクロック信号は、差動信号ドライバー
(17)でそれぞれレベル変換され、液晶表示信号である
高速シリアルデータSD0、SD1、SD2と、高速デ
ジタル受信コントローラ(12)で伝送クロックを生成す
るために必要なラッチクロック信号SDCKとして出力
される。上記差動信号ドライバー(17)より出力される
高速シリアルデータSD0、SD1、SD2とラッチク
ロック信号SDCKには、高速デジタル差動信号として
4系統のツイストペアケーブル(11)で高速デジタル受
信コントローラ(12)へ接続される。
【0044】図3は高速デジタル受信コントローラの構
成を示すものであり、この高速デジタル受信コントロー
ラ(12)では、差動信号レシーバー(20)により受信し
た上記高速シリアルデータSD0、SD1、SD2およ
びラッチクロック信号SDCKの各信号の信号レベルを
変換する。
成を示すものであり、この高速デジタル受信コントロー
ラ(12)では、差動信号レシーバー(20)により受信し
た上記高速シリアルデータSD0、SD1、SD2およ
びラッチクロック信号SDCKの各信号の信号レベルを
変換する。
【0045】上記差動信号レシーバー(20)より導出し
たラッチクロック信号からPLL発振器(23)で7倍の
周波数の伝送クロック信号を生成し、生成した伝送クロ
ック信号を用いて直列−並列変換器(21)で、上記差動
信号レシーバー(20)より導出した各高速シリアルデー
タSD0、SD1、SD2を各7ビットの液晶表示信号
に変換する。
たラッチクロック信号からPLL発振器(23)で7倍の
周波数の伝送クロック信号を生成し、生成した伝送クロ
ック信号を用いて直列−並列変換器(21)で、上記差動
信号レシーバー(20)より導出した各高速シリアルデー
タSD0、SD1、SD2を各7ビットの液晶表示信号
に変換する。
【0046】上記PLL発振器(23)より導出した伝送
クロック信号は分周器(24)で7分の1に分周してラッ
チクロック信号とし、このラッチクロック信号で上記の
7ビットの信号に変換された各液晶表示信号を出力ラッ
チ(22)にサンプリングした後、表示画面位置を制御す
るための水平・垂直同期信号と、RGB各6ビットの輝
度階調デジタル信号としてTFT液晶ディスプレイ(1
4)に供給する。
クロック信号は分周器(24)で7分の1に分周してラッ
チクロック信号とし、このラッチクロック信号で上記の
7ビットの信号に変換された各液晶表示信号を出力ラッ
チ(22)にサンプリングした後、表示画面位置を制御す
るための水平・垂直同期信号と、RGB各6ビットの輝
度階調デジタル信号としてTFT液晶ディスプレイ(1
4)に供給する。
【0047】TFT液晶ディスプレイ(14)に与えるド
ットクロック信号は、上記高速デジタル受信コントロー
ラ(12)の分周器(24)で伝送クロックを7分の1に分
周したラッチクロック信号をゲート回路(13)で表示デ
ータの有効識別信号によりゲートした信号とする。従っ
て、有効な液晶表示データだけをTFT液晶ディスプレ
イ(14)に入力することができる。
ットクロック信号は、上記高速デジタル受信コントロー
ラ(12)の分周器(24)で伝送クロックを7分の1に分
周したラッチクロック信号をゲート回路(13)で表示デ
ータの有効識別信号によりゲートした信号とする。従っ
て、有効な液晶表示データだけをTFT液晶ディスプレ
イ(14)に入力することができる。
【0048】本実施形態では、TFT液晶ディスプレイ
を例にあげたが、輝度階調データがドットクロックに同
期出力されるディスプレイ装置に広く適用することがで
きる。
を例にあげたが、輝度階調データがドットクロックに同
期出力されるディスプレイ装置に広く適用することがで
きる。
【0049】
【発明の効果】本発明は上記のような構成であるので、
表示画像を生成する表示コントローラとディスプレイ間
の高速デジタル伝送方式において、表示コントローラの
ドットクロックが不安定でも、表示コントローラからの
表示信号を高速デジタル伝送データに正確に変換するこ
とができ、更には、有効表示データだけを間欠伝送でき
るので、表示コントローラからのドットクロック信号の
周期が一定でない表示信号であっても高速デジタル伝送
を行わせることができる。
表示画像を生成する表示コントローラとディスプレイ間
の高速デジタル伝送方式において、表示コントローラの
ドットクロックが不安定でも、表示コントローラからの
表示信号を高速デジタル伝送データに正確に変換するこ
とができ、更には、有効表示データだけを間欠伝送でき
るので、表示コントローラからのドットクロック信号の
周期が一定でない表示信号であっても高速デジタル伝送
を行わせることができる。
【0050】また、表示コントローラからの表示信号の
メモリへの書き込み回数が高速デジタル送信コントロー
ラに入力するメモリからの表示信号の読み出し回数を超
える場合は、異常状態として検出できるので、かかる場
合の表示品位の低下を防ぐことができる。
メモリへの書き込み回数が高速デジタル送信コントロー
ラに入力するメモリからの表示信号の読み出し回数を超
える場合は、異常状態として検出できるので、かかる場
合の表示品位の低下を防ぐことができる。
【0051】また、輝度階調データをデジタル量で伝送
するので、DA変換器やAD変換器の直線性や変換速度
に影響を受けず、正確な発色と階調の画像伝送を行わせ
ることができる。
するので、DA変換器やAD変換器の直線性や変換速度
に影響を受けず、正確な発色と階調の画像伝送を行わせ
ることができる。
【図1】 本発明の表示画像データ伝送方式を用いた装
置のブロック図である。
置のブロック図である。
【図2】 高速デジタル送信コントローラの構成を示す
ブロック図である。
ブロック図である。
【図3】 高速デジタル受信コントローラの構成を示す
ブロック図である。
ブロック図である。
【図4】 従来の高速デジタル伝送方式を用いた画像デ
ータ伝送方法を示すブロック図である。
ータ伝送方法を示すブロック図である。
【図5】 従来の画像データ伝送方式を示すブロック図
である。
である。
1 パーソナルコンピュータ 2 マイクロプロセッサ 5 液晶表示コントローラ 6 フレームメモリ 7 FIFOメモリ 8 カウンター(メモリ監視付加回路) 9 高速デジタル送信コントローラ 10 リファレンスクロック信号源 11 ツイストペアケーブル 12 高速デジタル受信コントローラ 13 ゲート回路 14 TFT液晶ディスプレイ 15 入力ラッチ 16 並列−直列変換器 17 差動信号ドライバー 18 分周器 19 PLL発振器 20 差動信号レシーバー 21 直列−並列変換器 22 出力ラッチ 23 PLL発振器 24 分周器
Claims (9)
- 【請求項1】 液晶表示コントローラで生成した表示画
像データを高速デジタル送信コントローラで高速シリア
ルデータに変換して高速デジタル受信コントローラに高
速デジタル伝送し、該高速デジタル受信コントローラで
受信した高速シリアルデータを元の表示画像データに戻
して液晶ディスプレイに供給する表示画像データ伝送方
式において、 ドットクロック信号に基づいて液晶ディスプレイの各画
素の輝度階調データと表示制御信号を順次出力する液晶
表示コントローラと、上記ドットクロック信号より高い
周波数の伝送クロックに基づいて表示画像データを並列
−直列変換出力、あるいは符号変換出力する高速デジタ
ル送信コントローラとの間に、液晶表示コントローラか
らのドットクロック信号と高速デジタル送信コントロー
ラからの伝送クロック信号の周波数差を吸収する緩衝手
段を設け、液晶表示コントローラからの表示画像データ
を上記緩衝手段を介して高速デジタル伝送データに変換
することを特徴とする表示画像データ伝送方式。 - 【請求項2】 液晶表示コントローラのドットクロック
信号と高速デジタル送信コントローラの伝送クロック信
号との周波数差を吸収する緩衝手段として、液晶表示コ
ントローラの表示画像データを一時的に保持する記憶手
段を設け、液晶表示コントローラからの表示画像データ
をドットクロック信号に同期してメモリに順次書き込み
登録操作を行いつつ、高速デジタル送信コントローラか
らの伝送クロックをドットクロックと同じ周波数に分周
した読み出しクロック信号に同期してメモリに記憶され
た表示画像データを順次読み出し抹消する一連の動作を
繰り返し行うようにしたことを特徴とする請求項1記載
の表示画像データ伝送方式。 - 【請求項3】 上記緩衝手段を構成するメモリに有効な
表示画像データの有無を監視する監視手段を設け、高速
デジタル送信コントローラに入力される表示画像データ
の有効無効を識別する有効識別信号を追加し、高速デジ
タル受信コントローラ側で有効な表示画像データだけを
液晶ディスプレイに入力して、液晶表示コントローラか
らのドットクロック信号の周期が一定でない表示画像デ
ータを高速デジタル伝送することができるようにしたこ
とを特徴とする請求項2記載の表示画像データ伝送方
式。 - 【請求項4】 上記メモリに有効な表示画像データの有
無を監視する監視手段として、液晶表示コントローラか
らの表示画像データを上記メモリに書き込む回数と、高
速デジタル送信コントローラに入力する上記メモリから
の表示画像データを読み出す回数とを比較する計数手段
を設けたことを特徴とする請求項3記載の表示画像デー
タ伝送方式。 - 【請求項5】 上記メモリに有効な表示画像データの有
無を監視する監視手段として、液晶表示コントローラか
らの表示画像データを上記メモリに書き込むアドレス
と、高速デジタル送信コントローラに入力する上記メモ
リからの表示画像データの読み出しアドレスを比較する
アドレス比較手段を設けたことを特徴とする請求項3記
載の表示画像データ伝送方式。 - 【請求項6】 上記メモリに有効な表示画像データの有
無を監視する監視手段は、液晶表示コントローラから上
記メモリへ書き込む表示画像データの書き込み回数が、
高速デジタル送信コントローラに入力する上記メモリか
らの表示画像データの読みだし回数を超える動作の異常
状態を検出できるようにしたことを特徴とする請求項3
および4記載の表示画像データ伝送方式。 - 【請求項7】 クロック信号源を別途設けて上記ドット
クロック信号あるいは伝送クロックのリファレンスクロ
ック信号として供給するか、もしくは、上記ドットクロ
ック信号からその整数倍の周波数を生成するPLL発振
器のループフィルタの時定数を十分大きく設定するクロ
ック生成手段を設けたことを特徴とする請求項1〜6記
載の表示画像データ伝送方式。 - 【請求項8】 請求項1〜6記載の表示画像データ伝送
方式に用いる緩衝手段を集積化した信号処理用IC。 - 【請求項9】 請求項8記載の信号処理用ICを用いた
表示画像データ伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13108297A JPH10319919A (ja) | 1997-05-21 | 1997-05-21 | 表示画像データ伝送方式及びその信号処理用ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13108297A JPH10319919A (ja) | 1997-05-21 | 1997-05-21 | 表示画像データ伝送方式及びその信号処理用ic |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10319919A true JPH10319919A (ja) | 1998-12-04 |
Family
ID=15049576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13108297A Pending JPH10319919A (ja) | 1997-05-21 | 1997-05-21 | 表示画像データ伝送方式及びその信号処理用ic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10319919A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100848088B1 (ko) * | 2002-01-31 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치의 화상 데이터 처리 장치 및 그 방법 |
US8081100B2 (en) | 2006-09-19 | 2011-12-20 | Ricoh Company, Limited | Read signal processor, image reading apparatus, and image forming apparatus |
-
1997
- 1997-05-21 JP JP13108297A patent/JPH10319919A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100848088B1 (ko) * | 2002-01-31 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치의 화상 데이터 처리 장치 및 그 방법 |
US8081100B2 (en) | 2006-09-19 | 2011-12-20 | Ricoh Company, Limited | Read signal processor, image reading apparatus, and image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7893912B2 (en) | Timing controller for liquid crystal display | |
US9805685B2 (en) | Display controller, video signal transmitting method and system thereof for transmitting video signals with multiple data rate and reduced numbers of signals line | |
EP1028531A1 (en) | Deserializer, semiconductor device, electronic device, and data transmission system | |
US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
KR100365497B1 (ko) | 액정표시장치 및 그 구동방법 | |
WO2001041119A1 (fr) | Pilote a ram integree, unite d'affichage associee audit pilote et dispositif electronique | |
KR100330037B1 (ko) | 액정표시장치 및 그 구동방법 | |
KR920000455B1 (ko) | 인터페이스 장치 | |
KR200172661Y1 (ko) | 온 스크린 디스플레이 기능을 구비한 평판 디스플레이 장치 | |
US4998169A (en) | Flat-panel display unit for displaying image data from personal computer or the like | |
JPH10319919A (ja) | 表示画像データ伝送方式及びその信号処理用ic | |
US6822647B1 (en) | Displays having processors for image data | |
KASAI et al. | Digital Packet Video Link for super high resolution display | |
US7209134B2 (en) | Liquid crystal display | |
JPH09274475A (ja) | 1台のコンピュータに複数台接続可能な表示装置 | |
JPH0527705A (ja) | 表示装置 | |
JP2004347739A (ja) | デイジーチェイン回路、ディスプレイ装置、及びマルチディスプレイシステム | |
JP2776678B2 (ja) | 表示回路 | |
JP3443229B2 (ja) | 文字表示装置の書き込み制御回路 | |
JPH037987A (ja) | 表示体制御装置 | |
KR100206580B1 (ko) | 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 | |
KR100265703B1 (ko) | 화면중심 디스플레이기능을 갖는 액정 디스플레이 모니터 | |
KR101047107B1 (ko) | 액정 표시 장치의 데이터 전송 장치 및 방법 | |
KR100950513B1 (ko) | 액정표시장치 및 그 구동 방법 | |
KR960014137B1 (ko) | 멀티 미디어 보드의 픽셀 클럭 변환장치 및 키보드 제어를 통한 클럭 변환방법 |