JPH10319919A - 表示画像データ伝送方式及びその信号処理用ｉｃ - Google Patents

Abstract

(57)【要約】 【課題】 表示画像を生成する液晶表示コントローラと
ディスプレイ間の高速デジタル伝送方式において、表示
コントローラからの表示信号を高速デジタル伝送データ
へ正確に変換し、ディスプレイの表示品位の低下を防
ぐ。 【解決手段】 液晶表示コントローラ(５)と液晶ディス
プレイ(１４)間の高速デジタル伝送方式において、液晶
表示コントローラ(５)からの液晶表示信号を液晶表示コ
ントローラ(５)からのドットクロックで書き込みつつ、
高速デジタル送信コントローラ(９)からの伝送クロック
を分周したクロック信号で一時記憶用のＦＩＦＯメモリ
(７)で構成した緩衝手段を設け、液晶表示コントローラ
(５)のドットクロックが不安定であったり、高速デジタ
ル送信コントローラ(９)の伝送クロックと同期していな
い場合でも、安定した高速デジタル伝送を行えるように
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＥＬディスプレイ
装置、液晶ディスプレイやコンピュータ装置におけるド
ットクロック同期表示画像データを高速デジタル伝送す
る表示画像データ伝送方式と、この伝送方式に用いる信
号処理ＩＣおよびこの信号処理用ＩＣを用いた表示画像
データ伝送装置に関するものである。

【０００２】

【従来の技術】従来技術の一例として、液晶表示コント
ローラとＴＦＴ液晶表示モジュール間の信号処理につい
て説明する。

【０００３】図５は、高速デジタル伝送方式を用いない
場合の例であり、パーソナルコンピュータ(１)を構成す
るマイクロプロセッサ(２)により制御された液晶表示コ
ントローラ(５)がフレームメモリ(６)に表示画像情報を
描画する。描画されたデジタル表示画像データは、フレ
ームメモリ(６)より読み出されＲＧＢ各６ビットの輝度
階調デジタル信号に変換され、ＴＦＴ液晶ディスプレイ
(１４)に供給される。

【０００４】また、表示画面の表示位置を制御するため
の水平・垂直同期信号、そして輝度階調デジタル信号に
同期した液晶ドットクロック信号が、液晶表示コントロ
ーラ(５)より出力され、ＴＦＴ液晶ディスプレイ(１４)
に供給される。(３)はパーソナルコンピュータ(１)のメ
モリ、(４)は入出力（I／O）装置である。

【０００５】上記図５に示す構成では、液晶表示コント
ローラ(５)とＴＦＴ液晶ディスプレイ(１４)間の接続
は、合計２１本の信号線を用いて行われている。

【０００６】一方、上記液晶表示コントローラ(５)とＴ
ＦＴ液晶ディスプレイ(１４)間の伝送を行う高速デジタ
ル伝送方式の集積回路が開発されており、この集積回路
を用いて、上記図５に示すものより信号線数を減らした
例を図４に示す。

【０００７】この図４に示す例においては、パーソナル
コンピュータ(１)の液晶表示コントローラ(５)とＴＦＴ
液晶ディスプレイ(１４)間を直接信号線で接続せず、高
速デジタル送信コントローラ(９)と高速デジタル受信コ
ントローラ(１２)からなる高速デジタル伝送系を介して
接続する。これにより、高速デジタル送信コントローラ
(９)と高速デジタル受信コントローラ(１２)の信号ケー
ブル線数を減らすことができる。

【０００８】パーソナルコンピュータ(１)を構成するマ
イクロプロセッサ(２)により制御する液晶表示コントロ
ーラ(５)がフレームメモリ(６)に表示画像情報を描画す
る。描画されたデジタル表示画像データは、フレームメ
モリ(６)より読み出されＲＢＧ各６ビットの輝度階調デ
ジタル信号に変換されて、順次高速デジタル送信コント
ローラ(９)に出力される。

【０００９】また、液晶表示コントローラ(５)は表示画
面の表示位置を制御するための水平・垂直同期信号、そ
してＲＢＧ毎の輝度階調デジタル信号に同期した液晶ド
ットクロック信号を高速デジタル送信コントローラ(９)
に出力する。この場合の信号線は合計２１本になる。

【００１０】高速デジタル送信コントローラ(９)は、入
力されるＲＢＧ各６ビットの輝度階調デジタル信号と水
平・垂直同期信号を、３系統の高速シリアルデータＳＤ
０、ＳＤ１、ＳＤ２に変換して出力するとともに、次段
の高速デジタル受信コントローラ(１２)で必要なラッチ
クロック信号ＳＤＣＫを出力し、上記４系統の信号ＳＤ
０、ＳＤ１、ＳＤ２、ＳＤＣＫを次段の高速デジタル受
信コントローラ(１２)に供給する。

【００１１】高速デジタル受信コントローラ(１２)は、
入力される上記４系統の信号ＳＤ０、ＳＤ１、ＳＤ２、
ＳＤＣＫよりＲＢＧ各６ビットの輝度階調デジタル信号
と水平・垂直同期信号とドットクロック信号を再生し、
ＴＦＴ液晶ディスプレイ(１４)に供給する。

【００１２】図２は、上記高速デジタル送信コントロー
ラ(９)の詳細の構成を示すもので、上記液晶表示コント
ローラ(５)が出力するドットクロック信号から、その７
倍の周波数の信号を伝送クロック信号としてＰＬＬ発振
器(１９)で生成する。

【００１３】液晶表示コントローラ(５)からの２０本の
液晶表示信号は３系統に分けて入力され、この入力され
た３系統の液晶表示信号は、分周器(１８)からの上記伝
送クロック信号の７分の１に分周されたラッチクロック
信号でそれぞれ入力ラッチ(１５)にサンプリング後、並
列−直列変換器(１６)でデジタル信号の高速シリアルデ
ータＳＤ０、ＳＤ１、ＳＤ２に変換される。

【００１４】この液晶表示信号である高速シリアルデー
タＳＤ０、ＳＤ１、ＳＤ２と、高速デジタル受信コント
ローラ(１２)で伝送クロックに生成に必要なラッチクロ
ック信号ＳＤＣＫは、それぞれ差動信号ドライバー(１
７)を介して、４系統のツイストペアケーブル(１１)で
高速デジタル受信コントローラ(１２)と接続される。

【００１５】図３は、上記高速デジタル受信コントロー
ラ(１２)の詳細な構成を示すものである。上記高速デジ
タル送信コントローラ(９)より伝送されて来る高速シリ
アルデータＳＤ０、ＳＤ１、ＳＤ２とラッチクロック信
号ＳＤＣＫは、それぞれ差動信号レシーバー(２０)によ
り信号レベルを変換する。

【００１６】直列−並列変換するために必要な伝送クロ
ックを上記ラッチクロック信号ＳＤＣＫからＰＬＬ発振
器(２３)で生成し、各直列−並列変換器(２１)に供給し
て、液晶表示信号に変換後、伝送クロック信号を分周器
(２４)で７分の１に分周したラッチ信号でそれぞれ出力
ラッチ(２２)にサンプリングし、ＴＦＴ液晶ディスプレ
イ(１４)に出力する。また、ＴＦＴ液晶ディスプレイ
(１４)に与えるドットクロック信号は、直列−並列変換
器(２１)の伝播遅延時間を考慮して、分周器(２４)で伝
送クロックを７分の１に分周したラッチクロック信号を
用いる。

【００１７】以上の構成により、高速デジタル伝送方式
を用いない場合は信号ケーブル線数が２１本必要であっ
たが、４ツイストペアの８本の信号線に減らすことがで
きる。

【００１８】

【発明が解決しようとする課題】しかしながら、液晶表
示コントローラと液晶ディスプレイ間の接続において、
従来方式のような液晶表示コントローラのドットクロッ
クからＰＬＬ発振器で整数倍の伝送クロックを生成する
高速デジタル伝送系を用いた場合、液晶表示コントロー
ラのドットクロックに対して高速デジタル送信コントロ
ーラの伝送クロックや液晶表示信号をラッチするための
サンプルクロックが完全に同期していなければ、液晶表
示コントローラからの液晶表示信号を正しく伝送でき
ず、液晶ディスプレイの表示品位を著しく低下させる。

【００１９】液晶表示コントローラの集積化により、該
液晶表示コントローラは、ドットクロックを生成するＰ
ＬＬ回路を内蔵したデジタル・アナログ混在型ＩＣとな
り、ドットクロックを生成するＰＬＬ発振器が電圧変動
やノイズの影響を受け易く、また、高速デジタル伝送ク
ロック信号の高速化により、高速デジタル伝送系に要求
されるドットクロック信号仕様が厳しくなることから、
液晶表示コントローラから安定したドットクロックを生
成することは技術的に困難である。

【００２０】また、液晶表示コントローラからのドット
クロック信号を高速デジタル送信コントローラの伝送ク
ロック信号とする場合、ドットクロック信号の周波数で
伝送速度が規定されるので、高速デジタル伝送系の能力
を生かすことができない。

【００２１】本発明は、表示画像を生成する液晶表示コ
ントローラと液晶ディスプレイ間の高速デジタル伝送方
式において、液晶表示コントローラのドットクロックが
不安定でも、液晶表示コントローラからの液晶表示デー
タを高速デジタル伝送データへ正確に変換し、液晶ディ
スプレイの表示品位を確保することを目的とする。

【００２２】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の表示画像データ伝送方式は、液晶表示コン
トローラで生成した表示画像データを高速デジタル送信
コントローラで高速シリアルデータに変換して高速デジ
タル受信コントローラに高速デジタル伝送し、該高速デ
ジタル受信コントローラで受信した高速シリアルデータ
を元の表示画像データに戻して液晶ディスプレイに供給
する表示画像データ伝送方式において、ドットクロック
信号に基づいて液晶ディスプレイの各画素の輝度階調デ
ータと表示制御信号を順次出力する液晶表示コントロー
ラと、上記ドットクロック信号より高い周波数の伝送ク
ロックに基づいて表示画像データを並列−直列変換出
力、あるいは符号変換出力する高速デジタル送信コント
ローラとの間に、液晶表示コントローラからのドットク
ロック信号と高速デジタル送信コントローラからの伝送
クロック信号の周波数差を吸収する緩衝手段を設け、液
晶表示コントローラからの表示画像データを上記緩衝手
段を介して高速デジタル伝送データに変換することを特
徴とする。

【００２３】また、液晶表示コントローラのドットクロ
ック信号と高速デジタル送信コントローラの伝送クロッ
ク信号との周波数差を吸収する緩衝手段として、液晶表
示コントローラの表示画像データを一時的に保持する記
憶手段を設け、液晶表示コントローラからの表示画像デ
ータをドットクロック信号に同期してメモリに順次書き
込み登録操作を行いつつ、高速デジタル送信コントロー
ラからの伝送クロックをドットクロックと同じ周波数に
分周した読み出しクロック信号に同期してメモリに記憶
された表示画像データを順次読み出し抹消する一連の動
作を繰り返し行うようにしたことを特徴とする。

【００２４】また、上記緩衝手段を構成するメモリに有
効な表示画像データの有無を監視する監視手段を設け、
高速デジタル送信コントローラに入力される表示画像デ
ータの有効無効を識別する有効識別信号を追加し、高速
デジタル受信コントローラ側で有効な表示画像データだ
けを液晶ディスプレイに入力して、液晶表示コントロー
ラからのドットクロック信号の周期が一定でない表示画
像データを高速デジタル伝送することができるようにし
たことを特徴とする。

【００２５】また、上記メモリに有効な表示画像データ
の有無を監視する監視手段として、液晶表示コントロー
ラからの表示画像データを上記メモリに書き込む回数
と、高速デジタル送信コントローラに入力する上記メモ
リからの表示画像データを読み出す回数とを比較する計
数手段を設けたことを特徴とする。

【００２６】また、上記メモリに有効な表示画像データ
の有無を監視する監視手段として、液晶表示コントロー
ラからの表示画像データを上記メモリに書き込むアドレ
スと、高速デジタル送信コントローラに入力する上記メ
モリからの表示画像データの読み出しアドレスを比較す
るアドレス比較手段を設けたことを特徴とする。

【００２７】また、上記メモリに有効な表示画像データ
の有無を監視する監視手段は、液晶表示コントローラか
ら上記メモリへ書き込む表示画像データの書き込み回数
が、高速デジタル送信コントローラに入力する上記メモ
リからの表示画像データの読みだし回数を超える動作の
異常状態を検出できるようにしたことを特徴とする。

【００２８】また、クロック信号源を別途設けて上記ド
ットクロック信号あるいは伝送クロックのリファレンス
クロック信号として供給するか、もしくは、上記ドット
クロック信号からその整数倍の周波数を生成するＰＬＬ
発振器のループフィルタの時定数を十分大きく設定する
クロック生成手段を設けたことを特徴とする。

【００２９】また、上記表示画像伝送方式に用いる緩衝
手段を集積化した信号処理用ＩＣおよび該信号処理用Ｉ
Ｃを用いた表示画像データ伝送装置。

【００３０】上記のように構成された表示画像データ伝
送方式は、表示画像を生成する液晶表示コントローラと
液晶ディスプレイ間の高速デジタル伝送方式において、
液晶表示データ状態を一時的に記憶するメモリより成る
緩衝手段を設けるので、液晶表示コントローラからドッ
トクロック信号に同期してメモリに液晶表示データを書
き込みつつ、高速デジタル送信コントローラからの伝送
クロック信号を分周した信号を用いてメモリから液晶表
示データを読み出すことができ、液晶表示コントローラ
のドットクロックが不安定でも、液晶表示コントローラ
からの液晶表示データを高速デジタル伝送データへ正確
に変換することができる。

【００３１】また、上記緩衝手段を構成するメモリに有
効な表示データの有無を監視する監視手段を設け、液晶
表示データが高速デジタル送信コントローラに入力する
際にこの液晶表示データの有効無効の識別を行う識別信
号を追加するので、有効表示データだけを間欠伝送する
ことができ、液晶表示コントローラからのドットクロッ
ク信号の周期が一定でない液晶表示データであっても誤
りなく高速デジタル伝送することができる。

【００３２】また、上記緩衝手段において、メモリに有
効な液晶表示データの有無を監視する付加回路として、
液晶表示コントローラからの液晶表示データをメモリに
書き込む回数と高速デジタル送信コントローラに入力す
るためメモリからの液晶表示データを読み出す回数を比
較する計数手段を設けたり、あるいは、液晶表示コント
ローラからの液晶表示データのメモリに書き込むアドレ
スポインター値と高速デジタル送信コントローラに入力
するためメモリからの液晶表示データを読み出すアドレ
スポインター値を比較するアドレス比較手段を設けるの
で、液晶表示コントローラからメモリへ書き込む表示画
像データの書き込み回数が高速デジタル送信コントロー
ラに入力するためにメモリからの液晶表示データを読み
出す読み出し回数を超えたり、上記メモリへの書き込み
アドレスポインター値と読み出しアドレスポインター値
が相違する異常を検出することができる。

【００３３】また、クロック信号源を別途設けてドット
クロック信号あるいは伝送クロック信号を発生するＰＬ
Ｌ発振器のリファレンスクロック信号として供給する
か、もしくは、液晶ドットクロック信号からその整数倍
の周波数を生成するＰＬＬ発振器のループフィルタの時
定数を十分大きく設定するので、安定した伝送クロック
信号を生成することができる。

【００３４】

【発明の実施の形態】図１は、本発明の一実施形態のブ
ロック図である。図２および図３は高速デジタル伝送系
に用いる高速デジタル送・受信コントローラのブロック
図である。

【００３５】本実施形態では、液晶表示コントローラ
(５)と高速デジタル送信コントローラ(９)間に介在させ
るメモリにＦＩＦＯ（Fast in Fast out）を用い、高速
デジタル送信コントローラ(９)の伝送クロックを発生さ
せるＰＬＬ発振回路のリファレンスクロック信号源を外
付けすることで、液晶表示コントローラ(５)からのドッ
トクロック信号と伝送クロック信号の周波数差を吸収し
て、液晶ディスプレイの表示品位を劣化させないように
する。

【００３６】図１においてパーソナルコンピュータ(１)
を構成するマイクロプロセッサ(２)により制御された液
晶表示コントローラ(５)がフレームメモリ(６)に表示画
像情報を描画する。描画されたデジタル表示画像データ
は、フレームメモリ(６)より読み出されＲＧＢ各６ビッ
トの輝度階調デジタル信号に変換され、順に出力され
る。

【００３７】また、液晶表示コントローラ(５)は表示画
面位置を制御するための水平・垂直同期信号と、そして
上記ＲＧＢ毎の輝度階調デジタル信号に同期した液晶ド
ットクロック信号を出力する。上記ＲＧＢ各６ビットの
信号と水平・垂直同期信号より成る合計２０本の液晶表
示信号は、表示画面データを一時的に記憶する２０ビッ
ト入力のＦＩＦＯメモリ(７)に供給される。

【００３８】上記液晶表示コントローラ(５)からＦＩＦ
Ｏメモリ(７)に供給される２０本の液晶表示信号は、上
記ドットクロック信号でＦＩＦＯメモリ(７)に順次書き
込まれ、このＦＩＦＯメモリ(７)に書き込まれた上記液
晶表示信号は、高速デジタル送信コントローラ(９)の分
周器(１８)で上記伝送クロックの７分の１に分周された
ラッチクロックにより上記ＦＩＦＯメモリ(７)から順次
読み出される。

【００３９】この場合、液晶表示コントローラ(５)から
の液晶表示信号をドットクロック信号に基づき、上記Ｆ
ＩＦＯメモリ(７)に順次書き込む書き込みアドレスのア
ドレスポインター値を記憶する。また、次段の高速デジ
タル送信コントローラ(９)の伝送クロック信号の７分の
１に分周したラッチクロック信号で、上記高速デジタル
送信コントローラ(９)に出力するために上記ＦＩＦＯメ
モリ(７)より読み出す上記液晶表示信号のアドレスのア
ドレスポインター値を検出する。そして、上記ＦＩＦＯ
メモリ(７)への上記書き込みアドレスと読み出しアドレ
スのアドレスポインター値を比較し、一致していると
き、有効表示データであることを示す有効識別信号を生
成する。

【００４０】また、液晶表示コントローラ(５)からの上
記液晶表示信号をＦＩＦＯメモリ(７)に書き込むタイミ
ング信号をカウントアップ信号とし、高速デジタル送信
コントローラ(９)に入力するためＦＩＦＯメモリ(７)か
らの上記液晶表示信号を読み出すタイミング信号をカウ
ントダウン信号として計数するカウンター(８)を設け、
ＦＩＦＯメモリ(７)へのデータ書き込み回数がデータ読
み出し回数を超える異常状態を検出するとともに、ＦＩ
ＦＯメモリ(７)に有効表示データがあることを検出する
有効識別信号を生成する。上記ＦＩＦＯメモリ(７)と有
効表示データを検出する有効識別信号検出回路は、それ
ぞれ独立したＩＣにするか、同一のＩＣで構成する。

【００４１】図２は、上記高速デジタル送信コントロー
ラ(９)の構成を示すもので、外付けのリファレンスクロ
ック信号源(１０)を別途設け、該リファレンスクロック
信号源(１０)から供給されるリファレンスクロック信号
に基づき、上記ドットクロック信号あるいは、上記ドッ
トクロック信号の７倍の周波数の伝送クロック信号をＰ
ＬＬ発振器(１９)で生成する。また、ＰＬＬ発振器(１
９)のループフィルタの時定数は十分大きい値になるよ
うに設定する。

【００４２】上記ＦＩＦＯメモリ(７)より出力されるＲ
と垂直同期信号、Ｇと水平同期信号およびＢと上記デー
タ識別信号の各７ビットの信号を高速デジタルシリアル
データに変換する上記高速デジタル送信コントローラ
(９)は、上記各７ビットの信号をそれぞれ入力する３個
の入力ラッチ(１５)と、この入力ラッチ(１５)の各出力
を並列−直列変換する３個の並列−直列変換器(１６)を
備えており、分周器(１８)で上記伝送クロックの７分の
１に分周されたラッチクロック信号により、上記各７ビ
ットより成る３個の液晶表示信号とその有効識別信号を
入力ラッチ(１５)にサンプリング後、並列−直列変換器
(１６)で高速デジタルシリアルデータに変換する。

【００４３】上記並列−直列変換器(１６)で変換された
高速デジタルシリアルデータと、上記分周器(１８)より
出力されるラッチクロック信号は、差動信号ドライバー
(１７)でそれぞれレベル変換され、液晶表示信号である
高速シリアルデータＳＤ０、ＳＤ１、ＳＤ２と、高速デ
ジタル受信コントローラ(１２)で伝送クロックを生成す
るために必要なラッチクロック信号ＳＤＣＫとして出力
される。上記差動信号ドライバー(１７)より出力される
高速シリアルデータＳＤ０、ＳＤ１、ＳＤ２とラッチク
ロック信号ＳＤＣＫには、高速デジタル差動信号として
４系統のツイストペアケーブル(１１)で高速デジタル受
信コントローラ(１２)へ接続される。

【００４４】図３は高速デジタル受信コントローラの構
成を示すものであり、この高速デジタル受信コントロー
ラ(１２)では、差動信号レシーバー(２０)により受信し
た上記高速シリアルデータＳＤ０、ＳＤ１、ＳＤ２およ
びラッチクロック信号ＳＤＣＫの各信号の信号レベルを
変換する。

【００４５】上記差動信号レシーバー(２０)より導出し
たラッチクロック信号からＰＬＬ発振器(２３)で７倍の
周波数の伝送クロック信号を生成し、生成した伝送クロ
ック信号を用いて直列−並列変換器(２１)で、上記差動
信号レシーバー(２０)より導出した各高速シリアルデー
タＳＤ０、ＳＤ１、ＳＤ２を各７ビットの液晶表示信号
に変換する。

【００４６】上記ＰＬＬ発振器(２３)より導出した伝送
クロック信号は分周器(２４)で７分の１に分周してラッ
チクロック信号とし、このラッチクロック信号で上記の
７ビットの信号に変換された各液晶表示信号を出力ラッ
チ(２２)にサンプリングした後、表示画面位置を制御す
るための水平・垂直同期信号と、ＲＧＢ各６ビットの輝
度階調デジタル信号としてＴＦＴ液晶ディスプレイ(１
４)に供給する。

【００４７】ＴＦＴ液晶ディスプレイ(１４)に与えるド
ットクロック信号は、上記高速デジタル受信コントロー
ラ(１２)の分周器(２４)で伝送クロックを７分の１に分
周したラッチクロック信号をゲート回路(１３)で表示デ
ータの有効識別信号によりゲートした信号とする。従っ
て、有効な液晶表示データだけをＴＦＴ液晶ディスプレ
イ(１４)に入力することができる。

【００４８】本実施形態では、ＴＦＴ液晶ディスプレイ
を例にあげたが、輝度階調データがドットクロックに同
期出力されるディスプレイ装置に広く適用することがで
きる。

【００４９】

【発明の効果】本発明は上記のような構成であるので、
表示画像を生成する表示コントローラとディスプレイ間
の高速デジタル伝送方式において、表示コントローラの
ドットクロックが不安定でも、表示コントローラからの
表示信号を高速デジタル伝送データに正確に変換するこ
とができ、更には、有効表示データだけを間欠伝送でき
るので、表示コントローラからのドットクロック信号の
周期が一定でない表示信号であっても高速デジタル伝送
を行わせることができる。

【００５０】また、表示コントローラからの表示信号の
メモリへの書き込み回数が高速デジタル送信コントロー
ラに入力するメモリからの表示信号の読み出し回数を超
える場合は、異常状態として検出できるので、かかる場
合の表示品位の低下を防ぐことができる。

【００５１】また、輝度階調データをデジタル量で伝送
するので、ＤＡ変換器やＡＤ変換器の直線性や変換速度
に影響を受けず、正確な発色と階調の画像伝送を行わせ
ることができる。

【図面の簡単な説明】

【図１】 本発明の表示画像データ伝送方式を用いた装
置のブロック図である。

【図２】 高速デジタル送信コントローラの構成を示す
ブロック図である。

【図３】 高速デジタル受信コントローラの構成を示す
ブロック図である。

【図４】 従来の高速デジタル伝送方式を用いた画像デ
ータ伝送方法を示すブロック図である。

【図５】 従来の画像データ伝送方式を示すブロック図
である。

【符号の説明】

１ パーソナルコンピュータ ２ マイクロプロセッサ ５ 液晶表示コントローラ ６ フレームメモリ ７ ＦＩＦＯメモリ ８ カウンター(メモリ監視付加回路) ９ 高速デジタル送信コントローラ １０ リファレンスクロック信号源 １１ ツイストペアケーブル １２ 高速デジタル受信コントローラ １３ ゲート回路 １４ ＴＦＴ液晶ディスプレイ １５ 入力ラッチ １６ 並列−直列変換器 １７ 差動信号ドライバー １８ 分周器 １９ ＰＬＬ発振器 ２０ 差動信号レシーバー ２１ 直列−並列変換器 ２２ 出力ラッチ ２３ ＰＬＬ発振器 ２４ 分周器

Claims (9)

【特許請求の範囲】
1. 【請求項１】 液晶表示コントローラで生成した表示画
   像データを高速デジタル送信コントローラで高速シリア
   ルデータに変換して高速デジタル受信コントローラに高
   速デジタル伝送し、該高速デジタル受信コントローラで
   受信した高速シリアルデータを元の表示画像データに戻
   して液晶ディスプレイに供給する表示画像データ伝送方
   式において、 ドットクロック信号に基づいて液晶ディスプレイの各画
   素の輝度階調データと表示制御信号を順次出力する液晶
   表示コントローラと、上記ドットクロック信号より高い
   周波数の伝送クロックに基づいて表示画像データを並列
   −直列変換出力、あるいは符号変換出力する高速デジタ
   ル送信コントローラとの間に、液晶表示コントローラか
   らのドットクロック信号と高速デジタル送信コントロー
   ラからの伝送クロック信号の周波数差を吸収する緩衝手
   段を設け、液晶表示コントローラからの表示画像データ
   を上記緩衝手段を介して高速デジタル伝送データに変換
   することを特徴とする表示画像データ伝送方式。
2. 【請求項２】 液晶表示コントローラのドットクロック
   信号と高速デジタル送信コントローラの伝送クロック信
   号との周波数差を吸収する緩衝手段として、液晶表示コ
   ントローラの表示画像データを一時的に保持する記憶手
   段を設け、液晶表示コントローラからの表示画像データ
   をドットクロック信号に同期してメモリに順次書き込み
   登録操作を行いつつ、高速デジタル送信コントローラか
   らの伝送クロックをドットクロックと同じ周波数に分周
   した読み出しクロック信号に同期してメモリに記憶され
   た表示画像データを順次読み出し抹消する一連の動作を
   繰り返し行うようにしたことを特徴とする請求項１記載
   の表示画像データ伝送方式。
3. 【請求項３】 上記緩衝手段を構成するメモリに有効な
   表示画像データの有無を監視する監視手段を設け、高速
   デジタル送信コントローラに入力される表示画像データ
   の有効無効を識別する有効識別信号を追加し、高速デジ
   タル受信コントローラ側で有効な表示画像データだけを
   液晶ディスプレイに入力して、液晶表示コントローラか
   らのドットクロック信号の周期が一定でない表示画像デ
   ータを高速デジタル伝送することができるようにしたこ
   とを特徴とする請求項２記載の表示画像データ伝送方
   式。
4. 【請求項４】 上記メモリに有効な表示画像データの有
   無を監視する監視手段として、液晶表示コントローラか
   らの表示画像データを上記メモリに書き込む回数と、高
   速デジタル送信コントローラに入力する上記メモリから
   の表示画像データを読み出す回数とを比較する計数手段
   を設けたことを特徴とする請求項３記載の表示画像デー
   タ伝送方式。
5. 【請求項５】 上記メモリに有効な表示画像データの有
   無を監視する監視手段として、液晶表示コントローラか
   らの表示画像データを上記メモリに書き込むアドレス
   と、高速デジタル送信コントローラに入力する上記メモ
   リからの表示画像データの読み出しアドレスを比較する
   アドレス比較手段を設けたことを特徴とする請求項３記
   載の表示画像データ伝送方式。
6. 【請求項６】 上記メモリに有効な表示画像データの有
   無を監視する監視手段は、液晶表示コントローラから上
   記メモリへ書き込む表示画像データの書き込み回数が、
   高速デジタル送信コントローラに入力する上記メモリか
   らの表示画像データの読みだし回数を超える動作の異常
   状態を検出できるようにしたことを特徴とする請求項３
   および４記載の表示画像データ伝送方式。
7. 【請求項７】 クロック信号源を別途設けて上記ドット
   クロック信号あるいは伝送クロックのリファレンスクロ
   ック信号として供給するか、もしくは、上記ドットクロ
   ック信号からその整数倍の周波数を生成するＰＬＬ発振
   器のループフィルタの時定数を十分大きく設定するクロ
   ック生成手段を設けたことを特徴とする請求項１〜６記
   載の表示画像データ伝送方式。
8. 【請求項８】 請求項１〜６記載の表示画像データ伝送
   方式に用いる緩衝手段を集積化した信号処理用ＩＣ。
9. 【請求項９】 請求項８記載の信号処理用ＩＣを用いた
   表示画像データ伝送装置。