JPH10319915A - アクティブマトリクス液晶表示装置およびその駆動方法 - Google Patents
アクティブマトリクス液晶表示装置およびその駆動方法Info
- Publication number
- JPH10319915A JPH10319915A JP12772097A JP12772097A JPH10319915A JP H10319915 A JPH10319915 A JP H10319915A JP 12772097 A JP12772097 A JP 12772097A JP 12772097 A JP12772097 A JP 12772097A JP H10319915 A JPH10319915 A JP H10319915A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- mos transistor
- active matrix
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 フレームメモリを用いてそのデータ上で表示
信号を変換したり走査信号用と表示信号用に各２系統の
行電極および列電極を設けることなく、簡単な構成で容
易に表示画像を回転することができるとともに、画素部
分の開口率および歩留りを向上することができるアクテ
ィブマトリクス液晶表示装置およびその駆動方法を提供
する。 【解決手段】 第２のＭＯＳトランジスタ１２および第
４のＭＯＳトランジスタ１４の導通状態を切り換えるこ
とにより、行電極２１および列電極２２に印加する信号
を限定せずに、それらの信号として、走査信号または表
示信号を切り換えて印加し、それらの信号に基づいて表
示画像を９０度回転する。
信号を変換したり走査信号用と表示信号用に各２系統の
行電極および列電極を設けることなく、簡単な構成で容
易に表示画像を回転することができるとともに、画素部
分の開口率および歩留りを向上することができるアクテ
ィブマトリクス液晶表示装置およびその駆動方法を提供
する。 【解決手段】 第２のＭＯＳトランジスタ１２および第
４のＭＯＳトランジスタ１４の導通状態を切り換えるこ
とにより、行電極２１および列電極２２に印加する信号
を限定せずに、それらの信号として、走査信号または表
示信号を切り換えて印加し、それらの信号に基づいて表
示画像を９０度回転する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータの画
像やテレビジョンの映像等を表示するためのアクティブ
マトリクス液晶表示装置およびその駆動方法に関するも
のである。
像やテレビジョンの映像等を表示するためのアクティブ
マトリクス液晶表示装置およびその駆動方法に関するも
のである。
【０００２】
【従来の技術】近年、アクティブマトリクス液晶表示装
置は、小型，薄型，省電力といった特徴から、様々なア
プリケーションに用いられ、さらに表示画像の回転機能
などの機能向上が望まれている。
置は、小型，薄型，省電力といった特徴から、様々なア
プリケーションに用いられ、さらに表示画像の回転機能
などの機能向上が望まれている。
【０００３】このような要望に対して、上記の液晶表示
装置側で表示画像を回転させる方法としては、一旦、映
像信号の画像情報に対応する水平，垂直の各データをフ
レームメモリを用いて記録し、その記録データ上で水
平，垂直の縦横変換を行って、表示装置への入力画像情
報を回転させる方法や、特開平７−１７５４４４号公報
に開示されているように、垂直走査用電極および水平走
査用電極をそれぞれアクティブマトリクス液晶表示装置
の縦方向および横方向に配置して、これらの電極への印
加信号を切り替えることにより、表示画像を９０度回転
させる方法などがある。
装置側で表示画像を回転させる方法としては、一旦、映
像信号の画像情報に対応する水平，垂直の各データをフ
レームメモリを用いて記録し、その記録データ上で水
平，垂直の縦横変換を行って、表示装置への入力画像情
報を回転させる方法や、特開平７−１７５４４４号公報
に開示されているように、垂直走査用電極および水平走
査用電極をそれぞれアクティブマトリクス液晶表示装置
の縦方向および横方向に配置して、これらの電極への印
加信号を切り替えることにより、表示画像を９０度回転
させる方法などがある。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のアクティブマトリクス液晶表示装置およびそ
の駆動方法では、前者のように、フレームメモリを用い
て画像情報を回転させる方法を用いる場合には、テレビ
ジョンなどの映像表示においては一般的に数メガビット
の容量の高速メモリが必要となるが、これらの条件を満
足するためにはコストアップおよび画面における画素数
などの仕様の制約を受けるという問題点を有していた。
うな従来のアクティブマトリクス液晶表示装置およびそ
の駆動方法では、前者のように、フレームメモリを用い
て画像情報を回転させる方法を用いる場合には、テレビ
ジョンなどの映像表示においては一般的に数メガビット
の容量の高速メモリが必要となるが、これらの条件を満
足するためにはコストアップおよび画面における画素数
などの仕様の制約を受けるという問題点を有していた。
【０００５】また、後者のように、縦方向および横方向
にそれぞれ垂直走査用電極と水平走査用電極を配置する
方法を用いる場合には、一画素毎に縦および横のそれぞ
れに各２本の電極が必要になるため、画素における開口
率の低下や、歩留まりの低下を招くという問題点をも有
していた。
にそれぞれ垂直走査用電極と水平走査用電極を配置する
方法を用いる場合には、一画素毎に縦および横のそれぞ
れに各２本の電極が必要になるため、画素における開口
率の低下や、歩留まりの低下を招くという問題点をも有
していた。
【０００６】本発明は、上記従来の問題点を解決するも
ので、フレームメモリを用いてそのデータ上で表示信号
を変換したり走査信号用と表示信号用に各２系統の行電
極および列電極を設けることなく、簡単な構成で容易に
表示画像を回転することができるとともに、画素部分の
開口率および歩留りを向上することができるアクティブ
マトリクス液晶表示装置およびその駆動方法を提供す
る。
ので、フレームメモリを用いてそのデータ上で表示信号
を変換したり走査信号用と表示信号用に各２系統の行電
極および列電極を設けることなく、簡単な構成で容易に
表示画像を回転することができるとともに、画素部分の
開口率および歩留りを向上することができるアクティブ
マトリクス液晶表示装置およびその駆動方法を提供す
る。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明のアクティブマトリクス液晶表示装置および
その駆動方法は、第２のＭＯＳトランジスタおよび第４
のＭＯＳトランジスタの導通状態を切り換えることによ
り、行電極および列電極に印加する信号を限定せずに、
それらの信号として、走査信号または表示信号を切り換
えて印加し、それらの信号に基づいて表示画像を９０度
回転することを特徴とする。
に、本発明のアクティブマトリクス液晶表示装置および
その駆動方法は、第２のＭＯＳトランジスタおよび第４
のＭＯＳトランジスタの導通状態を切り換えることによ
り、行電極および列電極に印加する信号を限定せずに、
それらの信号として、走査信号または表示信号を切り換
えて印加し、それらの信号に基づいて表示画像を９０度
回転することを特徴とする。
【０００８】以上により、フレームメモリを用いてその
データ上で表示信号を変換したり走査信号用と表示信号
用に各２系統の行電極および列電極を設けることなく、
簡単な構成で容易に表示画像を回転することができると
ともに、画素部分の開口率および歩留りを向上すること
ができる。
データ上で表示信号を変換したり走査信号用と表示信号
用に各２系統の行電極および列電極を設けることなく、
簡単な構成で容易に表示画像を回転することができると
ともに、画素部分の開口率および歩留りを向上すること
ができる。
【０００９】
【発明の実施の形態】本発明の請求項１に記載のアクテ
ィブマトリクス液晶表示装置は、絶縁基板上に、ＸＹ座
標系におけるＸ軸方向に配列された列電極群とＹ軸方向
に配列された行電極群とがマトリクス状に配線され、前
記列電極群および行電極群の各交差点に対応してスイッ
チング素子および画素電極が形成されたアクティブマト
リクス基板と、前記アクティブマトリクス基板に対向し
て配設された対向基板と、前記アクティブマトリクス基
板と対向基板との間に挟持された液晶層とを備え、前記
列電極群および行電極群への印加信号により前記スイッ
チング素子を制御することによって、前記液晶層を駆動
して画像を表示するアクティブマトリクス液晶表示装置
であって、前記スイッチング素子を、少なくとも４つの
ＭＯＳトランジスタで構成し、第１のＭＯＳトランジス
タのソースまたはドレインの一方をＸ軸方向にｎ段目の
前記列電極Ｘn に接続し、他方を第２のＭＯＳトラン
ジスタのソースまたはドレインの一方に接続し、その残
りの一方を前記画素電極に接続し、第３のＭＯＳトラン
ジスタのソースまたはドレインの一方をＹ軸方向にｎ段
目の前記行電極Ｙn に接続し、他方を第４のＭＯＳト
ランジスタのソースまたはドレインの一方に接続し、そ
の残りの一方を前記画素電極に接続し、前記第１のＭＯ
Ｓトランジスタまたは第２のＭＯＳトランジスタの各ゲ
ートのいずれか一方を前記行電極Ｙn または隣接する
行電極Ｙn+1 に接続し、他方を第１の制御電極に接続
し、前記第３のＭＯＳトランジスタまたは第４のＭＯＳ
トランジスタの各ゲートのいずれか一方を前記列電極Ｘ
n または隣接する列電極Ｘn+1 に接続し、他方を第２
の制御電極に接続する構成とする。
ィブマトリクス液晶表示装置は、絶縁基板上に、ＸＹ座
標系におけるＸ軸方向に配列された列電極群とＹ軸方向
に配列された行電極群とがマトリクス状に配線され、前
記列電極群および行電極群の各交差点に対応してスイッ
チング素子および画素電極が形成されたアクティブマト
リクス基板と、前記アクティブマトリクス基板に対向し
て配設された対向基板と、前記アクティブマトリクス基
板と対向基板との間に挟持された液晶層とを備え、前記
列電極群および行電極群への印加信号により前記スイッ
チング素子を制御することによって、前記液晶層を駆動
して画像を表示するアクティブマトリクス液晶表示装置
であって、前記スイッチング素子を、少なくとも４つの
ＭＯＳトランジスタで構成し、第１のＭＯＳトランジス
タのソースまたはドレインの一方をＸ軸方向にｎ段目の
前記列電極Ｘn に接続し、他方を第２のＭＯＳトラン
ジスタのソースまたはドレインの一方に接続し、その残
りの一方を前記画素電極に接続し、第３のＭＯＳトラン
ジスタのソースまたはドレインの一方をＹ軸方向にｎ段
目の前記行電極Ｙn に接続し、他方を第４のＭＯＳト
ランジスタのソースまたはドレインの一方に接続し、そ
の残りの一方を前記画素電極に接続し、前記第１のＭＯ
Ｓトランジスタまたは第２のＭＯＳトランジスタの各ゲ
ートのいずれか一方を前記行電極Ｙn または隣接する
行電極Ｙn+1 に接続し、他方を第１の制御電極に接続
し、前記第３のＭＯＳトランジスタまたは第４のＭＯＳ
トランジスタの各ゲートのいずれか一方を前記列電極Ｘ
n または隣接する列電極Ｘn+1 に接続し、他方を第２
の制御電極に接続する構成とする。
【００１０】請求項１２に記載のアクティブマトリクス
液晶表示装置の駆動方法は、請求項１から請求項１１の
いずれかに記載のアクティブマトリクス液晶表示装置の
駆動方法であって、直列接続された第１および第２のＭ
ＯＳトランジスタの組または第３および第４のＭＯＳト
ランジスタの組に対して、第１および第２の制御電極へ
の印加電圧の制御によりオフする組と、垂直走査信号に
より選択的にオンする組とを切り替えると共に、列電極
Ｘn および行電極Ｙn に印加する信号を切り替えて、
表示画像の縦横を変換する方法とする。
液晶表示装置の駆動方法は、請求項１から請求項１１の
いずれかに記載のアクティブマトリクス液晶表示装置の
駆動方法であって、直列接続された第１および第２のＭ
ＯＳトランジスタの組または第３および第４のＭＯＳト
ランジスタの組に対して、第１および第２の制御電極へ
の印加電圧の制御によりオフする組と、垂直走査信号に
より選択的にオンする組とを切り替えると共に、列電極
Ｘn および行電極Ｙn に印加する信号を切り替えて、
表示画像の縦横を変換する方法とする。
【００１１】これらの構成および方法によると、フレー
ムメモリを用いることなしに、表示画像を９０度回転さ
せることを可能とする。請求項２に記載のアクティブマ
トリクス液晶表示装置は、請求項１に記載の第１のＭＯ
Ｓトランジスタのゲートを行電極Ｙn に接続し、第３
のＭＯＳトランジスタのゲートを列電極Ｘn に接続
し、第２のＭＯＳトランジスタのゲートを第１の制御電
極に接続し、第４のＭＯＳトランジスタのゲートを第２
の制御電極に接続する構成とする。
ムメモリを用いることなしに、表示画像を９０度回転さ
せることを可能とする。請求項２に記載のアクティブマ
トリクス液晶表示装置は、請求項１に記載の第１のＭＯ
Ｓトランジスタのゲートを行電極Ｙn に接続し、第３
のＭＯＳトランジスタのゲートを列電極Ｘn に接続
し、第２のＭＯＳトランジスタのゲートを第１の制御電
極に接続し、第４のＭＯＳトランジスタのゲートを第２
の制御電極に接続する構成とする。
【００１２】請求項３に記載のアクティブマトリクス液
晶表示装置は、請求項１に記載の第１のＭＯＳトランジ
スタのゲートを行電極Ｙn+1 に接続し、第３のＭＯＳ
トランジスタのゲートを列電極Ｘn+1 に接続し、第２
のＭＯＳトランジスタのゲートを第１の制御電極に接続
し、第４のＭＯＳトランジスタのゲートを第２の制御電
極に接続する構成とする。
晶表示装置は、請求項１に記載の第１のＭＯＳトランジ
スタのゲートを行電極Ｙn+1 に接続し、第３のＭＯＳ
トランジスタのゲートを列電極Ｘn+1 に接続し、第２
のＭＯＳトランジスタのゲートを第１の制御電極に接続
し、第４のＭＯＳトランジスタのゲートを第２の制御電
極に接続する構成とする。
【００１３】請求項４に記載のアクティブマトリクス液
晶表示装置は、請求項１に記載の第１のＭＯＳトランジ
スタのゲートを行電極Ｙn+1 に接続し、第３のＭＯＳ
トランジスタのゲートを列電極Ｘn に接続し、第２の
ＭＯＳトランジスタのゲートを第１の制御電極に接続
し、第４のＭＯＳトランジスタのゲートを第２の制御電
極に接続する構成とする。
晶表示装置は、請求項１に記載の第１のＭＯＳトランジ
スタのゲートを行電極Ｙn+1 に接続し、第３のＭＯＳ
トランジスタのゲートを列電極Ｘn に接続し、第２の
ＭＯＳトランジスタのゲートを第１の制御電極に接続
し、第４のＭＯＳトランジスタのゲートを第２の制御電
極に接続する構成とする。
【００１４】これらの構成によると、交差する電極を削
減して、寄生容量の増加が抑えられ、歩留まりも向上す
る。請求項５に記載のアクティブマトリクス液晶表示装
置は、請求項２から請求項４のいずれかに記載の４つの
ＭＯＳトランジスタがＮチャンネルＭＯＳトランジスタ
とした構成とする。
減して、寄生容量の増加が抑えられ、歩留まりも向上す
る。請求項５に記載のアクティブマトリクス液晶表示装
置は、請求項２から請求項４のいずれかに記載の４つの
ＭＯＳトランジスタがＮチャンネルＭＯＳトランジスタ
とした構成とする。
【００１５】請求項６に記載のアクティブマトリクス液
晶表示装置は、請求項２から請求項４のいずれかに記載
の第１および第２のＭＯＳトランジスタがＮチャンネル
ＭＯＳトランジスタとし、第３および第４のＭＯＳトラ
ンジスタがＰチャンネルＭＯＳトランジスタとした構成
とする。
晶表示装置は、請求項２から請求項４のいずれかに記載
の第１および第２のＭＯＳトランジスタがＮチャンネル
ＭＯＳトランジスタとし、第３および第４のＭＯＳトラ
ンジスタがＰチャンネルＭＯＳトランジスタとした構成
とする。
【００１６】これらの構成によると、第１の制御電極と
第２の制御電極とを共通化する。請求項７に記載のアク
ティブマトリクス液晶表示装置は、請求項６に記載の第
１および第２の制御電極を共通化する構成とする。
第２の制御電極とを共通化する。請求項７に記載のアク
ティブマトリクス液晶表示装置は、請求項６に記載の第
１および第２の制御電極を共通化する構成とする。
【００１７】請求項８に記載のアクティブマトリクス液
晶表示装置は、請求項７に記載の第１または第２の制御
電極と画素電極との間に静電容量を形成する構成とす
る。これらの構成によると、配線の数を低減することに
より、各画素における開口率をさらに向上する。
晶表示装置は、請求項７に記載の第１または第２の制御
電極と画素電極との間に静電容量を形成する構成とす
る。これらの構成によると、配線の数を低減することに
より、各画素における開口率をさらに向上する。
【００１８】請求項９に記載のアクティブマトリクス液
晶表示装置は、請求項１から請求項８のいずれかに記載
の４つのＭＯＳトランジスタを薄膜トランジスタで形成
して構成する。
晶表示装置は、請求項１から請求項８のいずれかに記載
の４つのＭＯＳトランジスタを薄膜トランジスタで形成
して構成する。
【００１９】請求項１０に記載のアクティブマトリクス
液晶表示装置は、請求項９に記載の薄膜トランジスタを
多結晶シリコンで形成して構成する。請求項１１に記載
のアクティブマトリクス液晶表示装置は、請求項１０に
記載の４つのＭＯＳトランジスタの少なくとも一つのソ
ースまたはドレイン領域を、そのイオンドーピング量を
他のＭＯＳトランジスタのソースおよびドレイン領域よ
り少なくして形成して構成する。
液晶表示装置は、請求項９に記載の薄膜トランジスタを
多結晶シリコンで形成して構成する。請求項１１に記載
のアクティブマトリクス液晶表示装置は、請求項１０に
記載の４つのＭＯＳトランジスタの少なくとも一つのソ
ースまたはドレイン領域を、そのイオンドーピング量を
他のＭＯＳトランジスタのソースおよびドレイン領域よ
り少なくして形成して構成する。
【００２０】これらの構成によると、トランジスタ素子
の信頼性を向上させる。以上の構成により、第２のＭＯ
Ｓトランジスタおよび第４のＭＯＳトランジスタの導通
状態を切り換えることにより、行電極および列電極に印
加する信号を限定せずに、それらの信号として、走査信
号または表示信号を切り換えて印加し、それらの信号に
基づいて表示画像を９０度回転する。
の信頼性を向上させる。以上の構成により、第２のＭＯ
Ｓトランジスタおよび第４のＭＯＳトランジスタの導通
状態を切り換えることにより、行電極および列電極に印
加する信号を限定せずに、それらの信号として、走査信
号または表示信号を切り換えて印加し、それらの信号に
基づいて表示画像を９０度回転する。
【００２１】以下、本発明の実施の形態を示すアクティ
ブマトリクス液晶表示装置およびその駆動方法につい
て、図面を参照しながら具体的に説明する。 （実施の形態１）本発明の実施の形態１のアクティブマ
トリクス液晶表示装置およびその駆動方法について説明
する。
ブマトリクス液晶表示装置およびその駆動方法につい
て、図面を参照しながら具体的に説明する。 （実施の形態１）本発明の実施の形態１のアクティブマ
トリクス液晶表示装置およびその駆動方法について説明
する。
【００２２】図１に本実施の形態１のアクティブマトリ
クス液晶表示装置の画素構成図を示す。図１において、
１０は液晶セル、１１は第１のＭＯＳトランジスタ、１
２は第２のＭＯＳトランジスタ、１３は第３のＭＯＳト
ランジスタ、１４は第４のＭＯＳトランジスタ、１５は
液晶セル１０の充電電圧を保持するための蓄積容量、２
１は行電極、２２は列電極であり、それぞれアクティブ
マトリクス基板を構成する透明ガラス板などの絶縁基板
上に形成されている。ここでは、第１のＭＯＳトランジ
スタ１１と、第２のＭＯＳトランジスタ１２と、第３の
ＭＯＳトランジスタ１３と、第４のＭＯＳトランジスタ
１４とにより、液晶セル１０をスイッチング駆動するス
イッチング素子が構成されている。
クス液晶表示装置の画素構成図を示す。図１において、
１０は液晶セル、１１は第１のＭＯＳトランジスタ、１
２は第２のＭＯＳトランジスタ、１３は第３のＭＯＳト
ランジスタ、１４は第４のＭＯＳトランジスタ、１５は
液晶セル１０の充電電圧を保持するための蓄積容量、２
１は行電極、２２は列電極であり、それぞれアクティブ
マトリクス基板を構成する透明ガラス板などの絶縁基板
上に形成されている。ここでは、第１のＭＯＳトランジ
スタ１１と、第２のＭＯＳトランジスタ１２と、第３の
ＭＯＳトランジスタ１３と、第４のＭＯＳトランジスタ
１４とにより、液晶セル１０をスイッチング駆動するス
イッチング素子が構成されている。
【００２３】ここで、Ｖcom は共通電極電位、Ｖs は
蓄積容量１５に接続されている蓄積容量基準電位，Ｖg1
は第１の制御電極電位，Ｖg2は第２の制御電極電位であ
る。また、Ｖi はｉ段目の行電極２１に印加される信
号で、簡略のため、その後段の行電極信号はＶi+1 と
数学的に表記している。同様に、Ｖj はｊ段目の列電
極２２に印加される信号で、簡略のため、その後段の列
電極信号はＶj+1 と数学的に表記している。
蓄積容量１５に接続されている蓄積容量基準電位，Ｖg1
は第１の制御電極電位，Ｖg2は第２の制御電極電位であ
る。また、Ｖi はｉ段目の行電極２１に印加される信
号で、簡略のため、その後段の行電極信号はＶi+1 と
数学的に表記している。同様に、Ｖj はｊ段目の列電
極２２に印加される信号で、簡略のため、その後段の列
電極信号はＶj+1 と数学的に表記している。
【００２４】以下に、行電極ｉ段目、列電極ｊ段目およ
びその後段にある画像表示部に注目して説明する。ｉ段
目にある第１のＭＯＳトランジスタ１１のソースは列電
極２２j に、ゲートは行電極２１i に、ドレインは第
２のＭＯＳトランジスタ１２のソースにそれぞれ接続さ
れている。第２のＭＯＳトランジスタ１２のソースは前
記のとおり第１のＭＯＳトランジスタ１１のドレイン
に、ゲートは第１の制御電極電位Ｖg1に、ドレインは液
晶セル１０にそれぞれ接続されている。第３のＭＯＳト
ランジスタ１３のソースは行電極２１i に、ゲートは
列電極２２j に、ドレインは第４のＭＯＳトランジス
タ１４のソースにそれぞれ接続されている。第４のＭＯ
Ｓトランジスタ１４のソースは前記のとおり第３のＭＯ
Ｓトランジスタ１３のドレインに、ゲートは第２の制御
電極電位Ｖg2に、ドレインは液晶セル１０にそれぞれ接
続されている。液晶セル１０は前記のとおり一方が第２
のＭＯＳトランジスタ１２および第４のＭＯＳトランジ
スタ１４に、他方は共通電極電位Ｖcomに接続されてい
る。
びその後段にある画像表示部に注目して説明する。ｉ段
目にある第１のＭＯＳトランジスタ１１のソースは列電
極２２j に、ゲートは行電極２１i に、ドレインは第
２のＭＯＳトランジスタ１２のソースにそれぞれ接続さ
れている。第２のＭＯＳトランジスタ１２のソースは前
記のとおり第１のＭＯＳトランジスタ１１のドレイン
に、ゲートは第１の制御電極電位Ｖg1に、ドレインは液
晶セル１０にそれぞれ接続されている。第３のＭＯＳト
ランジスタ１３のソースは行電極２１i に、ゲートは
列電極２２j に、ドレインは第４のＭＯＳトランジス
タ１４のソースにそれぞれ接続されている。第４のＭＯ
Ｓトランジスタ１４のソースは前記のとおり第３のＭＯ
Ｓトランジスタ１３のドレインに、ゲートは第２の制御
電極電位Ｖg2に、ドレインは液晶セル１０にそれぞれ接
続されている。液晶セル１０は前記のとおり一方が第２
のＭＯＳトランジスタ１２および第４のＭＯＳトランジ
スタ１４に、他方は共通電極電位Ｖcomに接続されてい
る。
【００２５】このように、第１のＭＯＳトランジスタ１
１と第２のＭＯＳトランジスタ１２、および第３のＭＯ
Ｓトランジスタ１３と第４のＭＯＳトランジスタ１４
は、それぞれ液晶セル１０を介して共通電極電位Ｖcom
に直列接続されており、液晶セル１０が２組の２つの
スイッチング素子を介して行電極２１および列電極２２
に接続され、蓄積容量１５によって液晶セル１０の充電
電圧が保持される構成になっている。
１と第２のＭＯＳトランジスタ１２、および第３のＭＯ
Ｓトランジスタ１３と第４のＭＯＳトランジスタ１４
は、それぞれ液晶セル１０を介して共通電極電位Ｖcom
に直列接続されており、液晶セル１０が２組の２つの
スイッチング素子を介して行電極２１および列電極２２
に接続され、蓄積容量１５によって液晶セル１０の充電
電圧が保持される構成になっている。
【００２６】図８および図９に、本実施の形態１のアク
ティブマトリクス液晶表示装置の駆動方法における駆動
タイミングチャートの例を示す。図８および図９におい
て、縦方向は電圧を示し、横方向は時間である。簡略化
のため、Ｖcom を接地電位としている。
ティブマトリクス液晶表示装置の駆動方法における駆動
タイミングチャートの例を示す。図８および図９におい
て、縦方向は電圧を示し、横方向は時間である。簡略化
のため、Ｖcom を接地電位としている。
【００２７】図８において、Ｖi は行電極２１i に印
加される走査信号、Ｖi+1 はＶiの後段の走査信号であ
る。Ｖj は列電極２２j に印加される表示信号、Ｖ
j+1はＶjの後段の表示信号である。Ｖijは行電極２１i
と列電極２２j の交点にある液晶セル１０に印加さ
れる電圧、Ｖi(j+1)は行電極２１i と列電極２２j +1
の交点にある液晶セル１０に印加される電圧、Ｖ(i+1)j
は行電極２１i+1と列電極２２jの交点にある液晶セル１
０に印加される電圧である。
加される走査信号、Ｖi+1 はＶiの後段の走査信号であ
る。Ｖj は列電極２２j に印加される表示信号、Ｖ
j+1はＶjの後段の表示信号である。Ｖijは行電極２１i
と列電極２２j の交点にある液晶セル１０に印加さ
れる電圧、Ｖi(j+1)は行電極２１i と列電極２２j +1
の交点にある液晶セル１０に印加される電圧、Ｖ(i+1)j
は行電極２１i+1と列電極２２jの交点にある液晶セル１
０に印加される電圧である。
【００２８】表示画像に対応して設定される列電極２２
に印加する電圧の最高電位を＋Ｖ1，最低電位を−Ｖ1
とし、行電極２１に印加する電圧の最高電位をＶa 、
最低電位をＶb とし、第１および第２の制御電極電位
Ｖg1，Ｖg2を、 Ｖg1≧Ｖa ＞＋Ｖ1 ＞−Ｖ1 ＞Ｖb ≧Ｖg2 の関係を保つよう設定することで、第２のＭＯＳトラン
ジスタ１２は順バイアス、第４のＭＯＳトランジスタ１
４は零バイアスまたは逆バイアスの電圧が印加されるの
で、エンハンスメント型ＮチャンネルＭＯＳトランジス
タであれば第２のＭＯＳトランジスタ１２は導通状態、
第４のＭＯＳトランジスタ１４は非導通状態になるの
で、第３のＭＯＳトランジスタ１３の状態に関わらず、
第１のＭＯＳトランジスタ１１のゲート端子に印加され
る走査信号Ｖi ，Ｖi+1 により、ソース端子に印加さ
れる表示信号Ｖj ，Ｖj+1 が順次選択的に液晶セル１
０および蓄積容量１５に印加し、１周期間保持される。
に印加する電圧の最高電位を＋Ｖ1，最低電位を−Ｖ1
とし、行電極２１に印加する電圧の最高電位をＶa 、
最低電位をＶb とし、第１および第２の制御電極電位
Ｖg1，Ｖg2を、 Ｖg1≧Ｖa ＞＋Ｖ1 ＞−Ｖ1 ＞Ｖb ≧Ｖg2 の関係を保つよう設定することで、第２のＭＯＳトラン
ジスタ１２は順バイアス、第４のＭＯＳトランジスタ１
４は零バイアスまたは逆バイアスの電圧が印加されるの
で、エンハンスメント型ＮチャンネルＭＯＳトランジス
タであれば第２のＭＯＳトランジスタ１２は導通状態、
第４のＭＯＳトランジスタ１４は非導通状態になるの
で、第３のＭＯＳトランジスタ１３の状態に関わらず、
第１のＭＯＳトランジスタ１１のゲート端子に印加され
る走査信号Ｖi ，Ｖi+1 により、ソース端子に印加さ
れる表示信号Ｖj ，Ｖj+1 が順次選択的に液晶セル１
０および蓄積容量１５に印加し、１周期間保持される。
【００２９】図９において、Ｖi は行電極２１i に印
加される表示信号、Ｖi+1 はＶiの後段の表示信号であ
る。Ｖj は列電極２２j に印加される走査信号、Ｖ
j+1はＶjの後段の走査信号である。Ｖijは行電極２１i
と列電極２２j の交点にある液晶セル１０に印加さ
れる電圧、Ｖi(j+1)は行電極２１i と列電極２２j +1
の交点にある液晶セル１０に印加される電圧、Ｖ(i+1)j
は行電極２１i+1と列電極２２jの交点にある液晶セル１
０に印加される電圧である。
加される表示信号、Ｖi+1 はＶiの後段の表示信号であ
る。Ｖj は列電極２２j に印加される走査信号、Ｖ
j+1はＶjの後段の走査信号である。Ｖijは行電極２１i
と列電極２２j の交点にある液晶セル１０に印加さ
れる電圧、Ｖi(j+1)は行電極２１i と列電極２２j +1
の交点にある液晶セル１０に印加される電圧、Ｖ(i+1)j
は行電極２１i+1と列電極２２jの交点にある液晶セル１
０に印加される電圧である。
【００３０】表示画像に対応して設定される列電極２２
に印加する電圧の最高電位をＶa，最低電位をＶb と
し、行電極２１に印加する電圧の最高電位を＋Ｖ1 、
最低電位を−Ｖ1 とし、第１および第２の制御電極電
位Ｖg1，Ｖg2を、 Ｖg2≧Ｖa ＞＋Ｖ1 ＞−Ｖ1 ＞Ｖb ≧Ｖg1 の関係を保つよう設定することで、第２のＭＯＳトラン
ジスタ１２は零バイアスまたは逆バイアス、第４のＭＯ
Ｓトランジスタ１４は順バイアスの電圧が印加されるの
で、エンハンスメント型ＮチャンネルＭＯＳトランジス
タであれば第２のＭＯＳトランジスタ１２は非導通状
態、第４のＭＯＳトランジスタ１４は導通状態になるの
で、第１のＭＯＳトランジスタ１１の状態に関わらず、
第３のＭＯＳトランジスタ１３のゲート端子に印加され
る走査信号Ｖj ，Ｖj+1 により、ソース端子に印加さ
れる表示信号Ｖi ，Ｖi+1 が順次選択的に液晶セル１
０および蓄積容量１５に印加し、１周期の間保持され
る。
に印加する電圧の最高電位をＶa，最低電位をＶb と
し、行電極２１に印加する電圧の最高電位を＋Ｖ1 、
最低電位を−Ｖ1 とし、第１および第２の制御電極電
位Ｖg1，Ｖg2を、 Ｖg2≧Ｖa ＞＋Ｖ1 ＞−Ｖ1 ＞Ｖb ≧Ｖg1 の関係を保つよう設定することで、第２のＭＯＳトラン
ジスタ１２は零バイアスまたは逆バイアス、第４のＭＯ
Ｓトランジスタ１４は順バイアスの電圧が印加されるの
で、エンハンスメント型ＮチャンネルＭＯＳトランジス
タであれば第２のＭＯＳトランジスタ１２は非導通状
態、第４のＭＯＳトランジスタ１４は導通状態になるの
で、第１のＭＯＳトランジスタ１１の状態に関わらず、
第３のＭＯＳトランジスタ１３のゲート端子に印加され
る走査信号Ｖj ，Ｖj+1 により、ソース端子に印加さ
れる表示信号Ｖi ，Ｖi+1 が順次選択的に液晶セル１
０および蓄積容量１５に印加し、１周期の間保持され
る。
【００３１】以上のように、第１および第２の制御電極
電位Ｖg1，Ｖg2を切替え設定することにより、図８のＶ
i(j+1)およびＶ(i+1)jが、図９のＶi(j+1)およびＶ
(i+1)jに切り替わる、したがって画像の縦横の変換つま
り画像の回転が可能になる。
電位Ｖg1，Ｖg2を切替え設定することにより、図８のＶ
i(j+1)およびＶ(i+1)jが、図９のＶi(j+1)およびＶ
(i+1)jに切り替わる、したがって画像の縦横の変換つま
り画像の回転が可能になる。
【００３２】なお、実施の形態１のアクティブマトリク
ス液晶表示装置として図１に示した構成の他に、図３，
図５に示すように、第１のＭＯＳトランジスタ１１と第
３のＭＯＳトランジスタ１３の行電極２１および列電極
２２への接続関係だけが異なるように構成した場合で
も、同様に実施することができ同様の効果が得られる。 （実施の形態２）本発明の実施の形態２のアクティブマ
トリクス液晶表示装置およびその駆動方法について説明
する。
ス液晶表示装置として図１に示した構成の他に、図３，
図５に示すように、第１のＭＯＳトランジスタ１１と第
３のＭＯＳトランジスタ１３の行電極２１および列電極
２２への接続関係だけが異なるように構成した場合で
も、同様に実施することができ同様の効果が得られる。 （実施の形態２）本発明の実施の形態２のアクティブマ
トリクス液晶表示装置およびその駆動方法について説明
する。
【００３３】図７に本実施の形態２のアクティブマトリ
クス液晶表示装置の画素構成図を示す。図７において、
１０は液晶セル、１１は第１のＭＯＳトランジスタ、１
２は第２のＭＯＳトランジスタ、１３は第３のＭＯＳト
ランジスタ、１４は第４のＭＯＳトランジスタ、１５は
液晶セル１０の充電電圧は保持するための蓄積容量、２
１は行電極、２２は列電極であり、それぞれアクティブ
マトリクス基板を構成する透明ガラス板などの絶縁基板
上に形成されている。ここでは、第１のＭＯＳトランジ
スタ１１と、第２のＭＯＳトランジスタ１２と、第３の
ＭＯＳトランジスタ１３と、第４のＭＯＳトランジスタ
１４とにより、液晶セル１０をスイッチング駆動するス
イッチング素子が構成されている。
クス液晶表示装置の画素構成図を示す。図７において、
１０は液晶セル、１１は第１のＭＯＳトランジスタ、１
２は第２のＭＯＳトランジスタ、１３は第３のＭＯＳト
ランジスタ、１４は第４のＭＯＳトランジスタ、１５は
液晶セル１０の充電電圧は保持するための蓄積容量、２
１は行電極、２２は列電極であり、それぞれアクティブ
マトリクス基板を構成する透明ガラス板などの絶縁基板
上に形成されている。ここでは、第１のＭＯＳトランジ
スタ１１と、第２のＭＯＳトランジスタ１２と、第３の
ＭＯＳトランジスタ１３と、第４のＭＯＳトランジスタ
１４とにより、液晶セル１０をスイッチング駆動するス
イッチング素子が構成されている。
【００３４】ここで、Ｖcom は共通電極電位、Ｖs は
蓄積容量１５に接続されている蓄積容量基準電位であ
り、かつ、第２のＭＯＳトランジスタ１２および第４の
ＭＯＳトランジスタ１４の各ゲートに印加される第１お
よび第２の制御電極電位となる。また、Ｖi はｉ段目
の行電極２１に印加される信号で、簡略のため、その前
後の段の行電極信号はＶi-1 ，Ｖi+1 と数学的に表記
している。同様に、Ｖjはｊ段目の列電極２２に印加さ
れる信号で、簡略のため、その前後の段の列電極信号は
Ｖj-1 ，Ｖj+1 と数学的に表記している。
蓄積容量１５に接続されている蓄積容量基準電位であ
り、かつ、第２のＭＯＳトランジスタ１２および第４の
ＭＯＳトランジスタ１４の各ゲートに印加される第１お
よび第２の制御電極電位となる。また、Ｖi はｉ段目
の行電極２１に印加される信号で、簡略のため、その前
後の段の行電極信号はＶi-1 ，Ｖi+1 と数学的に表記
している。同様に、Ｖjはｊ段目の列電極２２に印加さ
れる信号で、簡略のため、その前後の段の列電極信号は
Ｖj-1 ，Ｖj+1 と数学的に表記している。
【００３５】以下に、行電極ｉ段目、列電極ｊ段目およ
びその後段にある画像表示部に注目して説明する。ｉ段
目にある第１のＭＯＳトランジスタ１１のソースは列電
極２２j-1 に、ゲートは行電極２１i に、ドレインは
第２のＭＯＳトランジスタ１２のソースにそれぞれ接続
されている。第２のＭＯＳトランジスタ１２のソースは
前記のとおり第１のＭＯＳトランジスタ１１のドレイン
に、ゲートは蓄積容量基準電位Ｖs に、ドレインは液
晶セル１０にそれぞれ接続されている。第３のＭＯＳト
ランジスタ１３のソースは行電極２１i-1 に、ゲート
は列電極２２j に、ドレインは第４のＭＯＳトランジ
スタ１４のソースにそれぞれ接続されている。第４のＭ
ＯＳトランジスタ１４のソースは前記のとおり第３のＭ
ＯＳトランジスタ１３のドレインに、ゲートは蓄積容量
基準電位Ｖs に、ドレインは液晶セル１０にそれぞれ
接続されている。液晶セル１０は前記のとおり一方が第
２のＭＯＳトランジスタ１２および第４のＭＯＳトラン
ジスタ１４に、他方は共通電極電位Ｖcom に接続され
ている。
びその後段にある画像表示部に注目して説明する。ｉ段
目にある第１のＭＯＳトランジスタ１１のソースは列電
極２２j-1 に、ゲートは行電極２１i に、ドレインは
第２のＭＯＳトランジスタ１２のソースにそれぞれ接続
されている。第２のＭＯＳトランジスタ１２のソースは
前記のとおり第１のＭＯＳトランジスタ１１のドレイン
に、ゲートは蓄積容量基準電位Ｖs に、ドレインは液
晶セル１０にそれぞれ接続されている。第３のＭＯＳト
ランジスタ１３のソースは行電極２１i-1 に、ゲート
は列電極２２j に、ドレインは第４のＭＯＳトランジ
スタ１４のソースにそれぞれ接続されている。第４のＭ
ＯＳトランジスタ１４のソースは前記のとおり第３のＭ
ＯＳトランジスタ１３のドレインに、ゲートは蓄積容量
基準電位Ｖs に、ドレインは液晶セル１０にそれぞれ
接続されている。液晶セル１０は前記のとおり一方が第
２のＭＯＳトランジスタ１２および第４のＭＯＳトラン
ジスタ１４に、他方は共通電極電位Ｖcom に接続され
ている。
【００３６】このように、第１のＭＯＳトランジスタ１
１と第２のＭＯＳトランジスタ１２、および第３のＭＯ
Ｓトランジスタ１３と第４のＭＯＳトランジスタ１４
は、それぞれ液晶セル１０を介して共通電極電位Ｖcom
に直列接続されており、液晶セル１０が２組の２つの
スイッチング素子を介して行電極２１および列電極２２
に接続され、蓄積容量１５によって液晶セル１０の充電
電圧が保持される構成になっている。なおここでは、第
１および第２のＭＯＳトランジスタ１１，１２はＮチャ
ンネルＭＯＳトランジスタ、第３および第４のＭＯＳト
ランジスタ１３，１４はＰチャンネルＭＯＳトランジス
タで構成されている。
１と第２のＭＯＳトランジスタ１２、および第３のＭＯ
Ｓトランジスタ１３と第４のＭＯＳトランジスタ１４
は、それぞれ液晶セル１０を介して共通電極電位Ｖcom
に直列接続されており、液晶セル１０が２組の２つの
スイッチング素子を介して行電極２１および列電極２２
に接続され、蓄積容量１５によって液晶セル１０の充電
電圧が保持される構成になっている。なおここでは、第
１および第２のＭＯＳトランジスタ１１，１２はＮチャ
ンネルＭＯＳトランジスタ、第３および第４のＭＯＳト
ランジスタ１３，１４はＰチャンネルＭＯＳトランジス
タで構成されている。
【００３７】図１０および図１１に、本実施の形態２の
アクティブマトリクス液晶表示装置の駆動方法における
駆動タイミングチャートの例を示す。図１０および図１
１において、縦方向は電圧を示し、横方向は時間であ
る。簡略化のため、Ｖcom を接地電位としている。
アクティブマトリクス液晶表示装置の駆動方法における
駆動タイミングチャートの例を示す。図１０および図１
１において、縦方向は電圧を示し、横方向は時間であ
る。簡略化のため、Ｖcom を接地電位としている。
【００３８】図１０において、Ｖi は行電極２１i に
印加される走査信号、Ｖi-1 はＶiの前段の走査信号、
Ｖi+1 はＶi の後段の走査信号である。Ｖj は列電
極２２j に印加される表示信号、Ｖj-1 はＶj の前
段の表示信号、Ｖj+1 はＶ j の後段の表示信号であ
る。Ｖijは行電極２１i と列電極２２j の交点にある
液晶セル１０に印加される電圧、Ｖi(j+1)は行電極２１
i と列電極２２j+1の交点にある液晶セル１０に印加さ
れる電圧、Ｖ(i+1)jは行電極２１i+1 と列電極２２j
の交点にある液晶セル１０に印加される電圧である。
印加される走査信号、Ｖi-1 はＶiの前段の走査信号、
Ｖi+1 はＶi の後段の走査信号である。Ｖj は列電
極２２j に印加される表示信号、Ｖj-1 はＶj の前
段の表示信号、Ｖj+1 はＶ j の後段の表示信号であ
る。Ｖijは行電極２１i と列電極２２j の交点にある
液晶セル１０に印加される電圧、Ｖi(j+1)は行電極２１
i と列電極２２j+1の交点にある液晶セル１０に印加さ
れる電圧、Ｖ(i+1)jは行電極２１i+1 と列電極２２j
の交点にある液晶セル１０に印加される電圧である。
【００３９】表示画像に対応して設定される列電極２２
に印加する電圧の最高電位を＋Ｖ1，最低電位を−Ｖ1
とし、行電極２１に印加する電圧の最高電位をＶa 、
最低電位をＶb とし、第１および第２の制御電極電位
Ｖs を、 Ｖs ≧Ｖa ＞＋Ｖ1 ＞−Ｖ1 ＞Ｖb の関係を保つよう設定することで、第２のＭＯＳトラン
ジスタ１２は順バイアス、第４のＭＯＳトランジスタ１
４は零バイアスまたは逆バイアスの電圧が印加されるの
で、エンハンスメント型ＭＯＳトランジスタであれば第
２のＭＯＳトランジスタ１２は導通状態、第４のＭＯＳ
トランジスタ１４は非導通状態になるので、第３のＭＯ
Ｓトランジスタ１３の状態に関わらず、第１のＭＯＳト
ランジスタ１１のゲート端子に印加される走査信号Ｖi
，Ｖi+1 により、ソース端子に印加される表示信号
Ｖj ，Ｖj+1 が順次選択的に液晶セル１０および蓄積
容量１５に印加し、１周期の間保持される。
に印加する電圧の最高電位を＋Ｖ1，最低電位を−Ｖ1
とし、行電極２１に印加する電圧の最高電位をＶa 、
最低電位をＶb とし、第１および第２の制御電極電位
Ｖs を、 Ｖs ≧Ｖa ＞＋Ｖ1 ＞−Ｖ1 ＞Ｖb の関係を保つよう設定することで、第２のＭＯＳトラン
ジスタ１２は順バイアス、第４のＭＯＳトランジスタ１
４は零バイアスまたは逆バイアスの電圧が印加されるの
で、エンハンスメント型ＭＯＳトランジスタであれば第
２のＭＯＳトランジスタ１２は導通状態、第４のＭＯＳ
トランジスタ１４は非導通状態になるので、第３のＭＯ
Ｓトランジスタ１３の状態に関わらず、第１のＭＯＳト
ランジスタ１１のゲート端子に印加される走査信号Ｖi
，Ｖi+1 により、ソース端子に印加される表示信号
Ｖj ，Ｖj+1 が順次選択的に液晶セル１０および蓄積
容量１５に印加し、１周期の間保持される。
【００４０】図１１において、Ｖi は行電極２１i に
印加される表示信号、Ｖi-1 はＶiの前段の表示信号、
Ｖi+1 はＶi の後段の表示信号である。Ｖj は列電
極２２j に印加される走査信号、Ｖj-1 はＶj の前
段の走査信号、Ｖj+1 はＶ j の後段の走査信号であ
る。Ｖijは行電極２１i と列電極２２j の交点にある
液晶セル１０に印加される電圧、Ｖi(j+1)は行電極２１
i と列電極２２j+1の交点にある液晶セル１０に印加さ
れる電圧、Ｖ(i+1)jは行電極２１i+1 と列電極２２j
の交点にある液晶セル１０に印加される電圧である。
印加される表示信号、Ｖi-1 はＶiの前段の表示信号、
Ｖi+1 はＶi の後段の表示信号である。Ｖj は列電
極２２j に印加される走査信号、Ｖj-1 はＶj の前
段の走査信号、Ｖj+1 はＶ j の後段の走査信号であ
る。Ｖijは行電極２１i と列電極２２j の交点にある
液晶セル１０に印加される電圧、Ｖi(j+1)は行電極２１
i と列電極２２j+1の交点にある液晶セル１０に印加さ
れる電圧、Ｖ(i+1)jは行電極２１i+1 と列電極２２j
の交点にある液晶セル１０に印加される電圧である。
【００４１】表示画像に対応して設定される列電極２２
に印加する電圧の最高電位をＶa，最低電位をＶb と
し、行電極２１に印加する電圧の最高電位を＋Ｖ1 、
最低電位を−Ｖ1 とし、第１および第２の制御電極電
位Ｖs を、 Ｖa ＞＋Ｖ1 ＞−Ｖ1 ＞Ｖb ≧Ｖs の関係を保つよう設定することで、第２のＭＯＳトラン
ジスタ１２は零バイアスまたは逆バイアス、第４のＭＯ
Ｓトランジスタ１４は順バイアスの電圧が印加されるの
で、エンハンスメント型ＭＯＳトランジスタであれば第
２のＭＯＳトランジスタ１２は非導通状態、第４のＭＯ
Ｓトランジスタ１４は導通状態になるので、第１のＭＯ
Ｓトランジスタ１１の状態に関わらず、第３のＭＯＳト
ランジスタ１３のゲート端子に印加される走査信号Ｖj
，Ｖi(j+1)により、ソース端子に印加される表示信号
Ｖi ，Ｖi+1 が順次選択的に液晶セル１０および蓄積
容量１５に印加し、１周期の間保持される。
に印加する電圧の最高電位をＶa，最低電位をＶb と
し、行電極２１に印加する電圧の最高電位を＋Ｖ1 、
最低電位を−Ｖ1 とし、第１および第２の制御電極電
位Ｖs を、 Ｖa ＞＋Ｖ1 ＞−Ｖ1 ＞Ｖb ≧Ｖs の関係を保つよう設定することで、第２のＭＯＳトラン
ジスタ１２は零バイアスまたは逆バイアス、第４のＭＯ
Ｓトランジスタ１４は順バイアスの電圧が印加されるの
で、エンハンスメント型ＭＯＳトランジスタであれば第
２のＭＯＳトランジスタ１２は非導通状態、第４のＭＯ
Ｓトランジスタ１４は導通状態になるので、第１のＭＯ
Ｓトランジスタ１１の状態に関わらず、第３のＭＯＳト
ランジスタ１３のゲート端子に印加される走査信号Ｖj
，Ｖi(j+1)により、ソース端子に印加される表示信号
Ｖi ，Ｖi+1 が順次選択的に液晶セル１０および蓄積
容量１５に印加し、１周期の間保持される。
【００４２】以上のように、第１および第２の制御電極
電位でもある蓄積容量基準電位Ｖsの設定により、図１
０のＶi(j+1)およびＶ(i+1)jが、図１１のＶi(j+1)およ
びＶ (i+1)jに切り替わる、したがって画像の縦横の変換
つまり画像の回転が可能になる。
電位でもある蓄積容量基準電位Ｖsの設定により、図１
０のＶi(j+1)およびＶ(i+1)jが、図１１のＶi(j+1)およ
びＶ (i+1)jに切り替わる、したがって画像の縦横の変換
つまり画像の回転が可能になる。
【００４３】なお、実施の形態２のアクティブマトリク
ス液晶表示装置として図７に示した構成の他に、図２，
図４，図６に示すように、第１および第２の制御電極電
位Ｖg1，Ｖg2と蓄積容量基準電位Ｖs の独立化と第１
のＭＯＳトランジスタ１１と第３のＭＯＳトランジスタ
１３の行電極２１および列電極２２への接続関係だけが
異なるように構成した場合でも、同様に実施することが
でき同様の効果が得られる。
ス液晶表示装置として図７に示した構成の他に、図２，
図４，図６に示すように、第１および第２の制御電極電
位Ｖg1，Ｖg2と蓄積容量基準電位Ｖs の独立化と第１
のＭＯＳトランジスタ１１と第３のＭＯＳトランジスタ
１３の行電極２１および列電極２２への接続関係だけが
異なるように構成した場合でも、同様に実施することが
でき同様の効果が得られる。
【００４４】また、上記の各実施の形態において、図
８，図９および図１０，図１１で示したタイミングチャ
ート図におけるＶa ，Ｖb ，Ｖ1 ，Ｖg1，Ｖg2，Ｖs
，Ｖcomなどの波形および電位は、４つのＭＯＳトラ
ンジスタにおける各特性およびゲート−ドレイン間の寄
生容量による電位シフトを考慮して決定される。
８，図９および図１０，図１１で示したタイミングチャ
ート図におけるＶa ，Ｖb ，Ｖ1 ，Ｖg1，Ｖg2，Ｖs
，Ｖcomなどの波形および電位は、４つのＭＯＳトラ
ンジスタにおける各特性およびゲート−ドレイン間の寄
生容量による電位シフトを考慮して決定される。
【００４５】
【発明の効果】以上のように本発明によれば、第２のＭ
ＯＳトランジスタおよび第４のＭＯＳトランジスタの導
通状態を切り換えることにより、行電極および列電極に
印加する信号を限定せずに、それらの信号として、走査
信号または表示信号を切り換えて印加し、それらの信号
に基づいて表示画像を９０度回転することができる。
ＯＳトランジスタおよび第４のＭＯＳトランジスタの導
通状態を切り換えることにより、行電極および列電極に
印加する信号を限定せずに、それらの信号として、走査
信号または表示信号を切り換えて印加し、それらの信号
に基づいて表示画像を９０度回転することができる。
【００４６】そのため、フレームメモリを用いてそのデ
ータ上で表示信号を変換したり走査信号用と表示信号用
に各２系統の行電極および列電極を設けることなく、簡
単な構成で容易に表示画像を回転することができるとと
もに、画素部分の開口率および歩留りを向上することが
できる。
ータ上で表示信号を変換したり走査信号用と表示信号用
に各２系統の行電極および列電極を設けることなく、簡
単な構成で容易に表示画像を回転することができるとと
もに、画素部分の開口率および歩留りを向上することが
できる。
【００４７】特に、ＰチャンネルＭＯＳトランジスタを
用いて駆動回路を画素と同一プロセスで作製するポリシ
リコンＴＦＴ−ＬＣＤにおいては、より構造が簡単にで
き、高開口率および高歩留まりを得ることができる。
用いて駆動回路を画素と同一プロセスで作製するポリシ
リコンＴＦＴ−ＬＣＤにおいては、より構造が簡単にで
き、高開口率および高歩留まりを得ることができる。
【図１】本発明の実施の形態１のアクティブマトリクス
液晶表示装置の構成図
液晶表示装置の構成図
【図２】本発明の実施の形態２のアクティブマトリクス
液晶表示装置の構成図
液晶表示装置の構成図
【図３】本発明の実施の形態１のアクティブマトリクス
液晶表示装置の別構成図
液晶表示装置の別構成図
【図４】本発明の実施の形態２のアクティブマトリクス
液晶表示装置の別構成図
液晶表示装置の別構成図
【図５】本発明の実施の形態１のアクティブマトリクス
液晶表示装置の更に別構成図
液晶表示装置の更に別構成図
【図６】本発明の実施の形態２のアクティブマトリクス
液晶表示装置の更に別構成図
液晶表示装置の更に別構成図
【図７】同実施の形態２のアクティブマトリクス液晶表
示装置の更に別構成図
示装置の更に別構成図
【図８】本発明の実施の形態１における駆動状態を示す
タイミングチャート図
タイミングチャート図
【図９】同実施の形態１における別の駆動状態を示すタ
イミングチャート図
イミングチャート図
【図１０】本発明の実施の形態２における駆動状態を示
すタイミングチャート図
すタイミングチャート図
【図１１】同実施の形態２における別の駆動状態を示す
タイミングチャート図
タイミングチャート図
１０ 液晶セル １１，１２，１３，１４ ＭＯＳトランジスタ １５ 蓄積容量 ２１ 行電極 ２２ 列電極
Claims (12)
- 【請求項１】 絶縁基板上に、ＸＹ座標系におけるＸ軸
方向に配列された列電極群とＹ軸方向に配列された行電
極群とがマトリクス状に配線され、前記列電極群および
行電極群の各交差点に対応してスイッチング素子および
画素電極が形成されたアクティブマトリクス基板と、前
記アクティブマトリクス基板に対向して配設された対向
基板と、前記アクティブマトリクス基板と対向基板との
間に挟持された液晶層とを備え、前記列電極群および行
電極群への印加信号により前記スイッチング素子を制御
することによって、前記液晶層を駆動して画像を表示す
るアクティブマトリクス液晶表示装置であって、前記ス
イッチング素子を、少なくとも４つのＭＯＳトランジス
タで構成し、第１のＭＯＳトランジスタのソースまたは
ドレインの一方をＸ軸方向にｎ段目の前記列電極Ｘn
に接続し、他方を第２のＭＯＳトランジスタのソースま
たはドレインの一方に接続し、その残りの一方を前記画
素電極に接続し、第３のＭＯＳトランジスタのソースま
たはドレインの一方をＹ軸方向にｎ段目の前記行電極Ｙ
n に接続し、他方を第４のＭＯＳトランジスタのソー
スまたはドレインの一方に接続し、その残りの一方を前
記画素電極に接続し、前記第１のＭＯＳトランジスタま
たは第２のＭＯＳトランジスタの各ゲートのいずれか一
方を前記行電極Ｙn または隣接する行電極Ｙn+1 に接
続し、他方を第１の制御電極に接続し、前記第３のＭＯ
Ｓトランジスタまたは第４のＭＯＳトランジスタの各ゲ
ートのいずれか一方を前記列電極Ｘn または隣接する
列電極Ｘn+1 に接続し、他方を第２の制御電極に接続
することを特徴とするアクティブマトリクス液晶表示装
置。 - 【請求項２】 第１のＭＯＳトランジスタのゲートを行
電極Ｙn に接続し、第３のＭＯＳトランジスタのゲー
トを列電極Ｘn に接続し、第２のＭＯＳトランジスタ
のゲートを第１の制御電極に接続し、第４のＭＯＳトラ
ンジスタのゲートを第２の制御電極に接続することを特
徴とする請求項１に記載のアクティブマトリクス液晶表
示装置。 - 【請求項３】 第１のＭＯＳトランジスタのゲートを行
電極Ｙn+1 に接続し、第３のＭＯＳトランジスタのゲ
ートを列電極Ｘn+1 に接続し、第２のＭＯＳトランジ
スタのゲートを第１の制御電極に接続し、第４のＭＯＳ
トランジスタのゲートを第２の制御電極に接続すること
を特徴とする請求項１に記載のアクティブマトリクス液
晶表示装置。 - 【請求項４】 第１のＭＯＳトランジスタのゲートを行
電極Ｙn+1 に接続し、第３のＭＯＳトランジスタのゲ
ートを列電極Ｘn に接続し、第２のＭＯＳトランジス
タのゲートを第１の制御電極に接続し、第４のＭＯＳト
ランジスタのゲートを第２の制御電極に接続することを
特徴とする請求項１に記載のアクティブマトリクス液晶
表示装置。 - 【請求項５】 ４つのＭＯＳトランジスタがＮチャンネ
ルＭＯＳトランジスタであることを特徴とする請求項２
から請求項４のいずれかに記載のアクティブマトリクス
液晶表示装置。 - 【請求項６】 第１および第２のＭＯＳトランジスタが
ＮチャンネルＭＯＳトランジスタで、第３および第４の
ＭＯＳトランジスタがＰチャンネルＭＯＳトランジスタ
であることを特徴とする請求項２から請求項４のいずれ
かに記載のアクティブマトリクス液晶表示装置。 - 【請求項７】 第１および第２の制御電極を共通化する
ことを特徴とする請求項６に記載のアクティブマトリク
ス液晶表示装置。 - 【請求項８】 第１または第２の制御電極と画素電極と
の間に静電容量を形成することを特徴とする請求項７に
記載のアクティブマトリクス液晶表示装置。 - 【請求項９】 ４つのＭＯＳトランジスタを薄膜トラン
ジスタで形成することを特徴とする請求項１から請求項
８のいずれかに記載のアクティブマトリクス液晶表示装
置。 - 【請求項１０】 薄膜トランジスタが多結晶シリコンで
あることを特徴とする請求項９に記載のアクティブマト
リクス液晶表示装置。 - 【請求項１１】 ４つのＭＯＳトランジスタの少なくと
も一つのソースまたはドレイン領域を、そのイオンドー
ピング量を他のＭＯＳトランジスタのソースおよびドレ
イン領域より少なくして形成することを特徴とする請求
項１０に記載のアクティブマトリクス液晶表示装置。 - 【請求項１２】 請求項１から請求項１１のいずれかに
記載のアクティブマトリクス液晶表示装置の駆動方法で
あって、直列接続された第１および第２のＭＯＳトラン
ジスタの組または第３および第４のＭＯＳトランジスタ
の組に対して、第１および第２の制御電極への印加電圧
の制御によりオフする組と、垂直走査信号により選択的
にオンする組とを切り替えると共に、列電極Ｘn およ
び行電極Ｙn に印加する信号を切り替えて、表示画像
の縦横を変換することを特徴とするアクティブマトリク
ス液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12772097A JPH10319915A (ja) | 1997-05-19 | 1997-05-19 | アクティブマトリクス液晶表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12772097A JPH10319915A (ja) | 1997-05-19 | 1997-05-19 | アクティブマトリクス液晶表示装置およびその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10319915A true JPH10319915A (ja) | 1998-12-04 |
Family
ID=14967051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12772097A Pending JPH10319915A (ja) | 1997-05-19 | 1997-05-19 | アクティブマトリクス液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10319915A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937220B2 (en) | 2001-09-25 | 2005-08-30 | Sharp Kabushiki Kaisha | Active matrix display panel and image display device adapting same |
-
1997
- 1997-05-19 JP JP12772097A patent/JPH10319915A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937220B2 (en) | 2001-09-25 | 2005-08-30 | Sharp Kabushiki Kaisha | Active matrix display panel and image display device adapting same |
| KR100519686B1 (ko) * | 2001-09-25 | 2005-10-07 | 샤프 가부시키가이샤 | 액티브매트릭스 표시패널, 및 그를 구비한 화상표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3725458B2 (ja) | アクティブマトリクス表示パネル、およびそれを備えた画像表示装置 | |
| KR101012604B1 (ko) | 액정 표시 장치 및 액정 표시 장치 구동 방법 | |
| US7148870B2 (en) | Flat-panel display device | |
| JPH02170125A (ja) | マトリックス表示装置 | |
| JP2002229532A (ja) | 液晶表示装置及び液晶表示装置の駆動方法 | |
| JP2002357850A (ja) | アクティブマトリクスデバイスおよびディスプレイ | |
| US6897841B2 (en) | Liquid crystal display device and electronic apparatus comprising it | |
| CN110176202B (zh) | 信号处理电路及其驱动方法、显示面板及显示装置 | |
| US6583779B1 (en) | Display device and drive method thereof | |
| JP3207693B2 (ja) | 画像表示装置 | |
| JPH07181927A (ja) | 画像表示装置 | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| CN101344694A (zh) | 液晶显示装置 | |
| US10832608B2 (en) | Pixel circuit, method for driving method, display panel, and display device | |
| US7102612B2 (en) | Power-saving circuits and methods for driving active matrix display elements | |
| JP4022990B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| TWI313445B (en) | Electro-optical device and electronic apparatus | |
| US20110063260A1 (en) | Driving circuit for liquid crystal display | |
| JPS61116334A (ja) | アクテイブマトリクスパネル | |
| US11386823B2 (en) | Array substrate and method of driving the same, and display device | |
| JP3297334B2 (ja) | 液晶表示装置 | |
| JPH10319915A (ja) | アクティブマトリクス液晶表示装置およびその駆動方法 | |
| JP3297335B2 (ja) | 液晶表示装置 | |
| JP2000310792A (ja) | 液晶表示装置 | |
| JP2003318406A (ja) | トランジスタ回路 |