JPH1031458A - 液晶表示部の駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成で低コストでありながら、フリッ
カ、クロストークを抑えた高画質な画像表示を行うこと
ができる液晶表示部の駆動回路を提供する。 【解決手段】 シフトレジスタ１０２がシフトクロック
信号ＳＣＫより第１のサンプルホールド回路１０４及び
第２のサンプルホールド回路１０６を制御する信号ＳＲ
１〜ＳＲｍを生成する。第２Ｎ＋１ライン（奇数ライ
ン）には第１のサンプルホールド回路１０４及び第２の
サンプルホールド回路１０６を有し、第２Ｎライン（偶
数ライン）には第１のサンプルホールド回路のみ有す
る。そのため、出力回路１０８より出力されるアナログ
画像信号の奇数ラインは偶数ラインに比較し１水平期間
分タイミングが遅れる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示部の駆動回路
に関するものである。

【０００２】

【従来の技術】液晶表示装置は近年、ノート型コンピュ
ータ、携帯型テレビ等に広く利用されており、要求され
る性能も高いものとなってきている。特に低消費電力
化、高画質化、高信頼性化に対する要求が高く、これら
を実現するための様々な構成や駆動方法が提案されてい
る。

【０００３】この要求に対する解決策として、例えば特
開平２−９１３号公報、特開平２−１５７８１５号公報
で提案されているような、絵素電極に容量的に結合して
いる走査信号配線の電位を変化させることにより、絵素
電極の電位を変調する駆動法（以下、容量結合駆動とす
る）が挙げられる。容量結合駆動法を使用することによ
り、液晶の誘電率異方性等に起因する直流成分を除去す
ることが可能であり、更に対向電極の電位一定、かつ表
示信号振幅を小さくすることができるため、高信頼性
化、低消費電力化が実現できる等の特性を有している。
しかしながら、前記の容量結合駆動法では、ハイビジョ
ン、ＸＧＡ、ＳＸＧＡ等の大型、高精細ディスプレイに
対しては、横クロストークが生じる問題があった。横ク
ロストークは、表示信号配線と対向電極が容量的に結合
していることにより、表示信号電位の変化が対向電極電
位に振動成分を誘起し、希望する液晶印加電圧が得られ
ないことにより生じる。その結果、本来同一輝度を持た
なければならない画面上の領域が、それぞれ同時刻にオ
ン状態になる他の絵素のパターンに依存して異なる輝度
となってしまう。

【０００４】この横クロストークを解決する手段とし
て、表示信号配線毎に表示信号電位の極性を反転する駆
動法（以下ドット反転駆動とする）が知られている。ド
ット反転駆動法によれば、前記のような対向電極電位に
誘起される振動成分は、隣接する表示信号同士で打ち消
し合うため事実上消滅し、横クロストークは観測されな
い。

【０００５】前記した、容量結合駆動においてドット反
転駆動を実現する方法（以下容量結合ドット反転駆動と
する）としては、例えば特開平６−１４８６７５号公報
に示されている。

【０００６】図９は、この従来の液晶表示装置のブロッ
ク図である。３０１はシフトクロック信号ＳＣＫの入力
端子、３０２はシフトクロックＳＣＫに応じてサンプル
ホールド回路制御信号ＳＲ１〜ＳＲｍを出力するシフト
レジスタ、３０３はディジタル画像信号Ｖｓｉｇの入力
端子、３０４は入力端子３０３より入力されたディジタ
ル画像信号Ｖｓｉｇを反転する信号反転回路、３０５は
シフトレジスタ３０２より出力されたサンプルホールド
回路制御信号ＳＲ１〜ＳＲｍに応じてディジタル画像信
号Ｖｓｉｇをサンプリングし、サンプルホールド回路出
力制御信号入力端子３０６より入力されるサンプルホー
ルド回路出力制御信号に応じて画像信号を出力するサン
プルホールド回路、３０７はサンプルホールド回路３０
５より出力されたディジタル画像信号ＳＨ１〜ＳＨｍを
アナログ画像信号に変換するＤ／Ａ変換回路、３０８は
Ｄ／Ａ変換回路３０７の出力信号をバッファリングする
出力回路である。

【０００７】３０９は走査信号を出力するゲートドライ
バ、３１０は走査信号配線、３１１は表示信号配線、３
１２はＴＦＴであり、そのゲート電極は第２Ｎライン目
（Ｎは整数）の走査信号配線３１０に接続され、ソース
電極は第２Ｍ＋１ライン目の表示信号配線３１１に接続
されている。３１３は絵素電極であり、ＴＦＴ３１２の
ドレイン電極に接続されている。３１４は対向電極、３
１５は絵素電極３１３と対向電極３１４の間に形成され
る液晶容量（Ｃｌｃ）、３１６は液晶層の電荷保持能力
の不足分を補償し走査信号配線３１０の電位変化により
絵素電極３１３に変調をかけるために、絵素電極３１３
と第２Ｎ＋１ライン目の走査信号配線３１０との間に形
成された蓄積容量（Ｃｓｔ）である。３１７はＴＦＴ３
１２のゲート電極とドレイン電極間に発生する寄生容量
であるゲート＝ドレイン容量（Ｃｇｄ）である。以下、
このような絵素の構成を前段容量構成と呼ぶ。

【０００８】３１８はＴＦＴであり、そのゲート電極は
第２Ｎ＋１ライン目（Ｎは整数）の走査信号配線３１０
に接続され、ソース電極は第２Ｍライン目の表示信号配
線３１１に接続されている。３１９は絵素電極であり、
ＴＦＴ３１８のドレイン電極に接続されている。３２０
は対向電極、３２１は絵素電極３１９と対向電極３２０
の間に形成される液晶容量（Ｃｌｃ）、３２２は液晶層
の電荷保持能力の不足分を補償し、走査信号配線３１０
の電位変化により絵素電極３１９に変調をかけるため
に、絵素電極３１９と第２Ｎライン目の走査信号配線３
１０との間に形成された蓄積容量（Ｃｓｔ）である。３
２３はＴＦＴ３１８のゲート電極とドレイン電極間に発
生する寄生容量であるゲート＝ドレイン容量（Ｃｇｄ）
である。以下、このような絵素の構成を後段容量構成と
呼ぶ。

【０００９】図１０は本従来例における波形図である。
ＳＣＫはシフトクロック、Ｖｓｉｇはディジタル画像信
号、ＳＲ１〜ＳＲｍはシフトレジスタ３０２の出力した
シフトクロック、ＳＨ１〜ＳＨｍはサンプルホールド回
路３０５の出力したディジタル画像信号、Ｙ１及びＹ２
は出力回路３０８より表示信号配線３１１に出力される
アナログ画像信号である。

【００１０】図１１は本従来例における波形図である。
Ｙ１は表示信号配線３１１の第１ラインの信号波形、Ｙ
２は表示信号配線３１１の第２ラインの信号波形であ
る。また、Ｘ１はゲートドライバ３０９より走査信号配
線３１０の第１ラインに出力される信号波形であり、Ｘ
２はゲートドライバ３０９より走査信号配線３１０の第
２ラインに出力される信号波形、Ｘ３、Ｘ４も同様にし
てそれぞれゲートドライバ３０９より走査信号配線３１
０の第３ライン及び第４ラインに出力される信号波形で
ある。

【００１１】図１２及び図１３は、本従来例における画
像表示例である。

【００１２】以上のように構成された従来の液晶表示装
置の動作について、図９、図１０、図１１、図１２、図
１３を用いて説明する。まず、シフトレジスタ３０２は
シフトクロックＳＣＫに応じて、サンプルホールド回路
制御信号ＳＲ１〜ＳＲｍを出力する。サンプルホールド
回路３０５は、サンプルホールド回路制御信号ＳＲ１〜
ＳＲｍ＝ＨＩＧＨ時にディジタル画像信号Ｖｓｉｇをサ
ンプリングするため、例えばディジタル画像信号Ｖｓｉ
ｇ＝Ｄ１，１は、ＳＲ１＝ＨＩＧＨ時にサンプリングさ
れ、サンプルホールド回路３０５に記憶される。次にデ
ィジタル画像信号Ｖｓｉｇ＝Ｄ１，２は、ＳＲ２＝ＨＩ
ＧＨ時にサンプリングされ、サンプルホールド回路３０
５に記憶されるが、その際ディジタル画像信号Ｖｓｉｇ
＝Ｄ１，２は信号反転回路３０４により反転処理される
ため、サンプルホールド回路３０５には、ディジタル画
像信号Ｖｓｉｇ＝Ｄ１，２とは逆極性の画像データが記
憶される。以降同様にして、表示信号配線１１１の第２
Ｍ＋１ライン（奇数ライン）においては信号反転回路３
０４を介さないため、ディジタル画像信号Ｖｓｉｇと同
極性の画像信号がサンプルホールド回路３０５に記憶さ
れ、第２Ｍライン（偶数ライン）においては信号反転回
路３０４を介してディジタル画像信号Ｖｓｉｇが供給さ
れるため、反転した画像信号がサンプルホールド回路３
０５に記憶される。

【００１３】次に、サンプルホールド回路３０５より出
力されるディジタル画像信号ＳＨ１〜ＳＨｍはＤ／Ａ変
換回路３０７に入力され、アナログ画像信号に変換され
る。Ｄ／Ａ変換回路３０７より出力されるアナログ画像
信号は出力回路３０８を介して表示信号配線３１１に出
力される。表示信号配線３１１の、第１ラインの画像信
号Ｙ１及び第２ラインの画像信号Ｙ２を図１０に示す。
ここで、Ｙ１及びＹ２の極性は反対となる。表示信号配
線３１１の第１ラインの画像信号Ｙ１及び第２ラインの
画像信号Ｙ２と、ゲートドライバ３０９の出力信号の関
係を図１１に示す。ここで、ゲートドライバ３０９より
走査信号配線３１０の第１ラインに供給される走査信号
をＸ１、走査信号配線３１０の第２ラインに供給される
走査信号をＸ２、走査信号配線３１０の第３ラインに供
給される走査信号をＸ３、走査信号配線３１０の第４ラ
インに供給される走査信号をＸ４としている。

【００１４】次に、図１１に示した駆動波形を、図９に
示す構成の液晶表示装置に印加した場合の駆動電位関係
について、図４及び図５を用いて説明する。図４は、前
段容量構成の絵素における駆動電位関係を示したもので
あり、同図（ａ）はオン期間直後正側補償電位による変
調、同図（ｂ）はオン期間直後負側補償電位による変調
を示している。又、図５は、後段容量構成の絵素におけ
る駆動電位関係を示したものであり、同図（ａ）はオン
期間直前負側補償電位による変調、同図（ｂ）はオン期
間直前正側補償電位による変調を示している。図４にお
いてＸ１は、絵素電極３１３に蓄積容量３１６を介して
接続する走査信号配線３１０に印加される電位、Ｘ２は
ＴＦＴ３１２のゲート電極に接続している走査信号配線
３１０に印加される電位、Ｙ１はＴＦＴ３１２のソース
電極に接続している表示信号配線３１１に印加される電
位、Ｖｌｃ１は絵素電極３１３における電位、Ｖｇｏｎ
はＴＦＴオン電位レベル、Ｖｅ（＋）は正側補償電位レ
ベル、Ｖｅ（−）は負側補償電位レベル、Ｖｃｏｍは対
向電極電位（一定値）である。補償電圧はＴＦＴオン期
間の直前直後に印加されている。表示信号Ｙ１の極性は
表示信号配線３１１の１本毎に反転（空間的に反転）し
ており、これに対応して補償電圧はＴＦＴオン期間の前
後で極性が反転している。又、表示信号Ｙ１は、走査信
号配線３１０の１本毎に反転（時間的に反転）してお
り、これに対応して、補償電圧は走査信号配線３１０の
１本毎に極性が反転している。又、図５においてＸ１は
ＴＦＴ３１８のゲート電極に接続している走査信号配線
３１０に印加される電位、Ｘ２は絵素電極３１９に蓄積
容量３２２を介して接続する走査信号配線３１０に印加
される電位、Ｙ２はＴＦＴ３１８のソース電極に接続し
ている表示信号配線３１１に印加される電位、Ｖｌｃ２
は絵素電極３１９における電位、ＶｇｏｎはＴＦＴオン
電位レベル、Ｖｅ（＋）は正側補償電位レベル、Ｖｅ
（−）は負側補償電位レベル、Ｖｃｏｍは対向電極電位
（一定値）である。補償電圧はＴＦＴオン期間の直前直
後に印加されている。表示信号Ｙ２の極性は表示信号配
線３１１の１本毎に反転（空間的に反転）しており、こ
れに対応して補償電圧はＴＦＴオン期間の前後で極性が
反転している。又、表示信号Ｙ２は、走査信号配線３１
０の１本毎に反転（時間的に反転）しており、これに対
応して、補償電圧は走査信号配線３１０の１本毎に極性
が反転している。すなわち、Ｙ１及びＹ２の極性は空間
的及び時間的に反転した関係にある。

【００１５】図９に示す構成に、図４で示した電位を印
加したときの絵素電極電位を、Ｖｌｃ１として示す。
又、ここで、図４に示す構成に、図５で示した電位を印
加したときの絵素電極電位を、Ｖｌｃ２として示す。こ
こで、（数１）とした時、（数２）を満たす電位を設定
した場合には、表示信号振幅の中心と絵素電極電位振幅
の中心及び対向電極電位が一致し、液晶の誘電率異方性
等による直流成分が生じないため、フリッカのない表示
を実現することができる。

【００１６】

【数１】 Ｃｔｏｔ＝Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ Ｋｔｇ＝Ｃｇｄ／Ｃｔｏｔ Ｋｚｇ＝Ｃｓｔ／Ｃｔｏｔ

【００１７】

【数２】Ｋｔｇ（Ｖｇｏｎ−Ｖｇｌ）＋Ｋｚｇ（Ｖｇｅ
（＋）＋Ｖｇｅ（−））／２＝０ 又、表示信号振幅を小さくしても蓄積容量による変調電
圧を絵素電極に印加できるため、液晶印加電圧は大きく
なり、低消費電力化も実現できる。更に表示信号配線３
１１の電位は、１本毎に極性反転しているため、例えば
ウィンドウパターンを表示した場合にも対向電極電位の
変動をなくすことができるため、横クロストークを生じ
ないといった特性を有している。

【００１８】

【発明が解決しようとする課題】しかしながら、図９に
示す構成で容量結合ドット反転駆動を同時に実現するた
めに、走査信号配線の上下にスイッチング素子を構成す
る必要性が生じた。その結果、図１２に示すように、液
晶パネルでの表示画像は１ライン毎に上下にずれてしま
う。これは、ある走査信号配線（例えばＸ１）が選択さ
れた場合に、当該走査信号配線Ｘ１に接続されているス
イッチング素子が表示信号配線毎に上下に構成されてい
るためであり、本来横一列の表示となるはずのＤ１，１
〜Ｄ１，ｍは、上下にずれたジグザグの表示となる。よ
って、例えば１本の横線を表示する場合にも、上下にジ
グザグの表示となるため、特にパソコンの画像を表示す
るＯＡ用途での使用において大きな問題となる。又、ゲ
ート遅延等により、前段容量構成の絵素電極における実
効電圧と、後段容量構成の絵素電極における実効電圧値
に差が生じるため、隣り合う画素に輝度差を生じ、その
輝度差が大きい場合には図１３に示すような縦スジのム
ラとして認識されるという課題を有していた。

【００１９】本発明はかかる点に鑑み、フリッカが無
く、低消費電力で、更に横クロストーク及び上下のジグ
ザグ表示及び縦スジムラのない液晶表示が可能となる液
晶表示部の駆動回路を低コストで提供することを目的と
する。

【００２０】

【課題を解決するための手段】上記課題を解決するため
の請求項１に記載の本発明は、液晶表示部における複数
の表示信号配線の１ラインあるいは複数ライン毎に、異
なる構成のサンプルホールド回路を備え、前記表示信号
配線の１ラインあるいは複数ライン毎に、異なる水平期
間の画像信号を同時に出力することを特徴とする液晶表
示部の駆動回路である。

【００２１】請求項２に記載の本発明は、液晶表示部に
おける複数の表示信号配線の１ラインあるいは複数ライ
ン毎に、出力特性を異なるものとすることを特徴とする
液晶表示部の駆動回路である。

【００２２】請求項３に記載の本発明は、所定期間毎に
連続する複数の画像信号の各々を別々に受信し、その受
信した複数の画像信号の一部を遅延しながら、その受信
した複数の画像信号の各々を別々に送信する画像信号受
信手段と、その画像信号受信手段から送信される複数の
画像信号に基づいて、液晶表示部における複数の表示電
極の各々に表示信号を供給する出力手段とを備え、前記
液晶表示部における複数の表示電極の一部に供給された
表示信号の各々の極性は反転することを特徴とする液晶
表示部の駆動回路である。

【００２３】なお、前記画像信号受信手段は、前記所定
期間毎に連続する複数の画像信号の各々を別々に受信
し、所定の制御信号に従って、その受信した複数の画像
信号の各々を、同時に別々に送信する複数の第１のサン
プルホールド回路と、その複数の第１のサンプルホール
ド回路の一部から送信される画像信号の各々を別々に受
信し、次の前記所定の制御信号に従って、その一部から
送信された画像信号の各々を、同時に別々に前記出力手
段の入力部の一部に送信する複数の第２のサンプルホー
ルド回路とを備え、前記複数の第１のサンプルホールド
回路の残部から送信される画像信号の各々は、前記出力
手段の入力部の残部により受信されるとしてもよい。

【００２４】また、前記出力手段は、前記出力手段の入
力部の一部を入力部とし、その一部に送信されるディジ
タル画像信号の各々を別々に受信し、その受信したディ
ジタル画像信号の各々を別々にアナログ画像信号に変換
する複数の第１のＤ／Ａ変換回路と、前記出力手段の入
力部の残部を入力部とし、その残部に送信されるディジ
タル画像信号の各々を別々に受信し、その受信したディ
ジタル画像信号の各々を別々にアナログ画像信号に変換
する複数の第２のＤ／Ａ変換回路と、その複数の第１及
び第２のＤ／Ａ変換回路により変換されたアナログ画像
信号の各々を、前記液晶表示部における複数の表示電極
の各々に供給するバッファとを備え、前記アナログ画像
信号は前記表示信号であり、前記複数の第２のＤ／Ａ変
換回路により変換されたアナログ画像信号の各々は、前
記表示信号の極性が反転する前記表示電極の各々に供給
されるとしてもよい。

【００２５】更に、前記液晶表示部の駆動回路は、前記
複数の第１のＤ／Ａ変換回路の各々の出力電圧を補正す
る第１の補正手段と、前記複数の第２のＤ／Ａ変換回路
の各々の出力電圧を補正する第２の補正手段とを更に備
えたとしてもよい。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態を複数
の実施の形態と図面を用いて説明する。

【００２７】（実施の形態１）本発明の液晶表示部の駆
動回路に関する第１の実施の形態について、その駆動回
路を含む液晶表示装置のブロック図である図１を参照し
ながら説明する。図１において、１０１はシフトクロッ
ク信号ＳＣＫの入力端子、１０２はシフトクロックＳＣ
Ｋに応じて出力ＳＲ１．．ＳＲｍを出力するシフトレジ
スタ、１０３はディジタル画像信号Ｖｓｉｇの入力端
子、１０４はシフトレジスタ１０２の出力信号に応じて
ディジタル画像信号Ｖｓｉｇをサンプリングする第１の
サンプルホールド回路、１０５は第１のサンプルホール
ド回路１０４の出力制御信号入力端子、１０６は第１の
サンプルホールド回路１０４の出力をサンプリングする
第２のサンプルホールド回路、１０７は第１のサンプル
ホールド回路１０４より出力されるディジタル画像信号
又は第２のサンプルホールド回路１０６より出力される
ディジタル画像信号をアナログ画像信号に変換するＤ／
Ａ変換回路、１０８はＤ／Ａ変換回路１０７より出力さ
れるアナログ画像信号のバッファリングを行う出力回路
である。

【００２８】１０９は走査信号を出力するゲートドライ
バ、１１０は走査信号配線、１１１は表示信号配線、１
１２はＴＦＴであり、そのゲート電極は第２Ｎライン目
（Ｎは整数）の走査信号配線１１０に接続され、ソース
電極は第２Ｍ＋１ライン目の表示信号配線１１１に接続
されている。１１３は絵素電極でありＴＦＴ１１２のド
レイン電極に接続されている。１１４は対向電極、１１
５は絵素電極１１３と対向電極１１４の間に形成される
液晶容量（Ｃｌｃ）、１１６は液晶層の電荷保持能力の
不足分を補償し走査信号配線１１０の電位変化により絵
素電極１１３に変調をかけるために、絵素電極１１３と
第２Ｎ＋１ライン目の走査信号配線１１０との間に形成
された蓄積容量（Ｃｓｔ）である（前段容量構成）。１
１７はＴＦＴ１１２のゲート電極とドレイン電極間に発
生する寄生容量であるゲート＝ドレイン容量（Ｃｇｄ）
である。

【００２９】１１８はＴＦＴであり、そのゲート電極は
第２Ｎ＋１ライン目（Ｎは整数）の走査信号配線１１０
に接続され、ソース電極は第２Ｍライン目の表示信号配
線１１１に接続されている。１１９は絵素電極でありＴ
ＦＴ１１８のドレイン電極に接続されている。１２０は
対向電極、１２１は絵素電極１１９と対向電極１２０の
間に形成される液晶容量（Ｃｌｃ）、１２２は液晶層の
電荷保持能力の不足分を補償し、走査信号配線１１０の
電位変化により絵素電極１１９に変調をかけるために、
絵素電極１１９と第２Ｎライン目の走査信号配線１１０
との間に形成された蓄積容量（Ｃｓｔ）である（後段容
量構成）。１２３はＴＦＴ１１８のゲート電極とドレイ
ン電極間に発生する寄生容量であるゲート＝ドレイン容
量（Ｃｇｄ）である。

【００３０】図２は本実施の形態における第１の波形図
であり、ＳＣＫはシフトクロック、Ｖｓｉｇはディジタ
ル画像信号、ＳＲ１〜ＳＲｍはシフトレジスタ１０２の
出力信号、ＯＥは第１のサンプルホールド回路１０４及
び第２のサンプルホールド回路１０６の出力を制御する
信号、ＳＨ１〜ＳＨｍはＤ／Ａ変換回路１０７に入力さ
れるディジタル画像信号、Ｙ１〜Ｙｍは出力回路１０８
より出力されるアナログ画像信号である。

【００３１】図３は本実施の形態における表示信号配線
電位と走査信号配線のタイミング関係を示した図であ
り、Ｙ１はＤ／Ａ変換回路１０７によりアナログ画像信
号に変換され出力回路１０８より表示信号配線１１１の
第１ラインに出力されたアナログ画像信号、Ｙ２はＤ／
Ａ変換回路１０７によりアナログ画像信号に変換され出
力回路１０８より表示信号配線１１１の第２ラインに出
力されたアナログ画像信号、Ｘ１〜Ｘ４はそれぞれ、ゲ
ートドライバ１０９より走査信号配線１１０の第１〜第
４ラインに出力される走査信号である。

【００３２】図４は、本実施の形態の前段容量構成部に
おける表示信号配線電位と走査信号配線電位及び絵素電
極電位の関係を示した図であり、走査信号配線１１０の
第１ライン及び第２ラインの電位それぞれＸ１及びＸ２
と、表示信号配線１１１の第１ラインの電位Ｙ１と、絵
素電極１１３の電位Ｖｌｃ１を示したものである。

【００３３】図５は、本実施の形態の後段容量構成部に
おける表示信号配線電位と走査信号配線電位及び絵素電
極電位の関係を示した図であり、走査信号配線１１０の
第１ライン及び第２ラインの電位それぞれＸ１及びＸ２
と表示信号配線１１１の第２ラインの電位Ｙ２と、絵素
電極１１９の電位Ｖｌｃ２を示したものである。

【００３４】図６は、本実施の形態における画像表示例
である。

【００３５】以上のように構成されたこの実施の形態の
液晶表示装置において、以下その動作を説明する。

【００３６】シフトレジスタ１０２はシフトクロックＳ
ＣＫに応じて、サンプルホールド回路１０４を制御する
ための信号ＳＲ１〜ＳＲｍを出力する。第１のサンプル
ホールド回路１０４は、ＳＲ１〜ＳＲｍ信号がＨＩＧＨ
の期間に、ディジタル画像信号入力端子１０２より入力
されたディジタル画像信号Ｖｓｉｇをサンプリングす
る。ここで、図２に示すように、ディジタル画像信号Ｖ
ｓｉｇは１水平期間（１Ｈ）毎に極性が反転している信
号である。よって、例えばディジタル画像信号Ｄ１，１
はＳＲ１＝ＨＩＧＨの期間に第１のサンプルホールド回
路１０４においてサンプリングされ記憶される。又、デ
ィジタル画像信号Ｄ１，２はＳＲ２＝ＨＩＧＨの期間に
第１のサンプルホールド回路１０４においてサンプリン
グされ、記憶される。以降のディジタル画像データも同
様にして、順次各ラインの第１のサンプルホールド回路
１０４においてサンプリングされ、記憶される。第１の
サンプルホールド回路回路１０４に記憶されたディジタ
ル画像信号Ｄ１，１〜Ｄ１，ｍは、サンプルホールド回
路制御信号ＯＥ＝ＨＩＧＨの期間に、一斉に出力され
る。この際、第２Ｎ＋１ラインにおいては、第１のサン
プルホールド回路１０４の出力は、Ｄ／Ａ変換回路１０
７に入力され、第２Ｎラインにおいては、第１のサンプ
ルホールド回路１０４の出力は、第２のサンプルホール
ド回路１０６に入力される。第２のサンプルホールド回
路１０６に入力されたディジタル画像信号は、次のＯＥ
＝ＨＩＧＨの期間に一斉に出力される。結果的に、表示
信号配線１１１の第２Ｎラインのディジタル画像信号に
対するサンプルホールドの回数は、表示信号配線１１１
の第２Ｎ＋１ラインに比較して１回多くなるため、第２
Ｎ＋１ラインのディジタル画像信号のタイミングに比較
して１水平期間遅れることとなる。

【００３７】次に、第１のサンプルホールド回路１０４
又は第２のサンプルホールド回路１０６より出力された
ディジタル画像信号ＳＨ１〜ＳＨｍはそれぞれ、Ｄ／Ａ
変換回路１０７に入力され、アナログ画像信号に変換さ
る。更に出力バッファ等を含む出力回路１０８を介し
て、表示信号配線１１０に出力される。ここで、表示信
号配線１１１の第１ラインのアナログ画像信号Ｙ１及
び、第２ラインのアナログ画像信号Ｙ２の波形は図２の
通りである。又ここで、隣り合う表示信号配線１１１の
電位の極性（例えばＹ１とＹ２の極性）は反対となって
いる。更に、奇数ライン（第２Ｎ＋１ライン：Ｙ１、Ｙ
３．．）の画像信号は、偶数ライン（第２Ｎライン：Ｙ
２、Ｙ４．．）の画像信号に比較し、１水平期間分遅延
している。図３は表示信号配線１１１の第１ライン及び
第２ラインの電位それぞれＹ１及びＹ２と、ゲートドラ
イバ１０９の出力信号のタイミング関係を示したもので
ある。ここで、走査信号配線１１０の第１ラインに供給
される走査信号をＸ１、走査信号配線１１０の第２ライ
ンに供給される走査信号をＸ２、走査信号配線１１０の
第３ラインに供給される走査信号をＸ３、走査信号配線
１１０の第４ラインに供給される走査信号をＸ４として
いる。

【００３８】次に、図３に示す駆動信号を図１に示す液
晶表示装置に印加した場合の駆動電位関係について、図
４及び図５を用いて説明する。図４は、前段容量構成の
絵素における駆動電位関係を示したものであり、同図
（ａ）はオン期間直後正側補償電位による変調、同図
（ｂ）はオン期間直後負側補償電位による変調を示して
いる。また、図５は、後段容量構成の絵素における駆動
電位関係を示したものであり、同図（ａ）はオン期間直
前負側補償電位による変調、同図（ｂ）はオン期間直前
正側補償電位による変調を示している。図４においてＸ
１は、絵素電極１１３に蓄積容量１１６を介して接続す
る走査信号配線１１０に印加される電位、Ｘ２はＴＦＴ
１１２のゲート電極に接続している走査信号配線１１０
に印加される電位、Ｙ１はＴＦＴ１１２のソース電極に
接続している表示信号配線１１１に印加される電位、Ｖ
ｌｃ１は絵素電極１１３における電位、ＶｇｏｎはＴＦ
Ｔオン電位レベル、Ｖｅ（＋）は正側補償電位レベル、
Ｖｅ（−）は負側補償電位レベル、Ｖｃｏｍは対向電極
電位（一定値）である。補償電圧はＴＦＴオン期間の直
前直後に印加されている。表示信号Ｙ１の極性は表示信
号配線１１１の１本毎に反転（空間的に反転）してお
り、これに対応して補償電圧はＴＦＴオン期間の前後で
極性が反転している。又、表示信号Ｙ１は走査信号配線
１１０の１本毎に反転（時間的に反転）しており、これ
に対応して、補償電圧は走査信号配線１１０の１本毎に
極性が反転している。又、図５においてＸ１はＴＦＴ１
１８のゲート電極に接続している走査信号配線１１０に
印加される電位、Ｘ２は絵素電極１１９に蓄積容量１２
２を介して接続する走査信号配線１１０に印加される電
位、Ｙ２はＴＦＴ１１８のソース電極に接続している表
示信号配線１１１に印加される電位、Ｖｌｃ２は絵素電
極１１９における電位、ＶｇｏｎはＴＦＴオン電位レベ
ル、Ｖｅ（＋）は正側補償電位レベル、Ｖｅ（−）は負
側補償電位レベル、Ｖｃｏｍは対向電極電位（一定値）
である。補償電圧はＴＦＴオン期間の直前直後に印加さ
れている。表示信号Ｙ２の極性は表示信号配線１１１の
１本毎に反転（空間的に反転）しており、これに対応し
て補償電圧はＴＦＴオン期間の前後で極性が反転してい
る。又、表示信号Ｙ２は、走査信号配線１１０の１本毎
に反転（時間的に反転）しており、これに対応して、補
償電圧は走査信号配線１１０の１本毎に極性が反転して
いる。すなわち、Ｙ１及びＹ２の極性は空間的及び時間
的に反転した関係にある。

【００３９】図１に示す構成に、図４で示した電位を印
加したときの絵素電極電位を、Ｖｌｃ１として示す。
又、図１に示す構成に、図５で示した電位を印加したと
きの絵素電極電位を、Ｖｌｃ２として示す。ここで、
（数３）としたとき、（数４）を満たす電位を設定した
場合には、表示信号振幅の中心と絵素電極電位振幅の中
心及び対向電極電位が一致し、液晶の誘電率異方性等に
よる直流成分が生じないため、フリッカのない表示を実
現することができる。

【００４０】

【数３】Ｃｔｏｔ＝Ｃｌｃ＋Ｃｓｔ＋Ｃｇｄ Ｋｔｇ＝Ｃｇｄ／Ｃｔｏｔ Ｋｚｇ＝Ｃｓｔ／Ｃｔｏｔ

【００４１】

【数４】Ｋｔｇ（Ｖｇｏｎ−Ｖｇｌ）＋Ｋｚｇ（Ｖｇｅ
（＋）＋Ｖｇｅ（−））／２＝０ また、表示信号振幅が小さいままで液晶印加電圧を大き
くすることができるため、低消費電力化も実現できる。
更に表示信号配線電位Ｙ１〜Ｙｍを、表示信号配線１１
１の１本毎に極性反転しているため、例えばウィンドウ
パターンを表示した場合にも対向電極電位の変動をなく
すことができるため、横クロストークを生じないといっ
た特性を有している。又、表示信号配線１１１の奇数ラ
インの画像信号と偶数ラインの画像信号は１水平期間タ
イミングがずれているため、結果として隣り合う画素が
上下にずれず、本来の位置関係で表示することが可能と
なる。本実施の形態における画像の表示例を図６に示
す。

【００４２】以上のようにこの実施の形態によれば、走
査信号配線の１ライン毎にサンプルホールド回路の個数
を１個異なるものとすることにより、ラインメモリ等の
付加回路を増加することなく、１ライン毎に画像信号の
タイミングを１水平期間分ずらすことが可能となるた
め、容量結合ドット反転駆動においても、表示画像が上
下にずれない高品位な画像を得ることが可能となる。

【００４３】なお、本実施の形態において入力画像信号
はディジタル画像信号としたが、アナログ画像信号とし
てもよい。

【００４４】また、本実施の形態においてソースドライ
バは片側に備える構成であるが、ソースドライバを上下
に構成し、表示信号配線を櫛形構成にした場合にも有効
である。

【００４５】（実施の形態２）本発明の液晶表示部の駆
動回路に関する第２の実施の形態について、その駆動回
路を含む液晶表示装置のブロック図である図７を参照し
ながら説明する。本実施の形態の構成は、下記の用件を
除けば第１の実施の形態と同一である。

【００４６】Ｄ／Ａ変換回路２０９においてディジタル
画像信号をアナログ画像信号に変換する際、第２Ｎ＋１
ラインにおいては入力端子２０７より入力した第１のリ
ファレンス電圧ＶＲＥＦ１を参照し、第２Ｎラインにお
いては入力端子２０８より入力した第２のリファレンス
電圧ＶＲＥＦ２を参照する。２１１はゲートドライバを
含む液晶パネルである。図８は第１のリファレンス電圧
ＶＲＥＦ１と、第２のリファレンス電圧ＶＲＥＦ２を示
したものである。本実施の形態においては、第１のリフ
ァレンス電圧ＶＲＥＦ１は７種のリファレンス電圧ＶＲ
ＥＦ１−０〜ＶＲＥＦ１−６を持ち、ディジタル画像信
号入力に対する第１の補正曲線を実現している。第２の
リファレンス電圧ＶＲＥＦ２も同様に７種のリファレン
ス電圧ＶＲＥＦ２−０〜ＶＲＥＦ２−６を持ち、ディジ
タル画像信号入力に対する第２の補正曲線を実現してい
る。

【００４７】本実施の形態においては、第１の実施の形
態の効果に加えて、前段容量構成部と後段容量構成部の
輝度を独立に補正することが可能となるため、前段容量
構成部と後段容量構成部の輝度差の補正が容易に実現で
きるという効果がある。

【００４８】なお、リファレンス電圧の分割数すなわち
補正曲線の折れ線数は本実施の形態以外の数にしても有
効であり、折れ線数を増加すれば、よりきめ細かい補正
が可能となる。更に、第２Ｎ＋１ライン又は第２Ｎライ
ンのどちらか一方の画像信号にのみ補正処理を行っても
よい。

【００４９】

【発明の効果】以上説明したように本発明によれば、低
コストでありながら、表示信号配線毎に生じていた上下
方向の表示位置ズレのない高画質な画像表示を、低消費
電力、高信頼性、フリッカレス、クロストークレスとい
う特徴を持つ容量結合ドット反転駆動において実現する
ことができ、その実用的効果は大きい。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における液晶表示装
置のブロック図

【図２】同実施の形態の動作説明図

【図３】同実施の形態の動作説明図

【図４】同実施の形態の動作説明図

【図５】同実施の形態の動作説明図

【図６】同実施の形態の液晶表示装置の画像表示例を示
す図

【図７】本発明の第２の実施の形態における液晶表示装
置のブロック図

【図８】同実施の形態の補正曲線の説明図

【図９】従来の液晶表示装置のブロック図

【図１０】従来の液晶表示装置の動作説明図

【図１１】従来の液晶表示装置の動作説明図

【図１２】従来の液晶表示装置の画像表示例を示す図

【図１３】従来の液晶表示装置の画像表示例を示す図

【符号の説明】

１０１ シフトクロック信号入力端子 １０２ シフトレジスタ １０３ ディジタル画像信号入力端子 １０４ 第１のサンプルホールド回路 １０５ サンプルホールド回路制御信号入力端子 １０６ 第２のサンプルホールド回路 １０７ Ｄ／Ａ変換回路 １０８ 出力回路 １０９ ゲートドライバ １１０ 走査信号配線 １１１ 表示信号配線 １１２ ＴＦＴ １１３ 絵素電極 １１４ 対向電極 １１５ 液晶容量 １１６ 蓄積容量 １１７ ゲート＝ドレイン容量 １１８ ＴＦＴ １１９ 絵素電極 １２０ 対向電極 １２１ 液晶容量 １２２ 蓄積容量 １２３ ゲート＝ドレイン容量

Claims (6)

【特許請求の範囲】
1. 【請求項１】 液晶表示部における複数の表示信号配線
   の１ラインあるいは複数ライン毎に、異なる構成のサン
   プルホールド回路を備え、 前記表示信号配線の１ラインあるいは複数ライン毎に、
   異なる水平期間の画像信号を同時に出力することを特徴
   とする液晶表示部の駆動回路。
2. 【請求項２】 液晶表示部における複数の表示信号配線
   の１ラインあるいは複数ライン毎に、出力特性を異なる
   ものとすることを特徴とする液晶表示部の駆動回路。
3. 【請求項３】 所定期間毎に連続する複数の画像信号の
   各々を別々に受信し、その受信した複数の画像信号の一
   部を遅延しながら、その受信した複数の画像信号の各々
   を別々に送信する画像信号受信手段と、 その画像信号受信手段から送信される複数の画像信号に
   基づいて、液晶表示部における複数の表示電極の各々に
   表示信号を供給する出力手段とを備え、 前記液晶表示部における複数の表示電極の一部に供給さ
   れた表示信号の各々の極性は反転することを特徴とする
   液晶表示部の駆動回路。
4. 【請求項４】 前記画像信号受信手段は、 前記所定期間毎に連続する複数の画像信号の各々を別々
   に受信し、所定の制御信号に従って、その受信した複数
   の画像信号の各々を、同時に別々に送信する複数の第１
   のサンプルホールド回路と、 その複数の第１のサンプルホールド回路の一部から送信
   される画像信号の各々を別々に受信し、次の前記所定の
   制御信号に従って、その一部から送信された画像信号の
   各々を、同時に別々に前記出力手段の入力部の一部に送
   信する複数の第２のサンプルホールド回路とを備え、 前記複数の第１のサンプルホールド回路の残部から送信
   される画像信号の各々は、前記出力手段の入力部の残部
   により受信されることを特徴とする請求項３に記載の液
   晶表示部の駆動回路。
5. 【請求項５】 前記出力手段は、 前記出力手段の入力部の一部を入力部とし、その一部に
   送信されるディジタル画像信号の各々を別々に受信し、
   その受信したディジタル画像信号の各々を別々にアナロ
   グ画像信号に変換する複数の第１のＤ／Ａ変換回路と、 前記出力手段の入力部の残部を入力部とし、その残部に
   送信されるディジタル画像信号の各々を別々に受信し、
   その受信したディジタル画像信号の各々を別々にアナロ
   グ画像信号に変換する複数の第２のＤ／Ａ変換回路と、 その複数の第１及び第２のＤ／Ａ変換回路により変換さ
   れたアナログ画像信号の各々を、前記液晶表示部におけ
   る複数の表示電極の各々に供給するバッファとを備え、 前記アナログ画像信号は前記表示信号であり、 前記複数の第２のＤ／Ａ変換回路により変換されたアナ
   ログ画像信号の各々は、前記表示信号の極性が反転する
   前記表示電極の各々に供給されることを特徴とする請求
   項４に記載の液晶表示部の駆動回路。
6. 【請求項６】 前記複数の第１のＤ／Ａ変換回路の各々
   の出力電圧を補正する第１の補正手段と、 前記複数の第２のＤ／Ａ変換回路の各々の出力電圧を補
   正する第２の補正手段とを更に備えたことを特徴とする
   請求項５に記載の液晶表示部の駆動回路。