JPH1031452A - Picture forming device - Google Patents

Picture forming device

Info

Publication number
JPH1031452A
JPH1031452A JP18747596A JP18747596A JPH1031452A JP H1031452 A JPH1031452 A JP H1031452A JP 18747596 A JP18747596 A JP 18747596A JP 18747596 A JP18747596 A JP 18747596A JP H1031452 A JPH1031452 A JP H1031452A
Authority
JP
Japan
Prior art keywords
voltage
electron
electrode
image
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18747596A
Other languages
Japanese (ja)
Inventor
Mitsutoshi Kuno
光俊 久野
Hidetoshi Suzuki
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP18747596A priority Critical patent/JPH1031452A/en
Publication of JPH1031452A publication Critical patent/JPH1031452A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate lighting of a non-selective element with a simple circuit by outputting a specific scanning voltage to a scanning wiring and outputting an illuminance signal having a specific voltage to a data wiring. SOLUTION: A surface conduction discharge element is formed of element electrode 3, 4 and a super-fine particle film 2 provided on a substrate 1, and the element electrodes 3 and 4 are constituted in an asymmetrical shape. Also, a phosphor 6 and a metal back 5 are provided on an inner surface of a glass plate 7 being a face plate. A high voltage power source is applied to this metal back 5, the phosphor 6 generates visible light having a luminance being sufficient for a display element when an electron beam is discharged and a discharge current Ie is made to flow. And the driving circuit outputs V2 as non-scanning voltage and V1 (≠V2) as scanning voltage to a scanning wiring, and outputs luminance signal of voltage V3 (V1<=V3<=V2 or V2<=V3<=V1) to a data wiring.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電子の照射によっ
て画像を形成する画像形成装置に関し、特に、電子の照
射によって蛍光表示する画像形成装置や、半導体などの
電子線描画用の画像形成装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming apparatus for forming an image by irradiating electrons, and more particularly to an image forming apparatus for performing fluorescent display by irradiating electrons and an image forming apparatus for drawing an electron beam on a semiconductor or the like. .

【０００２】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子（以下ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型
と記す）や、表面伝導型放出素子などが知られている。2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among them, as the cold cathode device, for example, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), a surface conduction type emission device, and the like are known. .

【０００３】ＦＥ型の例としては、たとえば、Ｗ．Ｐ．
Ｄｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄ ｅｍｉ
ｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌ ｐｒ
ｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍｆｉｅｌ
ｄ ｅｍｉｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）などが知
られている。[0003] As an example of the FE type, for example, W.M. P.
Dyke & W. W. Dolan, "Field emi
session ", Advance in Electro
nPhysics, 8, 89 (1956) or C.I. A. Spindt, "Physical pr
operations of thin-filmfield
de emission cathodes with
molybdenium cones ", J. App.
l. Phys. , 47, 5248 (1976).

【０００４】また、ＭＩＭ型の例としては、たとえば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎ ｏｆ ｔｕ
ｎｎｅｌ−ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ，Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）などが
知られている。As an example of the MIM type, for example,
C. A. Mead, “Operation of tu
nnel-emission Devices, J. et al. A
ppl. Phys. , 32, 646 (1961).

【０００５】また、表面伝導型放出素子としては、たと
えば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０，１２９０，（１９
５６）や、後述する他の例が知られている。[0005] As a surface conduction type emission element, for example, M.I. I. Elinson, RadioEng. E
electron Phys. , 10, 1290, (19
56) and other examples described later.

【０００６】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ2 薄膜を用いたものの他に、Ａｕ薄膜によるもの
〔Ｇ．Ｄｉｔｔｍｅｒ：”Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉ
ｌｍｓ”，９，３１７（１９７２）〕や、Ｉｎ2 Ｏ3 ／
ＳｎＯ2 薄膜によるもの〔Ｍ．Ｈａｒｔｗｅｌｌ ａｎ
ｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥ Ｔｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”，５１９（１９７５）〕や、カ
ーボン薄膜によるもの〔荒木久 他：真空、第２６巻、
第１号、２２（１９８３）〕等が報告されている。[0006] The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. As this surface conduction type emission element, Sn described by Elinson et al.
In addition to those using an O 2 thin film, those using an Au thin film [G. Dittmer: "Thin Solid Fi
lms ", 9,317 (1972)] and In 2 O 3 /
By a SnO 2 thin film [M. Hartwell an
d C.I. G. FIG. Fonstad: "IEEE Tran
s. ED Conf. , 519 (1975)] and those using a carbon thin film [Hisashi Araki et al .: Vacuum, Vol. 26,
No. 1, 22 (1983)].

【０００７】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２３に前述のＭ．Ｈａｒｔｗｅｌ
ｌ らによる素子の平面図を示す。同図において、３０
０１は基板で、３００４はスパッタで形成された金属酸
化物よりなる導電性薄膜である。導電性薄膜３００４は
図示のようにＨ字形の平面形状に形成されている。該導
電性薄膜３００４に後述の通電フォーミングと呼ばれる
通電処理を施すことにより、電子放出部３００５が形成
される。図中の間隔Ｌは、０．５〜１（ｍｍ），ｗは、
０．１（ｍｍ）で設定されている。尚、図示の便宜か
ら、電子放出部３００５は通電性薄膜３００４の中央に
矩形の形状て示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。[0007] As a typical example of the element structure of these surface conduction electron-emitting devices, FIG. Hartwel
1 shows a plan view of an element according to the present invention. In FIG.
Reference numeral 01 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by performing an energization process called energization forming described later on the conductive thin film 3004. The interval L in the figure is 0.5 to 1 (mm), w is
It is set at 0.1 (mm). For convenience of illustration, the electron-emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron-emitting portion are faithfully represented. Not necessarily.

【０００８】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。すなわち、通電フォー
ミングとは、前記導電性薄膜３００４の両端に一定の直
流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜３００４を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部３０
０５を形成することである。尚、局所的に破壊もしくは
変形もしくは変質した導電性薄膜３００４の一部には、
亀裂が発生する。前記通電フォーミング後に導電性薄膜
３００４に適宜の電圧を印加した場合には、前記亀裂付
近において電子放出が行われる。M. In the above-described surface conduction electron-emitting device including the device by Hartwell et al., The electron-emitting portion 3005 is formed by subjecting the conductive thin film 3004 to an energization process called energization forming before electron emission.
It was common to form That is, the energization forming means energizing by applying a constant DC voltage to both ends of the conductive thin film 3004, or a DC voltage which is boosted at a very slow rate of, for example, about 1 V / min.
The electron emitting portion 30 in a state where the conductive thin film 3004 is locally destroyed, deformed or deteriorated, and is in an electrically high resistance state.
05 is formed. Note that a part of the conductive thin film 3004 that has been locally broken, deformed, or altered includes
Cracks occur. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【０００９】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭６４−３１３３２号公報において開示され
るように、多数の素子を配列して駆動するための方法が
研究されている。The above surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because the structure is simple and the production is easy. Therefore, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.

【００１０】また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。As for applications of the surface conduction electron-emitting device, for example, image forming devices such as image display devices and image recording devices, and charged beam sources have been studied.

【００１１】特に、画像表示装置への応用としては、た
とえば本出願人による米国特許５，０６６，８８３号明
細書や特開平２−２５７５５１号公報において開示され
ているように、表面伝導型放出素子と電子ビームの照射
により発光する蛍光体とを組み合わせて用いた画像表示
装置が研究されている。表面伝導型放出素子と蛍光体と
を組み合わせて用いた画像表示装置は、従来の他の方式
の画像表示装置よりも優れた特性が期待されている。た
とえば、近年普及してきた液晶表示装置と比較しても、
自発光型であるためバックライトを必要としない点や、
視野角が広い点が優れていると言える。Particularly, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883 and Japanese Unexamined Patent Publication (Kokai) No. 2-257551 by the present applicant, a surface conduction electron-emitting device is disclosed. An image display device using a combination of a phosphor and a phosphor that emits light by irradiation with an electron beam has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to liquid crystal display devices that have become popular in recent years,
It does not require a backlight because it is a self-luminous type,
It can be said that a wide viewing angle is excellent.

【００１２】[0012]

【発明が解決しようとする課題】発明者らは、上記従来
記述に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子ビ
ーム源、ならびにこのマルチ電子ビーム源を応用した画
像表示装置について研究を行ってきた。DISCLOSURE OF THE INVENTION The present inventors have made various materials, including those described in the above-mentioned conventional description.
A surface conduction electron-emitting device having a manufacturing method and a structure has been tried. Furthermore, research has been conducted on a multi-electron beam source in which a number of surface conduction electron-emitting devices are arranged, and on an image display device using the multi-electron beam source.

【００１３】発明者らは、たとえば図２４に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。す
なわち、表面伝導型放出素子を２次元的に多数個配列
し、これらの素子を図示のようにマトリクス状に配線し
たマルチ電子ビーム源である。The inventors have tried a multi-electron beam source by the electric wiring method shown in FIG. 24, for example. That is, it is a multi-electron beam source in which a large number of surface conduction emission devices are two-dimensionally arranged and these devices are wired in a matrix as shown in the figure.

【００１４】図中、４００１は表面伝導型放出素子を模
式的に示したもの、４００２は走査配線となる行方向配
線、４００３はデータ配線となる列方向配線である。行
方向配線４００２および列方向配線４００３は、実際に
は有限の電気抵抗を有するものであるが、図においては
配線抵抗４００４および４００５として示されている。
上述のような配線方法を、単純マトリクス配線と呼ぶ。In the figure, 4001 schematically shows a surface conduction electron-emitting device, 4002 a row-direction wiring serving as a scanning wiring, and 4003 a column-direction wiring serving as a data wiring. Although the row direction wiring 4002 and the column direction wiring 4003 actually have a finite electric resistance, they are shown as wiring resistances 4004 and 4005 in the figure.
The above-described wiring method is called simple matrix wiring.

【００１５】なお、図示の便宜上、６×６のマトリクス
で示しているが、マトルクスの規模はむろんこれに限っ
たわけではなく、たとえば画像表示装置用のマルチ電子
ビーム源の場合には、所望の画像表示を行うのに足りる
だけの素子を配列し配線するものである。Although a 6 × 6 matrix is shown for convenience of illustration, the size of the Matrex is not limited to this. For example, in the case of a multi-electron beam source for an image display device, a desired image is obtained. Elements that are sufficient for displaying are arranged and wired.

【００１６】表面伝導型放出素子を単純マトリクスを配
線したマルチ電子ビーム源においては、所望の電子ビー
ムを出力させるため、行方向配線４００２および列方向
配線４００３に適宜の電気信号を印加する。たとえば、
マトリクスの中の任意の１行の表面伝導型放出素子を駆
動するには、選択する行の行方向配線４００２には選択
電圧Ｖｓを印加し、同時に非選択の行の行方向配線４０
０２には非選択電圧Ｖｎｓを印加する。これと同期して
列方向配線４００３に電子ビームを出力するための駆動
電圧Ｖｅを印加する。この方法によれば、配線抵抗４０
０４および４００５による電圧降下を無視すれば、選択
する行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧が
印加され、また非選択行の表面伝導型放出素子にはＶｅ
−Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適
宜の大きさの電圧にすれば選択する行の表面伝導型放出
素子だけから所望の強度の電子ビームが出力されるはず
であり、また列方向配線の各々に異なる駆動電圧Ｖｅを
印加すれば、選択する行の素子の各々から異なる強度の
電子ビームが出力されるはずである。また、表面伝導型
放出素子の応答速度は高速であるため、駆動電圧Ｖｅを
印加する時間の長さを変えれば、電子ビームが出力され
る時間の長さも変えることができるはずである。したが
って、表面伝導型放出素子を単純マトリクスを配線した
マルチ電子ビーム源はいろいろな応用可能性があり、た
とえば画像情報に応じた電気信号を適宜印加すれば、画
像表面装置用の電子源として好適に用いることかでき
る。In the multi-electron beam source in which the surface conduction electron-emitting devices are wired in a simple matrix, an appropriate electric signal is applied to the row wiring 4002 and the column wiring 4003 in order to output a desired electron beam. For example,
In order to drive any one of the surface conduction electron-emitting devices in the matrix, the selection voltage Vs is applied to the row direction wiring 4002 of the selected row, and at the same time, the row direction wiring 40 of the non-selected row is applied.
02 is applied with a non-selection voltage Vns. In synchronization with this, a drive voltage Ve for outputting an electron beam is applied to the column wiring 4003. According to this method, the wiring resistance 40
Neglecting the voltage drops caused by Ve-Vs 04 and 4005, a voltage of Ve−Vs is applied to the surface conduction type emission element of the selected row, and Ve−Vs is applied to the surface conduction type emission element of the non-selected row.
A voltage of -Vns is applied. If Ve, Vs, and Vns are set to voltages of appropriate magnitudes, an electron beam of a desired intensity should be output only from the surface conduction electron-emitting device of the selected row, and a different drive voltage is applied to each of the column wirings. If Ve is applied, each of the elements in the selected row should output a different intensity electron beam. Further, since the response speed of the surface conduction electron-emitting device is high, if the length of time for applying the driving voltage Ve is changed, the length of time for outputting the electron beam should be changed. Therefore, a multi-electron beam source in which surface conduction electron-emitting devices are wired in a simple matrix has various applications. For example, if an electric signal corresponding to image information is appropriately applied, it is suitable as an electron source for an image surface device. Can be used.

【００１７】このとき駆動を行うのに、従来は少なくと
も３種の電圧信号を使用している。たとえば、表面伝導
型放出素子の電子放出のしきい値（Ｖｔｈ）が８（Ｖ）
くらいの場合、変調信号はオン時に１４（Ｖ）、オフ時
に７（Ｖ）、走査信号は走査行は０（Ｖ）、非走査行に
は７（Ｖ）という具合に、１４、７、０、の３種の電圧
を使用している。At this time, at least three types of voltage signals are conventionally used for driving. For example, the electron emission threshold (Vth) of the surface conduction electron-emitting device is 8 (V).
In this case, the modulation signal is 14 (V) when on, 7 (V) when off, the scanning signal is 0 (V) for the scanning row, 7 (V) for the non-scanning row, and so on. , Are used.

【００１８】しかし、３種の電圧を用いて駆動するに
は、３種の電圧源やレベルシフト回路を必要とするため
駆動回路が複雑になるという問題があった。However, driving using three types of voltages requires three types of voltage sources and level shift circuits, and thus has a problem that the driving circuit becomes complicated.

【００１９】これは、非選択素子部においては、列方向
側に印加されている電位よりも低く尚かつ、選択されて
いる行配線側の電位よりも高いことが必要とされ、その
絶対値の電圧値は素子のＶｔｈ値よりも低いことが駆動
の条件となるからである。このため、システム全体の製
造コストも増加してしまう問題も発生する。In the non-selection element portion, it is necessary that the potential is lower than the potential applied in the column direction and higher than the potential on the selected row wiring side. This is because the driving condition is that the voltage value is lower than the Vth value of the element. For this reason, there is a problem that the manufacturing cost of the entire system also increases.

【００２０】そこで、以上の問題を解決し、簡単な回路
で非選択の素子が点灯することのない画像形成装置を提
供することを本発明の目的とする。Accordingly, it is an object of the present invention to solve the above-mentioned problems and to provide an image forming apparatus in which a non-selected element does not light up with a simple circuit.

【００２１】[0021]

【課題を解決するための手段】以上に挙げた問題を解決
するために、本発明者が鋭意努力した結果、以下の発明
を得た。すなわち、本発明の第１の画像形成装置は、複
数の表面伝導型放出素子を複数のデータ配線と複数の走
査配線でマトリックス配線したマルチ電子ビーム源と、
前記マルチ電子ビーム源を駆動する駆動回路を有する画
像形成装置において、前記表面伝導型放出素子は、互い
に形状の違う第１の電極と第２の電極と、前記第１の電
極と前記第２の電極の間にある電子放出部とを備え、前
記第１の電極は前記走査配線に接続され、前記第２の電
極は前記データ配線に接続され、前記駆動回路は、前記
走査配線に非走査電圧としてＶ２を、走査電圧としてＶ
１（≠Ｖ２）を出力し、前記データ配線に電圧Ｖ３（Ｖ
１≦Ｖ３≦Ｖ２またはＶ２≦Ｖ３≦Ｖ１）の輝度信号を
出力することを特徴とする。このとき、前記第１の電極
の一方は、前記電子放出部からの放出電子を遮り、前記
第２の電極は放出電子を通過させる構造であるといい。
また、前記駆動回路が、前記データ配線に輝度信号をパ
ルス幅で出力するパルス幅変調駆動をするときは、前記
Ｖ３＝Ｖ１であるといい。また、前記駆動回路は、前記
テータ配線にＶ１≦Ｖ３≦Ｖ２またはＶ２≦Ｖ３≦Ｖ１
を満たす電圧Ｖ３のパルス高で輝度信号を出力すること
もできる。さらに、前記マルチ電子ビーム源の上部に、
電子の照射によって励起発光する蛍光板を有するのか望
ましい。また、Ｖ1は１４（Ｖ），Ｖ2は０（Ｖ）、ある
いはＶ1は０（Ｖ），Ｖ2は１４（Ｖ）であるのが望まし
い。Means for Solving the Problems In order to solve the above-mentioned problems, the present inventors have made intensive efforts and, as a result, have obtained the following invention. That is, a first image forming apparatus according to the present invention includes a multi-electron beam source in which a plurality of surface conduction electron-emitting devices are wired in a matrix by a plurality of data wirings and a plurality of scanning wirings;
In the image forming apparatus having a driving circuit for driving the multi-electron beam source, the surface conduction electron-emitting device includes a first electrode and a second electrode having different shapes from each other, and the first electrode and the second electrode. An electron emission portion between the electrodes, wherein the first electrode is connected to the scanning wiring, the second electrode is connected to the data wiring, and the driving circuit applies a non-scanning voltage to the scanning wiring. And V2 as the scanning voltage.
1 (≠ V2), and a voltage V3 (V
(1 ≦ V3 ≦ V2 or V2 ≦ V3 ≦ V1). At this time, one of the first electrodes may be configured to block emitted electrons from the electron emitting portion, and the second electrode may be configured to allow the emitted electrons to pass.
When the drive circuit performs a pulse width modulation drive for outputting a luminance signal to the data wiring with a pulse width, it is said that V3 = V1. Further, the driving circuit may be configured such that V1 ≦ V3 ≦ V2 or V2 ≦ V3 ≦ V1
It is also possible to output a luminance signal at a pulse height of the voltage V3 satisfying the following condition. Further, on top of the multi-electron beam source,
It is desirable to have a fluorescent plate that emits light when excited by electron irradiation. Further, it is desirable that V 1 be 14 (V) and V 2 be 0 (V), or V 1 be 0 (V) and V 2 be 14 (V).

【００２２】[0022]

【発明の実施の形態】前述した課題を解決するために、
本発明ではマトリックス状に配置された表面伝導型放出
素子において行方向配線側に対応する素子電極と、列方
向配線側に対応する素子電極の構成を非対称に構成する
ことで、素子電極に印加する電圧の種類を低減し、駆動
回路及びそのシステムの簡略化を計ることを目的として
いる。本発明の目的を達成する為に用いられた素子構成
について、その作用を具体的に図１を用いて説明する。
図１は本発明の基本的な電子源の素子構成を示した断面
図であり、１は青板ガラスからなる基板、３，４はＮｉ
等を材料とする表面電極であり、２μｍの距離を隔てて
対向して設けられている。２は例えばＰｄ等の電子放出
材料からなる超微粒子膜であり、その膜の一部に電子放
出部である亀裂等の間隙部を有する。DESCRIPTION OF THE PREFERRED EMBODIMENTS In order to solve the above-mentioned problems,
In the present invention, in the surface conduction electron-emitting devices arranged in a matrix, the device electrodes corresponding to the row direction wiring side and the device electrodes corresponding to the column direction wiring side are asymmetrically configured, so that the voltage is applied to the device electrodes. It is an object of the present invention to reduce the types of voltages and to simplify a driving circuit and a system thereof. The operation of the element configuration used to achieve the object of the present invention will be specifically described with reference to FIG.
FIG. 1 is a sectional view showing the element structure of a basic electron source according to the present invention.
And the like, and are provided facing each other at a distance of 2 μm. Reference numeral 2 denotes an ultrafine particle film made of an electron emission material such as Pd, and has a gap such as a crack as an electron emission portion in a part of the film.

【００２３】基板１上行設けられた素子電極３，４及び
超微粒子膜２により本発明の表面伝導放出素子か形成さ
れており、素子電極の構成が非対称な形状となってい
る。具体的には、行方向配線側に相当する素子電極４
は、列方向配線側に相当する素子電極３に対して、電極
の幅、及び上面高さを異なったものとしており、素子電
極３の幅：ｗ１＝１０μｍ、上面高さ：ｔ１＝１０００
オングストロームで素子電極４では幅：Ｗ２＝１００μ
ｍ、上面高さ：ｔ２＝１μｍとしている。The surface conduction electron-emitting device of the present invention is formed by the device electrodes 3 and 4 and the ultrafine particle film 2 provided on the substrate 1, and the structure of the device electrode is asymmetric. Specifically, the device electrode 4 corresponding to the row direction wiring side
Is different from the device electrode 3 corresponding to the column-direction wiring side in the electrode width and the upper surface height. The width of the device electrode 3 is w1 = 10 μm, and the upper surface height is t1 = 1000.
Angstrom and width of the device electrode 4: W2 = 100 μ
m, upper surface height: t2 = 1 μm.

【００２４】更に、７はフェイスプレートであるガラス
板で、その内面には蛍光体６及びメタルバック５が設け
られている。メタルバック５には例えば、１０ＫＶ近く
のＨＶ（高圧電源）が印加されており、蛍光体６は例え
ば、１μＡ程度の電子線が放射され放出電流Ｉｅか流れ
れば、表示素子として充分な輝度の可視光を得ることが
可能である。又、１０は、素子電極３，４の両端に＋Ｖ
ｆを印加するためのスイッチであり、Ｓ１とＳ２は連動
動作をする。通常スイッチは、ノーマル状態（ＮＯＲ）
では、Ｓ１により素子電極３には＋Ｖｆが印加され、Ｓ
２により素子電極４には０Ｖ（ＧＮＤ）となっている。
スイッチＯＮ状態（ＯＮ）では、Ｓ１とＳ２は片側に連
動動作され、Ｓ１は０Ｖ状態でＳ２は、＋Ｖｆがつなが
る。Further, reference numeral 7 denotes a glass plate as a face plate, on which a phosphor 6 and a metal back 5 are provided. For example, an HV (high-voltage power supply) of about 10 KV is applied to the metal back 5, and the phosphor 6 emits an electron beam of about 1 μA and emits an emission current Ie. It is possible to obtain visible light. 10 is + V across both ends of the device electrodes 3 and 4.
This is a switch for applying f, and S 1 and S 2 operate in conjunction. Normal switch is in normal state (NOR)
In, and the device electrodes 3 by S 1 + Vf is applied, S
2, 0 V (GND) is applied to the element electrode 4.
In the switch ON state (ON), S 1 and S 2 are interlocked operation on one side, S 1 is S 2 at 0V state, + Vf leads.

【００２５】従って、ＮＯＲ状態では、素子電極３，４
に流れる素子電流Ｉｆは＋Ｉｆに示した実線の矢印の方
向となり、スイッチがＯＮ状態の時には破線で示した矢
印の−Ｉｆなる素子電流が流れることになる。電流計８
は、この素子電流の流れる方向を示すもので、電流計９
は素子電流Ｉｆが流れたことにより放出電流Ｉｅの値を
モニタするためのものである。Therefore, in the NOR state, the device electrodes 3, 4
Flows in the direction of the solid arrow shown by + If, and when the switch is in the ON state, the element current -If of the arrow shown by the broken line flows. Ammeter 8
Indicates the direction in which the element current flows.
Is for monitoring the value of the emission current Ie due to the flow of the element current If.

【００２６】更に、素子電流の流れる方向によって亀裂
部から放出する電子線の向きが異なる。素子電流＋Ｉｆ
の時には、微粒子膜上から実線で示された電子が放出
し、対向するフェイスプレートのメタルバック部に到達
し蛍光体を励起させるに対して、素子電流−Ｉｆの時に
は破線で示された電子の軌跡となり、素子電極４の側壁
に吸引されてしまうため、メタルバック５までに電子が
到達しがたい特性となる。Further, the direction of the electron beam emitted from the crack differs depending on the direction in which the device current flows. Element current + If
In the case of (1), the electrons shown by the solid line are emitted from the fine particle film, reach the metal back portion of the facing face plate and excite the phosphor, whereas at the element current -If, the electrons shown by the broken line Since it becomes a locus and is attracted to the side wall of the element electrode 4, it is difficult for electrons to reach the metal back 5.

【００２７】上記の素子特性を図２に示す。図２におい
ては、横軸Ｖｆとし縦軸を放出電流Ｉｅを示した。本発
明での表面伝導型放出素子の特性では、素子電極に印加
する電圧のかけ方によってＩｅの特性が大きく異なるこ
とが顕著となっている。すなわち、素子電極４にＶｆを
印加した場合には、超微粒子膜３から放出される電子線
のほとんどが素子電極４に吸引されてしまうことから、
実際に放出電流Ｉｅとして−１６Ｖ以上印加する必要が
ある。一方、素子電極３にＶｆを印加した時には放出電
流Ｉｅが流れる出すＶｔｈは約１０Ｖ程度であった。FIG. 2 shows the above device characteristics. In FIG. 2, the horizontal axis is Vf and the vertical axis is the emission current Ie. In the characteristics of the surface conduction electron-emitting device according to the present invention, it is remarkable that the characteristics of Ie greatly differ depending on how a voltage applied to the device electrode is applied. That is, when Vf is applied to the device electrode 4, most of the electron beam emitted from the ultrafine particle film 3 is attracted to the device electrode 4.
Actually, it is necessary to apply -16 V or more as the emission current Ie. On the other hand, when Vf was applied to the device electrode 3, the emission current Ie flowing was about 10V.

【００２８】本発明では使用される表面伝導型放出素子
においては、例えばＶｆに１４Ｖの振幅電圧を逆方向に
印加（この場合には素子電極４）しても、電子線が放射
されないため、表示画素に悪影響を及ぼす発光がないこ
とが確認されている。In the surface conduction electron-emitting device used in the present invention, even if an amplitude voltage of, for example, 14 V is applied in the opposite direction to Vf (in this case, the device electrode 4), no electron beam is emitted. It has been confirmed that there is no emission that adversely affects the pixels.

【００２９】また、本発明を、図１７の断面図で示すよ
うな垂直型の表面伝導型放出素子に適用することができ
る。垂直型の表面伝導型放出素子の詳細については後述
する。本発明は、上述したような蛍光表示の画像形成装
置以外にも、半導体の電子線描画をするような画像形成
装置にも適用できる。The present invention can be applied to a vertical type surface conduction electron-emitting device as shown in the sectional view of FIG. Details of the vertical surface conduction electron-emitting device will be described later. The present invention can be applied to an image forming apparatus for drawing an electron beam on a semiconductor, in addition to the image forming apparatus for fluorescent display as described above.

【００３０】[0030]

【実施例】【Example】

（実施例１）次に、本発明の実施例１について詳細に説
明する。図３は、本発明の実施例１での画像表示用ディ
スプレイのシステムを示した図である。２１は画像表示
する表示パネルであり、本発明の表面伝導型放出素子が
Ｍ×Ｎ個で複数に単純マトリックス配線されている。以
下、２１の表示パネルと呼ぶ。パネル２１は、画像表示
用として使用され、例えは、通常のＴＶ画像を表示する
場合やコンピューター端末、モニター等にも使用可能で
ある。本実施例では、ＮＴＳＣ信号から映像を表示して
おり、マトリックス配線での線数は、通常のＴＶ画像の
本数に対応してもよく、高精細な表示を行うとすればマ
トリックスの配線を増やすことで可能となる。列方向配
線側は、まず、ＮＴＳＣ信号からくる複合された画像信
号をデコードするデコード回路１１が設けられている。(Embodiment 1) Next, Embodiment 1 of the present invention will be described in detail. FIG. 3 is a diagram illustrating a system of an image display according to the first embodiment of the present invention. Reference numeral 21 denotes a display panel for displaying an image, in which a plurality of M × N surface conduction electron-emitting devices of the present invention are arranged in a simple matrix. Hereinafter, the display panel is referred to as 21 display panel. The panel 21 is used for image display. For example, the panel 21 can be used for displaying a normal TV image, a computer terminal, a monitor, and the like. In this embodiment, an image is displayed from the NTSC signal, and the number of lines in the matrix wiring may correspond to the number of ordinary TV images. If high definition display is to be performed, the number of lines in the matrix is increased. This is possible. A decoding circuit 11 for decoding a composite image signal derived from an NTSC signal is provided on the column direction wiring side.

【００３１】デコード回路１１は、入力される画像の階
調信号をＡ／Ｄ変換し、デジタル的に重みずけられた値
のＤＡＴＡとしてシリアル／パラレル変換回路１３に入
力している。又、列方向及び、行方向配線を駆動する為
のタイミング信号ＴＳＹＮＣも出力している。ＴＳＹＮ
Ｃは、列方向に対応する水平同期（ＨＳＹＮＣ）と行方
向に対応する垂直同期（ＶＳＹＮＣ）を含み、それらは
タイミング制御回路１２によって各制御信号を出力され
てるいる。画像信号は、カラーの場合にはデコード回路
内でＲＧＢの３色にそれぞれ分離され上記に述べたよう
に、それぞれデシタル化される。尚、本実施例では、シ
ステムの構成を分かり易くする為に簡略化されたブロッ
ク図で示している。１７は、パネルの行方向配線側を駆
動する走査信号側ドライバーで、本実施例では線順次に
よる表示方向を行っている。タイミング制御回路１２に
より垂直信号ＶＳＹＮＣが走査信号側ドライバー１７に
入力され、走査側の行配線を順次選択する為の制御信号
が走査信号切替回路１８に入力される。走査側信号切替
回路１８は、制御信号によって、内部のスイッチを逐次
動作しそれにより行配線側は時分割駆動される。デジタ
ル信号としてシリ／パラ変換回路１３に入力された画像
データは、タイミング回路１２からのＴＳＰ信号を受け
てデータをパラレルデータに変換する。そして次に、変
換されたデータは、一時的にラインメモリ１４に蓄積さ
れる。この蓄積タイミングもタイミング制御回路１７か
らのＴＭＲＹ信号によって行われる。The decoding circuit 11 performs A / D conversion of a gradation signal of an input image, and inputs the result to the serial / parallel conversion circuit 13 as DATA having a digitally weighted value. Also, it outputs a timing signal TSYNC for driving the column direction and row direction wirings. TSYN
C includes a horizontal synchronization (HSYNC) corresponding to the column direction and a vertical synchronization (VSYNC) corresponding to the row direction, and these are output by the timing control circuit 12 with respective control signals. In the case of a color image signal, the image signal is separated into three colors of RGB in a decoding circuit, and is digitized as described above. In the present embodiment, a simplified block diagram is shown for easy understanding of the system configuration. Reference numeral 17 denotes a scanning signal side driver for driving the row direction wiring side of the panel. In the present embodiment, the display direction is line-sequential. The vertical signal VSYNC is input to the scanning signal side driver 17 by the timing control circuit 12, and a control signal for sequentially selecting the row wiring on the scanning side is input to the scanning signal switching circuit 18. The scanning-side signal switching circuit 18 sequentially operates the internal switches according to the control signal, whereby the row wiring side is time-divisionally driven. The image data input to the serial / parallel conversion circuit 13 as a digital signal receives the TSP signal from the timing circuit 12 and converts the data into parallel data. Then, the converted data is temporarily stored in the line memory 14. This accumulation timing is also performed by the TMRY signal from the timing control circuit 17.

【００３２】そして、実際にパネルに印加される画像信
号は、ＰＷＭ（パルス幅変調信号）として位相変調回路
１５によって出力される。ラインメモリ１４から出力さ
れたデータは、それぞれ変調信号データとして重みずけ
されており、それらをパルス幅の変調分として変換する
ような変調回路が設けられている。この変調回路は例え
ば、各映像信号に対応したＡ／Ｄデータを時間的な成分
に変換することで出力され、パネルの列方向配線側に用
意されたトランジスタ（ＦＥＴでも可）Ｇ１からＧＮの
ベース信号として与えられる。従って、パネルの列方向
配線には、トランジスタのＯＮ時間に＋Ｖｆになる電圧
が印加されることとなり、そのＯＮ時間の値が実際の輝
度信号となる変調信号に対応していることとなる。これ
らの、変調回路へのタイミングも、本発明ではタイミン
グ制御回路１２からＴＭＯＤ信号として出力されてい
る。The image signal actually applied to the panel is output by the phase modulation circuit 15 as PWM (pulse width modulation signal). The data output from the line memory 14 are weighted as modulated signal data, respectively, and a modulation circuit for converting the data as a pulse width modulation is provided. This modulation circuit is output, for example, by converting A / D data corresponding to each video signal into a temporal component, and is provided with transistors (or FETs) G1 to GN provided on the column direction wiring side of the panel. Given as a signal. Therefore, a voltage that becomes + Vf during the ON time of the transistor is applied to the column direction wiring of the panel, and the value of the ON time corresponds to the modulation signal that is the actual luminance signal. In the present invention, these timings to the modulation circuit are also output from the timing control circuit 12 as TMOD signals.

【００３３】又、本発明の表面伝導型放出素子で作成さ
れたパネルでは、素子に印加された信号で発生する電子
ビームを、実際に画素に表示するために発光手段である
アノード電圧ＨＶが設けられている。この手段により、
映像信号に対応した電子ビームをパネル２１の上面に設
けられた蛍光体上のメタルバックにあてることで発光が
可能となっている。In the panel made of the surface conduction electron-emitting device of the present invention, an anode voltage HV, which is a light emitting means, is provided to actually display an electron beam generated by a signal applied to the device on a pixel. Have been. By this means,
Light emission is enabled by irradiating an electron beam corresponding to a video signal on a metal back on a phosphor provided on the upper surface of the panel 21.

【００３４】次に本発明が提供する表示装置の駆動方法
を説明するタイミングチャートを図４を用いて説明す
る。図４ではＭ×Ｎのパネル１の素子の模式図が描かれ
ており、行方向配線側をＳ１からＳＭまで、列方向配線
側をＭ１からＭＮまでとしている。本実施例の駆動方法
を行えば、まず行方向配線側では前記に述べたように先
順次駆動による方式がとられていることから、１画面を
走査する期間の間に各行方向配線を走査する時間が行方
向配線数によって規定される。その場合、走査配線に印
加される１ライン走査時間をｔ１としている。ｔ１はＮ
ＴＳＣ方式に準じた走査時間１６ｍｓｅｃで駆動する
時、行方向配線数を例えば２４０本とすると、１６ｍｓ
ｅｃ／２４０本＝６６μｓｅｃとなる。この走査信号
は、前述した走査信号ドライバーＶ ＳＹＮＣに同期し
て出力されるものである。Next, a timing chart for explaining a display device driving method provided by the present invention will be described with reference to FIG. Schematic view of the device of the panel 1 of FIG. 4, M × N are depicted, the row wiring side from S 1 to S M, is set to the column wiring side from M 1 to M N. When the driving method of this embodiment is performed, first, the row-direction wiring side scans each row-direction wiring during a period for scanning one screen because the method of driving sequentially is employed as described above. Time is defined by the number of wirings in the row direction. In that case, the one-line scanning time to be applied to the scanning wiring as a t 1. t 1 is N
When driving at a scanning time of 16 msec according to the TSC method, if the number of wirings in the row direction is, for example, 240, 16 ms
ec / 240 lines = 66 μsec. This scanning signal is output in synchronization with the above-mentioned scanning signal driver VSYNC.

【００３５】一方、列方向側には、列方向配線Ｍ１から
ＭＮまで画像信号に準じたパルス幅変調信号が印加され
る。変調信号は、上記の走査信号に同期し各選択された
ラインをアクセスする６６μＳＥＣ間に所定のラインを
表示する為の信号が、位相変調信号回路１５を通して出
力される。以上の各配線に印加されるタイミングを図５
に示す。図５では、走査線側Ｓ１からＳＭに対応した変
調信号をＭ１からＭＮのあるラインに着目して表した図
である。On the other hand, in the column direction side, a pulse width modulated signal in accordance with the image signal from the column wirings M 1 to M N is applied. As the modulation signal, a signal for displaying a predetermined line during 66 μSEC for accessing each selected line in synchronization with the scanning signal is output through the phase modulation signal circuit 15. The timing applied to each of the above wirings is shown in FIG.
Shown in In Figure 5, a diagram showing the modulation signal corresponding to S M from the scan line side S 1 by focusing on line from M 1 of M N.

【００３６】変調信号は、走査信号に同期しＳ１の時に
はＤ１，Ｓ２の時にはＤ２という様に画像信号を出力し
ている。その印加電圧の波形は＋Ｖｆなる電圧の矩形波
信号であり、非走査時には、＋Ｖｆを印加し、走査時に
は０ｖなる電圧が印加されることになる。従って、選択
された例えばＳ１の行方向ラインのある任意の画素に
は、Ｄ１なる変調信号が印加され、その時の素子間には
＋Ｖｆなる電圧がかかり、列方向配線側から行方向配線
側に素子電流Ｉｆか流れることとなる。The modulated signal is at the time of the synchronized S 1 to the scanning signal when the D 1, S 2 and outputs an image signal as that D 2. The waveform of the applied voltage is a rectangular wave signal of a voltage of + Vf, and a voltage of + Vf is applied during non-scanning and a voltage of 0V is applied during scanning. Therefore, a modulation signal D 1 is applied to a selected arbitrary pixel in the row direction line of S 1 , for example, and a voltage of + Vf is applied between the elements at that time. Flows through the device current If.

【００３７】次に、Ｓ２には、Ｄ２なる変調信号がかか
ることになるわけであるが、走査信号パルスに対して、
Ｄ２、Ｄ３の様にパルス幅が短いような変調信号が印加
された時、素子にはＭｔ１，Ｍｔ２の期間の間、選択さ
れた素子には０ｖが印加されることになり、放出電流Ｉ
ｆは発生しないことになる。Next, a modulation signal of D 2 is applied to S 2 .
When a modulation signal having a short pulse width such as D 2 or D 3 is applied, 0 V is applied to the selected element during the periods of M t1 and M t2 , Emission current I
f will not occur.

【００３８】ところが、Ｓ２以外の走査ラインの行方向
配線には、非選択状態となるわけで、この非選択素子に
は、行方向に＋Ｖｆなる電圧が常時印加されていること
から選択された素子とは逆の電圧がかかることとなり素
子電流−Ｉｆが流れることになる。通常このような非選
択素子に逆方向の電流が流れたりすると、逆方向電流−
Ｉｆによって発生する電子によって、対向側に印加され
ている高圧により電子が加速され対向側プレートの蛍光
体を発光させてしまうことになり、非選択時にも点灯さ
せるような誤動作を招くこととなる。[0038] However, the row wiring scanning lines other than S 2 is not a non-selected state, this non-selection device, the voltage becomes + Vf in the row direction is selected because it is constantly applied A voltage opposite to that of the element is applied, and an element current −If flows. Normally, when a reverse current flows through such an unselected element, the reverse current-
The electrons generated by If accelerate the electrons by the high voltage applied to the opposite side and cause the phosphor on the opposite side plate to emit light, which causes a malfunction such as turning on even when not selected.

【００３９】本発明の特徴としては、この様に非選択時
に流れる逆方向電流によって発生する電子に対しても、
素子構造を非対称に構成することによって、加速される
電子を素子電極の側壁に吸収もしくは衝突させること
で、対向側プレートへの加速電子を抑え蛍光体への点灯
を防いでいる。又、本実施例では＋Ｖｆなる電圧を約１
４Ｖとすることで、選択されている素子からの放出電子
に対する電流Ｉｅは、充分であることが図２より得られ
ている。A feature of the present invention is that electrons generated by a reverse current flowing at the time of non-selection as described above are
By asymmetrically configuring the element structure, the accelerated electrons are absorbed or collided with the side wall of the element electrode, thereby suppressing the accelerated electrons to the opposing plate and preventing the phosphor from being lit. In this embodiment, the voltage of + Vf is set to about 1
It is obtained from FIG. 2 that the current Ie for electrons emitted from the selected element is sufficient when the voltage is set to 4 V.

【００４０】以上、本発明の実施例１では、表面伝導型
素子の構成を非対称にすることで、マトリックス状に配
置した素子を駆動し、画像表示しようとした際、非選択
時に発生する逆方向の素子電流−Ｉｆに対しても放出電
子を抑えることが可能であることから、素子に印加する
駆動電圧を行方向及び列方向とも、＋Ｖｆと０ｖの２電
圧値を使用することのみで表示を行うことができる。As described above, according to the first embodiment of the present invention, when the structure of the surface conduction element is asymmetric, the elements arranged in a matrix are driven to display an image, and when the image is displayed, the reverse direction generated when the element is not selected. Since the emitted electrons can be suppressed even with respect to the device current −If, the display is performed only by using two voltage values of + Vf and 0 V in the row direction and the column direction in the drive voltage applied to the device. It can be carried out.

【００４１】（表示パネルの構成と製造法）次に、本発
明を適用した画像表示装置の表示パネルの構成と製造法
について、具体的な例を示して説明する。図１１は、実
施例に用いた表示パネルの斜視図であり、内部構造を示
すためにパネルの１部を切り欠いて示している。図中、
１００５はリアプレート、１００６は側壁、１００７は
フェースプレートであり、１００５〜１００７により表
示パネルの内部を真空に維持するための気密容器を形成
している。気密容器を組み立てるにあたっては、各部材
の接合部に十分な強度と気密性を保持させるため封着す
る必要があるが、たとえばフリットガラスを接合部に塗
布し、大気中あるいは窒素雰囲気中で、摂氏４００〜５
００度で１０分以上焼成することにより封着を達成し
た。気密容器内部を真空に排気する方法については後述
する。(Structure and Manufacturing Method of Display Panel) Next, the structure and manufacturing method of the display panel of the image display device to which the present invention is applied will be described with reference to specific examples. FIG. 11 is a perspective view of the display panel used in the example, in which a part of the panel is cut away to show the internal structure. In the figure,
Reference numeral 1005 denotes a rear plate, 1006 denotes a side wall, 1007 denotes a face plate, and 1005 to 1007 form an airtight container for maintaining the inside of the display panel at a vacuum. When assembling an airtight container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, apply frit glass to the joints, and in air or nitrogen atmosphere, 400-5
Sealing was achieved by baking at 00 degrees for 10 minutes or more. A method of evacuating the inside of the airtight container to a vacuum will be described later.

【００４２】リアプレート１００５には、基板１００１
か固定されているが、該基板上には冷陰極素子１００２
がＮ×Ｍ個形成されている。（Ｎ，Ｍは２以上の正の整
数であり、目的とする表示画素数に応じて適宜設定され
る。たとえば、高品位テレビジョンの表示を目的とした
表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上
の数を設定することが望ましい。本実施例においては、
Ｎ＝３０７２，Ｍ＝１０２４とした）。前記Ｎ×Ｍ個の
冷陰極素子は、Ｍ本の行方向配線１００３とＮ本の列方
向配線１００４により単純マトリクス配線されている。
前記、１００１〜１００４によって構成される部分をマ
ルチ電子ビーム源と呼ぶ。なお、マルチ電子ビーム源の
製造方法や構造については、後で詳しく述べる。The rear plate 1005 has a substrate 1001
The cold cathode device 1002 is fixed on the substrate.
Are formed N × M. (N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, N = 3000, M It is desirable to set a number equal to or greater than 1000. In this embodiment,
N = 3072, M = 1024). The N × M cold cathode elements are arranged in a simple matrix by M row-directional wirings 1003 and N column-directional wirings 1004.
The portion constituted by 1001 to 1004 is called a multi-electron beam source. The manufacturing method and structure of the multi-electron beam source will be described later in detail.

【００４３】本実施例においては、気密容器のリアプレ
ート１００５にマルチ電子ビーム源の基板１００１を固
定する構成としたが、マルチ電子ビーム源の基板１００
１が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビーム源の基板１００
１自体を用いてもよい。In the present embodiment, the substrate 1001 of the multi-electron beam source is fixed to the rear plate 1005 of the airtight container.
If 1 has sufficient strength, the substrate 100 of the multi-electron beam source is used as a rear plate of the hermetic container.
1 itself may be used.

【００４４】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施例はカラ
ー表示装置であるため、蛍光膜１００８の部分にはＣＲ
Ｔの分野で用いられる赤、緑、青、の３原色の蛍光体が
塗り分けられている。各色の蛍光体は、たとえば図１２
の（ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体１０１０が設け
てある。黒色の導電体１０１０を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。On the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since the present embodiment is a color display device, a CR film
Phosphors of three primary colors of red, green, and blue used in the field of T are separately applied. The phosphor of each color is, for example, as shown in FIG.
(A), a black conductor 1010 is provided between stripes of the phosphor, which are separately applied in stripes. The purpose of providing the black conductor 1010 is to prevent the display color from shifting even if the electron beam irradiation position is slightly shifted, and to prevent the reflection of external light to prevent the display contrast from lowering. And preventing charge-up of the fluorescent film by the electron beam. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【００４５】また、３原色の蛍光体の塗り分け方は前記
図１２（ａ）に示したストライプ状の配列に限られるも
のではなく、たとえば図１２（ｂ）に示すようなデルタ
状配列や、それ以外の配列であってもよい。なお、モノ
クロームの表示パネルを作成する場合には、単色の蛍光
体材料を蛍光膜１００８に用いればよく、また黒色導電
材料は必ずしも用いなくともよい。The method of applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 12A, but may be, for example, a delta arrangement as shown in FIG. Other arrangements may be used. Note that when a monochrome display panel is manufactured, a single-color phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.

【００４６】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡ１を真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。A metal back 1009 known in the field of CRTs is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is
A part of the light emitted from the fluorescent film 1008 is specularly reflected to improve the light utilization rate, or the fluorescent film 1008
8 to protect it, to act as an electrode for applying an electron beam acceleration voltage, and to act as a conductive path for excited electrons of the fluorescent film 1008. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing A1 thereon.
Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【００４７】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板１００７と蛍光膜１００８との間に、
たとえばＩＴＯを材料とする透明電極を設けてもよい。Although not used in the present embodiment, for the purpose of applying an acceleration voltage and improving the conductivity of the fluorescent film, a gap between the face plate substrate 1007 and the fluorescent film 1008 is formed.
For example, a transparent electrode made of ITO may be provided.

【００４８】また、ＤX1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、当該表示パネルと不図示の電気回路とを電気的
に接続するために設けた気密構造の電気接続用端子であ
る。Ｄx1〜Ｄxmはマルチ電子ビーム源の行方向配線１０
０３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線
１００４と、Ｈｖはフェースプレートのメタルバック１
００９と電気的に接続している。D X1 to D xm, D y1 to D yn and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown). D x1 to D xm are the row wirings 10 of the multi-electron beam source.
03, D y1 to D yn are the column direction wirings 1004 of the multi-electron beam source, and Hv is the metal back 1 of the face plate.
009 electrically.

【００４９】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗（Ｔ
ｏｒｒ）程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーターもしく
は高周波加熱により加熱し蒸着して形成した膜であり、
該ゲッター膜の吸着作用により気密容器内は１×１０マ
イナス５乗ないしは１×１０マイナス７乗（Ｔｏｒｒ）
の真空度に維持される。In order to evacuate the inside of the hermetic container, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to the power of 10 −7 (T
evacuation to a degree of vacuum of about (or). Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating,
Due to the adsorbing action of the getter film, the inside of the airtight container is 1 × 10 -5 or 1 × 10 -7 (Torr).
Is maintained at a vacuum degree.

【００５０】以上、本発明実施例の表示パネルの基本構
成と製法を説明した。The basic configuration and manufacturing method of the display panel according to the embodiment of the present invention have been described above.

【００５１】次に、前記実施例の表示パネルに用いたマ
ルチ電子ビーム源の製造方法について説明する。本発明
の画像形成装置に用いるマルチ電子ビーム源は、冷陰極
素子を単純マトリスク配線した電子源であれば、冷陰極
素子の材料や形状あるいは製法に制限はない。したがっ
て、たとえば表面伝導型放出素子やＦＥ型、あるいはＭ
ＩＭ型などの冷陰極素子を用いることができる。Next, a method of manufacturing the multi-electron beam source used for the display panel of the above embodiment will be described. The material, shape, and manufacturing method of the cold cathode device are not limited as long as the multi-electron beam source used in the image forming apparatus of the present invention is an electron source in which the cold cathode device is a simple matrix wiring. Therefore, for example, a surface conduction type emission element, an FE type, or M
A cold cathode device such as an IM type can be used.

【００５２】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。す
なわち、ＦＥ型ではエミッタコーンとゲート電極の相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とするが、これは大面積化や
製造コストの低減を達成するには不利な要因となる。ま
た、ＭＩＭ型では、絶縁層と上電極の膜厚を薄くしてし
かも均一にする必要があるが、これも大面積化や製造コ
ストの低減を達成するには不利な要因となる。その点、
表面伝導型放出素子は、比較的製造方法が単純なため、
大面積化や製造コストの低減が容易である。また、発明
者らは、表面伝導型放出素子の中でも、電子放出部もし
くはその周辺部を微粒子膜から形成したものがとりわけ
電子放出特性に優れ、しかも製造が容易に行えることを
見いだしている。したがって、高輝度で大画面の画像表
示装置のマルチ電子ビーム源に用いるには、最も好適で
あると言える。そこで、上記実施例の表示パネルにおい
ては、電子放出部もしくはその周辺部を微粒子膜から形
成した表面伝導型放出素子を用いた。そこで、まず好適
な表面伝導型放出素子について基本的な構成と製法およ
び特性を説明し、その後で多数の素子を単純マトリクス
配線したマルチ電子ビーム源の構造について述べる。However, in a situation where a display device having a large display screen and an inexpensive display device is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, extremely high-precision manufacturing technology is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. Further, in the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thinner and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. That point,
Since the surface conduction electron-emitting device is relatively simple to manufacture,
It is easy to increase the area and reduce the manufacturing cost. In addition, the inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have particularly excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron beam source of a high-luminance, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device having the electron-emitting portion or its peripheral portion formed of a fine particle film was used. Therefore, the basic configuration, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron beam source in which many devices are arranged in a simple matrix will be described.

【００５３】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の構成には、平面型と垂直型
の２種類があげられる。(Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) There are two types of surface conduction type emission devices in which the electron emission portion or its peripheral portion is formed of a fine particle film, a flat type and a vertical type. Can be

【００５４】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。(Flat-Type Surface-Conduction-Type Emission Device) First, the structure and manufacturing method of a flat-type surface-conduction-type emission device will be described.

【００５５】図１３に示すのは、平面型の表面伝導型放
出素子の構成を説明するための平面図（ａ）および断面
図（ｂ）である。図中、１１０１は基板、１１０２と１
１０３は素子電極、１１０４は導電性薄膜、１１０５は
通電フォーミング処理により形成した電子放出部、１１
１３は通電活性化処理により形成した薄膜である。FIG. 13 is a plan view (a) and a sectional view (b) for explaining the structure of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1
103, a device electrode; 1104, a conductive thin film; 1105, an electron-emitting portion formed by an energization forming process;
Reference numeral 13 denotes a thin film formed by the activation process.

【００５６】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2 を材料とする絶縁層
を積層した基板、などを用いることができる。As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 on the various substrates described above. A laminated substrate or the like can be used.

【００５７】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属
酸化物、ポリシリコンなどの半導体、などの中から適宜
材料を選択して用いればよい。電極を形成するには、た
とえば真空蒸着などの製膜技術とフォトリソグラフィ
ー、エッチンクなどのパターニング技術を組み合わせて
用いれば容易に形成できるが、それ以外の方法（たとえ
ば印刷技術）を用いて形成してもさしつかえない。The device electrodes 1102 and 1103 provided on the substrate 1101 so as to be parallel to the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
A material such as Ag or the like, an alloy of these metals, a metal oxide such as In 2 O 3 —SnO 2 , or a semiconductor such as polysilicon may be appropriately selected and used. . An electrode can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching. However, the electrode can be formed by other methods (for example, printing technique). I can't wait.

【００５８】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
１１０２通常は数百オングストロームから数マイクロメ
ーターの範囲から適当な数値が選ばれ、１１０３は１１
０２の数倍から十倍程度の厚さで形成される。The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode spacing L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. It is in the range of ten micrometers. Further, regarding the thickness d of the device electrode,
1102 Usually, an appropriate numerical value is selected from the range of several hundred angstroms to several micrometers, and 1103 is 11
It is formed with a thickness several times to about ten times as large as that of the second.

【００５９】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here is a film containing many fine particles as a constituent element (including an island-shaped aggregate).
I mean If you examine the microparticle film microscopically, usually
A structure in which the individual particles are spaced apart, a structure in which the particles are adjacent to each other, or a structure in which the particles overlap each other is observed.

【００６０】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。具体的には、
数オングストロームから数千オングストロームの範囲の
なかで設定するが、なかでも好ましいのは１０オングス
トロームから５００オングストロームの間である。The particle size of the fine particles used in the fine particle film is in the range of several Å to several thousand Å, but is preferably in the range of 10 Å to 200 Å. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 11
02, or 1103, conditions necessary for satisfactorily performing energization forming described later, conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later. , And so on. In particular,
The setting is made in the range of several Angstroms to several thousand Angstroms, and a preferable value is between 10 Angstroms and 500 Angstroms.

【００６１】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 ，などをはじ
めとする酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，Ｃ
ｅＢ6 ，ＹＢ4 ，ＧｄＢ4 ，などをはじめとする硼化物
や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，
などをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，Ｈｆ
Ｎ，などをはじめとする窒化物や、Ｓｉ，Ｇｅなどをは
じめとする半導体や、カーボン、などがあげられ、これ
らの中から適宜選択される。Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb, and other metals, PdO, S
Oxides such as nO 2 , In 2 O 3 , PbO, Sb 2 O 3 , etc .; HfB 2 , ZrB 2 , LaB 6 , C
Borides such as eB 6 , YB 4 , GdB 4 , etc., TiC, ZrC, HfC, TaC, SiC, WC,
And other carbides, TiN, ZrN, Hf
Nitrides such as N, etc., semiconductors such as Si, Ge, etc., carbon, and the like can be mentioned, and are appropriately selected from these.

【００６２】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗（オーム／ｓｑ）の範囲に含
まれるよう設定した。As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set so as to be included in the range of 10 3 to 10 7 (ohm / sq).

【００６３】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１３の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【００６４】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒経の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１０３においては模式的に示した。The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle diameter of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, it is schematically shown in FIG.

【００６５】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【００６６】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボンの、いずれかか、も
しくはその混合物であり、膜厚は５００（オングストロ
ーム）以下とするが、３００（オングストローム）以下
とするのがさらに好ましい。The thin film 1113 is made of any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 (angstrom) or less, but 300 (angstrom) or less. Is more preferred.

【００６７】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１３においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。Since it is difficult to precisely show the actual position and shape of the thin film 1113, it is schematically shown in FIG. Also, in the plan view (a), the thin film 11
13 shows a device in which a part of the device 13 is removed.

【００６８】以上、好ましい素子の基本構成を述べた
が、実施例においては以下のような素子を用いた。While the basic structure of the preferred device has been described above, the following device was used in the examples.

【００６９】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００（オングストロー
ム）、電極間隔Ｌは２（マイクロメーター）とした。That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 (angstrom), and the electrode interval L was 2 (micrometer).

【００７０】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００（オングストロ
ーム）、幅Ｗは１００（マイクロメーター）とした。Pd or P as the main material of the fine particle film
Using dO, the thickness of the fine particle film was about 100 (angstrom), and the width W was 100 (micrometer).

【００７１】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。Next, a description will be given of a method of manufacturing a suitable planar surface conduction electron-emitting device.

【００７２】図１４の（ａ）〜（ｄ）は、表面伝導型放
出素子の製造工程を説明するための断面図で、各部材の
表記は前記図１０３と同一である。FIGS. 14A to 14D are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device. The notation of each member is the same as that in FIG.

【００７３】１）図１４（ａ）に示すように基板１１０
１上に素子電極１１０２、１１０３を形成する。形成す
るにあたってはあらかじめ基板１１０１を洗浄、純水、
有機溶剤をもちいて十分に洗浄後、まず最初に素子電極
の材料を１１０２に相当する膜厚の分だけ堆積させる。
（堆積させる方法としてはたとえば、蒸着法やスパッタ
法などの真空成膜技術を用いればよい）次に、素子電極
１１０３以外の電極上に絶縁層を堆積させる。堆積させ
る方法としては、たとえばスパッタ法などが用いられ
る。そして、素子電極１１０３部分の上の絶縁層を除去
するためにフォトリソグラフィーエッチング技術を用い
てパターニングし素子電極１１０３の部分をむきだしに
する。1) As shown in FIG.
The device electrodes 1102 and 1103 are formed on the substrate 1. Before forming, the substrate 1101 is cleaned, pure water,
After sufficient cleaning using an organic solvent, first, a material for the device electrode is deposited by a thickness corresponding to 1102.
(A vacuum deposition technique such as a vapor deposition method or a sputtering method may be used, for example.) Next, an insulating layer is deposited on electrodes other than the element electrode 1103. As a deposition method, for example, a sputtering method or the like is used. Then, in order to remove the insulating layer over the element electrode 1103, patterning is performed using a photolithography etching technique to expose the element electrode 1103.

【００７４】その後、素子電極の材料を前記と同様な方
法を用いて再度堆積される。２回目に堆積される素子電
極は、素子電極１１０３の上と絶縁層でおおわれたとこ
ろに堆積されることで素子電極１１０３は素子電極１１
０２に対して膜厚の異なる非対称な電極構成を作製する
ことができる。２回目に堆積される膜厚は、素子電極１
１０２の膜厚に対して数倍〜十倍になる様に制御され
る。素子電極１１０２、１１０３が所望の膜厚に堆積で
きた後、先ほど蒸着した絶縁層をエッチングによって除
去し、表面を素子電極のみとする。その後、電極材料を
フォトリソグラフィーエッチング技術によってパターン
ニングし（ａ）に示した非対称な素子電極（１１０２、
１１０３）を形成する。Thereafter, the material of the device electrode is deposited again by using the same method as described above. The device electrode to be deposited for the second time is deposited on the device electrode 1103 and at a location covered with the insulating layer, so that the device electrode 1103 becomes the device electrode 11.
02, an asymmetric electrode configuration having a different film thickness can be produced. The film thickness deposited for the second time is the device electrode 1
The thickness is controlled to be several times to ten times the thickness of the film 102. After the device electrodes 1102 and 1103 can be deposited to a desired film thickness, the insulating layer previously deposited is removed by etching to leave only the device electrodes on the surface. Thereafter, the electrode material is patterned by a photolithography etching technique, and the asymmetric device electrode (1102,
1103) is formed.

【００７５】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。2) Next, a conductive thin film 1104 is formed as shown in FIG.

【００７６】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターンニングする。ここ
で、有機金属溶液とは、導電性薄膜に用いる微粒子の材
料を主要元素とする有機金属化合物の溶液である。（具
体的には、本実施例では主要元素としてＰｄを用いた。
また、実施例では塗布方法として、ディッピング法を用
いたが、それ以外のたとえばスピンナー法やスプレー法
を用いてもよい）。In the formation, first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. I do. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film. (Specifically, in this example, Pd was used as a main element.
In the embodiment, the dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used.

【００７７】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施例で用いた有機金属溶液の塗布
による方法以外の、たとえば真空蒸着法やスパッタ法、
あるいは化学的気相堆積法などを用いる場合もある。As a method for forming a conductive thin film made of a fine particle film, a method other than the method of applying an organometallic solution used in this embodiment, for example, a vacuum evaporation method, a sputtering method,
Alternatively, a chemical vapor deposition method or the like may be used.

【００７８】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。3) Next, as shown in FIG. 9C, a forming power supply 1110 supplies the device electrodes 1102 and 1102 with each other.
3, an appropriate voltage is applied, and an energization forming process is performed to form the electron-emitting portion 1105.

【００７９】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造を変化した部分（すなわち電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film, and to appropriately break, deform, or alter a part of the conductive thin film 1104 to change into a structure suitable for emitting electrons. This is the process that causes A portion of the conductive thin film made of a fine particle film whose structure suitable for emitting electrons has been changed (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.

【００８０】通電方法をより詳しく説明するために、図
１５に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施例の場合には同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを、順次
昇圧した。また、電子放出部１１０５の形成状況をモニ
ターするためのモニターパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。FIG. 15 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse was sequentially increased. Also, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 are inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time is measured by the ammeter 1.
It was measured at 111.

【００８１】実施例においては、たとえば１０のマイナ
ス５乗（ｔｏｒｒ）程度の真空雰囲気下において、たと
えばパルス幅Ｔ１を１（ミリ秒）、パルス間隔Ｔ２を１
０（ミリ秒）とし、波高値Ｖｐｆを１パルスごとに０．
１（Ｖ）ずつ昇圧した。そして、三角波を５パルス印加
するたびに１回の割りで、モニターパルスＰｍを挿入し
た。フォーミング処理に悪影響を及ぼすことがないよう
に、モニターパルスの電圧Ｖｐｍは０．１（Ｖ）に設定
した。そして、素子電極１１０２と１１０３の間の電気
抵抗が１×１０の６乗（オーム）になった段階、すなわ
ちモニターパルス印加時に電流計１１１１で計測される
電流が１×１０のマイナス７乗（Ａ）以下になった段階
で、フォーミング処理にかかわる通電を終了した。In the embodiment, for example, in a vacuum atmosphere of about 10 to the fifth power (torr), for example, the pulse width T1 is 1 (millisecond) and the pulse interval T2 is 1
0 (milliseconds), and the peak value Vpf is set to 0.
The pressure was increased by 1 (V). Then, the monitor pulse Pm was inserted at a rate of one every time five triangular waves were applied. The monitor pulse voltage Vpm was set to 0.1 (V) so as not to adversely affect the forming process. Then, when the electric resistance between the device electrodes 1102 and 1103 becomes 1 × 10 6 (ohm), that is, the current measured by the ammeter 1111 at the time of application of the monitor pulse is 1 × 10 −7 (A). At the stage where the following conditions were reached, the energization related to the forming process was terminated.

【００８２】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、たとえば微粒
子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝
導型放出素子の設計を変更した場合には、それに応じて
通電の条件を適宜変更するのが望ましい。The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and thickness of the fine particle film or the distance L between the device electrodes is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【００８３】４）次に、図１４の（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性処理を行って、電
子放出特性の改善を行う。4) Next, as shown in FIG.
The device electrodes 1102 and 1103 are supplied from the activation power source 1112.
During this time, an appropriate voltage is applied to perform the activation process to improve the electron emission characteristics.

【００８４】通電活性処理とは、前記通電フォーミング
処理により形成された電子放出部１１０５に適宜の条件
で通電を行って、その近傍に炭素もしくは炭素化合物を
堆積せしめる処理のことである。（図においては、炭素
もしくは炭素化合物よりなる堆積物を部材１１１３とし
て模式的に示した）。なお、通電活性化処理を行うこと
により、行う前と比較して、同じ印加電圧における放出
電流を典型的には１００倍以上に増加させることができ
る。The energization activation process is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113). Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.

【００８５】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗（ｔｏｒｒ）の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚５００
（オングストローム）以下、より好ましくは３００（オ
ングストローム）以下である。Specifically, 10 minus the fourth power to 1
By periodically applying a voltage pulse in a vacuum atmosphere within the range of 0 to the fifth power (torr), carbon or a carbon compound originating from an organic compound existing in the vacuum atmosphere is deposited. The deposit 1113 is one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a film thickness of 500
(Angstrom) or less, more preferably 300 (angstrom) or less.

【００８６】通電方法をより詳しく説明するために、図
１６の（ａ）に、活性化用電源１１１２から印加する適
宜の電圧波形の一例を示す。本実施例においては、一定
電圧の矩形波を定期的に印加して通電活性処理を行った
が、具体的には，矩形波の電圧Ｖａｃは１４（Ｖ），パ
ルス幅Ｔ３は１（ミリ秒），パルス間隔Ｔ４は１０（ミ
リ秒）とした。なお、上述の通電条件は、本実施例の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。FIG. 16A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to explain the energization method in more detail. In the present embodiment, the energization activation process is performed by periodically applying a rectangular wave of a constant voltage. Specifically, the voltage Vac of the rectangular wave is 14 (V), and the pulse width T3 is 1 (millisecond). ), And the pulse interval T4 was 10 (milliseconds). The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of this embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【００８７】図１４の（ｄ）に示す１１１４は該表面伝
導型放出素子から放出される放出電流Ｉｅを捕捉するた
めのアノード電極で、直流高電圧電源１１１５および電
流計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる）。An anode electrode 1114 shown in FIG. 14 (d) for capturing the emission current Ie emitted from the surface conduction electron-emitting device is connected to a DC high voltage power supply 1115 and an ammeter 1116. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated into the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as).

【００８８】活性化用電源１１１２から電圧を印加する
間、電流計１１１６で放出電流Ｉｅを計測して通電活性
化処理の進行状況をモニターし、活性化用電源１１１２
の動作を制御する。電流計１１１６で計測された放出電
流Ｉｅの一例を図１６（ｂ）に示すが、活性化電源１１
１２からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ｉｅは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ｉｅがほぼ
飽和した時点で活性化用電源１１１２からの電圧印加を
停止し、通電活性化処理を終了する。While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process.
Control the operation of. One example of the emission current Ie measured by the ammeter 1116 is shown in FIG.
When the application of the pulse voltage starts from 12, the emission current Ie increases with the passage of time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【００８９】なお、上述の通電条件は、本実施例の表面
伝導型放出素子に関する好ましい条件であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. desirable.

【００９０】以下のようにして、図１４（ｅ）に示す平
面型の表面伝導型放出素子を製造した。A planar type surface conduction electron-emitting device shown in FIG. 14E was manufactured as follows.

【００９１】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。(Vertical Type Surface Conduction Emission Element) Next, another typical structure of a surface conduction type emission element in which the electron emission portion or its periphery is formed of a fine particle film, that is, a vertical surface conduction type emission device. The configuration of the element will be described.

【００９２】図１７は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。FIG. 17 is a schematic cross-sectional view for explaining the basic structure of a vertical type.
202 and 1203 are device electrodes, 1206 is a step forming member, 1204 is a conductive thin film using a fine particle film, 1205
Are electron-emitting portions formed by an energization forming process;
213 is a thin film formed by the activation process.

【００９３】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点である。し
たがって、前記図１０２の平面型における素子電極間隔
Ｌは、垂直型においては段差形成部材１２０６の段差高
Ｌｓとして設定される。なお、基板１２０１、素子電極
１２０２および１２０３、微粒子膜を用いた導電性薄膜
１２０４、については、前記平面型の説明中に列挙した
材料を同様に用いることが可能である。また、段差形成
部材１２０６には、たとえばＳｉＯ2のような電気的に
絶縁性の材料を用いる。The difference between the vertical type and the flat type described above is that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. This is the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG. 102 is set as the step height Ls of the step forming member 1206 in the vertical type. Note that for the substrate 1201, the element electrodes 1202 and 1203, and the conductive thin film 1204 using a fine particle film, the materials listed in the description of the planar type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO 2 is used.

【００９４】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１８（ａ）〜（ｅ）は、製造工程
を説明するための断面図で、各部材の表記は前記図１７
と同一である。Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 18A to 18E are cross-sectional views for explaining a manufacturing process.
Is the same as

【００９５】１）まず、図１８（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。1) First, as shown in FIG. 18A, an element electrode 1203 is formed on a substrate 1201.

【００９６】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。2) Next, as shown in FIG. 9B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO 2 by a sputtering method, but another film forming method such as a vacuum evaporation method or a printing method may be used.

【００９７】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。3) Next, as shown in FIG. 9C, an element electrode 1202 is formed on the insulating layer.

【００９８】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。4) Next, as shown in FIG. 4D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.

【００９９】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。5) Next, as shown in FIG. 9E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【０１００】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１４（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい）。6) Next, as in the case of the flat type, the energization forming process is performed to form an electron emitting portion.
(A process similar to the planar energization forming process described with reference to FIG. 14C may be performed).

【０１０１】７）次に、前記平面型の場合と同じく、通
電活性化処理を行い、電子放出部近傍に炭素もしくは炭
素化合物を堆積させる。（図１４（ｄ）を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い）。7) Next, as in the case of the flat type, a current activation process is performed to deposit carbon or a carbon compound near the electron emitting portion. (The same process as the planar energization activation process described with reference to FIG. 14D may be performed.)

【０１０２】以上のようにして、図１８（ｆ）に示す垂
直型の表面伝導型放出素子を製造した。As described above, the vertical surface conduction electron-emitting device shown in FIG.

【０１０３】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。(Characteristics of Surface Conduction Emission Element Used in Display Device) The element configuration and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the element used in the display device will be described. Is described.

【０１０４】図１９に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。FIG. 19 shows typical examples of (emission current Ie) versus (element applied voltage Vf) characteristics and (element current If) versus (element applied voltage Vf) characteristics of the elements used in the display device. . Note that the emission current Ie is significantly smaller than the element current If, and it is difficult to show the same current on the same scale.
Since these characteristics are changed by changing design parameters such as the size and shape of the element, the two graphs are shown in arbitrary units.

【０１０５】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。The element used in the display device has the following three characteristics regarding the emission current Ie.

【０１０６】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。First, a certain voltage (this is referred to as a threshold voltage Vth
When a voltage of the above magnitude is applied to the element, the emission current Ie sharply increases. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is hardly detected.

【０１０７】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【０１０８】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
The magnitude of e can be controlled.

【０１０９】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。Third, since the response speed of the current Ie emitted from the element is faster with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time during which the voltage Vf is applied. Can control.

【０１１０】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査し表示を行うことが可能である。すなわち、駆
動中の素子には所望の発光輝度に応じて閾値電圧Ｖｔｈ
以上の電圧を適宜印加し、非選択状態の素子には閾値電
圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順次切
り替えてゆくことにより、表示画面を順次走査して表示
を行うことが可能である。Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to the pixels of the display screen, if the first characteristic is used, the display screen can be sequentially scanned and displayed. That is, the threshold voltage Vth is applied to the element being driven in accordance with the desired light emission luminance.
The above voltage is appropriately applied, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【０１１１】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, it is possible to perform gradation display.

【０１１２】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。(Structure of a multi-electron beam source in which a large number of elements are arranged in a simple matrix) Next, a structure of a multi-electron beam source in which the above-mentioned surface conduction electron-emitting elements are arranged on a substrate and arranged in a simple matrix will be described.

【０１１３】図２０に示すのは、前記図１１表示パネル
に用いたマルチ電子ビーム源の平面図である。基板上に
は、前記図１３で示したものと同様な表面伝導型放出素
子が配列され、これらの素子は行方向配線電極１００３
と列方向配線電極１００４により単純マトリクス状に配
線されている。行方向配線電極１００３と列方向配線電
極１００４の交差する部分には、電極間に絶縁層（不図
示）が形成されており、電気的な絶縁が保たれている。FIG. 20 is a plan view of the multi-electron beam source used for the display panel of FIG. On the substrate, surface conduction type emission devices similar to those shown in FIG. 13 are arranged.
And the column-directional wiring electrodes 1004 are arranged in a simple matrix. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.

【０１１４】図２０のＡ−Ａ′に沿った断面を、図２１
に示す。FIG. 21 is a sectional view taken along the line AA ′ of FIG.
Shown in

【０１１５】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。The multi-electron source having such a structure is as follows.
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate,
Row direction wiring electrode 1003 and column direction wiring electrode 1004
The device was manufactured by supplying power to each element through the device and performing an energization forming process and an energization activation process.

【０１１６】（実施例２）実施例２を図６に示す。実施
例２は実施例１で示した表示回路構成の走査側の部分に
ついて変更したもので、画像信号をデコードする回路１
１，タイミング制御回路１２，及び列方向側に備えられ
た回路系は全て同じであるため実施例２では説明を省略
する。実施例１では、走査側ドライバー１７からの制御
信号で、走査信号切換え回路１８内に設けられた内部の
スイッチを順次切換えていくことで順次走査を実現して
いた。(Embodiment 2) Embodiment 2 is shown in FIG. The second embodiment is a modification of the display circuit configuration shown in the first embodiment with respect to the scanning side portion.
1, the timing control circuit 12 and the circuit system provided on the column direction side are all the same, and therefore the description of the second embodiment will be omitted. In the first embodiment, the sequential scanning is realized by sequentially switching the internal switches provided in the scanning signal switching circuit 18 by the control signal from the scanning driver 17.

【０１１７】実施例２においては、走査信号側シフトレ
ジスター１９を用いてタイミング制御回路１７からのＶ
ＳＹＮＣ信号を受けて、順次行方向配線をドライブする
ためのトランジスター２０Ｔｒ１からＴｒｎを駆動して
いく。走査側シフトレジスター１９の出力は、トランジ
スター２０のベース側（ＦＥＴの場合にはゲート）に入
力されており、行方向配線にはトランジスター２０のコ
レクター出力が＋Ｖｆを電源にし、抵抗を介在してつな
がっている。そのため、通常非選択時の時には＋Ｖｆが
印加され、順次走査によって走査側シフトレジスター１
９によって選択された時には、トランジスターのＯＮに
よって行方向配線側は０ｖの電圧値が印加されることに
なる。実際にパネルを駆動する場合には実施例１と同様
な駆動タイミングでおこなえばよい。In the second embodiment, the scan signal side shift register 19 is used to
In response to the SYNC signal, the transistors 20Tr1 to Trn for sequentially driving the row wiring are driven. The output of the scan-side shift register 19 is input to the base side of the transistor 20 (the gate in the case of an FET), and the collector output of the transistor 20 is connected to the wiring in the row direction by using + Vf as a power source, and is connected via a resistor. ing. Therefore, + Vf is normally applied at the time of non-selection, and the scanning side shift register 1 is sequentially scanned.
When the selection is made by 9, a voltage value of 0 V is applied to the row direction wiring side by turning on the transistor. The actual driving of the panel may be performed at the same driving timing as in the first embodiment.

【０１１８】実際には、トランジスターは飽和領域で駆
動しているため、若干のＶｃｅが（コレクターエミッタ
ー間電圧）があるが、本実施例ではほとんど問題になら
なかった。以上より、実施例２においてもパネルの駆動
においては、２値の電圧値だけを用いることでパネルの
表示を行うことができた。Actually, since the transistor is driven in the saturation region, there is a slight Vce (voltage between the collector and the emitter). However, in this embodiment, there was almost no problem. As described above, in the second embodiment as well, the panel can be displayed by using only the two voltage values in driving the panel.

【０１１９】（実施例３）実施例３は、パルス高変調で
画像形成装置を駆動する例である。図７は、実施例３の
画像形成装置のブロック図である。２５はパルス高変調
回路であり、ラインメモリ１４が出力する信号
（Ｉ１′，Ｉ２′，Ｉ３′，…，ＩＮ′）に基づき、Ｖ
ｆ／２〜Ｖｆの大きさのパルス高信号を出力する。他の
構成は実施例１と同様である。図８は、パルス高変調回
路２５の内部の回路を表す。図中のＡｄｄｅｒとバイポ
ーラトランジスタによって、Ｖｆ／２〜Ｖｆの大きさの
パルス高信号（Ｍ１，Ｍ２，Ｍ３，…，ＭＮ）を表示パ
ネル２１に出力する。このとき、ＧＮＤとＶｆの２種の
電圧源のみを使っている。ここで、Ａｄｄｅｒは別にな
くてもいい。Embodiment 3 Embodiment 3 is an example in which an image forming apparatus is driven by pulse height modulation. FIG. 7 is a block diagram of the image forming apparatus according to the third embodiment. Reference numeral 25 denotes a pulse height modulation circuit, which is based on the signals (I 1 ′, I 2 ′, I 3 ′,..., I N ′) output from the line memory 14,
A pulse height signal having a magnitude of f / 2 to Vf is output. Other configurations are the same as in the first embodiment. FIG. 8 shows a circuit inside the pulse height modulation circuit 25. A pulse height signal (M 1 , M 2 , M 3 ,..., M N ) having a magnitude of Vf / 2 to Vf is output to the display panel 21 by an adder and a bipolar transistor in the drawing. At this time, only two types of voltage sources, GND and Vf, are used. Here, the Adder need not be separately provided.

【０１２０】図９は、表示パネル２１と走査信号
（Ｓ１，Ｓ２，…，ＳＭ）のタイムチャートと各列の変
調信号（Ｍ１，Ｍ２，…，ＭＮ）を表す。図１０は、走
査信号（Ｓ１，Ｓ２，…，ＳＭ）のタイムチャートと着
目したある列方向配線のタイムチャートである。走査す
る行によって、変調信号が変わっていくのがわかる。FIG. 9 shows a time chart of the display panel 21 and the scanning signals (S 1 , S 2 ,..., S M ) and the modulation signals (M 1 , M 2 ,..., M N ) of each column. FIG. 10 is a time chart of the scanning signals (S 1 , S 2 ,..., S M ) and a time chart of a certain column direction wiring focused on. It can be seen that the modulation signal changes depending on the row to be scanned.

【０１２１】（実施例４）図２２は，前記説明の表面伝
導型放出素子を電子ビーム源として用いたディスプレイ
パネルに，たとえばテレビジョン放送をはじめとする種
々の画像情報源より提供される画像情報を表示できるよ
うに構成した多機能表示装置の一例を示すための図であ
る。(Embodiment 4) FIG. 22 shows a display panel using the above-described surface conduction electron-emitting device as an electron beam source, for example, image information provided from various image information sources such as television broadcasting. FIG. 1 is a diagram for showing an example of a multi-function display device configured to be able to display.

【０１２２】図中２１００はディスプレイパネル、２１
０１はディスプレイパネルの駆動回路、２１０２はディ
スプレイコントローラ、２１０３はマルチプレクサ、２
１０４はデコーダ、２１０５は入出力インターフェース
回路、２１０６はＣＰＵ、２１０７は画像生成回路、２
１０８および２１０９および２１１０は画像メモリーイ
ンターフェース回路、２１１１は画像入力インターフェ
ース回路、２１１２および２１１３はＴＶ信号受信回
路、２１１４は入力部である。In the figure, reference numeral 2100 denotes a display panel;
01 is a display panel driving circuit, 2102 is a display controller, 2103 is a multiplexer, 2
104 is a decoder, 2105 is an input / output interface circuit, 2106 is a CPU, 2107 is an image generation circuit,
108, 2109 and 2110 are image memory interface circuits, 2111 is an image input interface circuit, 2112 and 2113 are TV signal receiving circuits, and 2114 is an input unit.

【０１２３】（なお、本表示装置は、たとえばテレビジ
ョン信号のように映像情報と音声情報の両方を含む信号
を受信する場合には，当然映像の表示と同時に音声を再
生するものであるが、本発明の特徴と直接関係しない音
声情報の受信，分離，再生，処理，記憶などに関する回
路やスピーカーなどについては説明を省略する）。(Note that when the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces audio simultaneously with video display. Circuits and speakers related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention will not be described.

【０１２４】以下，画像信号の流れに沿って各部の機能
を説明してゆく。Hereinafter, the function of each section will be described along the flow of the image signal.

【０１２５】まず、ＴＶ信号受信回路２１１３は、たと
えば電波や空間光通信などのような無線伝送系を用いて
伝送されるＴＶ画像信号を受信する為の回路である。受
信するＴＶ信号の方式は特に限られるものではなく、た
とえば、ＮＴＳＣ方式，ＰＡＬ方式，ＳＥＣＡＭ方式な
どの諸方式でもよい。また、これらよりさらに多数の走
査線よりなるＴＶ信号（たとえばＭＵＳＥ方式をはじめ
とするいわゆる高品位ＴＶ）は、大面積化や大画素数化
に適した前記ディスプレイパネルの利点を生かすのに好
適な信号源である。ＴＶ信号受信回路２１１３で受信さ
れたＴＶ信号は、デコーダ２１０４に出力される。First, the TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The system of the TV signal to be received is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. A TV signal (for example, a so-called high-definition TV such as the MUSE system) composed of a larger number of scanning lines is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. The TV signal received by the TV signal receiving circuit 2113 is output to the decoder 2104.

【０１２６】また、ＴＶ信号受信回路２１１２は、たと
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるＴＶ画像信号を受信するための回
路である。前記ＴＶ信号受信回路２１１３と同様に、受
信するＴＶ信号の方式は特に限られるものではなく、ま
た本回路で受信されたＴＶ信号もデコーダ２１０４に出
力される。The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 2113, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 2104.

【０１２７】また、画像入力インターフェース回路２１
１１は、たとえばＴＶカメラや画像読み取りスキャナー
などの画像入力装置から供給される画像信号を取り込む
ための回路で、取り込まれた画像信号はデコーダ２１０
４に出力される。Further, the image input interface circuit 21
Reference numeral 11 denotes a circuit for taking in an image signal supplied from an image input device such as a TV camera or an image reading scanner.
4 is output.

【０１２８】また、画像メモリーインターフェース回路
２１１０は、ビデオテープレコーダー（以下ＶＴＲと略
す）に記憶されている画像信号を取り込むための回路
で、取り込まれた画像信号はデコーダ２１０４に出力さ
れる。An image memory interface circuit 2110 is a circuit for taking in an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The taken image signal is output to a decoder 2104.

【０１２９】また、画像メモリーインターフェース回路
２１０９は、ビデオディスクに記憶されている画像信号
を取り込むための回路で、取り込まれた画像信号はデコ
ーダ２１０４に出力される。An image memory interface circuit 2109 is a circuit for taking in an image signal stored in a video disk. The taken image signal is output to a decoder 2104.

【０１３０】また、画像メモリーインターフェース回路
２１０８は、いわゆる静止画ディスクのように、静止画
像データを記憶している装置から画像信号を取り込むた
めの回路で、取り込まれた静止画像データはデコーダ２
１０４に出力される。An image memory interface circuit 2108 is a circuit for taking in an image signal from a device that stores still image data, such as a so-called still image disk.
Output to 104.

【０１３１】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンターなどの出力装
置とを接続するための回路である。画像データや文字・
図形情報の入出力を行うのはもちろんのこと、場合によ
っては本表示装置の備えるＣＰＵ２１０６と外部との間
で制御信号や数値データの入出力などを行うことも可能
である。The input / output interface circuit 210
Reference numeral 5 denotes a circuit for connecting the display device to an external computer, a computer network, or an output device such as a printer. Image data and text
It is possible not only to input and output graphic information, but also to input and output control signals and numerical data between the CPU 2106 included in the display device and the outside in some cases.

【０１３２】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
もとずき表示用画像データを生成するための回路であ
る。本回路の内部には、たとえば画像データや文字・図
形情報を蓄積するための書き換え可能メモリーや、文字
コードに対応する画像パターンが記憶されている読み出
し専用メモリーや、画像処理を行うためのプロセッサー
などをはじめとして画像の生成に必要な回路が組み込ま
れている。The image generation circuit 2107 is provided with image data, character / graphic information input from the outside via the input / output interface circuit 2105, or a CPU.
This is a circuit for generating display image data based on the image data and character / graphic information output from 2106. Within this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory for storing image patterns corresponding to character codes, and a processor for image processing And other circuits necessary for generating an image.

【０１３３】本回路により生成された表示用画像データ
は、デコーダ２１０４に出力されるが、場合によっては
前記入出力インターフェース回路２１０５を介して外部
のコンピュータネットワークやプリンターに出力するこ
とも可能である。The display image data generated by the present circuit is output to the decoder 2104, but may be output to an external computer network or printer via the input / output interface circuit 2105 in some cases.

【０１３４】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。The CPU 2106 mainly controls the operation of the display device and performs operations related to generation, selection, and editing of a display image.

【０１３５】たとえば、マルチプレクサ２１０３に制御
信号を出力し、ディスプレイパネルに表示する画像信号
を適宜選択したり組み合わせたりする。また、その際に
は表示する画像信号に応じてディスプレイパネルコント
ローラ２１０２に対して制御信号を発生し、画面表示周
波数や走査方法（たとえばインターレースかノンインタ
ーレースか）や一画面の走査線の数など表示装置の動作
を適宜制御する。For example, a control signal is output to the multiplexer 2103, and image signals to be displayed on the display panel are appropriately selected or combined. In this case, a control signal is generated for the display panel controller 2102 in accordance with the image signal to be displayed, and the display frequency, the scanning method (for example, interlaced or non-interlaced), the number of scanning lines on one screen, and the like are displayed. The operation of the device is appropriately controlled.

【０１３６】また、前記画像生成回路２１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路２１０５を介して外
部のコンピュータやメモリーをアクセスして画像データ
や文字・図形情報を入力する。Further, image data and character / graphic information are directly output to the image generation circuit 2107, or an external computer or memory is accessed via the input / output interface circuit 2105 to access the image data or character / graphic information. Enter graphic information.

【０１３７】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであって良い。たとえば，
パーソナルコンピュータやワードプロセッサなどのよう
に，情報を生成したり処理する機能を直接関わっても良
い。The CPU 2106 may, of course, be involved in work for other purposes. For example,
A function of generating and processing information, such as a personal computer or a word processor, may be directly involved.

【０１３８】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、たとえば数値計算などの作業を外部
機器と協同して行っても良い。Alternatively, the computer may be connected to an external computer network via the input / output interface circuit 2105 as described above, and work such as numerical calculation may be performed in cooperation with an external device.

【０１３９】また、入力部２１１４は、前記ＣＰＵ２１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、たとえばキーボードやマ
ウスのほか、ジョイスティック，バーコードリーダー，
音声認識装置など多様な入力機器を用いることが可能で
ある。The input unit 2114 is connected to the CPU 21.
06 is for the user to input commands, programs, data, and the like. For example, in addition to a keyboard and a mouse, a joystick, a barcode reader,
Various input devices such as a voice recognition device can be used.

【０１４０】また、デコーダ２１０４は、前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２１０４は内部に画像メモリーを備えるのが望ま
しい。これは、たとえばＭＵＳＥ方式をはじめとして、
逆変換するに際して画像メモリーを必要とするようなテ
レビ信号を扱うためである。また、画像メモリーを備え
る事により、静止画の表示が容易になる。あるいは前記
画像生成回路２１０７およびＣＰＵ２１０６を協同とし
て画像の間引き，補間，拡大，縮小，合成をはじめとす
る画像処理や編集が容易に行えるようになるという利点
が生まれるからである。Also, the decoder 2104 has the
And 2113 are circuits for inversely converting various image signals inputted from 2113 into three primary color signals or luminance signals and I and Q signals. It is to be noted that the decoder 2104 desirably includes an image memory therein, as indicated by a dotted line in FIG. This includes, for example, the MUSE method,
This is for handling a television signal that requires an image memory when performing the inverse conversion. Further, the provision of the image memory facilitates the display of a still image. Alternatively, there is an advantage that the image generation circuit 2107 and the CPU 2106 cooperate to easily perform image processing and editing including image thinning, interpolation, enlargement, reduction, and composition.

【０１４１】また、マルチプレクサ２１０３は、前記Ｃ
ＰＵ２１０６より入力される制御信号にもとずき表示画
像を適宜選択するものである。すなわち、マルチプレク
サ２１０３はデコーダ２１０４から入力される逆変換さ
れた画像信号のうちから所望の画像信号を選択して駆動
回路２１０１に出力する。その場合には、一画面表示時
間内で画像信号を切り替えて選択することにより、いわ
ゆる多画面テレビのように、一画面を複数の領域に分け
て領域によって異なる画像を表示することも可能であ
る。The multiplexer 2103 is connected to the C
A display image is appropriately selected based on a control signal input from the PU 2106. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【０１４２】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
にもとずき駆動回路２１０１の動作を制御するための回
路である。The display panel controller 2
Reference numeral 102 denotes a circuit for controlling the operation of the drive circuit 2101 based on a control signal input from the CPU 2106.

【０１４３】まず、ディスプレイパネルの基本的な動作
に関わるものとして、たとえばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。First, as a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 2101.

【０１４４】また、ディスプレイパネルの駆動方法に関
わるものとして、たとえば画面表示周波数や走査方法
（たとえばインターレースかノンインターレースか）を
制御するための信号を駆動回路２１０１に対して出力す
る。Further, as a signal related to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 2101.

【０１４５】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。In some cases, a control signal related to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 2101.

【０１４６】また、駆動回路２１０１は、ディスプレイ
パネル２１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号にもとずいて動作するもの
である。The drive circuit 2101 is a circuit for generating a drive signal to be applied to the display panel 2100. The drive circuit 2101 is a circuit for generating an image signal input from the multiplexer 2103 and the display panel controller 21.
The operation is based on a control signal input from the input terminal 02.

【０１４７】以上、各部の機能を説明したが、図２２に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
１００に表示する事が可能である。The function of each unit has been described above. With the configuration illustrated in FIG. 22, in this display device, image information input from various image information sources is displayed on the display panel 2.
100 can be displayed.

【０１４８】すなわち、テレビジョン放送をはじめとす
る各種の画像信号はデコーダ２１０４において逆変換さ
れた後、マルチプレクサ２１０３において適宜選択さ
れ、駆動回路２１０１に入力される。一方、ディスプレ
イコントローラ２１０２は、表示する画像信号に応じて
駆動回路２１０１の動作を制御するための制御信号を発
生する。駆動回路２１０１は、上記画像信号と制御信号
に基づいてディスプレイパネル２１００に駆動回路を印
加する。That is, various image signals including television broadcasts are inversely converted by the decoder 2104, appropriately selected by the multiplexer 2103, and input to the drive circuit 2101. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The driving circuit 2101 applies a driving circuit to the display panel 2100 based on the image signal and the control signal.

【０１４９】これにより、ディスプレイパネル２１００
において画像が表示される。これらの一連の動作は、Ｃ
ＰＵ２１０６により統括的に制御される。As a result, the display panel 2100
Displays an image. A series of these operations is C
It is totally controlled by the PU 2106.

【０１５０】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して，例えば拡大，縮小，
回転，移動，エッジ強調，間引き，補間，色変換，画像
の縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施例の説明では
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。In the present display device, the image memory incorporated in the decoder 2104, the image generation circuit 21
07 and the CPU 2106 involve not only displaying a selected one of a plurality of pieces of image information, but also enlarging, reducing,
It is also possible to perform image processing such as rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, and image editing such as synthesis, erasure, connection, replacement, and fitting. is there. Although not particularly described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【０１５１】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備えることが可能で、
産業用あるいは民生用として極めて応用範囲が広い。Therefore, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still and moving images, a computer terminal device, an office terminal device such as a word processor,
It is possible to combine functions such as game machines with one unit,
Extremely wide range of applications for industrial or consumer use.

【０１５２】なお、上記図２２は、表面伝導型放出素子
を電子ビーム源とするディスプレイパネルを用いた表示
装置の構成の一例を示したにすぎず、これのみに限定さ
れるものでない事は言うまでもない。たとえば、図２０
０の構成要素のうち使用目的上必要のない機能に関わる
回路は省いても差し支えない。またこれとは逆に、使用
目的によってはさらに構成要素を追加しても良い。たと
えば、本表示装置をテレビ電話機として応用する場合に
は，テレビカメラ，音声マイク，照明機，モデムを含む
送受信回路などを構成要素に追加するのが好適である。FIG. 22 shows only an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron beam source, and it is needless to say that the present invention is not limited to this. No. For example, FIG.
Circuits related to functions that are not necessary for the purpose of use among the 0 constituent elements may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a video phone, it is preferable to add a television camera, a voice microphone, a lighting device, a transmitting / receiving circuit including a modem, and the like to the components.

【０１５３】本表示装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子を電子ビーム源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感にあふれ迫力に富んだ画像を視認性良
く表示する事が可能である。In the present display device, in particular, a display panel using a surface conduction electron-emitting device as an electron beam source can be easily thinned, so that the depth of the entire display device can be reduced. In addition, the display panel using the surface conduction electron-emitting device as the electron beam source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics. It is possible to display well.

【０１５４】[0154]

【発明の効果】以上の様に、本発明によれば非対称に構
成された表面伝導性放出素子をマトリックスに配列し画
像表示を行えば、選択された素子と非選択の素子とで印
加する電圧の極性のみを変えることで所望の画像表示を
行うことができた。従って、以上の方式をとることによ
り、印加する電圧の種類を２種類で済むことから表示装
置の回路系に対しても構成上の簡略化が実現でき、シス
テム全体へのコストダウンにもつながることができた。As described above, according to the present invention, if the asymmetric surface-conduction emission devices are arranged in a matrix and an image is displayed, the voltage applied to the selected device and the non-selection device can be increased. A desired image display could be performed by changing only the polarity of. Therefore, by adopting the above method, only two kinds of applied voltages are required, so that the configuration can be simplified also for the circuit system of the display device, and the cost of the entire system can be reduced. Was completed.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の電子放出素子の断面図。FIG. 1 is a sectional view of an electron-emitting device of the present invention.

【図２】本発明の電子放出素子の電気特性図。FIG. 2 is an electric characteristic diagram of the electron-emitting device of the present invention.

【図３】実施例１の画像形成装置のブロック図。FIG. 3 is a block diagram of the image forming apparatus according to the first embodiment.

【図４】実施例１の駆動のタイミングチャートと表示パ
ネル。FIG. 4 is a driving timing chart and a display panel according to the first embodiment.

【図５】実施例１の駆動のタイミングチャート。FIG. 5 is a timing chart of driving according to the first embodiment.

【図６】実施例２の画像形成装置のブロック図。FIG. 6 is a block diagram of an image forming apparatus according to a second embodiment.

【図７】実施例３の画像表示装置のブロック図。FIG. 7 is a block diagram of an image display device according to a third embodiment.

【図８】実施例３のパルス高変調回路の詳細図。FIG. 8 is a detailed diagram of a pulse height modulation circuit according to a third embodiment.

【図９】実施例３の駆動のタイミングチャートと表示パ
ネル。FIG. 9 is a drive timing chart and a display panel according to a third embodiment.

【図１０】実施例３の駆動のタイミングチャート。FIG. 10 is a timing chart of driving according to the third embodiment.

【図１１】表示パネルの斜視図。FIG. 11 is a perspective view of a display panel.

【図１２】フェースプレートの蛍光体配列図。FIG. 12 is a phosphor arrangement diagram of a face plate.

【図１３】平面型の表面伝導性放出素子の平面図（ａ）
と断面図（ｂ）。FIG. 13 is a plan view of a planar type surface conduction electron-emitting device (a).
And a sectional view (b).

【図１４】平面型の表面伝導性放出素子の作製工程を表
す図。FIG. 14 is a diagram illustrating a manufacturing process of a planar surface-conduction emission element.

【図１５】フォーミング電圧を表すタイムチャート。FIG. 15 is a time chart showing a forming voltage.

【図１６】活性化電圧と放出電流のタイムチャート。FIG. 16 is a time chart of an activation voltage and an emission current.

【図１７】垂直型の表面伝導型放出素子の断面図。FIG. 17 is a sectional view of a vertical surface conduction electron-emitting device.

【図１８】垂直型の表面伝導型放出素子の作製行程を表
す図。FIG. 18 is a diagram illustrating a manufacturing process of a vertical surface conduction electron-emitting device.

【図１９】表面伝導型放出素子の電圧−電流特性を表す
グラフ。FIG. 19 is a graph showing voltage-current characteristics of a surface conduction electron-emitting device.

【図２０】マルチ電子ビーム基板の平面図。FIG. 20 is a plan view of a multi-electron beam substrate.

【図２１】マルチ電子ビーム基板の一部断面図。FIG. 21 is a partial cross-sectional view of a multi-electron beam substrate.

【図２２】マルチプレックスディスプレイのブロック
図。FIG. 22 is a block diagram of a multiplex display.

【図２３】Ｍ．Ｈａｒｔｗｅｌｌ ｅｔ ａｌ．が開示
している従来の表面伝導型放出素子の平面図。FIG. Hartwell et al. FIG. 1 is a plan view of a conventional surface conduction electron-emitting device disclosed by A.

【図２４】単純マトリックス配線の模式図。FIG. 24 is a schematic view of a simple matrix wiring.

【符号の説明】[Explanation of symbols]

１，１１０１ 基板 ２ 超微粒子膜 ３，４，１１０２，１１０３ 素子電極 ５ メタルバック ６ 蛍光体 ７ フェイスプレート 1,1101 substrate 2 ultrafine particle film 3,4,1102,1103 device electrode 5 metal back 6 phosphor 7 face plate

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 複数の表面伝導型放出素子を複数のデー
タ配線と複数の走査配線でマトリックス配線したマルチ
電子ビーム源と、前記マルチ電子ビーム源を駆動する駆
動回路を有する画像形成装置において、 前記表面伝導型放出素子は、互いに形状の違う第１の電
極と第２の電極と、前記第１の電極と前記第２の電極の
間にある電子放出部とを備え、 前記第１の電極は前記走査配線に接続され、前記第２の
電極は前記データ配線に接続され、 前記駆動回路は、前記走査配線に非走査電圧としてＶ２
を、走査電圧としてＶ１（≠Ｖ２）を出力し、前記デー
タ配線に電圧Ｖ３（Ｖ１≦Ｖ３≦Ｖ２またはＶ２≦Ｖ３
≦Ｖ１）の輝度信号を出力することを特徴とする画像形
成装置。1. An image forming apparatus comprising: a multi-electron beam source in which a plurality of surface conduction electron-emitting devices are wired in a matrix with a plurality of data wirings and a plurality of scanning wirings; and a driving circuit for driving the multi-electron beam source. The surface conduction electron-emitting device includes a first electrode and a second electrode having different shapes from each other, and an electron-emitting portion between the first electrode and the second electrode, wherein the first electrode is The second electrode is connected to the data line, the driving circuit is connected to the data line as a non-scan voltage as a non-scan voltage.
Is output as V1 (≠ V2) as a scanning voltage, and a voltage V3 (V1 ≦ V3 ≦ V2 or V2 ≦ V3) is output to the data line.
<V1) An image forming apparatus that outputs a luminance signal. 【請求項２】 前記第１の電極は前記電子放出部からの
放出電子を遮り、前記第２の電極は放出電子を通過させ
る構造である請求項１に記載の画像形成装置。2. The image forming apparatus according to claim 1, wherein the first electrode blocks emitted electrons from the electron emitting portion, and the second electrode passes the emitted electrons. 【請求項３】 前記駆動回路は、前記データ配線に非走
査電圧Ｖ２と等しい電圧Ｖ３のパルス幅で輝度信号を出
力する請求項１または２に記載の画像形成装置。3. The image forming apparatus according to claim 1, wherein the driving circuit outputs a luminance signal to the data line with a pulse width of a voltage V3 equal to the non-scanning voltage V2. 【請求項４】 前記駆動回路は、前記データ配線にＶ１
≦Ｖ３≦Ｖ２を満たす電圧Ｖ３のパルス高で輝度信号を
出力する請求項１〜３のいずれか１項に記載の画像形成
装置。4. The driving circuit according to claim 1, wherein the data line is connected to V1.
The image forming apparatus according to claim 1, wherein a luminance signal is output at a pulse height of a voltage V3 that satisfies ≦ V3 ≦ V2. 【請求項５】 前記駆動回路は、前記データ配線にＶ２
≦Ｖ３≦Ｖ１を満たす電圧Ｖ３のパルス高で輝度信号を
出力する請求項１〜３のいずれか１項に記載の画像形成
装置。5. A driving circuit comprising:
The image forming apparatus according to claim 1, wherein a luminance signal is output at a pulse height of a voltage V3 that satisfies ≦ V3 ≦ V1. 【請求項６】 前記マルチ電子ビーム源の上部に、電子
の照射によって励起発光する蛍光板を有する請求項１〜
５のいずれか１項に記載の画像形成装置。6. A fluorescent plate which is excited and emits light by irradiation of electrons on an upper part of the multi-electron beam source.
6. The image forming apparatus according to claim 5.
JP18747596A 1996-07-17 1996-07-17 Picture forming device Withdrawn JPH1031452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18747596A JPH1031452A (en) 1996-07-17 1996-07-17 Picture forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18747596A JPH1031452A (en) 1996-07-17 1996-07-17 Picture forming device

Publications (1)

Publication Number Publication Date
JPH1031452A true JPH1031452A (en) 1998-02-03

Family

ID=16206738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18747596A Withdrawn JPH1031452A (en) 1996-07-17 1996-07-17 Picture forming device

Country Status (1)

Country Link
JP (1) JPH1031452A (en)

Similar Documents

Publication Publication Date Title
JP3840027B2 (en) Image display apparatus and display control method
JP3408147B2 (en) Image forming device
KR100356243B1 (en) Apparatus for and method of driving elements, apparatus for and method of driving electron source, and image forming apparatus
JP3342278B2 (en) Image display device and image display method in the device
JPH1039825A (en) Electron generation device, picture display device, and their driving circuit and driving method
JP2000250478A (en) Electron source driving device and method and image forming device
JP3472016B2 (en) Drive circuit for multi-electron beam source and image forming apparatus using the same
JPH11288246A (en) Picture display device and display control method for the device
JP3423600B2 (en) Image display method and apparatus
JP4194176B2 (en) Image display device and image display method
JP3236465B2 (en) Display device
JPH1031452A (en) Picture forming device
JP3299062B2 (en) Driving device for electron source and image forming apparatus using the electron source
JPH09199063A (en) Image forming apparatus
JPH0973859A (en) Manufacture of electron source and device therefor and manufacture of image display device
JPH09134147A (en) Multi-electron beam source and display device using it
JP3392050B2 (en) Image display device
JP2000214817A (en) Image display
JPH09199064A (en) Image forming apparatus
JPH09204875A (en) Electron source and image forming method/device using the electron source
JP2000250461A (en) Electron beam emitting device and image display device, and driving method thereof
JPH11185599A (en) Device and method for driving electron source and image forming device
JPH11282412A (en) Device for displaying image and its method
JPH09265925A (en) Image forming device
JPH11176362A (en) Image forming method and device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007