JPH10308537A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JPH10308537A
JPH10308537A JP11807297A JP11807297A JPH10308537A JP H10308537 A JPH10308537 A JP H10308537A JP 11807297 A JP11807297 A JP 11807297A JP 11807297 A JP11807297 A JP 11807297A JP H10308537 A JPH10308537 A JP H10308537A
Authority
JP
Japan
Prior art keywords
semiconductor
insulating substrate
electrode
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11807297A
Other languages
English (en)
Inventor
Tadahiro Okazaki
忠宏 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP11807297A priority Critical patent/JPH10308537A/ja
Publication of JPH10308537A publication Critical patent/JPH10308537A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 発光層を形成すべく半導体層が積層される基
板が絶縁性基板であっても、ワイヤボンディングによる
歩留りの低下や信頼性の低下を招かないと共に、その基
板に静電気を帯電させないで、静電気による破壊や性能
の低下を生じさせない半導体発光素子を提供する。 【解決手段】 絶縁性基板と、該絶縁性基板上に発光層
を形成すべく積層される半導体積層部と、該半導体積層
部の表面側の第１導電型の半導体層に接続して設けられ
る第１の電極（ｐ側電極２８）と、前記半導体積層部の
第２導電型の半導体層に接続して設けられる第２の電極
（ｎ側電極２９）とから発光素子チップ１がなり、該発
光素子チップの前記絶縁性基板の裏面が導電性部材（第
１のリード２）上にボンディングされると共に、前記第
２の電極が前記絶縁性基板の側面を経て導電性接着剤９
により直接前記導電性部材と接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はサファイア基板など
の絶縁性基板上に発光層を形成すべく半導体層が積層さ
れる半導体発光素子に関する。さらに詳しくは、絶縁性
基板上に積層される半導体層の表面側に２つの電極が設
けられる半導体発光素子に関する。
【０００２】
【従来の技術】たとえば青色系の光を発光する発光素子
チップ（以下、ＬＥＤチップという）２０を用いた発光
ランプは、図４に断面図が示されるような構造になって
いる。この青色系のＬＥＤチップ２０は、サファイア基
板２１上にチッ化ガリウム（ＧａＮ）系化合物半導体を
積層して形成される。そのため、基板２１の裏面から一
方の電極を取り出すことができず、第１のリード１１の
先端部の湾曲部内にダイボンディングされたＬＥＤチッ
プ２０のｐ側電極２８およびｎ側電極２９は、第１のリ
ード１１の先端部の突出部１１ａおよび第２のリード１
２の先端部とそれぞれ金線１３によりワイヤボンディン
グされている。そして、その周囲が発光層で発光する光
を透過させる樹脂で被覆されて樹脂パッケージ１４が形
成されることにより、発光ランプとして形成される。
【０００３】すなわち、ＬＥＤチップ２０の基板が絶縁
性基板であるため、基板の裏面側に電極を設けることが
困難で、リードの先端にダイボンディングをしただけで
は一方の電極の電気的接続を得ることができない。その
ためｐ側電極２８およびｎ側電極２９の両方を金線など
のワイヤにより電気的に接続しなければならない。
【０００４】
【発明が解決しようとする課題】金線などのワイヤによ
る電気的接続は、そのワイヤボンディング作業が熟練を
要すると共に、ボンディング強度により電気的接続が不
充分であったり、断線したりするため、歩留りが低下し
たり、信頼性が低下するという問題がある。そのため、
前述の絶縁性基板を有するＬＥＤチップで、積層された
半導体層の表面側からｐ側およびｎ側の両電極がワイヤ
ボンディングされると一方の電極のみのワイヤボンディ
ングの場合に比べて前述の問題が倍増する。
【０００５】さらに、前述のように第１のリードにダイ
ボンディングされてｐ側電極が第１のリードに電気的に
接続されるとｐ側電極とｎ側電極との間に絶縁性基板が
挟持されることになり、コンデンサとなってダイボンデ
ィングの前に帯電した静電気を逃がすことができない。
また第１のリードにｎ側電極が接続されても絶縁性の接
着剤によりダイボンディングされていると絶縁性基板が
フロートの状態でダイボンディングの前に帯電した静電
気を逃がすことができない。さらに、リードを介して外
部から静電気が入ってきた場合、この絶縁性基板に静電
気が蓄積しやすくなる。この静電気の蓄積が多くなると
キャリア（電子またはホール）が半導体層に移動して半
導体の結晶構造にクラックを生じさせ、発光特性を劣化
させるという問題がある。
【０００６】本発明はこのような問題を解決するために
なされたもので、発光層を形成すべく半導体層が積層さ
れる基板が絶縁性基板で、ｐ側およびｎ側の両電極が基
板の表面に積層された半導体層側に設けられる場合であ
っても、ワイヤボンディングによる歩留りの低下や信頼
性の低下を招かないと共に、その基板に静電気を帯電さ
せないで、静電気による破壊や性能の低下を生じさせな
い半導体発光素子を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明による半導体発光
素子は、絶縁性基板と、該絶縁性基板上に発光層を形成
すべく半導体層が積層される半導体積層部と、該半導体
積層部の表面側の第１導電型の半導体層に電気的に接続
して設けられる第１の電極と、前記半導体積層部の一部
がエッチングにより除去されて露出する第２導電型の半
導体層に電気的に接続して設けられる第２の電極とから
発光素子チップがなり、該発光素子チップの前記絶縁性
基板の裏面が導電性部材上にボンディングされると共
に、前記第２の電極が前記絶縁性基板の側面を経て導電
性接着剤により直接前記導電性部材と接続されている。
【０００８】この構成にすることにより、第２の電極が
直接導電性部材と導電性の接着剤により接続されている
ため、信頼性が低下しやすいワイヤボンディングを第１
の電極側のみにすることができる。
【０００９】前記発光素子チップのダイボンディングが
導電性接着剤により行われ、該導電性接着剤の一部が前
記絶縁性基板の側面を経て前記第２の電極に繋がるよう
に設けられることにより、絶縁性基板の両面が同電位に
なるため、絶縁性基板はコンデンサの作用をせず、帯電
している静電気は放電し、その後も静電気が帯電するこ
とがない。その結果、静電気により半導体層の結晶構造
を破壊したりすることがない。
【００１０】前記発光層を形成すべく半導体層が積層さ
れる半導体積層部がチッ化ガリウム系化合物半導体から
なっておれば、とくに静電気に弱いチッ化ガリウム系化
合物半導体を用いた青色系の半導体発光素子の信頼性を
向上することができる。ここにチッ化ガリウム系化合物
半導体とは、III 族元素のＧａとＶ族元素のＮとの化合
物またはIII 族元素のＧａの一部がＡｌ、Ｉｎなどの他
のIII 族元素と置換したものおよび／またはＶ族元素の
Ｎの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合
物からなる半導体をいう。
【００１１】前記半導体発光素子がランプ型の発光素子
であれば、発光素子チップをダイボンディングするリー
ドの先端部を前記導電性部材とすることができ、また前
記半導体発光素子が発光素子チップをプリント基板上に
直接ボンディングして使用する場合や両端部に電極が設
けられる絶縁基板上に発光素子チップがマウントされる
チップ型発光素子の場合であれば、絶縁性基板上に設け
られる配線パターン（電極パターンを含む）を前記導電
性部材とすることができる。
【００１２】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子について説明をする。
【００１３】本発明の半導体発光素子に用いられるＬＥ
Ｄチップ１は、図２にその一例の断面説明図が示される
ように、サファイアなどからなる絶縁性基板２１と、絶
縁性基板２１上に発光層を形成すべく半導体層が積層さ
れる半導体積層部２６と、半導体積層部２６の表面側の
ｐ形層２５（第１導電型の半導体層）に電気的に接続し
て設けられるｐ側電極２８（第１の電極）と、半導体積
層部２６の一部がエッチングにより除去されて露出する
ｎ形層２３（第２導電型の半導体層）に電気的に接続し
て設けられるｎ側電極２９（第２の電極）とからなって
いる。そして、図１に本発明の半導体発光素子の一実施
形態の断面説明図が示されるように、そのＬＥＤチップ
１の絶縁性基板２１の裏面が接着剤４により接着され
て、第１のリード２の先端部にダイボンディングされて
いる。そして、第１のリード２の先端部（導電性部材）
とｎ側電極２９とが導電性接着剤９により電気的に接続
されている。
【００１４】ＬＥＤチップ１は、たとえば図２に示され
るように、サファイアからなる絶縁性基板２１上にたと
えばＧａＮからなる低温バッファ層、クラッド層となる
ｎ形のＧａＮおよび／またはＡｌＧａＮ系化合物半導体
（ＡｌとＧａとの比率が種々変わり得ることを意味す
る、以下同じ）の積層構造からなるｎ形層２３が１〜５
μｍ程度、バンドギャップエネルギーがクラッド層のそ
れよりも小さくなる材料、たとえばＩｎＧａＮ系（Ｉｎ
とＧａの比率が種々変わり得ることを意味する、以下同
じ）化合物半導体からなる活性層２４が０.０５〜０.３
μｍ程度、ｐ形のＧａＮおよび／またはＡｌＧａＮ系化
合物半導体からなるｐ形層（クラッド層）２５が０.２
〜１μｍ程度それぞれ積層され、半導体積層部２６が形
成されている。そして、その表面に設けられる図示しな
いたとえばＮｉとＡｕの合金層からなる電流拡散メタル
層などを介して、ｐ形層２５に電気的に接続してｐ側電
極２８がたとえばＴｉとＡｕとの積層構造により設けら
れ、積層された半導体層の一部がエッチングされて露出
するｎ形層２３と電気的に接続してｎ側電極２９がたと
えばＴｉとＡｌの合金層により設けられることにより、
ＬＥＤチップ１が形成されている。
【００１５】このＬＥＤチップ１が図１に示されるよう
に、第１のリード２の湾曲部にたとえばエポキシ系の接
着剤４によりダイボンディングされると共に、ｎ側電極
２９側の絶縁性基板２１の側面を経てｎ側電極２９と第
１のリード２とが電気的に接続されるようにＡｇペース
トなどの導電性接着剤９が設けられている。この導電性
接着剤９による電気的接続は、ｎ側電極２９部分から絶
縁基板２１の側面に沿って流れるように銀ペーストなど
の導電性接着剤を塗布して乾燥させることにより形成さ
れる。図２に示されるように、ＬＥＤチップ１の絶縁性
基板２１の上層はバッファ層を含むｎ形層２３のみで、
そのｎ形層２３にｎ側電極２９が設けられているため、
導電性接着剤９がその側面を経て設けられていてもｐ形
層とショートする恐れはない。その結果、ｎ側電極２９
と第１のリード２とはワイヤボンディングをすることな
く電気的に接続される。そして、ｐ側電極２８のみが第
２のリード３との間に金線５などのワイヤボンディング
により電気的に接続されている。そして、その周囲がＬ
ＥＤチップ１により発光する光を透過するエポキシ樹脂
などによりモールドされることにより、パッケージ６が
形成されることにより、発光ランプが形成されている。
なお、第１および第２のリード２、３は、たとえばＡｌ
などの導電性部材からなっている。
【００１６】本発明によれば、以上のように、発光部を
形成する半導体積層部２６が設けられる基板２１が絶縁
性基板で、ｐ側電極２８およびｎ側電極２９の両方とも
が積層された半導体層の表面側に設けられている半導体
発光素子であっても、一方のｎ側電極２９は導電性接着
剤９によりＬＥＤチップ１の側面を介して直接電気的に
接続されているので、ワイヤボンディングをする必要が
ない。その結果、基板に半導体基板が用いられ、裏面に
一方の電極が設けられるＬＥＤチップと同様にワイヤボ
ンディングは一方の電極のみで行えばよく、ワイヤボン
ディングに基づく不良の増加や信頼性の低下を招くこと
がない。
【００１７】前述の例では、ＬＥＤチップ１をダイボン
ディングする接着剤４にエポキシ系の絶縁性接着剤を用
いたが、この接着剤にＡｇペーストなどの導電性接着剤
を用いることができる。その場合、ＬＥＤチップ１をダ
イボンディングするために塗布する接着剤４の量をｎ側
電極２９側で多めに塗布しておき、ＬＥＤチップ１をダ
イボンディングすることにより、その接着剤４がＬＥＤ
チップ１の絶縁性基板に沿って這い上がり、ｎ側電極２
９と第１のリード２との接続用の導電性接着剤９を同時
に設けることができる。この構成にすることにより、少
ない工数でｎ側電極２９と第１のリード２との電気的接
続をすることができると共に、絶縁性基板２１の上面
（図２のＡ参照）を覆うｎ形層と下面（図２のＢ参照）
を覆う接着剤（導電性）４とが電気的に連結されて同電
位になっているため、絶縁性基板２１にキャリアが帯電
してコンデンサを形成することがない。そのため、外部
に導出されるリード２、３を介して静電気が入ってきて
も絶縁性基板２１に帯電することがない。その結果、静
電気が蓄積して半導体層側に流れて結晶構造を劣化させ
ることがなく、発光特性も低下しないで高特性を維持す
ることができて信頼性が向上する。
【００１８】さらに前述の例では、ＬＥＤチップ１がリ
ードの先端にボンディングされて樹脂で被覆される発光
ランプの例であったが、図３に示されるように、ガラス
エポキシなどの絶縁性基板からなるプリント基板上の配
線パターンに形成される場合でも同様である。すなわ
ち、絶縁性基板７の表面に配線パターン８ａ、８ｂが形
成され、その表面にＬＥＤチップ１がダイボンディング
される場合でも、１つの配線パターン８ａに接着剤４に
よりダイボンディングされると共に、ＬＥＤチップ１の
絶縁性基板の表面に積層されるｎ形層に電気的に接続し
て設けられるｎ側電極２９が前記１つの配線パターン８
ａに接続されるように、Ａｇペーストなどの導電性接着
剤９がＬＥＤチップ１の絶縁性基板２１の側面を介して
設けられることにより、ワイヤボンディングをすること
なくｎ側電極２９が１つの配線パターン８ａと電気的に
接続される。そして他方のｐ側電極２８は金線などのワ
イヤボンディングにより他の配線パターン８ｂと接続さ
れる。この場合も接着剤４に導電性接着剤が用いられる
ことにより、ＬＥＤチップ１の絶縁性基板２１の両面が
同電位に保持されるため、この絶縁性基板２１を介して
静電気が帯電することがない。その結果、プリント基板
上に直接ダイボンディングされる半導体発光素子でも、
そのワイヤボンディングの工数を少なくすることができ
ると共に、前述と同様に発光特性を高度に維持した信頼
性の高い半導体発光素子となる。プリント基板でなくて
セラミックスなどの絶縁基板の両端部に端子電極（電極
パターン）が設けられて、その一方にＬＥＤチップ１が
マウントされるチップ型発光素子でも同様である。
【００１９】なお、前述の各例ではＬＥＤチップがダブ
ルヘテロ接合構造であったが、ダブルヘテロ接合構造で
なくても通常のｐｎ接合構造のもでもよい。また、チッ
化ガリウム系化合物半導体でなくても絶縁性基板上に半
導体層が積層される構造の半導体発光素子であれば同様
に本発明の構造とすることができる。
【００２０】
【発明の効果】本発明によれば、絶縁性基板上に半導体
層が積層されて一面側に２つの電極が設けられる半導体
発光素子においても、ワイヤボンディングの数を増やす
必要がない。そのため、歩留りの低下や信頼性の低下を
招来することがない。
【００２１】さらにＬＥＤチップの絶縁性基板の裏面が
導電性接着剤によりダイボンディングされ、その上層の
半導体層の電極と電気的に接続されることにより、静電
気がＬＥＤチップの絶縁性基板に帯電して、それが元で
素子を破壊するということがない。そのため、絶縁性基
板が用いられる半導体発光素子においても、発光特性を
高度に維持することができ、信頼性の高い半導体発光素
子が得られる。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の断面説
明図である。
【図２】図１のＬＥＤチップの一例の断面説明図であ
る。
【図３】本発明の半導体発光素子の他の実施形態の断面
説明図である。
【図４】従来の絶縁性基板を有するＬＥＤチップを用い
た発光ランプの一例の説明図である。
【符号の説明】
１ ＬＥＤチップ ２ 第１のリード ３ 第２のリード ９ 導電性接着剤 ２１ 絶縁性基板 ２３ ｎ形層 ２５ ｐ形層 ２６ 半導体積層部 ２８ ｐ側電極 ２９ ｎ側電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板と、該絶縁性基板上に発光層
    を形成すべく半導体層が積層される半導体積層部と、該
    半導体積層部の表面側の第１導電型の半導体層に電気的
    に接続して設けられる第１の電極と、前記半導体積層部
    の一部がエッチングにより除去されて露出する第２導電
    型の半導体層に電気的に接続して設けられる第２の電極
    とから発光素子チップがなり、該発光素子チップの前記
    絶縁性基板の裏面が導電性部材上にボンディングされる
    と共に、前記第２の電極が前記絶縁性基板の側面を経て
    導電性接着剤により直接前記導電性部材と接続されてな
    る半導体発光素子。
  2. 【請求項２】 前記発光素子チップのダイボンディング
    が導電性接着剤により行われ、該導電性接着剤の一部が
    前記絶縁性基板の側面を経て前記第２の電極に繋がるよ
    うに設けられてなる請求項１記載の半導体発光素子。
  3. 【請求項３】 前記発光層を形成すべく半導体層が積層
    される半導体積層部がチッ化ガリウム系化合物半導体か
    らなる請求項１または２記載の半導体発光素子。
  4. 【請求項４】 前記導電性部材が、発光素子チップをダ
    イボンディングするリードの先端部または絶縁性基板上
    に設けられる配線パターンである請求項１、２または３
    記載の半導体発光素子。
JP11807297A 1997-05-08 1997-05-08 半導体発光素子 Pending JPH10308537A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11807297A JPH10308537A (ja) 1997-05-08 1997-05-08 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11807297A JPH10308537A (ja) 1997-05-08 1997-05-08 半導体発光素子

Publications (1)

Publication Number Publication Date
JPH10308537A true JPH10308537A (ja) 1998-11-17

Family

ID=14727317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11807297A Pending JPH10308537A (ja) 1997-05-08 1997-05-08 半導体発光素子

Country Status (1)

Country Link
JP (1) JPH10308537A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562488B1 (ko) * 1997-07-15 2006-06-08 로무 가부시키가이샤 반도체 발광소자
JP2011510493A (ja) * 2008-01-19 2011-03-31 鶴山麗得電子實業有限公司 Ｌｅｄ、ｌｅｄを有するパッケージ構造体、およびｌｅｄを製作する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562488B1 (ko) * 1997-07-15 2006-06-08 로무 가부시키가이샤 반도체 발광소자
JP2011510493A (ja) * 2008-01-19 2011-03-31 鶴山麗得電子實業有限公司 Ｌｅｄ、ｌｅｄを有するパッケージ構造体、およびｌｅｄを製作する方法

Similar Documents

Publication Publication Date Title
KR100853064B1 (ko) 복합발광소자
JP3399440B2 (ja) 複合発光素子と発光装置及びその製造方法
JP3643225B2 (ja) 光半導体チップ
JP3663281B2 (ja) 半導体発光素子
US20040256631A1 (en) GaN LED for flip-chip bonding and method of fabricating the same
JP3627822B2 (ja) 半導体発光素子、およびその製造方法
JP2000133845A (ja) 半導体発光素子
JP2001217461A (ja) 複合発光素子
US7126163B2 (en) Light-emitting diode and its manufacturing method
JP3911839B2 (ja) 半導体発光装置
JPH10270761A (ja) 半導体発光素子およびその製法
JP2006073618A (ja) 光学素子およびその製造方法
JPH11121797A (ja) チップ型半導体発光装置
KR101360881B1 (ko) 전도성 연결 배선을 구비한 발광 다이오드
JP3571477B2 (ja) 半導体発光素子
JPH10321915A (ja) 半導体発光素子
JPH10308537A (ja) 半導体発光素子
JP4144676B2 (ja) チップ型発光ダイオードの製造方法
JP2000012898A (ja) 半導体発光装置
JP3787206B2 (ja) 半導体発光素子
JP3917619B2 (ja) 半導体発光素子の製法
US20210376212A1 (en) Semiconductor light emitting device and method of manufacturing the same
KR20030033590A (ko) 정전압 소자를 구비한 발광소자 및 그 제조방법
JP2718339B2 (ja) 発光ダイオードチップおよび発光ダイオード
KR200260167Y1 (ko) 정전압소자를 구비한 발광소자