JPH10301861A - Bus control circuit and method for testing the same - Google Patents
Bus control circuit and method for testing the sameInfo
- Publication number
- JPH10301861A JPH10301861A JP9112510A JP11251097A JPH10301861A JP H10301861 A JPH10301861 A JP H10301861A JP 9112510 A JP9112510 A JP 9112510A JP 11251097 A JP11251097 A JP 11251097A JP H10301861 A JPH10301861 A JP H10301861A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- command
- error
- unit
- response data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば電子交換機
等のように複数の制御装置を有する装置において、各制
御装置間をデータバスで接続するために各制御装置内に
設けられるバス制御回路と、その試験方法に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bus control circuit provided in each control device for connecting each control device by a data bus in an apparatus having a plurality of control devices such as an electronic exchange. And the test method.
【０００２】[0002]
【従来の技術】図２は、従来のバス制御回路の一例を示
す構成図である。２個のバス制御回路１０Ａ，１０Ｂ
は、それぞれ中央処理装置（以下、「ＣＰＵ」という）
１Ａ，１Ｂに内部バス２Ａ，２Ｂを介して接続されてい
る。各ＣＰＵ１Ａ，１Ｂは、それぞれ相互に連携しなが
らデータ処理を行うもので、バス制御回路１０Ａ，１０
Ｂを通してデータバス３に接続され、このデータバス３
を介してコマンドや応答の送受信を行うようになってい
る。また、バス制御回路１０Ａ，１０Ｂは、同一の構成
となっている。例えば、バス制御回路１０Ａは、内部バ
ス２Ａを介してＣＰＵ１Ａに接続されたコマンド生成部
１１及び応答データ生成部１２を有している。コマンド
生成部１１は、ＣＰＵ１Ａからの指示に基づいて、デー
タバス３を介してＣＰＵ１Ｂ側へ送信するための所定の
形式の送信コマンドＳＣＭを生成するものである。応答
データ生成部１２は、データバス３から送られてきた受
信コマンドＲＣＭの内容をチェックし、異常が無ければ
ＣＰＵ１Ａへ転送し、ＣＰＵ１Ａからの応答を編集して
応答データＡＮＳを生成する。もし異常が有れば、応答
データ生成部１２は、その異常状態に対応するエラーコ
ードを含む応答データＡＮＳを生成する機能を有してい
る。2. Description of the Related Art FIG. 2 is a block diagram showing an example of a conventional bus control circuit. Two bus control circuits 10A, 10B
Are central processing units (hereinafter referred to as "CPU")
1A and 1B are connected via internal buses 2A and 2B. The CPUs 1A and 1B perform data processing in cooperation with each other, and the bus control circuits 10A and 10B
B, and is connected to the data bus 3.
Commands and responses are transmitted and received via the. The bus control circuits 10A and 10B have the same configuration. For example, the bus control circuit 10A has a command generation unit 11 and a response data generation unit 12 connected to the CPU 1A via the internal bus 2A. The command generation unit 11 generates a transmission command SCM of a predetermined format for transmission to the CPU 1B via the data bus 3 based on an instruction from the CPU 1A. The response data generation unit 12 checks the contents of the received command RCM sent from the data bus 3, transfers the received command to the CPU 1A if there is no abnormality, edits the response from the CPU 1A, and generates response data ANS. If there is an abnormality, the response data generation unit 12 has a function of generating response data ANS including an error code corresponding to the abnormal state.
【０００３】コマンド生成部１１からの送信コマンドＳ
ＣＭと、応答データ生成部１２からの応答データＡＮＳ
は、送信チェック部１３に与えられる。送信チェック部
１３は、与えられた送信コマンドＳＣＭ及び応答データ
ＡＮＳの形式が正しいか否かをチェックし、正しければ
それらの送信コマンドＳＣＭ及び応答データＡＮＳを送
信部１４へ出力する。もし、誤りが含まれていれば、そ
れらの送信コマンドＳＣＭ及び応答データＡＮＳを、送
信部１４へ出力せずに廃棄する機能を有している。送信
部１４は、送信チェック部１３でチェックされた送信コ
マンドＳＣＭ及び応答データＡＮＳに、伝送誤りチェッ
ク用の検査符号（以下、「ＣＲＣ符号」という）を付加
した伝送フレームＴＦを生成して、所定のインタフェー
スに基づき、データバス３に直列に送信するものであ
る。一方、データバス３には、受信部１５が接続されて
いる。受信部１５は、データバス３から送られてくる伝
送フレームＴＦを所定のインタフェースに基づいて受信
するものである。受信部１５は、その受信した伝送フレ
ームＴＦ中のＣＲＣ符号をチェックして伝送誤りが有る
場合にはその伝送フレームＴＦを廃棄し、伝送誤り無し
に受信された伝送フレームＴＦのＣＲＣ符号を削除して
受信コマンドＲＣＭとして、前記応答データ生成部１２
へ出力する機能を有している。The transmission command S from the command generation unit 11
CM and response data ANS from response data generation unit 12
Is given to the transmission check unit 13. The transmission check unit 13 checks whether the format of the given transmission command SCM and response data ANS is correct, and outputs the transmission command SCM and response data ANS to the transmission unit 14 if they are correct. If an error is included, the transmission command SCM and the response data ANS are discarded without being output to the transmission unit 14. The transmission unit 14 generates a transmission frame TF in which a transmission error check code (hereinafter, referred to as a “CRC code”) is added to the transmission command SCM and the response data ANS checked by the transmission check unit 13, Is transmitted in series to the data bus 3 on the basis of the above interface. On the other hand, a receiving unit 15 is connected to the data bus 3. The receiving unit 15 receives the transmission frame TF transmitted from the data bus 3 based on a predetermined interface. The receiving unit 15 checks the CRC code in the received transmission frame TF, and if there is a transmission error, discards the transmission frame TF and deletes the CRC code of the transmission frame TF received without transmission error. As a received command RCM, the response data generation unit 12
It has the function of outputting to
【０００４】このようなバス制御回路１０Ａ，１０Ｂに
よって、例えば、ＣＰＵ１ＡからＣＰＵ１Ｂに対してコ
マンドを伝送する場合の動作を説明する。まず、ＣＰＵ
１Ａから内部バス２Ａを介してバス制御回路１０Ａのコ
マンド生成部１１に、コマンド生成の指示が転送され
る。ＣＰＵ１Ａからの指示に基づいて、コマンド生成部
１１で送信コマンドＳＣＭが生成され、送信チェック部
１３へ出力される。送信コマンドＳＣＭは、送信チェッ
ク部１３においてフォーマット及びコード等の妥当性チ
ェックが行われる。送信チェック部１３でのチェックの
結果、誤りが無いと判断されると、送信コマンドＳＣＭ
は送信部１４に出力される。もし、誤りが有ると判断さ
れれば、送信コマンドＳＣＭは廃棄される。送信部１４
へ送られた送信コマンドＳＣＭは、ＣＲＣ符号が付加さ
れて、伝送フレームＴＦが生成される。伝送フレームＴ
Ｆは、所定のインタフェースに基づいて、送信部１４か
らデータバス３に送信される。データバス３を介して伝
送された伝送フレームＴＦは、ＣＰＵ１Ｂ側のバス制御
回路１０Ｂ内の受信部１５によって受信される。受信部
１５において、受信された伝送フレームＴＦ中のＣＲＣ
符号によって伝送エラーの有無がチェックされる。伝送
エラーが有る場合、伝送フレームＴＦは廃棄される。伝
送エラーが無い場合、伝送フレームＴＦ中のＣＲＣ符号
が削除され、受信コマンドＲＣＭとして応答データ生成
部１２へ出力される。更に、応答データ生成部１２にお
いて、受信コマンドＲＣＭのフォーマット及びコードの
妥当性チェックが行われる。[0004] The operation when a command is transmitted from the CPU 1A to the CPU 1B by the bus control circuits 10A and 10B will be described. First, CPU
A command generation instruction is transferred from 1A to the command generation unit 11 of the bus control circuit 10A via the internal bus 2A. A transmission command SCM is generated by the command generation unit 11 based on an instruction from the CPU 1A, and is output to the transmission check unit 13. The transmission command SCM is subjected to a validity check of the format and code in the transmission check unit 13. If the transmission check unit 13 determines that there is no error, the transmission command SCM
Is output to the transmission unit 14. If it is determined that there is an error, the transmission command SCM is discarded. Transmission unit 14
The transmission command SCM sent to is added with a CRC code to generate a transmission frame TF. Transmission frame T
F is transmitted from the transmission unit 14 to the data bus 3 based on a predetermined interface. The transmission frame TF transmitted via the data bus 3 is received by the receiving unit 15 in the bus control circuit 10B on the CPU 1B side. In the receiving unit 15, the CRC in the received transmission frame TF
The presence or absence of a transmission error is checked by the code. If there is a transmission error, the transmission frame TF is discarded. If there is no transmission error, the CRC code in the transmission frame TF is deleted and output to the response data generation unit 12 as the received command RCM. Further, in the response data generating unit 12, the format and code of the received command RCM are checked for validity.
【０００５】応答データ生成部１２でのチェックの結
果、誤りが無いと判断されると、受信コマンドＲＣＭは
内部バス２Ｂを介してＣＰＵ１Ｂへ転送される。ＣＰＵ
１Ｂにおいて、受信コマンドＲＣＭに応じたデータが生
成され、内部バス２Ｂを介して応答データ生成部１２へ
転送される。応答データ生成部１２において、ＣＰＵ１
Ｂからのデータに基づいた所定のフォーマットの応答デ
ータＡＮＳが生成され、送信チェック部１３へ出力され
る。一方、応答データ生成部１２でのチェックの結果、
誤りが有ると判断されると、この応答データ生成部１２
によって、エラーコードを含む応答データＡＮＳが生成
され、送信チェック部１３へ出力される。送信チェック
部１３において、応答データＡＮＳのフォーマット及び
コード等の妥当性チェックが行われる。送信チェック部
１３でのチェックの結果、誤りが無いと判断されると、
応答データＡＮＳは送信部１４に出力される。もし、誤
りが有ると判断されれば、応答データＡＮＳは廃棄され
る。When it is determined that there is no error as a result of the check in the response data generation unit 12, the received command RCM is transferred to the CPU 1B via the internal bus 2B. CPU
At 1B, data corresponding to the received command RCM is generated and transferred to the response data generation unit 12 via the internal bus 2B. In the response data generation unit 12, the CPU 1
Response data ANS of a predetermined format based on the data from B is generated and output to transmission check unit 13. On the other hand, as a result of the check in the response data generation unit 12,
If it is determined that there is an error, the response data generation unit 12
As a result, response data ANS including an error code is generated and output to the transmission check unit 13. The transmission check unit 13 checks the validity of the format and code of the response data ANS. When it is determined that there is no error as a result of the check in the transmission check unit 13,
The response data ANS is output to the transmission unit 14. If it is determined that there is an error, the response data ANS is discarded.
【０００６】送信部１４において、応答データＡＮＳに
ＣＲＣ符号が付加され、伝送フレームＴＦが生成され
る。伝送フレームＴＦは、所定のインタフェースに基づ
いて、送信部１４からデータバス３に送信される。デー
タバス３を介して伝送された伝送フレームＴＦは、ＣＰ
Ｕ１Ａ側のバス制御回路１０Ａ内の受信部１５によって
受信される。受信部１５において、受信された伝送フレ
ームＴＦ中のＣＲＣ符号により伝送エラーの有無がチェ
ックされる。伝送エラーが有る場合、伝送フレームＴＦ
は廃棄される。伝送エラーが無い場合、伝送フレームＴ
Ｆ中のＣＲＣ符号が削除され、受信コマンドＲＣＭとし
て応答データ生成部１２へ出力される。応答データ生成
部１２において、更に受信コマンドＲＣＭのフォーマッ
ト及びコードの妥当性チェックが行われ，そのチェック
結果とともに、応答データＡＮＳが内部バス２Ａを介し
てＣＰＵ１Ａへ転送される。[0006] In the transmission section 14, a CRC code is added to the response data ANS to generate a transmission frame TF. The transmission frame TF is transmitted from the transmission unit 14 to the data bus 3 based on a predetermined interface. The transmission frame TF transmitted via the data bus 3 is CP
It is received by the receiving unit 15 in the bus control circuit 10A on the U1A side. In the receiving unit 15, the presence or absence of a transmission error is checked based on the CRC code in the received transmission frame TF. If there is a transmission error, the transmission frame TF
Is discarded. If there is no transmission error, the transmission frame T
The CRC code in F is deleted and output to the response data generation unit 12 as the received command RCM. The response data generation unit 12 further checks the validity of the format and code of the received command RCM, and transfers the response data ANS together with the check result to the CPU 1A via the internal bus 2A.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、従来の
バス制御回路１０Ａ，１０Ｂでは、次のような課題があ
った。即ち、システム開発におけるデバッグやテスト時
に、故意に誤った送信コマンドＳＣＭを生成して相手側
に伝送し、その相手側の誤り検出機能を試験する必要が
ある。しかし、従来のバス制御回路１０Ａ，１０Ｂで
は、コマンド生成部１１及び応答データ生成部１２で生
成された送信コマンドＳＣＭ、及び応答データＡＮＳ
は、送信チェック部１３で妥当性チェックが行われ、誤
りがあれば廃棄されるようになっている。このため、バ
ス制御回路１０Ａ，１０Ｂから誤りを含む送信コマンド
ＳＣＭを伝送することができず、誤りのある送信コマン
ドＳＣＭを送信するためのテスト用のバス制御回路を別
に用意して、試験を行う必要があった。本発明は、前記
従来技術が持っていた課題を解決し、テストモードの指
定によって、誤りのある送信コマンドＳＣＭを送信する
ことのできるバス制御回路と、その試験方法を提供する
ものである。However, the conventional bus control circuits 10A and 10B have the following problems. That is, at the time of debugging or testing in system development, it is necessary to intentionally generate and transmit an erroneous transmission command SCM to the other party and test the error detection function of the other party. However, in the conventional bus control circuits 10A and 10B, the transmission command SCM generated by the command generation unit 11 and the response data generation unit 12, and the response data ANS
Are checked by the transmission check unit 13 and discarded if there is an error. For this reason, the transmission command SCM including the error cannot be transmitted from the bus control circuits 10A and 10B, and a test bus control circuit for transmitting the transmission command SCM having the error is separately prepared to perform the test. Needed. The present invention solves the problems of the prior art, and provides a bus control circuit capable of transmitting an erroneous transmission command SCM by designating a test mode, and a test method therefor.
【０００８】[0008]
【課題を解決するための手段】前記課題を解決するた
め、本発明の内の第１の発明は、バス制御回路におい
て、テストモード時には誤りを含むテスト用の送信コマ
ンドを生成し、非テストモード時には誤りの無い正常な
送信コマンドを生成するコマンド生成部と、テストモー
ド時には受信コマンド中のエラーコードを検出して出力
し、非テストモード時には受信コマンド中の誤りをチェ
ックし、誤りがある場合にはその誤りに対応するエラー
コードを含む応答データを生成し、誤りが無い場合には
該受信コマンドに対する応答データを生成する応答デー
タ生成部と、次のような送信チェック部、選択部、送信
部、及び受信部を備えている。送信チェック部は、前記
送信コマンド及び応答データが与えられ、これらの送信
コマンド及び応答データの誤りをチェックし、誤りがあ
る場合には該送信コマンド及び応答データを廃棄し、誤
りが無い場合には該送信コマンド及び応答データをその
まま出力するものである。選択部は、前記コマンド生成
部からの送信コマンドと前記送信チェック部からの送信
コマンド及び応答データとが与えられ、前記テストモー
ド時には該コマンド生成部からの送信コマンドを選択
し、前記非テストモード時には該送信チェック部からの
送信コマンド及び応答データを選択して出力するもので
ある。According to a first aspect of the present invention, there is provided a bus control circuit which generates a test transmission command including an error in a test mode, and generates a test transmission command in a non-test mode. Sometimes a command generation unit that generates a normal transmission command without error, detects and outputs an error code in the received command in the test mode, checks the error in the received command in the non-test mode, Generates a response data including an error code corresponding to the error, and if there is no error, generates a response data corresponding to the received command, a transmission check unit, a selection unit, and a transmission unit as described below. , And a receiving unit. The transmission check unit is provided with the transmission command and the response data, checks the transmission command and the response data for errors, discards the transmission command and the response data if there is an error, and discards the transmission command and the response data if there is no error. The transmission command and the response data are output as they are. The selection unit is provided with a transmission command from the command generation unit, a transmission command and response data from the transmission check unit, selects a transmission command from the command generation unit in the test mode, and selects a transmission command from the command generation unit in the non-test mode. The transmission command and response data from the transmission check unit are selected and output.
【０００９】送信部は、前記選択部から出力される送信
コマンド及び応答データに伝送誤りチェック用の検査符
号を付加し伝送フレームとしてデータバスに送信するも
のである。そして、受信部は、前記データバス上の前記
伝送フレームを受信するとともに、前記検査符号によっ
て伝送誤りの有無をチェックして誤りの有る伝送フレー
ムを廃棄し、誤りの無い伝送フレームの該検査符号を削
除し前記受信コマンドとして前記応答データ生成部に出
力するものである。第２の発明は、第１の発明における
バス制御回路の試験方法を次のような手順で行ってい
る。まず、第１及び第２の２個のバス制御回路をデータ
バスに共通接続する接続処理と、前記第１のバス制御回
路をテストモードに設定し、前記第２のバス制御回路を
非テストモードに設定するモード設定処理を行う。次
に、前記第１のバス制御回路のコマンド生成部から誤り
を含む送信コマンドを生成して該第１のバス制御回路の
送信部から第１の伝送フレームとして前記データバスに
送信する第１の送信処理と、前記データバスに送信され
た前記第１の伝送フレームを前記第２のバス制御回路の
受信部で受信する第１の受信処理を行う。The transmission section adds a check code for transmission error check to the transmission command and response data output from the selection section, and transmits the transmission command and response data to the data bus as a transmission frame. Then, the receiving unit receives the transmission frame on the data bus, checks presence / absence of a transmission error by the check code, discards the erroneous transmission frame, and replaces the check code of the error-free transmission frame with the check code. The received command is deleted and output to the response data generating unit as the received command. In the second invention, the test method of the bus control circuit in the first invention is performed according to the following procedure. First, a connection process for commonly connecting the first and second two bus control circuits to a data bus, setting the first bus control circuit to a test mode, and setting the second bus control circuit to a non-test mode Perform the mode setting process to set to. Next, a first command which generates a transmission command including an error from the command generation unit of the first bus control circuit and transmits the transmission command as a first transmission frame from the transmission unit of the first bus control circuit to the data bus. A transmission process and a first reception process of receiving the first transmission frame transmitted to the data bus by a reception unit of the second bus control circuit are performed.
【００１０】続いて、前記第２のバス制御回路の受信部
における第１の受信処理によって得られた受信コマンド
に基づいて該第２のバス制御回路の応答データ生成部に
よって対応する応答データを生成する応答処理と、前記
応答処理によって生成された応答データを前記第２のバ
ス制御回路の送信部から第２の伝送フレームとして前記
データバスに送信する第２の送信処理と、前記データバ
スに送信された前記第２の伝送フレームを前記第１のバ
ス制御回路の受信部で受信する第２の受信処理を行う。
そして、前記第１のバス制御回路の受信部における第２
の受信処理によって得られた受信コマンドに、前記第１
の送信処理で送信した前記送信コマンドに含まれる誤り
に対応したエラーコードが含まれているか否かを判定す
る判定処理を行う。第１の発明によれば、以上のように
バス制御回路を構成したので、次のような作用が行われ
る。Subsequently, corresponding response data is generated by a response data generation unit of the second bus control circuit based on the reception command obtained by the first reception processing in the reception unit of the second bus control circuit. Response processing, transmitting the response data generated by the response processing from the transmission unit of the second bus control circuit to the data bus as a second transmission frame, and transmitting the response data to the data bus. A second reception process is performed in which the received second transmission frame is received by the receiving unit of the first bus control circuit.
Then, the second in the receiving unit of the first bus control circuit
The reception command obtained by the reception processing of
A determination process is performed to determine whether or not an error code corresponding to the error included in the transmission command transmitted in the transmission process is included. According to the first aspect, since the bus control circuit is configured as described above, the following operation is performed.
【００１１】テストモード時には、コマンド生成部から
誤りを含む送信コマンドが生成され、選択部を介して送
信部からデータバスに送信される。データバスによって
送信されてくる伝送フレームは、受信部によって受信さ
れ、伝送誤りがチェックされた後、応答データ生成部に
与えられ、受信コマンド中のエラーコードが検出され
る。一方、非テストモード時には、コマンド生成部で生
成された送信コマンドは、送信チェック部で誤りのチェ
ックが行われ、正しい送信コマンドのみが選択部を介し
て送信部からデータバスに送信される。第２の発明によ
れば、次のような作用が行われる。第１の発明のバス制
御回路が２個データバスに接続され、その第１のバス制
御回路はテストモードに、第２のバス制御回路が非テス
トモードに設定される。次に、第１のバス制御回路のコ
マンド生成部によって誤りを含む送信コマンドが生成さ
れ、データバスに送信されて第２のバス制御回路の受信
部で受信される。第２のバス制御回路の応答データ生成
部によって、エラーコードを含む応答データが生成さ
れ、データバスに送信される。応答データは第１のバス
制御部の受信部で受信され、コマンド生成部で生成され
た誤りに対応するエラーコードが含まれているか否かが
判定される。In the test mode, a transmission command containing an error is generated from the command generation unit, and transmitted from the transmission unit to the data bus via the selection unit. The transmission frame transmitted by the data bus is received by the reception unit, and after a transmission error is checked, the transmission frame is provided to the response data generation unit, and an error code in the reception command is detected. On the other hand, in the non-test mode, the transmission command generated by the command generation unit is checked for errors by the transmission check unit, and only the correct transmission command is transmitted from the transmission unit to the data bus via the selection unit. According to the second aspect, the following operation is performed. Two bus control circuits of the first invention are connected to the data bus, the first bus control circuit is set to a test mode, and the second bus control circuit is set to a non-test mode. Next, a transmission command including an error is generated by the command generation unit of the first bus control circuit, transmitted to the data bus, and received by the reception unit of the second bus control circuit. Response data including an error code is generated by the response data generation unit of the second bus control circuit and transmitted to the data bus. The response data is received by the receiving section of the first bus control section, and it is determined whether or not an error code corresponding to the error generated by the command generating section is included.
【００１２】[0012]
【発明の実施の形態】図１は、本発明の実施形態を示す
バス制御回路の構成図である。２個のバス制御回路２０
Ａ，２０Ｂは、それぞれＣＰＵ１Ａ，１Ｂに内部バス２
Ａ，２Ｂを介して接続されている。各ＣＰＵ１Ａ，１Ｂ
は、それぞれ相互に連携しながらデータ処理を行うもの
で、バス制御回路２０Ａ，２０Ｂを通してデータバス３
に接続され、このデータバス３を介してコマンドや応答
の送受信を行うようになっている。バス制御回路２０
Ａ，２０Ｂは、同一の構成となっている。例えば、バス
制御回路２０Ａは、内部バス２Ａを介してＣＰＵ１Ａに
接続されたコマンド生成部２１及び応答データ生成部２
２を有している。コマンド生成部２１は、テストモード
及び非テストモードである通常モードのモード設定を行
うためのモード信号ＭＯＤが与えられており、テストモ
ード時には誤りを含むテスト用の送信コマンドＳＣＭを
生成する。また、通常モード時には、コマンド生成部２
１は、ＣＰＵ１Ａから内部バス２Ａを通して与えられた
指示に基づいて、データバス３を介してＣＰＵ１Ｂ側へ
送信するための所定の形式の送信コマンドＳＣＭを生成
する機能を有している。FIG. 1 is a configuration diagram of a bus control circuit showing an embodiment of the present invention. Two bus control circuits 20
A and 20B are connected to the CPUs 1A and 1B, respectively.
A and 2B are connected. Each CPU 1A, 1B
Perform data processing in cooperation with each other, and perform data processing through the bus control circuits 20A and 20B.
, And transmits and receives commands and responses via the data bus 3. Bus control circuit 20
A and 20B have the same configuration. For example, the bus control circuit 20A includes a command generation unit 21 and a response data generation unit 2 connected to the CPU 1A via the internal bus 2A.
Two. The command generation unit 21 is supplied with a mode signal MOD for setting the mode in the normal mode, which is the test mode and the non-test mode, and generates a test transmission command SCM including an error in the test mode. In the normal mode, the command generation unit 2
1 has a function of generating a transmission command SCM of a predetermined format for transmission to the CPU 1B via the data bus 3 based on an instruction given from the CPU 1A via the internal bus 2A.
【００１３】応答データ生成部２２は、同様にモード信
号ＭＯＤが与えられており、テストモード時には受信コ
マンドＲＣＭ中のエラーコードを検出する。また、通常
モード時には、応答データ生成部２２は、データバス３
から送られてきた受信コマンドＲＣＭの内容をチェック
し、異常が無ければＣＰＵ１Ａへ転送し、ＣＰＵ１Ａか
らの応答を編集して応答データＡＮＳを生成する。もし
異常が有れば、その異常状態に対応するエラーコードを
含む応答データＡＮＳを生成する機能を有している。コ
マンド生成部２１からの送信コマンドＳＣＭと、応答デ
ータ生成部２２からの応答データＡＮＳは、送信チェッ
ク部２３に与えられる。送信チェック部２３は、与えら
れた送信コマンドＳＣＭ及び応答データＡＮＳの形式が
正しいか否かをチェックし、正しければそれらの送信コ
マンドＳＣＭ及び応答データＡＮＳを選択部２４の第１
の入力側へ出力する機能を有している。もし、誤りが含
まれていれば、それらの送信コマンドＳＣＭ及び応答デ
ータＡＮＳを、選択部２４へ出力せずに廃棄する機能を
有している。The response data generator 22 is similarly supplied with the mode signal MOD, and detects an error code in the received command RCM in the test mode. Also, in the normal mode, the response data generation unit 22
It checks the contents of the received command RCM sent from the server, and if there is no abnormality, transfers the received command to the CPU 1A, edits the response from the CPU 1A, and generates response data ANS. If there is an abnormality, it has a function of generating response data ANS including an error code corresponding to the abnormal state. The transmission command SCM from the command generation unit 21 and the response data ANS from the response data generation unit 22 are given to the transmission check unit 23. The transmission check unit 23 checks whether or not the format of the given transmission command SCM and response data ANS is correct.
Output to the input side. If an error is included, a function is provided for discarding the transmission command SCM and the response data ANS without outputting them to the selection unit 24.
【００１４】選択部２４は、前記送信チェック部２３に
接続された第１の入力側と、前記コマンド生成部２１に
接続された第２の入力側を有しており、モード信号ＭＯ
Ｄに応じて、通常モード時には第１の入力側を、テスト
モード時には第２の入力側を選択して出力するものであ
る。選択部２４の出力側は、送信部２５の入力側に接続
されている。送信部２５は、選択部２４から出力された
送信コマンドＳＣＭ及び応答データＡＮＳに、ＣＲＣ符
号を付加した伝送フレームＴＦを生成して、所定のイン
タフェースに基づき、データバス３に直列に送信するも
のである。一方、データバス３には、送られてくる伝送
フレームＴＦを所定のインタフェースに基づいて受信す
る受信部２６が接続されている。受信部２６は、受信し
た伝送フレームＴＦ中のＣＲＣ符号をチェックして伝送
誤りが有る場合にはその伝送フレームＴＦを廃棄し、伝
送誤りが無い場合には受信された伝送フレームＴＦのＣ
ＲＣ符号を削除して受信コマンドＲＣＭとして、前記応
答データ生成部２２へ出力する機能を有している。図３
は、図１のバス制御回路２０Ａ，２０Ｂの試験時の動作
シーケンス図である。以下、図３を参照しつつ、図１の
試験時の動作を説明する。The selection section 24 has a first input side connected to the transmission check section 23 and a second input side connected to the command generation section 21.
According to D, the first input side is selected in the normal mode, and the second input side is selected and output in the test mode. The output side of the selection unit 24 is connected to the input side of the transmission unit 25. The transmission unit 25 generates a transmission frame TF obtained by adding a CRC code to the transmission command SCM and the response data ANS output from the selection unit 24, and transmits the transmission frame TF to the data bus 3 in series based on a predetermined interface. is there. On the other hand, the data bus 3 is connected to a receiving unit 26 that receives the transmitted transmission frame TF based on a predetermined interface. The receiving unit 26 checks the CRC code in the received transmission frame TF, discards the transmission frame TF when there is a transmission error, and discards the C of the received transmission frame TF when there is no transmission error.
It has a function of deleting the RC code and outputting it as a received command RCM to the response data generation unit 22. FIG.
FIG. 3 is an operation sequence diagram at the time of testing the bus control circuits 20A and 20B of FIG. 1 will be described below with reference to FIG.
【００１５】まず、バス制御回路２０Ａ，２０Ｂをデー
タバス３に接続し、モード信号ＭＯＤにより、バス制御
回路２０Ａをテストモード、バス制御回路２０Ｂを通常
モードにそれぞれ設定する。次に、バス制御回路２０Ａ
のコマンド生成部２１から誤りを含む送信コマンドＳＣ
Ｍを生成する。生成された送信コマンドＳＣＭは、選択
部２４の第２の入力側に与えられる。選択部２４はテス
トモードに設定されているので、第２の入力側が選択さ
れて、送信コマンドＳＣＭは送信部２５へそのまま出力
される。送信部２５において、送信コマンドＳＣＭにＣ
ＲＣ符号が付加されて、伝送フレームＴＦが生成され
る。生成された伝送フレームＴＦは、送信部２５からデ
ータバス３へ出力される。データバス３を通して伝送さ
れた伝送フレームＴＦは、バス制御回路２０Ｂの受信部
２６で受信される。受信部２６において、伝送フレーム
ＴＦ中のＣＲＣ符号がチェックされる。そして、伝送誤
りが無いと判断されると、伝送フレームＴＦからＣＲＣ
符号が削除され、受信部２６から応答データ生成部２２
へ受信コマンドＲＣＭが出力される。First, the bus control circuits 20A and 20B are connected to the data bus 3, and the mode signal MOD sets the bus control circuit 20A to the test mode and the bus control circuit 20B to the normal mode. Next, the bus control circuit 20A
Command SC containing an error from the command generation unit 21
Generate M. The generated transmission command SCM is provided to the second input side of the selection unit 24. Since the selection unit 24 is set to the test mode, the second input side is selected, and the transmission command SCM is output to the transmission unit 25 as it is. In the transmission unit 25, C is added to the transmission command SCM.
An RC code is added to generate a transmission frame TF. The generated transmission frame TF is output from the transmission unit 25 to the data bus 3. The transmission frame TF transmitted through the data bus 3 is received by the receiving unit 26 of the bus control circuit 20B. In the receiving unit 26, the CRC code in the transmission frame TF is checked. Then, when it is determined that there is no transmission error, the CRC from the transmission frame TF is used.
The code is deleted, and the response data generation unit 22
To output a reception command RCM.
【００１６】応答データ生成部２２へ出力された受信コ
マンドＲＣＭには、もともと誤りが含まれているので、
この応答データ生成部２２では、その誤りに対応するエ
ラーコードを含む応答データＡＮＳが生成される。応答
データＡＮＳは、送信チェック部２３に与えられる。送
信チェック部２３において、応答データＡＮＳのフォー
マット及びコードの妥当性のチェックが行われ、誤りが
無いと判断されると、その応答データＡＮＳは、選択部
２４の第１の入力側に与えられる。バス制御回路２０Ｂ
は通常モードに設定されているので、選択部２４の第１
の入力側が選択されて、応答データＡＮＳは送信部２５
へ出力される。送信部２５において、応答データＡＮＳ
にＣＲＣ符号が付加されて、伝送フレームＴＦが生成さ
れる。生成された伝送フレームＴＦは、送信部２５から
データバス３へ出力される。データバス３を通して伝送
された伝送フレームＴＦは、バス制御回路２０Ａの受信
部２６で受信される。受信部２６において、伝送フレー
ムＴＦ中のＣＲＣ符号がチェックされる。そして、伝送
誤りが無いと判断されると、伝送フレームＴＦからＣＲ
Ｃ符号が削除され、受信部２６から応答データ生成部２
２へ受信コマンドＲＣＭが出力される。Since the received command RCM output to the response data generating unit 22 originally contains an error,
The response data generation unit 22 generates response data ANS including an error code corresponding to the error. The response data ANS is provided to the transmission check unit 23. The transmission check unit 23 checks the validity of the format and code of the response data ANS, and when it is determined that there is no error, the response data ANS is provided to the first input side of the selection unit 24. Bus control circuit 20B
Is set to the normal mode.
Is selected, and the response data ANS is transmitted to the transmission unit 25.
Output to In the transmission unit 25, the response data ANS
Is added with a CRC code to generate a transmission frame TF. The generated transmission frame TF is output from the transmission unit 25 to the data bus 3. The transmission frame TF transmitted through the data bus 3 is received by the receiving unit 26 of the bus control circuit 20A. In the receiving unit 26, the CRC code in the transmission frame TF is checked. If it is determined that there is no transmission error, the transmission frame TF
The C code is deleted, and the response data generation unit 2
2, a reception command RCM is output.
【００１７】応答データ生成部２２はテストモードに設
定されているので、この応答データ生成部２２におい
て、受信コマンドＲＣＭ中のエラーコードが検出され
る。検出されたエラーコードは、送信コマンドＳＣＭに
含まれる誤りに対応したものであるか否かが判定され
る。これにより、通常モードに設定されたバス制御回路
２０Ｂ内の機能が正常であるか否かを判定することがで
きる。このように、本実施形態のバス制御回路２０Ａ，
２０Ｂは、モード信号ＭＯＤによって、テストモードと
通常モードとを切替えることができるコマンド生成部２
１、応答データ生成部２２、及び選択部２４を有する。
これにより、誤りを含む送信コマンドＳＣＭをデータバ
ス３に出力し、かつ、受信した受信コマンドＲＣＭ中の
エラーコードを検出することができるので、簡単にバス
制御回路２０Ａ，２０Ｂの機能を相互に試験することが
できるという利点がある。Since the response data generator 22 is set to the test mode, the response data generator 22 detects an error code in the received command RCM. It is determined whether or not the detected error code corresponds to an error included in the transmission command SCM. Thus, it is possible to determine whether the function in the bus control circuit 20B set to the normal mode is normal. As described above, the bus control circuits 20A, 20A,
20B is a command generation unit 2 that can switch between the test mode and the normal mode by the mode signal MOD.
1, a response data generation unit 22 and a selection unit 24.
As a result, the transmission command SCM including an error can be output to the data bus 3 and the error code in the received reception command RCM can be detected, so that the functions of the bus control circuits 20A and 20B can be easily tested with each other. There is an advantage that can be.
【００１８】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次のようなものがある。 （ａ） 送信部２５と受信部２６との間で、ＣＲＣ符号
による伝送誤りチェックを行っているが、ＣＲＣ符号に
限定されず、例えばパリティビット等の符号による伝送
誤りチェックを行うようにしても良い。また、伝送誤り
が無視できるようなシステムでは、伝送誤りチェックを
省略することができる。 （ｂ） データバス３は、直列バスとして説明したが、
直列バスに限定されず、並列バスに対しても同様に適用
することができる。The present invention is not limited to the above embodiment, but can be variously modified. For example, there are the following modifications. (A) Although the transmission error check using the CRC code is performed between the transmission unit 25 and the reception unit 26, the transmission error check is not limited to the CRC code, and the transmission error check may be performed using a code such as a parity bit. good. In a system in which a transmission error can be ignored, the transmission error check can be omitted. (B) Although the data bus 3 has been described as a serial bus,
The present invention is not limited to a serial bus, and can be similarly applied to a parallel bus.
【００１９】[0019]
【発明の効果】以上詳細に説明したように、第１の発明
によれば、テストモードと非テストモードによって機能
の異なるコマンド生成部及び応答データ生成部を有する
とともに、テストモードと非テストモードによって送信
するデータを切替える選択部を有している。これによ
り、誤りを含む送信コマンドをデータバスに出力し、か
つ、受信した受信コマンド中のエラーコードを検出する
ことができる。第２の発明によれば、第１の発明のバス
制御回路を２個用いて、第１のバス制御回路から誤りを
含む送信コマンドを出力し、第２のバス制御回路からの
応答データを受信してそのエラーコードを判定するの
で、簡単にバス制御回路の機能を試験することができる
という利点がある。As described above in detail, according to the first aspect, the present invention has the command generation unit and the response data generation unit having different functions depending on the test mode and the non-test mode. It has a selector for switching data to be transmitted. As a result, it is possible to output a transmission command including an error to the data bus and detect an error code in the received reception command. According to the second invention, a transmission command containing an error is output from the first bus control circuit and the response data from the second bus control circuit is received by using the two bus control circuits of the first invention. Since the error code is determined, the function of the bus control circuit can be easily tested.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の実施形態を示すバス制御回路の構成図
である。FIG. 1 is a configuration diagram of a bus control circuit according to an embodiment of the present invention.
【図２】従来のバス制御回路の構成図である。FIG. 2 is a configuration diagram of a conventional bus control circuit.
【図３】図１のバス制御回路の試験時の動作シーケンス
図である。FIG. 3 is an operation sequence diagram during a test of the bus control circuit of FIG. 1;
３ データバス ２０Ａ，２０Ｂ バス制御回路 ２１ コマンド生成部 ２２ 応答データ生成部 ２３ 送信チェック部 ２４ 選択部 ２５ 送信部 ２６ 受信部 ＡＮＳ 応答データ ＲＣＭ 受信コマンド ＳＣＭ 送信コマンド ＴＦ 伝送フレーム 3 Data bus 20A, 20B Bus control circuit 21 Command generation unit 22 Response data generation unit 23 Transmission check unit 24 Selection unit 25 Transmission unit 26 Receiving unit ANS Response data RCM reception command SCM transmission command TF Transmission frame
フロントページの続き (72)発明者 山▲崎▼ 宏一 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 青木 道宏 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 岡田 勝行 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 片岡 伸介 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内Continuation of the front page (72) Inventor Yama ▲ Saki ▼ Koichi 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. (72) Inventor Michihiro Aoki 3-1-29-1 Nishishinjuku, Shinjuku-ku, Tokyo Nippon Telegraph and Telephone Corporation (72) Katsuyuki Okada, Inventor 3-192-2 Nishi Shinjuku, Shinjuku-ku, Tokyo Japan Telegraph and Telephone Corporation (72) Shinsuke Kataoka 3-192, Nishi-Shinjuku, Shinjuku-ku, Tokyo Nippon Telegraph and Telephone Corporation
Claims (2)
の送信コマンドを生成し、非テストモード時には誤りの
無い正常な送信コマンドを生成するコマンド生成部と、 テストモード時には受信コマンド中のエラーコードを検
出して出力し、非テストモード時には受信コマンド中の
誤りをチェックし、誤りがある場合にはその誤りに対応
するエラーコードを含む応答データを生成し、誤りが無
い場合には該受信コマンドに対する応答データを生成す
る応答データ生成部と、 前記送信コマンド及び応答データが与えられ、これらの
送信コマンド及び応答データの誤りをチェックし、誤り
がある場合には該送信コマンド及び応答データを廃棄
し、誤りが無い場合には該送信コマンド及び応答データ
をそのまま出力する送信チェック部と、 前記コマンド生成部からの送信コマンドと前記送信チェ
ック部からの送信コマンド及び応答データとが与えら
れ、前記テストモード時には該コマンド生成部からの送
信コマンドを選択し、前記非テストモード時には該送信
チェック部からの送信コマンド及び応答データを選択し
て出力する選択部と、 前記選択部から出力される送信コマンド及び応答データ
に伝送誤りチェック用の検査符号を付加し伝送フレーム
としてデータバスに送信する送信部と、 前記データバス上の前記伝送フレームを受信するととも
に、前記検査符号によって伝送誤りの有無をチェックし
て誤りの有る伝送フレームを廃棄し、誤りの無い伝送フ
レームの該検査符号を削除し前記受信コマンドとして前
記応答データ生成部に出力する受信部とを、 備えたことを特徴とするバス制御回路。1. A command generation unit for generating a test transmission command including an error in a test mode, and generating a normal transmission command without an error in a non-test mode, and detecting an error code in a reception command in the test mode. In the non-test mode, an error in the received command is checked. If there is an error, response data including an error code corresponding to the error is generated. If there is no error, a response to the received command is generated. A response data generating unit for generating data, the transmission command and the response data are given, the transmission command and the response data are checked for errors, and if there is an error, the transmission command and the response data are discarded; A transmission check unit that outputs the transmission command and the response data as they are when there is no A transmission command from the command generation unit and a transmission command and response data from the transmission check unit are given, and the transmission command from the command generation unit is selected in the test mode, and the transmission check unit is selected in the non-test mode. A selection unit for selecting and outputting the transmission command and response data of the transmission unit, and a transmission unit for adding a check code for transmission error check to the transmission command and response data output from the selection unit and transmitting the transmission command and response data to the data bus as a transmission frame. Receiving the transmission frame on the data bus, checking the presence or absence of a transmission error by the check code, discarding the erroneous transmission frame, deleting the check code of the error-free transmission frame, and receiving the transmission command. And a receiving unit for outputting the response data to the response data generating unit. Road.
し、その第１及び第２のバス制御回路をデータバスに共
通接続する接続処理と、 前記第１のバス制御回路をテストモードに設定し、前記
第２のバス制御回路を非テストモードに設定するモード
設定処理と、 前記第１のバス制御回路のコマンド生成部から誤りを含
む送信コマンドを生成して該第１のバス制御回路の送信
部から第１の伝送フレームとして前記データバスに送信
する第１の送信処理と、 前記データバスに送信された前記第１の伝送フレームを
前記第２のバス制御回路の受信部で受信する第１の受信
処理と、 前記第２のバス制御回路の受信部における第１の受信処
理によって得られた受信コマンドに基づいて該第２のバ
ス制御回路の応答データ生成部によって対応する応答デ
ータを生成する応答処理と、 前記応答処理によって生成された応答データを前記第２
のバス制御回路の送信部から第２の伝送フレームとして
前記データバスに送信する第２の送信処理と、 前記データバスに送信された前記第２の伝送フレームを
前記第１のバス制御回路の受信部で受信する第２の受信
処理と、 前記第１のバス制御回路の受信部における第２の受信処
理によって得られた受信コマンドに、前記第１の送信処
理で送信した前記送信コマンドに含まれる誤りに対応し
たエラーコードが含まれているか否かを判定する判定処
理とを、 順次行うことを特徴とするバス制御回路の試験方法。2. A connection process comprising two bus control circuits according to claim 1, wherein said first and second bus control circuits are connected in common to a data bus, and said first bus control circuit is placed in a test mode. And a mode setting process for setting the second bus control circuit to the non-test mode; and generating a transmission command including an error from a command generation unit of the first bus control circuit to perform the first bus control. A first transmission process of transmitting a first transmission frame from the transmission unit of the circuit to the data bus as a first transmission frame; and a reception unit of the second bus control circuit receiving the first transmission frame transmitted to the data bus. Response data generated by the response data generation unit of the second bus control circuit based on the reception command obtained by the first reception process in the reception unit of the second bus control circuit. A response processing for generating the response data generated by the response processing said second
A second transmission process of transmitting a second transmission frame from the transmission unit of the bus control circuit to the data bus as a second transmission frame; and receiving the second transmission frame transmitted to the data bus by the first bus control circuit. A second reception process received by the unit; and a reception command obtained by the second reception process in the reception unit of the first bus control circuit, which is included in the transmission command transmitted in the first transmission process. A determination process for determining whether or not an error code corresponding to an error is included is sequentially performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11251097A JP3549702B2 (en) | 1997-04-30 | 1997-04-30 | Bus control circuit and test method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11251097A JP3549702B2 (en) | 1997-04-30 | 1997-04-30 | Bus control circuit and test method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301861A true JPH10301861A (en) | 1998-11-13 |
| JP3549702B2 JP3549702B2 (en) | 2004-08-04 |
Family
ID=14588463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11251097A Expired - Fee Related JP3549702B2 (en) | 1997-04-30 | 1997-04-30 | Bus control circuit and test method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3549702B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102089756A (en) * | 2008-07-15 | 2011-06-08 | Lsi公司 | System for injecting protocol specific errors during the certification of components in a storage area network |
-
1997
- 1997-04-30 JP JP11251097A patent/JP3549702B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102089756A (en) * | 2008-07-15 | 2011-06-08 | Lsi公司 | System for injecting protocol specific errors during the certification of components in a storage area network |
| JP2011528466A (en) * | 2008-07-15 | 2011-11-17 | エルエスアイ コーポレーション | System for inserting protocol-specific errors during component authentication in a storage area network |
| US8489935B2 (en) | 2008-07-15 | 2013-07-16 | Lsi Corporation | System for injecting protocol specific errors during the certification of components in a storage area network |
| KR101331123B1 (en) * | 2008-07-15 | 2013-11-19 | 엘에스아이 코포레이션 | System for injecting protocol specific errors during the certification of components in a storage area network |
| US8843786B2 (en) | 2008-07-15 | 2014-09-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System for injecting protocol specific errors during the certification of components in a storage area network |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3549702B2 (en) | 2004-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10301861A (en) | Bus control circuit and method for testing the same | |
| US7000170B2 (en) | Method and apparatus for generating CRC/parity error in network environment | |
| JP2979814B2 (en) | Serial data transfer device | |
| JPH11168527A (en) | Transmission line fault detection system | |
| JP3245552B2 (en) | Transfer control system | |
| JPH10133903A (en) | Data transfer controller and loop back test system | |
| JPH11338594A (en) | Defective contact detecting circuit | |
| JPS62109441A (en) | Data transmission system | |
| JP3291729B2 (en) | Redundant computer system | |
| JP2606160B2 (en) | Failure detection method for parity check circuit | |
| US20060107109A1 (en) | Communication processing apparatus and method and program for diagnosing the same | |
| KR20000066429A (en) | Method for inspecting status of space switch board assembly | |
| JP2612951B2 (en) | Operation check method of parity detection circuit | |
| JPH1127343A (en) | Communication equipment | |
| JPH0637738A (en) | Data transmission error control system | |
| JP2001053726A (en) | Testing method of fcs inspection processing in flag synchronizing transmission system and its system | |
| JPH0362752A (en) | Communication system | |
| JPH10301860A (en) | Test diagnostic method for checker for transfer error detection | |
| JPS63198430A (en) | Time division multiplexer | |
| JPH04365156A (en) | Data transmission error detection circuit | |
| JPH0226152A (en) | Trouble inspecting method for error detecting circuit | |
| JPS60120628A (en) | Detecting system for data transfer error | |
| JPS6123263A (en) | Test system | |
| JPH04227131A (en) | Transmission/reception test circuit | |
| JPS63106838A (en) | Data buffer check circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040421 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |