JPH10301657A - コンピュータシステムの周辺デバイス - Google Patents
コンピュータシステムの周辺デバイスInfo
- Publication number
- JPH10301657A JPH10301657A JP9109125A JP10912597A JPH10301657A JP H10301657 A JPH10301657 A JP H10301657A JP 9109125 A JP9109125 A JP 9109125A JP 10912597 A JP10912597 A JP 10912597A JP H10301657 A JPH10301657 A JP H10301657A
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- clock
- environment setting
- setting information
- supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ソフトウェアによる特別な設定制御を行うこと
なく、周辺デバイスによる無駄な電力消費の低減を図
る。 【解決手段】PCIコンフィグレーションレジスタ15
1に書き込まれる環境設定情報によって通信コントロー
ラ15の周辺デバイスとしての動作が許可されている
か、あるいは禁止されているかがパワー判断回路201
によって判定される。デバイス動作が禁止されてると
き、つまりコンピュータシステムから見て通信コントロ
ーラ15が有効でないときは、内部クロック発生回路1
54からデバイスコア部152に対する内部クロック信
号CLKの供給が遮断される。これにより、通信コント
ローラ15に対する環境設定情報の設定に連動して半自
動的にデバイスコア部152に対する動作クロックの供
給/停止をその通信コントローラ15自身が切り替えら
れるようになる。
なく、周辺デバイスによる無駄な電力消費の低減を図
る。 【解決手段】PCIコンフィグレーションレジスタ15
1に書き込まれる環境設定情報によって通信コントロー
ラ15の周辺デバイスとしての動作が許可されている
か、あるいは禁止されているかがパワー判断回路201
によって判定される。デバイス動作が禁止されてると
き、つまりコンピュータシステムから見て通信コントロ
ーラ15が有効でないときは、内部クロック発生回路1
54からデバイスコア部152に対する内部クロック信
号CLKの供給が遮断される。これにより、通信コント
ローラ15に対する環境設定情報の設定に連動して半自
動的にデバイスコア部152に対する動作クロックの供
給/停止をその通信コントローラ15自身が切り替えら
れるようになる。
Description
【0001】
【発明の属する技術分野】この発明はコンピュータシス
テムの周辺デバイスに関し、特にコンピュータシステム
による環境設定情報の設定に基づいてその動作環境が指
定される周辺デバイスに関する。
テムの周辺デバイスに関し、特にコンピュータシステム
による環境設定情報の設定に基づいてその動作環境が指
定される周辺デバイスに関する。
【0002】
【従来の技術】従来、パーソナルコンピュータに使用さ
れるシステムバスとしては、ISA(Industry
Standard Architecture)バス
やEISA(Extended ISA)バスが主流で
あった。最近では、データ転送速度の高速化や、プロセ
ッサに依存しないシステムアーキテクチャの構築のため
に、PCI(Peripheral Componen
t Interconnect)バスが採用され始めて
いる。
れるシステムバスとしては、ISA(Industry
Standard Architecture)バス
やEISA(Extended ISA)バスが主流で
あった。最近では、データ転送速度の高速化や、プロセ
ッサに依存しないシステムアーキテクチャの構築のため
に、PCI(Peripheral Componen
t Interconnect)バスが採用され始めて
いる。
【0003】PCIバスにおいては、全てのデータ転送
はブロック転送を基本としており、これら各ブロック転
送はバースト転送を用いて実現されている。これによ
り、PCIバスでは、最大133Mバイト/秒(データ
バスが32ビット幅の時)のデータ転送レートを実現で
きる。したがって、PCIバスを採用すると、周辺デバ
イス間、および周辺デバイスとメモリとの間のデータ転
送などを高速に行うことが可能となり、システム性能を
高めることができる。
はブロック転送を基本としており、これら各ブロック転
送はバースト転送を用いて実現されている。これによ
り、PCIバスでは、最大133Mバイト/秒(データ
バスが32ビット幅の時)のデータ転送レートを実現で
きる。したがって、PCIバスを採用すると、周辺デバ
イス間、および周辺デバイスとメモリとの間のデータ転
送などを高速に行うことが可能となり、システム性能を
高めることができる。
【0004】また、PCIバスを採用したシステムで
は、メモリ空間、I/O空間に加え、リソース管理など
のためのコンフィグレーション空間が定義されている。
PCIバス対応のデバイスにはコンフィグレーションレ
ジスタを用意することが規定されており、ここに各種環
境設定情報を設定することによって各デバイスの動作環
境を制御することができる。PCIバスを採用したシス
テムでは、そのバス上に存在する周辺デバイス個々に対
し「動作を許可しない(=デバイスとして動作が出来
ず、停止しているのと同等)」という設定を行うことが
可能である。
は、メモリ空間、I/O空間に加え、リソース管理など
のためのコンフィグレーション空間が定義されている。
PCIバス対応のデバイスにはコンフィグレーションレ
ジスタを用意することが規定されており、ここに各種環
境設定情報を設定することによって各デバイスの動作環
境を制御することができる。PCIバスを採用したシス
テムでは、そのバス上に存在する周辺デバイス個々に対
し「動作を許可しない(=デバイスとして動作が出来
ず、停止しているのと同等)」という設定を行うことが
可能である。
【0005】また、リソース管理機能を有しないISA
バスシステム用のデバイスであっても、そのデバイス自
身の動作を許可/禁止するといった設定を行うことが可
能なデバイスもあり、この場合には、そのデバイスの動
作許可/禁止を指定する環境設定情報の設定によってデ
バイスを明示的に動作させなくすることが可能である。
バスシステム用のデバイスであっても、そのデバイス自
身の動作を許可/禁止するといった設定を行うことが可
能なデバイスもあり、この場合には、そのデバイスの動
作許可/禁止を指定する環境設定情報の設定によってデ
バイスを明示的に動作させなくすることが可能である。
【0006】ところが、従来では、このように「動作を
許可しない」状態であったとしても、ソフトウェアによ
る特別な設定制御によってそのデバイスに対する動作ク
ロックを停止しない限り、その周辺デバイスでは電力が
消費され続けるという問題がある。これは、デバイス動
作が許可されてない場合であっても、そのデバイスに対
しては動作クロックが供給され続けており、デバイスと
して動作はしないが、それを構成するCMOS LSI
などの内部ロジックは実際には動作しているからであ
る。
許可しない」状態であったとしても、ソフトウェアによ
る特別な設定制御によってそのデバイスに対する動作ク
ロックを停止しない限り、その周辺デバイスでは電力が
消費され続けるという問題がある。これは、デバイス動
作が許可されてない場合であっても、そのデバイスに対
しては動作クロックが供給され続けており、デバイスと
して動作はしないが、それを構成するCMOS LSI
などの内部ロジックは実際には動作しているからであ
る。
【0007】
【発明が解決しようとする課題】上述したように、従来
の周辺デバイスにおいては、何らかの環境設定によって
コンピュータシステムにおけるデバイスとしての動作を
無効にした場合でも、そのデバイスはCMOS LSI
としては動作し続けるため、ソフトウェアによる特別な
設定制御によってそのデバイスに対する動作クロックを
停止しない限り、その周辺デバイスでは電力が消費され
続けるという問題があった。
の周辺デバイスにおいては、何らかの環境設定によって
コンピュータシステムにおけるデバイスとしての動作を
無効にした場合でも、そのデバイスはCMOS LSI
としては動作し続けるため、ソフトウェアによる特別な
設定制御によってそのデバイスに対する動作クロックを
停止しない限り、その周辺デバイスでは電力が消費され
続けるという問題があった。
【0008】この発明はこのような点に鑑みてなされた
ものであり、環境設定情報によってデバイスとしての動
作が禁止された時はそれに連動してデバイス内部の回路
に対する動作クロックの供給を停止できるようにし、ソ
フトウェアによる特別な設定制御によってそのデバイス
に対する動作クロックを停止する操作を行うことなく、
半自動的に動作クロックの供給/停止を切り替えること
が可能な周辺デバイスを提供することを目的とする。
ものであり、環境設定情報によってデバイスとしての動
作が禁止された時はそれに連動してデバイス内部の回路
に対する動作クロックの供給を停止できるようにし、ソ
フトウェアによる特別な設定制御によってそのデバイス
に対する動作クロックを停止する操作を行うことなく、
半自動的に動作クロックの供給/停止を切り替えること
が可能な周辺デバイスを提供することを目的とする。
【0009】
【課題を解決するための手段】この発明は、コンピュー
タシステムで使用され、前記コンピュータシステムによ
って設定される環境設定情報に基づいてその動作環境が
指定される周辺デバイスにおいて、前記環境設定情報で
指定される前記周辺デバイスの動作環境を監視し、前記
周辺デバイスが動作許可状態/動作禁止状態のいずれの
状態であるかを判定する手段と、前記周辺デバイスが動
作禁止状態であることが検出されたとき、前記周辺デバ
イスの内部回路に対する動作クロックの供給を停止する
手段とを具備することを特徴とする。
タシステムで使用され、前記コンピュータシステムによ
って設定される環境設定情報に基づいてその動作環境が
指定される周辺デバイスにおいて、前記環境設定情報で
指定される前記周辺デバイスの動作環境を監視し、前記
周辺デバイスが動作許可状態/動作禁止状態のいずれの
状態であるかを判定する手段と、前記周辺デバイスが動
作禁止状態であることが検出されたとき、前記周辺デバ
イスの内部回路に対する動作クロックの供給を停止する
手段とを具備することを特徴とする。
【0010】この周辺デバイスにおいては、コンピュー
タシステムによって設定される環境設定情報が常時監視
されており、その環境設定情報の内容に基づいて、その
周辺デバイスのデバイス動作が許可されているか、ある
いは禁止されているかが判定される。デバイス動作が禁
止されているとき、つまりコンピュータシステムから見
てそのデバイスが有効でないときは、内部回路に対する
動作クロックの供給が自動的に停止される。これによ
り、周辺デバイスに対する環境設定情報の設定に連動し
てデバイス内部の回路に対する動作クロックの供給/停
止をそのデバイス自身が切り替えられるようになり、ソ
フトウェアに頼ることなく、低消費電力化を図ることが
可能となる。
タシステムによって設定される環境設定情報が常時監視
されており、その環境設定情報の内容に基づいて、その
周辺デバイスのデバイス動作が許可されているか、ある
いは禁止されているかが判定される。デバイス動作が禁
止されているとき、つまりコンピュータシステムから見
てそのデバイスが有効でないときは、内部回路に対する
動作クロックの供給が自動的に停止される。これによ
り、周辺デバイスに対する環境設定情報の設定に連動し
てデバイス内部の回路に対する動作クロックの供給/停
止をそのデバイス自身が切り替えられるようになり、ソ
フトウェアに頼ることなく、低消費電力化を図ることが
可能となる。
【0011】特に通信コントローラとして機能するデバ
イスの場合には、その内部回路はデバイス内部で生成し
た高速クロックで動作するケースが多く、その消費電力
はデバイス動作が禁止されている場合でも比較的大きな
ものとなる。従って、前述の半自動パワーダウン機構に
よって高速クロックの供給を遮断することにより、効果
的にシステム全体の低消費電力化を実現できる。
イスの場合には、その内部回路はデバイス内部で生成し
た高速クロックで動作するケースが多く、その消費電力
はデバイス動作が禁止されている場合でも比較的大きな
ものとなる。従って、前述の半自動パワーダウン機構に
よって高速クロックの供給を遮断することにより、効果
的にシステム全体の低消費電力化を実現できる。
【0012】このような環境設定情報を利用した半自動
的なパワーダウン機構は、システム側からの何らかの環
境設定情報の書き込み操作によって動作許可/禁止の設
定が可能なものであれば、PCIデバイスに限らず、I
SAデバイスに適用することもできる。
的なパワーダウン機構は、システム側からの何らかの環
境設定情報の書き込み操作によって動作許可/禁止の設
定が可能なものであれば、PCIデバイスに限らず、I
SAデバイスに適用することもできる。
【0013】
【発明の実施の形態】以下、図面を参照してこの発明の
実施形態を説明する。図1には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、ノートブックタイプまた
はラップトップタイプのポータブルパーソナルコンピュ
ータであり、そのシステムボード上には、プロセッサバ
ス1、PCIバス2、ISAバス3、CPU11、ホス
ト−PCIブリッジ装置12、主メモリ13、各種PC
Iデバイス14、本実施形態のデバイスである通信コン
トローラ15、PCI−ISAブリッジ装置16、およ
び各種ISAデバイス17が設けられている。
実施形態を説明する。図1には、この発明の一実施形態
に係わるコンピュータシステムの構成が示されている。
このコンピュータシステムは、ノートブックタイプまた
はラップトップタイプのポータブルパーソナルコンピュ
ータであり、そのシステムボード上には、プロセッサバ
ス1、PCIバス2、ISAバス3、CPU11、ホス
ト−PCIブリッジ装置12、主メモリ13、各種PC
Iデバイス14、本実施形態のデバイスである通信コン
トローラ15、PCI−ISAブリッジ装置16、およ
び各種ISAデバイス17が設けられている。
【0014】CPU11は、例えば、米インテル社によ
って製造販売されているマイクロプロセッサ“Pent
ium”などによって実現されている。このCPU11
の入出力ピンに直結されているプロセッサバス1は、6
4ビット幅のデータバスを有している。
って製造販売されているマイクロプロセッサ“Pent
ium”などによって実現されている。このCPU11
の入出力ピンに直結されているプロセッサバス1は、6
4ビット幅のデータバスを有している。
【0015】主メモリ13は、オペレーティングシステ
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のDRAMによって構成されている。
このメインメモリ13は、32ビット幅または64ビッ
ト幅のデータバスを有する専用のメモリバスを介してホ
スト−PCIブリッジ装置12に接続されている。メモ
リバスのデータバスとしてはプロセッサバス1のデータ
バスを利用することもできる。この場合、メモリバス
は、アドレスバスと各種メモリ制御信号線とから構成さ
れる。
ム、デバイスドライバ、実行対象のアプリケーションプ
ログラム、および処理データなどを格納するメモリデバ
イスであり、複数のDRAMによって構成されている。
このメインメモリ13は、32ビット幅または64ビッ
ト幅のデータバスを有する専用のメモリバスを介してホ
スト−PCIブリッジ装置12に接続されている。メモ
リバスのデータバスとしてはプロセッサバス1のデータ
バスを利用することもできる。この場合、メモリバス
は、アドレスバスと各種メモリ制御信号線とから構成さ
れる。
【0016】ホスト−PCIブリッジ装置12は、プロ
セッサバス1とPCIバス2との間を繋ぐブリッジLS
Iであり、内部PCIバス2のバスマスタの1つとして
機能する。このホスト/PCIブリッジ装置12は、プ
ロセッサバス1と内部PCIバス2との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してシステムメモリ13をア
クセス制御する機能などを有している。
セッサバス1とPCIバス2との間を繋ぐブリッジLS
Iであり、内部PCIバス2のバスマスタの1つとして
機能する。このホスト/PCIブリッジ装置12は、プ
ロセッサバス1と内部PCIバス2との間で、データお
よびアドレスを含むバスサイクルを双方向で変換する機
能、およびメモリバスを介してシステムメモリ13をア
クセス制御する機能などを有している。
【0017】PCIバス2はクロック同期型の入出力バ
スであり、PCIバス2上の全てのサイクルはPCIバ
スクロックに同期して行なわれる。PCIバスクロック
の周波数は最大33MHzである。PCIバス2は、時
分割的に使用されるアドレス/データバスを有してい
る。このアドレス/データバスは、32ビット幅であ
る。
スであり、PCIバス2上の全てのサイクルはPCIバ
スクロックに同期して行なわれる。PCIバスクロック
の周波数は最大33MHzである。PCIバス2は、時
分割的に使用されるアドレス/データバスを有してい
る。このアドレス/データバスは、32ビット幅であ
る。
【0018】PCIバス2上のデータ転送サイクルは、
アドレスフェーズとそれに後続する1以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレス、および転送タイプが指定され、データフェーズ
では8ビット、16ビット、24ビットまたは32ビッ
トのデータが出力される。
アドレスフェーズとそれに後続する1以上のデータフェ
ーズとから構成される。アドレスフェーズにおいてはア
ドレス、および転送タイプが指定され、データフェーズ
では8ビット、16ビット、24ビットまたは32ビッ
トのデータが出力される。
【0019】通信コントローラ15はPCIデバイスの
1つであり、IrDAポートを介した赤外線通信や、R
S232Cなどのシリアルポートの制御などを行う。こ
の通信コントローラ15には、図示のように、PCIコ
ンフィグレーションレジスタ151、コアロジック部1
52(I/Oレジスタ301、バスマスタコントローラ
302、UART303、IrDAコントローラ304
など)、パワーダウン制御回路153、および内部クロ
ック発生回路154などが設けられている。
1つであり、IrDAポートを介した赤外線通信や、R
S232Cなどのシリアルポートの制御などを行う。こ
の通信コントローラ15には、図示のように、PCIコ
ンフィグレーションレジスタ151、コアロジック部1
52(I/Oレジスタ301、バスマスタコントローラ
302、UART303、IrDAコントローラ304
など)、パワーダウン制御回路153、および内部クロ
ック発生回路154などが設けられている。
【0020】PCI上のデバイスは、必ずPCIコンフ
ィグレーションレジスタを実装し、特にアドレス00h
〜3FhまではPCI規格の「コンフィグレーション空
間ヘッダ」としてその意味・役割が厳密に規定されてい
る。従って、通信コントローラ15にも、図2のような
構造を有するPCIコンフィグレーションレジスタ15
1が設けられている。
ィグレーションレジスタを実装し、特にアドレス00h
〜3FhまではPCI規格の「コンフィグレーション空
間ヘッダ」としてその意味・役割が厳密に規定されてい
る。従って、通信コントローラ15にも、図2のような
構造を有するPCIコンフィグレーションレジスタ15
1が設けられている。
【0021】図2に示されているように、コンフィグレ
ーション空間ヘッダ中にあるコマンド・レジスタ(04
h)は、通信コントローラ15がどのような動作環境で
動作すべきかを指定する環境設定情報が設定されるレジ
スタであり、この情報はオペレーテイングシステムの制
御の下で各PCIデバイスに対し個々に設定される。コ
マンド・レジスタ(04h)に設定される環境設定情報
の設定項目例を図3に示す。
ーション空間ヘッダ中にあるコマンド・レジスタ(04
h)は、通信コントローラ15がどのような動作環境で
動作すべきかを指定する環境設定情報が設定されるレジ
スタであり、この情報はオペレーテイングシステムの制
御の下で各PCIデバイスに対し個々に設定される。コ
マンド・レジスタ(04h)に設定される環境設定情報
の設定項目例を図3に示す。
【0022】ここでは、通信コントローラ15が「デバ
イスとして動作を行う際、データの転送はPCIバスマ
スタとしてしか行わない」という仕様のデバイスである
場合について考えてみる。この場合、コマンド・レジス
タbit2の「バス・マスタ」の項目に“1”が立てら
れていない場合には、通信コントローラ15はそもそも
デバイスとして動作が行えない、という事になる。
イスとして動作を行う際、データの転送はPCIバスマ
スタとしてしか行わない」という仕様のデバイスである
場合について考えてみる。この場合、コマンド・レジス
タbit2の「バス・マスタ」の項目に“1”が立てら
れていない場合には、通信コントローラ15はそもそも
デバイスとして動作が行えない、という事になる。
【0023】このように、PCIバスを使用したシステ
ムにおいては、「そのデバイスにとって動作が行えない
状態をコンフィグレーションレジスタで設定すること」
が可能である。
ムにおいては、「そのデバイスにとって動作が行えない
状態をコンフィグレーションレジスタで設定すること」
が可能である。
【0024】そこで、本実施形態では、上記のような
「そのデバイスが動作できない状態」を各デバイス内で
検知し、このような状態にある時にはデバイス内のコン
フィグレーションレジスタ部を除くコアロジック部に対
する動作クロックをデバイス内で遮断するような回路構
成とすることにより、半自動的にクロック停止(=パワ
ーダウン)を行うようにしている。
「そのデバイスが動作できない状態」を各デバイス内で
検知し、このような状態にある時にはデバイス内のコン
フィグレーションレジスタ部を除くコアロジック部に対
する動作クロックをデバイス内で遮断するような回路構
成とすることにより、半自動的にクロック停止(=パワ
ーダウン)を行うようにしている。
【0025】そのために、通信コントローラ15のパワ
ーダウン制御回路153には、このデバイスにおける、
動作に必須なPCIコンフィグレーションレジスタ15
1の内容を監視し、パワーダウンを行うかどうかを決定
し指示信号を出力するパワーダウン判断回路201と、
このパワーダウン判断回路201からの指示により、ク
ロックを遮断するクロック遮断回路202が設けられて
いる。
ーダウン制御回路153には、このデバイスにおける、
動作に必須なPCIコンフィグレーションレジスタ15
1の内容を監視し、パワーダウンを行うかどうかを決定
し指示信号を出力するパワーダウン判断回路201と、
このパワーダウン判断回路201からの指示により、ク
ロックを遮断するクロック遮断回路202が設けられて
いる。
【0026】本実施形態では、通信コントローラ15が
以下の仕様である場合を想定している。 (1)そのデバイスの動作を設定する為にI/Oレジス
タ301を使用する (2)データの転送(読み出し、書き込み共)は、その
全てを本デバイスがバスマスタとなって行う パワーダウン判断回路201は、このデバイスが動作を
行う為に必要な項目について全てがシステムにより許可
されているかどうかをチェックするが、本実施形態の場
合には、動作を行う為に必要な項目が「I/Oレジスタ
をリード・ライト出来ること」及び「バスマスクとなっ
て転送を行えること」であるので、PCIコンフィグレ
ーションレジスタ04h,Bit0「I/Ospac
e」及び同Bit2「busmaster」の両項目の
チェックの対象となる。もし、これらの項目がともに許
可されていない場合には「本デバイスは動作を行うこと
が出来ない」と判断し、クロック遮断指示信号を出力す
る。
以下の仕様である場合を想定している。 (1)そのデバイスの動作を設定する為にI/Oレジス
タ301を使用する (2)データの転送(読み出し、書き込み共)は、その
全てを本デバイスがバスマスタとなって行う パワーダウン判断回路201は、このデバイスが動作を
行う為に必要な項目について全てがシステムにより許可
されているかどうかをチェックするが、本実施形態の場
合には、動作を行う為に必要な項目が「I/Oレジスタ
をリード・ライト出来ること」及び「バスマスクとなっ
て転送を行えること」であるので、PCIコンフィグレ
ーションレジスタ04h,Bit0「I/Ospac
e」及び同Bit2「busmaster」の両項目の
チェックの対象となる。もし、これらの項目がともに許
可されていない場合には「本デバイスは動作を行うこと
が出来ない」と判断し、クロック遮断指示信号を出力す
る。
【0027】クロック遮断回路202は、パワーダウン
判断回路201からのクロック遮断指示信号に従い、デ
バイスコア部152に対する内部クロック信号CLKの
遮断・供給を切り替える。
判断回路201からのクロック遮断指示信号に従い、デ
バイスコア部152に対する内部クロック信号CLKの
遮断・供給を切り替える。
【0028】次に、図4を参照して、パワーダウン判断
回路201およびクロック遮断回路202とその周辺の
具体的な回路構成について説明する。図4に示されてい
るように、通信コントローラ15内部ではクロック信号
の供給系統が2系統に分割されており、常時アクセス許
可状態に設定しておくことが必要なPCIコンフィグレ
ーションレジスタ151にはPCIクロックが動作クロ
ックとして用いられるが、デバイスコア部152におい
ては内部CLK発生回路154からの高速クロックが動
作クロックとして供給される。
回路201およびクロック遮断回路202とその周辺の
具体的な回路構成について説明する。図4に示されてい
るように、通信コントローラ15内部ではクロック信号
の供給系統が2系統に分割されており、常時アクセス許
可状態に設定しておくことが必要なPCIコンフィグレ
ーションレジスタ151にはPCIクロックが動作クロ
ックとして用いられるが、デバイスコア部152におい
ては内部CLK発生回路154からの高速クロックが動
作クロックとして供給される。
【0029】パワーダウン判断回路201は図示のよう
に2入力ORゲート201aから構成されており、その
第1入力はPCIコンフィグレーションレジスタ151
の04h,Bit0に相当するフリップフロップ151
aのQ出力に接続され、第2入力は04h,Bit2に
相当するフリップフロップ151bのQ出力に接続され
ている。
に2入力ORゲート201aから構成されており、その
第1入力はPCIコンフィグレーションレジスタ151
の04h,Bit0に相当するフリップフロップ151
aのQ出力に接続され、第2入力は04h,Bit2に
相当するフリップフロップ151bのQ出力に接続され
ている。
【0030】フリップフロップ151aのQ出力はデバ
イスコア部152にI/Oレジスタ制御信号として入力
されるものであり、“1”はI/Oレジスタ301のア
クセス動作の許可を示し、“0”はI/Oレジスタ30
1のアクセス動作の禁止を示す。また、フリップフロッ
プ151bのQ出力はデバイスコア部152にバスマス
タ動作制御信号として入力されるものであり、“1”は
バスマスタコントローラ302の動作の許可を示し、
“0”はバスマスタコントローラ302の動作の禁止を
示す。
イスコア部152にI/Oレジスタ制御信号として入力
されるものであり、“1”はI/Oレジスタ301のア
クセス動作の許可を示し、“0”はI/Oレジスタ30
1のアクセス動作の禁止を示す。また、フリップフロッ
プ151bのQ出力はデバイスコア部152にバスマス
タ動作制御信号として入力されるものであり、“1”は
バスマスタコントローラ302の動作の許可を示し、
“0”はバスマスタコントローラ302の動作の禁止を
示す。
【0031】2入力ORゲート201aの出力信号は、
クロック遮断回路202を構成する2入力ANDゲート
202aの第1入力にクロック遮断指示信号として入力
される。この2入力ANDゲート202aの第2入力に
は、PLL回路から構成される内部CLK発生回路15
4からの内部クロック信号が入力されている。
クロック遮断回路202を構成する2入力ANDゲート
202aの第1入力にクロック遮断指示信号として入力
される。この2入力ANDゲート202aの第2入力に
は、PLL回路から構成される内部CLK発生回路15
4からの内部クロック信号が入力されている。
【0032】この回路構成においては、フリップフロッ
プ151a,151bのQ出力が共に“0”の時のみ
“0”のクロック遮断指示信号が出力されて、デバイス
コア部152に対する内部クロック信号の供給が遮断さ
れ、それ以外の時はデバイスコア部152に内部クロッ
ク信号が供給される。
プ151a,151bのQ出力が共に“0”の時のみ
“0”のクロック遮断指示信号が出力されて、デバイス
コア部152に対する内部クロック信号の供給が遮断さ
れ、それ以外の時はデバイスコア部152に内部クロッ
ク信号が供給される。
【0033】以上のように、本実施形態の通信コントロ
ーラ15においては、PCIコンフィグレーションレジ
スタ151に書き込まれる環境設定情報によって通信コ
ントローラ15の周辺デバイスとしての動作が許可され
ているか、あるいは禁止されているかがパワー判断回路
201によって判定される。デバイス動作が禁止されて
るとき、つまりコンピュータシステムから見て通信コン
トローラ15が有効でないときは、内部クロック発生回
路154からデバイスコア部152に対する内部クロッ
ク信号CLKの供給が遮断される。
ーラ15においては、PCIコンフィグレーションレジ
スタ151に書き込まれる環境設定情報によって通信コ
ントローラ15の周辺デバイスとしての動作が許可され
ているか、あるいは禁止されているかがパワー判断回路
201によって判定される。デバイス動作が禁止されて
るとき、つまりコンピュータシステムから見て通信コン
トローラ15が有効でないときは、内部クロック発生回
路154からデバイスコア部152に対する内部クロッ
ク信号CLKの供給が遮断される。
【0034】これにより、通信コントローラ15に対す
る環境設定情報の設定に連動して半自動的にデバイスコ
ア部152に対する動作クロックの供給/停止をその通
信コントローラ15自身が切り替えられるようになり、
ソフトウェアに頼ることなく、低消費電力化を図ること
が可能となる。
る環境設定情報の設定に連動して半自動的にデバイスコ
ア部152に対する動作クロックの供給/停止をその通
信コントローラ15自身が切り替えられるようになり、
ソフトウェアに頼ることなく、低消費電力化を図ること
が可能となる。
【0035】なお、ここでは、PCIデバイスについて
のみ説明したが、環境設定情報を利用してクロック信号
の供給/停止を半自動的に切り替える本実施形態のパワ
ーダウン制御方法は、システム側からの何らかの環境設
定情報の書き込み操作によって動作許可/禁止の設定が
可能なものであれば、ISAデバイスに適用することも
できる。
のみ説明したが、環境設定情報を利用してクロック信号
の供給/停止を半自動的に切り替える本実施形態のパワ
ーダウン制御方法は、システム側からの何らかの環境設
定情報の書き込み操作によって動作許可/禁止の設定が
可能なものであれば、ISAデバイスに適用することも
できる。
【0036】また、クロック信号の供給/停止の代わり
に、内部回路に対する電源の供給/停止を切り替えるよ
うにしてもよい。これは、通信コントローラ15を構成
するCMOS LSIの電源ピンとその内部回路である
デバイスコア部152との間にスイッチ素子を介在さ
せ、それをクロック遮断指示信号によってオン/オフ制
御することによって実現できる。
に、内部回路に対する電源の供給/停止を切り替えるよ
うにしてもよい。これは、通信コントローラ15を構成
するCMOS LSIの電源ピンとその内部回路である
デバイスコア部152との間にスイッチ素子を介在さ
せ、それをクロック遮断指示信号によってオン/オフ制
御することによって実現できる。
【0037】
【発明の効果】以上説明したように、この発明によれ
ば、環境設定情報によってデバイスとしての動作が禁止
された時はそれに連動してデバイス内部の回路に対する
動作クロックの供給を停止できるようになり、ソフトウ
ェアによる特別な設定制御によってそのデバイスに対す
る動作クロックを停止する操作を行うことなく、半自動
的に動作クロックの供給/停止を切り替えることが可能
となり、周辺デバイスの低消費電力を実現できる。
ば、環境設定情報によってデバイスとしての動作が禁止
された時はそれに連動してデバイス内部の回路に対する
動作クロックの供給を停止できるようになり、ソフトウ
ェアによる特別な設定制御によってそのデバイスに対す
る動作クロックを停止する操作を行うことなく、半自動
的に動作クロックの供給/停止を切り替えることが可能
となり、周辺デバイスの低消費電力を実現できる。
【図1】この発明の一実施形態に係るコンピュータシス
テム全体の構成を示すブロック図。
テム全体の構成を示すブロック図。
【図2】同実施形態のコンピュータシステムに設けられ
た通信コントローラに適用されるPCIコンフィグレー
ションレジスタの構造を示す図。
た通信コントローラに適用されるPCIコンフィグレー
ションレジスタの構造を示す図。
【図3】図2のPCIコンフィグレーションレジスタに
設定されるコマンドの内容を示す図。
設定されるコマンドの内容を示す図。
【図4】同実施形態のコンピュータシステムに設けられ
た通信コントローラの具体的な構成を示す図。
た通信コントローラの具体的な構成を示す図。
1…プロセッサバス 2…PCIバス 3…PCIバス 11…CPU 15…通信コントローラ 151…PCIコンフィグレーションレジスタ 152…デバイスコア部 153…パワーダウン制御回路 154…内部クロック発生回路 201…パワーダウン判断回路 202…クロック遮断回路
Claims (7)
- 【請求項1】 コンピュータシステムで使用され、前記
コンピュータシステムによって設定される環境設定情報
に基づいてその動作環境が指定される周辺デバイスにお
いて、 前記環境設定情報で指定される前記周辺デバイスの動作
環境を監視し、前記周辺デバイスが動作許可状態/動作
禁止状態のいずれの状態であるかを判定する手段と、 前記周辺デバイスが動作禁止状態であることが検出され
たとき、前記周辺デバイスの内部回路に対する動作クロ
ックの供給を停止する手段とを具備することを特徴とす
る周辺デバイス。 - 【請求項2】 前記周辺デバイスは、外部からのクロッ
ク信号からそれよりも高周波数の内部クロック信号を前
記動作クロックとして生成する内部クロック生成回路を
さらに具備し、 前記動作クロックの供給を停止する手段は、 前記内部クロック生成回路から前記内部回路への動作ク
ロックの供給を遮断することを特徴とする請求項1記載
の周辺デバイス。 - 【請求項3】 前記周辺デバイスは、 前記環境設定情報が書き込まれるレジスタ群と、 このレジスタ群に書き込まれた環境設定情報に基づい
て、イネーブル/ディスエーブル制御されるコアロジッ
ク部とを具備し、 前記動作クロックの供給を停止する手段は、前記コアロ
ジック部に対する動作クロックの供給を停止することを
特徴とする請求項1記載の周辺デバイス。 - 【請求項4】 前記環境設定情報には、各項目毎にその
動作の有効/無効を示す複数の動作環境設定項目が含ま
れており、 前記判定手段は、 前記複数の動作環境設定項目の中で前記周辺デバイスの
内部回路の機能を使用する環境設定項目全てが無効であ
るとき、前記周辺デバイスが動作禁止状態に設定されて
いると判定することを特徴とする請求項1記載の周辺デ
バイス。 - 【請求項5】 前記周辺デバイスは通信コントローラで
あることを特徴とする請求項1記載の周辺デバイス。 - 【請求項6】 コンピュータシステムで使用され、パワ
ーダウンモードに切り替え可能に構成された周辺デバイ
スであって、 前記コンピュータシステムによって設定される環境設定
情報に基づいて、前記周辺デバイスが動作許可状態/動
作禁止状態のいずれの状態であるかを判定する手段と、 前記周辺デバイスが動作禁止状態に設定されていること
が判定されたとき、前記周辺デバイスを通常動作モード
からパワーダウンモードに切り替える手段とを具備する
ことを特徴とする周辺デバイス。 - 【請求項7】 前記パワーダウンモードに切り替える手
段は、 前記周辺デバイスの内部回路に対する動作クロックの供
給を停止する手段を具備することを特徴とする請求項6
記載の周辺デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9109125A JPH10301657A (ja) | 1997-04-25 | 1997-04-25 | コンピュータシステムの周辺デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9109125A JPH10301657A (ja) | 1997-04-25 | 1997-04-25 | コンピュータシステムの周辺デバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10301657A true JPH10301657A (ja) | 1998-11-13 |
Family
ID=14502207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9109125A Pending JPH10301657A (ja) | 1997-04-25 | 1997-04-25 | コンピュータシステムの周辺デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10301657A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002150251A (ja) * | 2000-08-29 | 2002-05-24 | Sony Corp | 電子機器及びそれを使用する外部機器 |
KR100553674B1 (ko) * | 1999-03-26 | 2006-02-24 | 삼성전자주식회사 | 피씨아이 버스 클럭주파수의 개별적 제어 장치 |
JP2007018545A (ja) * | 2001-05-16 | 2007-01-25 | Ricoh Co Ltd | ネットワークインターフェース |
US7213161B2 (en) | 2002-10-28 | 2007-05-01 | Matsushita Electric Industrial Co., Ltd. | System for controlling the clock to each of a plurality of protocol circuits of an interface control integrated circuit based on the type of data to be transmitted |
JP2016054472A (ja) * | 2014-01-24 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1997
- 1997-04-25 JP JP9109125A patent/JPH10301657A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100553674B1 (ko) * | 1999-03-26 | 2006-02-24 | 삼성전자주식회사 | 피씨아이 버스 클럭주파수의 개별적 제어 장치 |
JP2002150251A (ja) * | 2000-08-29 | 2002-05-24 | Sony Corp | 電子機器及びそれを使用する外部機器 |
JP2007018545A (ja) * | 2001-05-16 | 2007-01-25 | Ricoh Co Ltd | ネットワークインターフェース |
JP4527097B2 (ja) * | 2001-05-16 | 2010-08-18 | 株式会社リコー | ネットワークインターフェース |
US7213161B2 (en) | 2002-10-28 | 2007-05-01 | Matsushita Electric Industrial Co., Ltd. | System for controlling the clock to each of a plurality of protocol circuits of an interface control integrated circuit based on the type of data to be transmitted |
JP2016054472A (ja) * | 2014-01-24 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3798476B2 (ja) | コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法 | |
US5625807A (en) | System and method for enabling and disabling a clock run function to control a peripheral bus clock signal | |
JP3526920B2 (ja) | コンピュータシステム、ならびに周辺バスクロック信号を制御するためのシステムおよび方法 | |
JP3609466B2 (ja) | コンピュータシステム | |
JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
KR100329344B1 (ko) | 전원관리장치및방법 | |
US5951689A (en) | Microprocessor power control system | |
US6055643A (en) | System management method and apparatus for supporting non-dedicated event detection | |
US7093153B1 (en) | Method and apparatus for lowering bus clock frequency in a complex integrated data processing system | |
JP2003195989A (ja) | コンピュータ装置、電源供給制御方法、およびプログラム | |
JPH02201516A (ja) | パワーセーブ方式 | |
US20070006002A1 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
JP3726116B2 (ja) | Pcmciaカードのための起動システム | |
US6799278B2 (en) | System and method for processing power management signals in a peer bus architecture | |
US6241400B1 (en) | Configuration logic within a PCI compliant bus interface unit which can be selectively disconnected from a clocking source to conserve power | |
US6247087B1 (en) | Bus system for shadowing registers | |
JP4202754B2 (ja) | バス結合された回路ブロックのための電力管理の方法及び構成 | |
US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
KR100591524B1 (ko) | 버스 구조하에서 다이나믹 클록 게이팅이 가능한 슬레이브장치 및 그 동작방법 | |
US6240522B1 (en) | Clock run controller | |
JPH10301657A (ja) | コンピュータシステムの周辺デバイス | |
JPH11316695A (ja) | ス―パ―スカラ―マイクロプロセッサ―の停止点インタ―ラプト発生装置 | |
JPH0962621A (ja) | コンピュータシステムおよびコマンドサイクル切換え方法 | |
US6016551A (en) | Method and apparatus for masking and unmasking a clock signal in an integrated circuit | |
US20040250035A1 (en) | Method and apparatus for affecting computer system |