JP4527097B2 - ネットワークインターフェース - Google Patents
ネットワークインターフェース Download PDFInfo
- Publication number
- JP4527097B2 JP4527097B2 JP2006281407A JP2006281407A JP4527097B2 JP 4527097 B2 JP4527097 B2 JP 4527097B2 JP 2006281407 A JP2006281407 A JP 2006281407A JP 2006281407 A JP2006281407 A JP 2006281407A JP 4527097 B2 JP4527097 B2 JP 4527097B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mode
- circuit
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 66
- 230000004044 response Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
Description
本発明のネットワークインターフェースは、アクティブモードの他にディスコネクトモード及びサスペンドモードの内の少なくとも一方を有し、上記ディスコネクトモード又はサスペンドモードの解除条件が満たされた場合に予定のプロトコルに従い起動処理を実行するネットワークインターフェース、例えばIEEE1394.aの規格に準拠したネットワークインターフェースであって、クロック信号に依存せず作動し、上記ディスコネクトモード又はサスペンドモードの設定に応じて当該ネットワークインターフェースの備える少なくとも一部の駆動クロック発生回路を停止させ、上記ディスコネクトモード又はサスペンドモードの解除条件が満たされた場合に上記停止させたクロック発生回路を再び動作させる駆動制御回路を備えることを特徴とする。
図1は、本発明のネットワークインターフェースの実施形態であるIEEE1394.aに準拠したインターフェースボード(以下、単にIEEEボードという。)1を備えるホストコンピュータ100、及び、同一又は異なるIEEEボードを装着したプリンタ500をIEEE1394.aに準拠する標準ケーブル(以下、IEEEケーブルという。)150により接続したネットワークの構成を示す図である。
以下、コンピュータ100の備えるIEEEボード1について説明する。図2は、コンピュータ100の内部回路の内、特に本発明のインターフェースの実施形態であるIEEEボード1に関与する部分を表した構成図である。IEEEボード1はPCIバス6に接続されている。当該PCIバス6には、IEEEボード1の他、チップセット(マザーボード)7を介してコンピュータ100本体の中央演算処理装置(CPU)8が接続されている。
図4は、PHYチップ2の詳細な構成を示す図である。PHYチップ2は、大きく分けて、アナログブロック10、ディジタル制御部20、及び、クロック発生部30で構成される。
図5は、ケーブルI/F11の基本構成、ツイストペアラインで構成されるIEEEケーブル150、及び、対向ノードであるプリンタ500の備えるケーブルI/F510を示す図である。ケーブルI/F11は、大きく分けて、コネクト検出回路111、及び、Bias_検出回路112の他、TpBias検出回路や送受信回路で構成されている。
図6は、イベント検出回路21の構成を示す図である。イベント検出回路21は、3つの2入力ANDゲート211〜213、及び、1つの3入力ORゲート214で構成される。ANDゲート211の一方の入力端子には、コネクト検出信号がインバータを介して入力され、他方の入力端子には、ディスコネクトモードの設定時に”H”に設定されるディスコネクト信号が入力される。ANDゲート212の一方の入力端子には、上記コネクト検出信号が入力され、他方の入力端子には、サスペンドモードの設定時に”H”に設定されるサスペンド信号が入力される。ANDゲート213の一方の信号入力端子には、上記サスペンド信号が入力され、他方の入力端子には、Bias_検出信号が入力される。ANDゲート211〜213の出力端子は、何れもORゲート214の入力端子に接続されている。
ドーズモード制御回路22は、ドーズモード設定信号が”H”の場合に有効に機能し、ディスコネクトモード、又は、サスペンドモードの設定に伴い、即ち、LPS信号、及び、イベント信号が共に”L”となった場合に、CLKENB信号を”L”から”H”に切換えてクロック生成部30を停止させる。一方、LPS信号、又は、イベント信号の何れかが”L”から”H”に切り換った場合には、CLKENB信号を”H”から”L”に切換えてクロック生成部30を再始動させる。
スリープモード制御回路23は、スリープモード設定信号が”H”の場合に有効に機能し、ディスコネクトモード、又は、サスペンドモードの設定に伴い、即ち、LPS信号、及び、イベント信号が共に”L”となった場合に、CLKENB信号、及び、PLLENB信号を”L”から”H”に切換えてクロック生成部30及びPLL回路13を停止させる。一方、LPS信号、又は、イベント信号の何れかが”L”から”H”に切り換った場合には、まず、起動後、安定した周波数のクロック信号を出力するまでに時間を要するPLL回路13に対するPLLENB信号を”H”から”L”に切換えてPLL回路13を再起動させた後、タイマーによりPLL回路13の起動に要する上記時間だけ待ってからCLKENB信号を”H”から”L”に切換えてクロック生成部30を再始動させる。
Claims (1)
- 接続機器との間でデータのやり取りを行っている状態のアクティブモードの他に、機器が接続されていない状態のディスコネクトモード、又は、機器が接続されているがデータのやり取りが行われていない状態のサスペンドモード、を備えており、上記ディスコネクトモード又はサスペンドモードの設定又は解除を検出した時に、定められたプロトコルに従う処理を実行するネットワークインターフェースであって、
接続機器との間でデータ処理を行う処理部と、該処理部用の基準クロック信号を出力するクロック生成部(30)と、該クロック生成部に電気的に接続された制御回路と、を有しており、
前記制御回路が、クロック信号に依存せずに、
(i)ディスコネクトモード又はサスペンドモードの設定を検出すると共に、上記クロック生成部にクロック信号の出力を停止させる第1制御信号を出力し、
(ii)ディスコネクトモード又はサスペンドモードの解除を検出すると共に、上記クロック生成部にクロック信号の出力を開始させる、第1制御信号の反転信号の第2制御信号(CLKENB信号)を出力するものであり、
前記制御回路が、イベント検出回路(21)と、2つのタイミングで上記第2制御信号を出力する第1、第2サスペンドモード制御回路(22、23)と、を備えており、
上記イベント検出回路が、クロック信号に依存しない論理回路で構成されており、ディスコネクトモード又はサスペンドモードの設定時に“L”、解除時に“H”に切り換わるイベント検出信号(EV信号)を出力するものであり、
上記第1、第2サスペンドモード制御回路が、それぞれ、クロック信号に依存しない論理回路の、2入力1出力ORゲート(221、234)と、ラッチ回路(222、235)と、2入力1出力ANDゲート(223、233)と、を備えており、
上記ORゲートの一方の入力端子には、接続機器との間でデータのやり取りを行っている時に“H”となる第1信号(LPS信号)が上記処理部から入力され、他方の入力端子には、上記イベント検出信号が入力されており、
上記ラッチ回路のイネーブル端子Eには、ORゲートの出力端子が接続されており、
上記ラッチ回路のデータ端子Dには、“H”の信号が入力されており、
上記ラッチ回路のリセット端子RBと上記ANDゲートの一方の入力端子とには、選択時に“H”となるモード選択信号が入力されており、
上記第1サスペンドモード制御回路(22)では、上記ラッチ回路の反転データ出力端子QBと、上記ANDゲート(223)の他方の入力端子と、が接続されており、
上記第2サスペンドモード制御回路(23)は、タイマーとして機能するカウント回路を更に備えており、上記ラッチ回路のデータ出力端子Qが、上記カウント回路のリセット端子RBに、接続されており、カウント回路から、リセット後、定めた時間だけカウントを行った後に出力される“L”の信号が、上記ANDゲート(233)の他方の入力端子に入力されており、
上記第1、第2モード制御回路の内、“H”のモード選択信号が入力されている一方の制御回路のラッチ回路がセットされ、該ラッチ回路のセットされた制御回路は、“H”の第1信号又はイベント検出信号の入力に応じて、上記ORゲートの出力信号によってラッチ回路をイネーブルにし、直ちに、又は、上記定めた時間経過後に、上記ANDゲートから、クロック信号に依存せずに上記第2制御信号を出力する、
ことを特徴とするネットワークインターフェース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281407A JP4527097B2 (ja) | 2001-05-16 | 2006-10-16 | ネットワークインターフェース |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001146467 | 2001-05-16 | ||
JP2006281407A JP4527097B2 (ja) | 2001-05-16 | 2006-10-16 | ネットワークインターフェース |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002138338A Division JP3884322B2 (ja) | 2001-05-16 | 2002-05-14 | ネットワークインターフェース |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007018545A JP2007018545A (ja) | 2007-01-25 |
JP4527097B2 true JP4527097B2 (ja) | 2010-08-18 |
Family
ID=37755607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281407A Expired - Fee Related JP4527097B2 (ja) | 2001-05-16 | 2006-10-16 | ネットワークインターフェース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4527097B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5182513B2 (ja) * | 2007-12-27 | 2013-04-17 | 株式会社リコー | 画像処理装置及びその省電力制御方法 |
CN112445269B (zh) * | 2020-11-02 | 2024-04-09 | 鹏城实验室 | 时钟切换方法、复杂可编程逻辑器件及fpga板卡 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06292274A (ja) * | 1993-04-05 | 1994-10-18 | Nissan Motor Co Ltd | 多重通信装置 |
JPH10301657A (ja) * | 1997-04-25 | 1998-11-13 | Toshiba Corp | コンピュータシステムの周辺デバイス |
JPH1153049A (ja) * | 1997-08-05 | 1999-02-26 | Toshiba Corp | コンピュータシステム |
JP2000183894A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Corp | 伝送制御装置 |
JP2000339055A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | 半導体集積回路装置 |
JP3884322B2 (ja) * | 2001-05-16 | 2007-02-21 | 株式会社リコー | ネットワークインターフェース |
-
2006
- 2006-10-16 JP JP2006281407A patent/JP4527097B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06292274A (ja) * | 1993-04-05 | 1994-10-18 | Nissan Motor Co Ltd | 多重通信装置 |
JPH10301657A (ja) * | 1997-04-25 | 1998-11-13 | Toshiba Corp | コンピュータシステムの周辺デバイス |
JPH1153049A (ja) * | 1997-08-05 | 1999-02-26 | Toshiba Corp | コンピュータシステム |
JP2000183894A (ja) * | 1998-12-11 | 2000-06-30 | Toshiba Corp | 伝送制御装置 |
JP2000339055A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | 半導体集積回路装置 |
JP3884322B2 (ja) * | 2001-05-16 | 2007-02-21 | 株式会社リコー | ネットワークインターフェース |
Also Published As
Publication number | Publication date |
---|---|
JP2007018545A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3884322B2 (ja) | ネットワークインターフェース | |
US8621247B2 (en) | Bus interface with power management features | |
KR101350085B1 (ko) | 전력 보존 | |
US20030204652A1 (en) | Data transfer control device, electronic equipment and data transfer control method | |
JP2006295825A (ja) | 半導体集積回路及び電子機器 | |
US20090121756A1 (en) | Pseudo-synchronous small register designs with very low power consumption and methods to implement | |
JP2002175127A (ja) | マイクロコントローラ | |
US11789515B2 (en) | Semiconductor device | |
US20030163627A1 (en) | Enhanced universal serial bus (USB) bus monitor controller | |
US20170212576A1 (en) | Semiconductor device | |
KR20170088768A (ko) | 반도체 장치 | |
US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
US7912989B2 (en) | Network interface for decreasing power consumption | |
US20130138990A1 (en) | Digital component power savings in a host device and method | |
US7039826B2 (en) | Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices | |
JP4527097B2 (ja) | ネットワークインターフェース | |
US10331592B2 (en) | Communication apparatus with direct control and associated methods | |
JP2004110716A (ja) | インタフェース回路 | |
JP2004348460A (ja) | 半導体集積回路およびそれを用いたusbコントローラ | |
CN117421273A (zh) | 传送数据的方法以及相应的片上*** | |
TW202213953A (zh) | 資料傳輸系統的前晶片 | |
CN118051450A (zh) | 通用输入输出接口电路、片上***和电子设备 | |
JP2024058871A (ja) | ポートサンプリングシステム及びラッチ回路装置 | |
CN118245399A (zh) | 通用输入输出接口电路、片上***和电子设备 | |
CN116705088A (zh) | 上掉电控制电路、上电控制方法、带sram的外设和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100602 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4527097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |