JPH10294550A - プリント基板 - Google Patents

プリント基板

Info

Publication number
JPH10294550A
JPH10294550A JP10233197A JP10233197A JPH10294550A JP H10294550 A JPH10294550 A JP H10294550A JP 10233197 A JP10233197 A JP 10233197A JP 10233197 A JP10233197 A JP 10233197A JP H10294550 A JPH10294550 A JP H10294550A
Authority
JP
Japan
Prior art keywords
circuit pattern
resist film
printed
silk
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10233197A
Other languages
English (en)
Inventor
Masayasu Katada
正康 片田
Yuukou Imai
佑攻 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10233197A priority Critical patent/JPH10294550A/ja
Publication of JPH10294550A publication Critical patent/JPH10294550A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 シルク印刷の機能を残すと共に、スクリーン
下面と銅箔面の隙間を極力小さくしたプリント基板を提
供する。 【解決手段】 基板上に銅箔で選択エッチングで構成し
た回路パターン1を配する。この回路パターン1は、Q
FPのリードに対向する位置に半田付けランド2を置
き、この半田付けランド2部分の半田付けによってQF
Pのリードが半田付けされる。レジスト膜3は、絶縁を
目的として、回路パターン1の半田付けランド2以外を
覆うべくプリント基板上に配する。シルク印刷部4は、
回路パターン1上に配され、レジスト膜3と回路パター
ン1とがオーバーラップする部分は欠落している。上記
構成により、回路パターン1とレジスト膜3部分がオー
バーラップする部分にはシルク印刷部4が配されていな
いため従来の如く三層構造とならず、二重構造で済む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リフロー半田付け
をする際の安定した半田付け品質を得る為のプリント基
板の構造に関する。
【0002】
【従来の技術】従来のプリント基板の構造を、図5から
図7を用いて説明する。図5はQFP(Quad Fl
at Package)部分の配線パターンを抜き出し
たものを示す図であり、図6、図7は図5のA部を拡大
した平面図、断面図を示す図である。
【0003】図5〜図7において、従来のプリント基板
の構造は、QFPのリードに対向する位置に半田付けラ
ンド10を置き、それより引き出した銅はくで構成され
る配線パターン11の途中にスルーホール12を設けて
ある。半田付けランド10以外は絶縁を目的としたレジ
スト膜13で覆い、さらにQFPの位置と向きを指示す
るためのシルク印刷14を施すのが一般的である。
【0004】次に、図9を用いて上記プリント基板15
への電子部品を実装するためのクリーム半田を印刷をす
るクリーム半田印刷機の基本的な構造と動作を説明す
る。まず、平らなバックアッププレートの上にプリント
基板15を置きその上に必要個所に開口部を設けたスク
リーンマスク16をかぶせ、その上にクリーム半田17
を置く。そして、このクリーム半田17をプリント基板
15の表面と平行に移動するスキージ18によってスク
リーンマスク16の開口部に押し込んでいく。その後ス
クリーンマスク16とプリント基板15を引き離すこと
で、スクリーンマスク16の開口部を埋めていたクリー
ム半田17′がプリント基板15側に残りクリーム半田
印刷は完了する。
【0005】
【発明が解決しようとする課題】しかしながら、上記印
刷されたクリーム半田17の膜厚は「スクリーンマスク
16の厚さ+スクリーンマスク16の下面から銅箔面ま
での距離」となる。このスクリーンマスク16下面と銅
箔面(例えば、35μm)との間にはレジスト膜13
(例えば、10〜20μm)とシルク印刷14(例え
ば、20〜30μm)が有り、部分的にレジスト膜13
とシルク印刷14が重なるため、例えば、30〜50μ
mもの隙間が出来てしまい、その分クリーム半田17が
厚く印刷され、プリント基板15表面の凸凹ができてし
まう結果となる。
【0006】一方、現在、クリーム半田17の量のバラ
ツキの許容範囲は設計値(スクリーン厚×開口面積)の
約±10パーセント以内と言われており、これを確保す
るには印刷機の性能やクリーム半田17の特性もさるこ
とながら、プリント基板15表面の凸凹もかなり影響
し、しかもその率はプリント基板15への電子部品の高
密度化が進む程大きくなることが分かってきた。特に、
最近の大型VQFP(例.ピン数=304,ピンピッチ
0,5〜0,3mm)ではわずかなクリーム半田17の
量のバラツキでもブリッジ不良やテンプラ不良が出やす
く、半田付け品質向上は半田印刷の出来否にかかってい
る。
【0007】又、他方、従来クリーム半田17を押し込
む為に使われていた「ゴムスキージ」は軟質材のためプ
リント基板15表面の凸凹にもある程度追従し、プリン
ト基板15表面の凸凹があってもあまり影響を受けずに
済んできたが、その軟質が由の問題(スクリーンマスク
16の開口部の半田欠き取りや、印圧の調整がクリチカ
ルで安定した品質が得にくい)があり、より高品質の印
刷が出来る「メタルスキージ」の採用へと移ってきてい
る。このメタルスキージは大きなうねりには追従するも
のの微小部分での変化には追従しにくい性質がある為
(これにより半田欠き取りが防げている)、この場合も
プリント基板15表面の凸凹の影響を受けやすい。
【0008】このプリント基板15表面の凸凹により、
図9のような半田はみ出し18が起こり「印刷でのニジ
ミ」や「スクリーンの汚れ」の原因となり、頻繁にスク
リーンマスク下面のクリーニングを行う必要がでてく
る。又、レジスト膜13については薄く安定している為
プリント基板15の凸凹の要因としては小さく、許容で
きる範囲と見ることが出来るが、シルク印刷14につい
ては膜厚の差が大きいことと、場所的にもランダムに印
刷されることからプリント基板15の凸凹の要因として
無視できないレベルになってる。従って、最近の小型高
密度基板において、品質重視の観点からシルク印刷14
をやめるものも出てきているが、その分シルク印刷14
がもっていた機能が省かれるため、修理時の生産性低下
などのマイナス面が出てきてしまう。
【0009】そこで、本発明は、シルク印刷14がもっ
ていた機能を残すと共に、より安定した半田付け品質を
得る為に、スクリーンマスク16下面と銅箔面の隙間を
極力小さくした(理想的には、図10のシルク印刷なし
のプリント基板のような印刷膜厚をスクリーンマスク厚
に近ずけた)プリント基板を提供するものである。
【0010】
【課題を解決するための手段】上記課題を解決するため
の本発明のプリント基板は、基板上に導体で構成された
回路パターンを設け、積層配置されるレジスト膜とシル
ク印刷部とを前記基板上に配置し、且つ、前記回路パタ
ーン上にあっては前記レジスト膜と前記シルク印刷部と
を二重配置しないように構成することを特徴とするもの
である。
【0011】従って、回路パターン上のレジスト膜とシ
ルク印刷部の二重構造を避けることができ、プリント基
板上の凸凹を極力少なくすることができる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。
【0013】図1(a),(b)は第1実施形態のプリ
ント基板を示す図であり、銅箔上のシルク印刷を避けた
基板が示されている。図1(a)において、基板上には
銅箔(導体)で選択エッチングで構成した回路パターン
1が配置されている。この回路パターン1は、QFPの
リードに対向する位置に半田付けランド2を置き、この
半田付けランド2部分の半田付けによってQFPのリー
ドが半田付けされる。
【0014】レジスト膜3は、絶縁を目的として、回路
パターン1の半田付けランド2以外を覆うべくプリント
基板上に配置されている。シルク印刷部4は、回路パタ
ーン1上に、QFPの略外周形状に対応する方形枠形状
を有しているが、レジスト膜3と回路パターン1とがオ
ーバーラップする部分は欠落している。
【0015】上記構成により、図1(b)が示すよう
に、回路パターン1とレジスト膜3部分がオーバーラッ
プする部分にはシルク印刷部4が配置されていないた
め、従来の如く三層構造とならず、二重構造で済む。し
たがって、プリント基板自体の凸凹が少なくなる。
【0016】図2(a),(b)は第2実施形態のプリ
ント基板を示す図であり、銅箔上のシルク印刷部4部分
はレジスト膜3を除去した基板が示されている。図2
(a)において、プリント基板上には銅箔(導体)で選
択エッチングで構成した回路パターン1が配置されてい
る。この回路パターン1は、QFPのリードに対向する
位置に半田付けランド2を置き、この半田付けランド2
部分の半田付けによってQFPのリード3が半田付けさ
れる。
【0017】レジスト膜3は、絶縁を目的として、回路
パターン1の半田付けランド2以外とシルク印刷部4を
配置する箇所以外を覆うべくプリント基板上に配置され
ている。シルク印刷部4は、前記レジスト膜3を配しな
かった回路パターン1上に配され、QFPの略外周形状
に対応する方形枠形状を有している。
【0018】上記構成により、図2(b)が示すよう
に、回路パターン1とシルク印刷部4がオーバーラップ
する部分にはレジスト膜3が除去されているため、従来
の如く三層構造とならず、二重構造で済む。したがっ
て、プリント基板自体の凸凹が少なくなる。
【0019】図3(a),(b)は第3実施形態のプリ
ント基板を示す図であり、シルク印刷部4を省略して銅
箔にシルク印刷部4が有する表示機能を持たせたプリン
ト基板が示されている。図3(a)において、プリント
基板上には銅箔(導体)で選択エッチングで構成した回
路パターン1が配置されている。この回路パターン1
は、QFPのリードに対向する位置に半田付けランド2
を置き、この半田付けランド2部分の半田付けによって
QFPのリード3が半田付けされる。又、この回路パタ
ーン1は、プリント基板上の回路パターンの空きスペー
スを利用して、回路と接続のない形状によって文字や記
号の表示パターンを構成している。
【0020】レジスト膜3は、回路パターン1の半田付
けランド2以外を覆うべく基板上に配置されている。シ
ルク印刷部4は配置されていない。
【0021】上記構成により、図3(b)が示すよう
に、回路パターン1により、シルク印刷の持つ機能の一
部または全部を置き換えているため、シルク印刷部4を
配置する必要がなく、従来の如く三層構造とならず、二
重構造で済む。したがって、プリント基板自体の凸凹が
少なくなる。
【0022】図4(a),(b)は第4実施形態のプリ
ント基板を示す図であり、シルク印刷部4を省略してレ
ジスト膜3にシルク印刷部4が有する表示機能を持たせ
たプリント基板が示されている。図4(a)において、
プリント基板上には銅箔(導体)で選択エッチングで構
成した回路パターン1が配置されている。この回路パタ
ーン1は、QFPのリードに対向する位置に半田付けラ
ンド2を置き、この半田付けランド2部分の半田付けに
よってQFPのリードが半田付けされる。
【0023】レジスト膜3は、回路パターン1の半田付
けランド2以外を覆うべくプリント基板上に配置され、
且つ、欠落部分によって文字や記号の表示パターンを構
成している。このレジスト膜3は、はんだ付けランド2
開口時に使用される文字や記号の情報を盛り込んだエッ
チングマスクを使用することにより作成される。シルク
印刷部4は配置されていない。
【0024】上記構成により、図4(b)が示すよう
に、レジスト膜3部分により、シルク印刷部4の持つ機
能の一部または全部を置き換えているため、シルク印刷
部4を配する必要がなく、従来の如く三層構造となら
ず、二重構造で済む。したがって、プリント基板自体の
凸凹が少なくなる。
【0025】上記実施形態1から4の構成のプリント基
板は、銅箔上のレジスト膜+シルク印刷の2重構造を避
けているので、クリーム半田が印刷された際に、凸凹が
ない印刷面を得ることができると共に、銅箔パターン上
のレジスト膜+シルク印刷の2重構造によるスクリーン
マスクの浮上がりが抑えられ、クリーム半田印刷での半
田量バラツキが無くなる。
【0026】また、クリーム半田のはみ出しがなくなり
印刷品質の向上(ニジミの減少)とスクリーンマスクの
汚れが少なくなることによるスクリーンマスクのクリー
ニング回数削減が計れる。
【0027】また、半田量が安定化することにより同一
ランドへの半田供給量を増やすことが出来、半田付け強
度の増加と信頼性向上が計れる。
【0028】また、上記第1実施形態から第4実施形態
を複数を組み合わせてプリント基板を作成することも可
能である。
【0029】
【発明の効果】以上述べたように本発明によれば、基板
上に導体で構成された回路パターンを設け、積層配置さ
れるレジスト膜とシルク印刷部とを前記基板上に配置
し、且つ、前記回路パターン上にあっては前記レジスト
膜と前記シルク印刷部とを二重配置しないように構成す
るので、凸凹のない表面を有するプリント基板を得るこ
とができるという効果がある。
【図面の簡単な説明】
【図1】(a)は銅箔パターンと重なる部分のシルク印
刷を避けたプリント基板の平面図、(b)はその断面図
(実施形態)。
【図2】(a)は銅箔パターンとシルク印刷が重なる部
分はレジストを除去したプリント基板の平面図、(b)
はその断面図(実施形態)。
【図3】(a)はシルク印刷の機能を銅箔に持たせ、シ
ルク印刷なしとしたプリント基板の平面図、(b)はそ
の断面図(実施形態)。
【図4】(a)はシルク印刷の機能をレジストに持た
せ、シルク印刷なしとしたプリント基板の平面図、
(b)はその断面図(実施形態)。
【図5】基板上のQFP回りのパターン。
【図6】図5におけるA部の拡大図(平面図)。
【図7】図5におけるA部の部拡大図(側面図)。
【図8】図5におけるA部の拡大図(正面図)。
【図9】プリント基板へのクリーム半田を印刷をするク
リーム半田印刷機の基本的な構造と動作を説明する刷概
念図(従来例)。
【図10】理想的なプリント基板の概念図。
【符号の説明】
1…回路パターン、3…レジスト膜、4…シルク印刷部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上に導体で構成された回路パターン
    を設け、 積層配置されるレジスト膜とシルク印刷部とを前記基板
    上に配置し、且つ、前記回路パターン上にあっては前記
    レジスト膜と前記シルク印刷部とを二重配置しないよう
    に構成することを特徴とするプリント基板。
  2. 【請求項2】 基板上に導体で構成された回路パターン
    と、 この回路パターン上に配置されたレジスト膜と、 このレジスト膜上で、且つ、前記回路パターンとレジス
    ト膜とがオーバーラップする箇所以外に設けたシルク印
    刷部と、 を有することを特徴とするプリント基板。
  3. 【請求項3】 基板上に導体で構成された回路パターン
    と、 この回路パターン上で、且つ、シルク印刷部を配置する
    箇所以外に前記基板上に配置されたレジスト膜と、 このレジスト膜を配しなかった前記回路パターン上を含
    めて前記レジスト膜上に配置されたシルク印刷部と、 を有することを特徴とするプリント基板。
  4. 【請求項4】 基板上に導体で構成された回路パターン
    と、 この回路パターンの少なくとも一部を被うべく前記基板
    上に配置され、且つ、欠落部分によって表示パターンを
    構成したレジスト膜と、 を有することを特徴とするプリント基板。
JP10233197A 1997-04-21 1997-04-21 プリント基板 Pending JPH10294550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10233197A JPH10294550A (ja) 1997-04-21 1997-04-21 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10233197A JPH10294550A (ja) 1997-04-21 1997-04-21 プリント基板

Publications (1)

Publication Number Publication Date
JPH10294550A true JPH10294550A (ja) 1998-11-04

Family

ID=14324549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10233197A Pending JPH10294550A (ja) 1997-04-21 1997-04-21 プリント基板

Country Status (1)

Country Link
JP (1) JPH10294550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299908B2 (en) * 2010-05-17 2016-03-29 Murata Manufacturing Co., Ltd. Piezoelectric actuator and drive device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299908B2 (en) * 2010-05-17 2016-03-29 Murata Manufacturing Co., Ltd. Piezoelectric actuator and drive device

Similar Documents

Publication Publication Date Title
US5804248A (en) Solder paste deposition
JPH10294550A (ja) プリント基板
JPH07335992A (ja) 配線基板と配線基板の製造方法
JPH08281905A (ja) スクリーン印刷用多層版及びこれを利用したペースト膜印刷方法
JPH021915Y2 (ja)
JP2705154B2 (ja) プリント配線板の製造方法
JPH05160540A (ja) 回路基板ユニット
JPH0878832A (ja) 半田印刷方法及び半田印刷スクリーン
JPH07254778A (ja) 表面実装プリント配線板のクリームハンダ印刷方法
JPH05291735A (ja) プリント配線基板
JP2006319006A (ja) プリント配線基板およびその製造方法
JP3669085B2 (ja) 厚膜多層基板の製造方法
JPH04129294A (ja) 半田供給方法
JPH0389589A (ja) プリント配線板
JPH05327196A (ja) 狭ピッチ電極をもつ電子部品の実装用プリント基板
JPH10242629A (ja) プリント配線板及びその製造方法
JPH0785514B2 (ja) 凸面基板への印刷方法
JP2643125B2 (ja) プリント配線板の印刷方法
JPH0611533Y2 (ja) プリント基板
JPH08255969A (ja) プリント基板装置
JP2542630Y2 (ja) 多層プリント配線基板
JPH04269894A (ja) プリント回路基板への面実装部品の半田付け方法
JPH0456190A (ja) 表面実装プリント配線板の製造方法
JPH08222823A (ja) スルーホール配線基板
JPH09129990A (ja) 実装基板及び実装方法