JPH10290399A - Image reader - Google Patents
Image readerInfo
- Publication number
- JPH10290399A JPH10290399A JP9096285A JP9628597A JPH10290399A JP H10290399 A JPH10290399 A JP H10290399A JP 9096285 A JP9096285 A JP 9096285A JP 9628597 A JP9628597 A JP 9628597A JP H10290399 A JPH10290399 A JP H10290399A
- Authority
- JP
- Japan
- Prior art keywords
- image
- clock
- image signal
- different phases
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、原稿上の画像等を
電気信号に変換し、所定タイミングにおける画像信号レ
ベルを取り出す画像読み取り装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image reading apparatus for converting an image or the like on a document into an electric signal and extracting an image signal level at a predetermined timing.
【０００２】[0002]
【従来の技術】従来、デジタル複写機をはじめとするデ
ジタル画像入力装置においては、画像読み取り装置の主
要部分であるＣＣＤイメージセンサの出力信号を所定の
処理回路で信号処理し、アナログ／デジタル変換（以
下、単に「Ａ／Ｄ変換」と言う。）している。また、Ａ
／Ｄ変換された信号は画像処理部を通じて記憶装置、画
像形成装置等へ送られ、用紙等の媒体へ印刷される。2. Description of the Related Art Conventionally, in a digital image input device such as a digital copying machine, an output signal of a CCD image sensor, which is a main part of an image reading device, is signal-processed by a predetermined processing circuit and converted into an analog / digital signal. Hereinafter, this is simply referred to as “A / D conversion”.) Also, A
The / D-converted signal is sent to a storage device, an image forming apparatus, and the like through an image processing unit, and is printed on a medium such as a sheet.
【０００３】[0003]
【発明が解決しようとする課題】しかし、近年、デジタ
ル複写機などにおいてはその生産性向上や高画質化に伴
う解像度向上の観点から、画像信号処理の動作周波数を
高める必要に迫られている。このため、ＣＣＤイメージ
センサの出力信号における画像信号取り出し期間は必然
的に短縮され、その期間で最適にサンプルホールドする
ことが困難となっている。In recent years, however, it has been necessary to increase the operating frequency of image signal processing in digital copiers and the like from the viewpoint of improving productivity and improving resolution with higher image quality. For this reason, the image signal extraction period of the output signal of the CCD image sensor is inevitably shortened, and it is difficult to optimally sample and hold during that period.
【０００４】例えば、画像信号を４０ＭＨｚで動作さ
せ、並列二出力回路のＣＣＤイメージセンサを用いた場
合、ＣＣＤイメージセンサの一出力あたり２０ＭＨｚで
の動作となり、１クロック期間は５０ｎｓとなる。For example, when an image signal is operated at 40 MHz and a CCD image sensor of a parallel two-output circuit is used, one output of the CCD image sensor operates at 20 MHz, and one clock period is 50 ns.
【０００５】このうち、画像信号取り出し期間は５０％
デューティのクロックでドライブすると２５ｎｓ、さら
にデータをサンプルホールドできる期間はその半分の約
１２ｎｓとなり、サンプルホールドのタイミング精度を
±６ｎｓ以内にする必要が生じる。[0005] Of these, the image signal extraction period is 50%.
Driving with a clock with a duty ratio is 25 ns, and the period during which data can be sampled and held is about 12 ns, which is a half of the period, so that the timing accuracy of the sample and hold needs to be within ± 6 ns.
【０００６】特開平５−８３６４５号公報では、サンプ
ルホールドクロックを発信器のクロックなどから分周・
反転・遅延・論理演算等を経て生成する技術が開示され
ている。しかしながら、この技術では、クロック生成に
かかわるデバイスのばらつきや温度変動によるデバイス
の特性変化によってサンプルホールドタイミングに誤差
が生じてしまう。つまり、このような技術では、サンプ
ルホールドのタイミング精度を例えば±６ｎｓ以内にす
るという高周波数動作を実現するのは困難である。In Japanese Patent Application Laid-Open No. Hei 5-83645, a sample-and-hold clock is divided by a clock of an oscillator and the like.
There is disclosed a technique of generating the data through inversion, delay, logical operation, and the like. However, according to this technique, an error occurs in the sample and hold timing due to a device variation related to clock generation or a device characteristic change due to a temperature change. That is, with such a technique, it is difficult to realize a high frequency operation in which the timing accuracy of the sample and hold is set within, for example, ± 6 ns.
【０００７】[0007]
【課題を解決するための手段】本発明はこのような課題
を解決するために成された画像読み取り装置である。す
なわち、本発明は、画像情報を光電変換する光電変換手
段と、光電変換手段の出力信号から所定タイミングでの
画像信号レベルを取り出す設定信号を位相を異にして複
数生成するクロック位相制御手段と、同じ光量の画像情
報を光電変換した場合の光電変換手段の出力信号から、
クロック位相制御手段により生成された位相を異にする
複数の設定信号によって得られる各画像信号レベルを比
較する比較手段と、比較手段によって比較された各画像
信号レベルのうち大きいレベルと対応する設定信号の位
相を、画像情報を読み取る際の設定信号の位相として決
定する決定手段とを備えている画像読み取り装置であ
る。SUMMARY OF THE INVENTION The present invention is an image reading apparatus made to solve such a problem. That is, the present invention provides a photoelectric conversion unit that performs photoelectric conversion of image information, a clock phase control unit that generates a plurality of setting signals for extracting an image signal level at a predetermined timing from an output signal of the photoelectric conversion unit with different phases, From the output signal of the photoelectric conversion means when the same amount of image information is photoelectrically converted,
Comparison means for comparing image signal levels obtained by a plurality of setting signals having different phases generated by the clock phase control means; and a setting signal corresponding to a larger one of the image signal levels compared by the comparison means. Determining means for determining the phase of the setting signal as the phase of the setting signal when reading the image information.
【０００８】本発明では、クロック位相制御手段から位
相を異にする複数の設定信号を生成しており、同じ光量
の画像情報を光電変換手段にて光電変換した場合に、こ
の位相を異にする複数の設定信号に基づき光電変換手段
の出力信号から複数の画像信号レベルを取り出してい
る。さらに、比較手段では、この複数の画像信号レベル
の大きさを比較し、決定手段において各画像信号レベル
のうち大きいレベルと対応する設定信号の位相を、画像
情報の読み取りにおける設定信号の位相として決定して
いる。In the present invention, a plurality of setting signals having different phases are generated from the clock phase control means, and when image information of the same light amount is photoelectrically converted by the photoelectric conversion means, the phases are made different. A plurality of image signal levels are extracted from an output signal of the photoelectric conversion unit based on a plurality of setting signals. Further, the comparing means compares the magnitudes of the plurality of image signal levels, and the determining means determines the phase of the setting signal corresponding to the larger one of the image signal levels as the phase of the setting signal in reading the image information. doing.
【０００９】つまり、クロック生成にかかわるデバイス
のばらつきや温度変動による特性変化があっても、クロ
ック位相制御手段で生成した位相を異にする複数の設定
信号の中から、各設定信号で得た各画像信号レベルのう
ち、大きいレベルとなるものを選択することで、そのば
らつきや特性変化を吸収できる最適な位相の設定信号を
用いて画像情報の読み取りを行うことができるようにな
る。That is, even if there is a characteristic change due to a device variation or a temperature change related to the clock generation, each of the plurality of setting signals having different phases generated by the clock phase control means is obtained by each setting signal. By selecting one of the image signal levels that has a large level, it becomes possible to read image information using a setting signal having an optimal phase that can absorb the variation and characteristic change.
【００１０】[0010]
【発明の実施の形態】以下に、本発明の画像読み取り装
置における実施の形態を図に基づいて説明する。図１は
本発明の画像読み取り装置における実施形態を説明する
ブロック図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the image reading apparatus of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram illustrating an embodiment of the image reading apparatus of the present invention.
【００１１】すなわち、本実施形態における画像読み取
り装置は、主として画像情報を光電変換するＣＣＤ（Ch
arge Coupled Device ）１と、図中二点鎖線で囲まれる
部分のクロック制御部２と、サンプルホールド回路（Ｓ
／Ｈ）３と、ゲインコントロール手段４と、基準レベル
をクランプするクランプ回路（ＣＬＡＭＰ）５と、基準
レベルのオフセットを調整するオフセットコントロール
手段６と、画像信号をデジタル変換するＡ／Ｄコンバー
タ７とから構成されている。That is, the image reading apparatus according to the present embodiment mainly uses a CCD (Ch) for photoelectrically converting image information.
arge Coupled Device) 1, a clock control unit 2 in a portion surrounded by a two-dot chain line in the figure, and a sample hold circuit (S
/ H) 3, gain control means 4, a clamp circuit (CLAMP) 5 for clamping a reference level, offset control means 6 for adjusting a reference level offset, and an A / D converter 7 for digitally converting an image signal. It is composed of
【００１２】また、この画像読み取り装置の主要部であ
るクロック制御部２は、所定周期のクロックを生成する
クロック生成手段２１と、クロック生成手段２１からク
ロックを得て、位相の異なる複数のクロックを生成する
クロック位相制御手段２２と、位相の異なる複数のクロ
ックの中から最適なクロックの位相を記憶するクロック
位相記憶手段２３と、Ａ／Ｄコンバータ７を介してデジ
タル変換された画像信号を記憶する画像信号記憶手段２
４と、プログラム処理によって各種制御を行うＣＰＵ２
５とから構成されている。A clock control unit 2, which is a main part of the image reading apparatus, includes a clock generation unit 21 for generating a clock having a predetermined cycle, a clock obtained from the clock generation unit 21, and a plurality of clocks having different phases. Clock phase control means 22 to generate, clock phase storage means 23 to store an optimal clock phase among a plurality of clocks having different phases, and image signals digitally converted via A / D converter 7 are stored. Image signal storage means 2
4 and a CPU 2 for performing various controls by program processing
And 5.
【００１３】本実施形態では、このクロック制御部２に
より、クロック生成のための各種回路のばらつきや温度
変動による特性変化を吸収できる最適な位相のクロック
を決定し、その位相によるクロックで画像情報の読み取
りを行う点に特徴がある。In this embodiment, the clock control unit 2 determines a clock having an optimum phase capable of absorbing a characteristic change due to variations in various circuits for generating a clock and a temperature change, and uses the clock based on the phase to generate image information. The feature is that reading is performed.
【００１４】図２はクロック位相制御手段の構成例を示
すブロック図である。クロック位相制御手段２２は、例
えば複数の遅延素子２２ａ、２２ｂ、２２ｃ、２２ｄが
直列に接続された多段構成となっており、スイッチ部２
２ｓ（回路構成でもよい）の切り換えによって入力クロ
ックが通過する遅延素子の段数を切り換えて、各々異な
る位相のクロックを出力できるようになっている。FIG. 2 is a block diagram showing a configuration example of the clock phase control means. The clock phase control means 22 has, for example, a multistage configuration in which a plurality of delay elements 22a, 22b, 22c, and 22d are connected in series.
The number of stages of delay elements through which the input clock passes is switched by switching 2s (or circuit configuration), so that clocks having different phases can be output.
【００１５】次に、具体的な動作を説明する。通常、画
像読み取り装置には、同じ光量の画像情報を読み取って
シェーディング補正を行うための白基準板（図示せず）
が設けられている。Next, a specific operation will be described. Usually, a white reference plate (not shown) for reading image information of the same light amount and performing shading correction is provided in the image reading device.
Is provided.
【００１６】先ず、この白基準板から同じ光量の画像情
報をＣＣＤ１によって読み取る。次に、クロック位相制
御手段２２から位相の異なる複数のクロックを生成し、
各クロックをサンプルホールド回路（Ｓ／Ｈ）３へ送っ
て、この各クロックによるサンプルホールドを行って各
々画像信号レベルを取り出す。First, the same amount of image information is read from the white reference plate by the CCD 1. Next, a plurality of clocks having different phases are generated from the clock phase control means 22,
Each clock is sent to a sample-and-hold circuit (S / H) 3, and sample-and-hold is performed by each clock to extract an image signal level.
【００１７】この際、クロック位相制御手段２２で生成
する位相の異なる複数のクロックは、ＣＣＤ出力をサン
プルホールドできる期間をやや上回る程度（ＣＣＤの一
出力あたり２０ＭＨｚでの動作を行う場合、２０ｎｓ程
度）の位相のずれ幅の中に複数用意しておく。At this time, the plurality of clocks having different phases generated by the clock phase control means 22 slightly exceed the period during which the CCD output can be sampled and held (about 20 ns when operating at 20 MHz per CCD output). A plurality is prepared in the above-mentioned phase shift width.
【００１８】複数のクロックによってサンプルホールド
した場合、各クロックの位相によって得られる画像信号
レベル（出力レベル）が変化することになる。図３はＣ
ＣＤの出力波形と各クロックとの位相関係を示す図であ
る。When sampling and holding are performed by a plurality of clocks, the obtained image signal level (output level) changes depending on the phase of each clock. FIG. 3 shows C
FIG. 3 is a diagram showing a phase relationship between an output waveform of a CD and each clock.
【００１９】ＣＣＤの出力波形は、リセット期間、黒
レベル基準期間、画像信号期間の繰り返し波形とな
り、この画像信号期間においてサンプルホールドする
ことによって画像信号を得ている。クロック位相制御手
段２２（図１参照）は、この画像信号期間内で、例え
ば位相の異なる３つのクロックＡ、Ｂ、Ｃを出力する。
サンプルホールドは、各クロックＡ、Ｂ、Ｃの立ち下が
り部分で行われ、その時点での画像信号レベルが出力レ
ベルとなる。The output waveform of the CCD is a repetitive waveform of a reset period, a black level reference period, and an image signal period, and an image signal is obtained by sampling and holding in this image signal period. The clock phase control unit 22 (see FIG. 1) outputs, for example, three clocks A, B, and C having different phases during this image signal period.
The sample hold is performed at the falling portion of each of the clocks A, B, and C, and the image signal level at that time becomes the output level.
【００２０】図４はサンプルホールドのタイミングによ
る出力レベルの違いを示す図である。すなわち、あるＣ
ＣＤセンサ出力波形（画像信号期間）において、各々位
相の異なるクロックＡ、Ｂ、Ｃ（図３のクロックＡ、
Ｂ、Ｃと対応している）でサンプルホールドを行うと、
その位相に応じてホールドタイミングが変化し、各々異
なる出力レベルとなる。FIG. 4 is a diagram showing a difference in output level depending on the timing of sample hold. That is, a certain C
In the CD sensor output waveform (image signal period), clocks A, B, and C having different phases, respectively (clocks A,
Performing sample-and-hold at B and C)
The hold timing changes in accordance with the phase, resulting in different output levels.
【００２１】図４に示す例では、クロックＣでサンプル
ホールドした場合の出力レベル、クロックＡでサンプル
ホールドした場合の出力レベル、クロックＢでサンプル
ホールドした場合の出力レベル、の順に大きくなってい
る。In the example shown in FIG. 4, the output level in the case of sampling and holding with the clock C, the output level in the case of sampling and holding with the clock A, and the output level in the case of sampling and holding with the clock B increase in this order.
【００２２】また、本実施形態では、各クロックＡ、
Ｂ、Ｃに基づき得た各出力レベルの画像信号を、図１に
示すゲインコントロール手段４、オフセットコントロー
ル手段６等を経てＡ／Ｄコンバータ７によって量子化す
る。また、この量子化された画像データを、各クロック
の位相と対応させて画像信号記憶手段２４に記憶してお
く。In this embodiment, each clock A,
The image signal of each output level obtained based on B and C is quantized by the A / D converter 7 via the gain control means 4 and the offset control means 6 shown in FIG. Further, the quantized image data is stored in the image signal storage unit 24 in association with the phase of each clock.
【００２３】つまり、画像信号記憶手段２４には、白基
準板による同じ光量の画像を取り込んだ際の、位相の異
なるサンプルホールドに対応した複数の画像データが記
憶されることになる。なお、この複数の画像データを記
憶する記憶手段として、シェーディング処理を行う際に
用いるシェーディングメモリ（図示せず）の一部を用い
るようにしてもよい。That is, the image signal storage means 24 stores a plurality of image data corresponding to sample-holds having different phases when images of the same light amount are captured by the white reference plate. Note that a part of a shading memory (not shown) used for performing a shading process may be used as a storage unit for storing the plurality of image data.
【００２４】次に、ＣＰＵ２５（図１参照）でのプログ
ラム処理で、画像信号記憶手段２４に記憶された位相の
異なるサンプルホールドに対応した複数の画像データの
中から最大の出力レベルとなっているものを選択する。
この選択の際、各クロックＡ、Ｂ、Ｃに対応した単数の
画素データを注目画像データとしても、各クロックＡ、
Ｂ、Ｃに対応した各々複数の餓死データを注目画像デー
タとしてもよい。複数注目する場合には、注目する複数
の出力レベルをクロックの位相毎に平均し、その平均値
を採用し、出力レベルを比較する。Next, in the program processing in the CPU 25 (see FIG. 1), the maximum output level is obtained from among a plurality of image data stored in the image signal storage means 24 and corresponding to sample-holds having different phases. Choose one.
At the time of this selection, even if a single pixel data corresponding to each of the clocks A, B, and C is used as the image data of interest, the clock A,
A plurality of starvation data corresponding to B and C may be used as the image data of interest. When a plurality of levels are focused, a plurality of levels of interest are averaged for each phase of the clock, and the average value is adopted to compare the output levels.
【００２５】そして、ここで選択された最大の出力レベ
ルとなるクロックの位相をクロック位相記憶手段２３
（図１参照）に記憶し、その後の画像情報の読み取りを
行う場合のサンプルホールドのクロックの位相として決
定する。Then, the phase of the clock having the maximum output level selected here is stored in the clock phase storage means 23.
(See FIG. 1), and is determined as the phase of the sample-and-hold clock when reading the image information thereafter.
【００２６】図４に示す例では、クロックＢでの出力レ
ベルが最大となっていることから、このクロックＢの位
相をクロック位相記憶手段２３に記憶し、その後の画像
情報の読み取りでは、この位相のクロックを採用するこ
とになる。In the example shown in FIG. 4, since the output level at the clock B is the maximum, the phase of the clock B is stored in the clock phase storage means 23. Will be adopted.
【００２７】なお、出力レベルが最大となるクロックが
複数存在する場合には、そのうちの最も早い位相と最も
遅い位相との中間の位相を採用する。これにより、サン
プルホールドのタイミングにおけるマージンもできるこ
とになる。When there are a plurality of clocks having the maximum output level, an intermediate phase between the earliest phase and the latest phase is adopted. As a result, a margin in the timing of sample and hold can be provided.
【００２８】このように、各々位相の異なる複数のクロ
ックを用いて白基準板の画像情報をＣＣＤにて取り込ん
だ際の出力信号をサンプルホールドし、その中から出力
レベルの最大となるクロックの位相を、実際の画像情報
取り込みにおけるクロックの位相とすれば、クロック生
成にかかわる各種回路でのばらつきや温度変動による特
性変化があった場合でも、その誤差を吸収できる最適な
位相のクロックでサンプルホールドできるようになる。As described above, the output signal when the image information of the white reference plate is captured by the CCD using a plurality of clocks each having a different phase is sampled and held, and the phase of the clock having the maximum output level is obtained from the output signal. Is the clock phase in actual image information capture, even if there is a characteristic change due to variations in various circuits involved in clock generation or temperature fluctuations, it is possible to sample and hold with a clock of the optimal phase that can absorb the error Become like
【００２９】この一連の動作は、画像読み取り装置の出
荷時や、シェーディング補正と同時期、画像形成処理の
直前または直後などに必要に応じて行える。これによっ
て、各種回路のばらつきや特性変化があっても最適な位
相のクロックで画像読み取りを行うことが可能となる。This series of operations can be performed as required at the time of shipment of the image reading apparatus, at the same time as the shading correction, immediately before or immediately after the image forming processing, and the like. This makes it possible to read an image with a clock having an optimal phase even when there are variations and characteristic changes in various circuits.
【００３０】なお、上記説明した実施形態では、位相の
異なる複数のクロックとしてＡ、Ｂ、Ｃの３つを生成す
る例を示したが、本発明はこれに限定されず、さらに多
くのクロックを生成して、その中から最適な位相のもの
を決定するようにしてもよい。In the above-described embodiment, an example in which three clocks A, B, and C are generated as a plurality of clocks having different phases has been described. However, the present invention is not limited to this. The optimum phase may be determined from among them.
【００３１】[0031]
【発明の効果】以上説明したように、本発明の画像読み
取り装置によれば次のような効果がある。すなわち、画
像信号を取り出す設定信号のタイミングを適切に制御で
きることから、クロック生成にかかわる各種回路でのば
らつきや温度変動による特性変化があってもそれを吸収
でき、信号処理の動作周波数が高くなっても正確なタイ
ミングで画像信号を取り出すことが可能となる。As described above, the image reading apparatus of the present invention has the following effects. That is, since the timing of the setting signal for extracting the image signal can be appropriately controlled, even if there is a characteristic change due to variations in various circuits related to clock generation or temperature fluctuation, it can be absorbed, and the operating frequency of the signal processing increases. It is also possible to extract an image signal at an accurate timing.
【図１】 本実施形態を説明するブロック図である。FIG. 1 is a block diagram illustrating an embodiment.
【図２】 クロック位相制御手段の構成例を示すブロッ
ク図である。FIG. 2 is a block diagram illustrating a configuration example of a clock phase control unit.
【図３】 出力波形と各クロックとの位相関係を示す図
である。FIG. 3 is a diagram showing a phase relationship between an output waveform and each clock.
【図４】 ホールドタイミングによる出力レベルの違い
を示す図である。FIG. 4 is a diagram showing a difference in output level depending on a hold timing.
１ ＣＣＤ ２ クロック制御部 ３ サンプルホールド回路（Ｓ／Ｈ） ４ ゲインコントロール手段 ５ クランプ回路（ＣＬＡＭＰ） ６ オフセットコントロール手段 ７ Ａ／Ｄコンバータ ２１ クロック生成手段 ２２ クロック位相制御手段 ２３ クロック位相記憶手段 ２４ 画像信号記憶手段 ２５ ＣＰＵ DESCRIPTION OF SYMBOLS 1 CCD 2 Clock control part 3 Sample hold circuit (S / H) 4 Gain control means 5 Clamp circuit (CLAMP) 6 Offset control means 7 A / D converter 21 Clock generation means 22 Clock phase control means 23 Clock phase storage means 24 Image Signal storage means 25 CPU
Claims (2)
と、 前記光電変換手段の出力信号から所定タイミングでの画
像信号レベルを取り出す設定信号を位相を異にして複数
生成するクロック位相制御手段と、 同じ光量の画像情報を光電変換した場合の前記光電変換
手段の出力信号から、前記クロック位相制御手段により
生成された位相を異にする複数の設定信号によって得ら
れる各画像信号レベルを比較する比較手段と、 前記比較手段によって比較された各画像信号レベルのう
ち大きいレベルと対応する設定信号の位相を、画像情報
を読み取る際の設定信号の位相として決定する決定手段
とを備えていることを特徴とする画像読み取り装置。1. A photoelectric conversion unit that performs photoelectric conversion of image information, and a clock phase control unit that generates a plurality of setting signals for extracting image signal levels at predetermined timing from output signals of the photoelectric conversion unit with different phases. Comparing means for comparing respective image signal levels obtained from a plurality of setting signals having different phases generated by the clock phase control means from an output signal of the photoelectric conversion means when the same amount of image information is photoelectrically converted; And determining means for determining the phase of the setting signal corresponding to the higher level among the image signal levels compared by the comparing means as the phase of the setting signal when reading image information. Image reading device.
延素子から構成されていることを特徴とする請求項１記
載の画像読み取り装置。2. The image reading apparatus according to claim 1, wherein said clock phase control means comprises a plurality of delay elements.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9096285A JPH10290399A (en) | 1997-04-15 | 1997-04-15 | Image reader |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9096285A JPH10290399A (en) | 1997-04-15 | 1997-04-15 | Image reader |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10290399A true JPH10290399A (en) | 1998-10-27 |
Family
ID=14160841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9096285A Pending JPH10290399A (en) | 1997-04-15 | 1997-04-15 | Image reader |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10290399A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903847B2 (en) | 2000-02-14 | 2005-06-07 | Minolta Co., Ltd. | Image reading apparatus |
| JP2008182419A (en) * | 2007-01-24 | 2008-08-07 | Matsushita Electric Ind Co Ltd | Phase adjuster, and digital camera |
| US7726569B2 (en) | 2005-12-05 | 2010-06-01 | Fuji Xerox Co., Ltd. | Method for determining sampling timing and image reading apparatus using the same |
| CN102594347A (en) * | 2011-01-11 | 2012-07-18 | 瑞萨电子株式会社 | Semiconductor integrated device and operation method thereof |
| CN117490838A (en) * | 2024-01-03 | 2024-02-02 | 成都善思微科技有限公司 | High-reliability flat panel detector data acquisition method, system and computer |
-
1997
- 1997-04-15 JP JP9096285A patent/JPH10290399A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903847B2 (en) | 2000-02-14 | 2005-06-07 | Minolta Co., Ltd. | Image reading apparatus |
| US7726569B2 (en) | 2005-12-05 | 2010-06-01 | Fuji Xerox Co., Ltd. | Method for determining sampling timing and image reading apparatus using the same |
| JP2008182419A (en) * | 2007-01-24 | 2008-08-07 | Matsushita Electric Ind Co Ltd | Phase adjuster, and digital camera |
| CN102594347A (en) * | 2011-01-11 | 2012-07-18 | 瑞萨电子株式会社 | Semiconductor integrated device and operation method thereof |
| JP2012147153A (en) * | 2011-01-11 | 2012-08-02 | Renesas Electronics Corp | Semiconductor integrated circuit and operation method of the same |
| CN117490838A (en) * | 2024-01-03 | 2024-02-02 | 成都善思微科技有限公司 | High-reliability flat panel detector data acquisition method, system and computer |
| CN117490838B (en) * | 2024-01-03 | 2024-03-19 | 成都善思微科技有限公司 | High-reliability flat panel detector data acquisition method, system and computer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5777671A (en) | Solid state imager having high frequency transfer mode | |
| US5479207A (en) | System and method for improving the signal to noise ratio of a CCD sensor in an optical scanner | |
| JPH10290399A (en) | Image reader | |
| EP0454292B1 (en) | Read-out apparatus for solid state imaging device and image scanner using the same, and method | |
| US6204910B1 (en) | Image processing system operable at high speed | |
| US6903847B2 (en) | Image reading apparatus | |
| JP3253833B2 (en) | Image processing device | |
| JP2006222688A (en) | Image reader and image forming apparatus | |
| US4677306A (en) | Drive apparatus for solid-state image pickup device | |
| JP2823578B2 (en) | Photoelectric conversion device and driving method thereof | |
| JP3651051B2 (en) | Document reader | |
| JPH0345081A (en) | Drift correction circuit | |
| JP2830028B2 (en) | Reading circuit of facsimile machine | |
| JP2976320B2 (en) | Image sensor | |
| JP2005176187A (en) | Scanning device control signal generating circuit | |
| JPH07322118A (en) | Head separation type ccd camera and its synchronizing phase control method | |
| KR100271155B1 (en) | Drive signal generation circuit of a photoelectric conversion sensor | |
| JP2006245632A (en) | Pulse formation circuit, imaging apparatus, and camera | |
| JP2002142086A (en) | Image reader | |
| JP2866614B2 (en) | Control method of storage type photoelectric conversion element | |
| TWI390951B (en) | Photoelectric conversion apparatus and driving method thereof | |
| JP3124309B2 (en) | Scanner device and reading method using the same | |
| JPS59223061A (en) | Picture reader | |
| JP2000236487A (en) | Image processor | |
| JP2009021730A (en) | Image reader, method for determining sampling timing, and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |