JPS59223061A - Picture reader - Google Patents

Abstract

PURPOSE:To execute tie-correction on read data even at the time of variable power when an original image is read with plural linear image sensors under a condition where the original image is divided so that the divided parts are partially superimposed on another, by performing tie-process between sensors by means of data which are obtained when a detected overlapped read quantity is multiplied by a coefficient corresponding to the magnification. CONSTITUTION:In accordance with a magnification appointment from an operating section, a CPU sets [2592 (effective bit number) X magnification value] in an I/O register 66 and a read address counter 64 to the down counting mode before scanning an original. Moreover, the CPU sets {[(number of lower order white bit of CCD 1 system)+(black bit number/2)+ 2376] X magnification} in another I/O register 67 and [(2592-tie-bit number) X magnification] in the 3rd I/O register 69. Detection of overlapped picture elements between adjacent CCDs is performed in the same way as that made at the time of equal power even when an image is processed at a variable power, and the tie-process of the CCD corresponding to the magnification is executed by means of data obtained by considering the magnification to the detected overlapped picture elements. Since this constitution does not execute the tie-process by means of variable-power-processed data, deterioration, etc., of the accuracy of overlapped picture elements detection between CCDs can be eliminated.

Description

【発明の詳細な説明】 本発明は複数のリニアイメージセンナによシ原稿像を部
分的に重複する様に複数に分割して読取る画像読取装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image reading device that uses a plurality of linear image sensors to divide a document image into a plurality of parts so as to partially overlap each other and read the original image.

従来、原稿像の読取に際し、高解像度読取を達成すべく
、複数のリニアイメージセンサによシ原稿をｎ分割して
読取シ、その後、各イメージセンサで読取ったデータを
継なげることにより１ラインの画像データを形成する画
像読取装置が提案されている。この装置において、隣接
したイメージセンサ間のデータの継なぎを正確に行なう
ためにはイメージセンサの配置に高精度を要し、もし、
位置ずれが生じると、読取画像に抜けを生じたシ、或い
は重複を生じたシする。これを防止するために、予め、
隣接したイメージセンサの読取領域を重複させる様にし
、この重複領域の画素数（ビット数）を電気的に検出し
、この検出値に基やき重複領域を電気的に除去すること
が考えられる。Conventionally, when reading a document image, in order to achieve high-resolution reading, the document is divided into n parts using multiple linear image sensors, and then the data read by each image sensor is concatenated to create one line. Image reading devices that form image data have been proposed. In this device, in order to accurately connect data between adjacent image sensors, high precision is required in the arrangement of the image sensors.
When a positional shift occurs, a gap or an overlap occurs in the read image. To prevent this, in advance,
It is conceivable to make the reading areas of adjacent image sensors overlap, to electrically detect the number of pixels (bit number) in this overlapping area, and to electrically remove the overlapping area based on this detected value.

また、リニアイメージセンサによシ読取った画像データ
を間引き或いは水増しすることにより、読取画像の縮小
成いは拡大を行なうことが提案されている。このように
読取データが間引かれたシ、水増しされたシすることに
よシ、隣接Ｑたリニアイメージセンナ間の重複量が変化
することがあり、この場合にも読取データが重複或いは
欠落したりすることが考えられる。Furthermore, it has been proposed to reduce or enlarge the read image by thinning out or padding the image data read by the linear image sensor. When read data is thinned out or padded in this way, the amount of overlap between adjacent Q linear image sensors may change, and in this case too, read data may be duplicated or missing. It is possible that

本発明は以上の点に鑑みてなされたもので、複数のリニ
アイメージセンサによシ原稿像を部分的に重複する様に
複数に分割して読取る画像読取装置において、隣接する
りニアイメージセンサ間の読取データの継なぎ補正のた
めの重複量の検出を変倍時にも正確に実行可能な画像読
取装置を提供することを目的とする。The present invention has been made in view of the above points, and is an object of the present invention in an image reading device that divides and reads a document image into a plurality of parts so as to partially overlap each other using a plurality of linear image sensors. An object of the present invention is to provide an image reading device that can accurately detect the amount of overlap for splice correction of read data even when changing the magnification.

また、本発明の他の目的はリニアイメージセンサの位置
ずれ補正を読取速度を低下することなく補償することで
ある。Another object of the present invention is to compensate for positional deviation of a linear image sensor without reducing the reading speed.

以下、図面を用い本発明を更に詳細に説明する。Hereinafter, the present invention will be explained in more detail using the drawings.

第１図に本発明による複写装置の外観を示す。FIG. 1 shows the appearance of a copying apparatus according to the present invention.

本装置は基本的に２つのユニットにょシ構成される。リ
ーダＡとプリンタＢである。このリーダとプリンタは機
械的にも機能的にも分離してあり、それ自身を単独で使
うことが出来るようになっている。接続は電気ケーブル
でのみ接続するようになっている。This device basically consists of two units. They are reader A and printer B. The reader and printer are mechanically and functionally separated so that they can be used independently. Connections are made only with electrical cables.

第２図にリーダＡの構造断面図を示す。原稿は原稿ガラ
ス３上に下向きに置かれ、その載置基準は正面から見て
左奥側にある。その原稿は原稿カバー４によって原稿ガ
ラス上に押えつけられる。原稿は螢光灯ランプ２により
照射され、その反射光はミ′ラー５，７とレンズ６を介
して、Ｃ０ＤＩの面上に集光するよう光路が形成されて
いる。そして、このミラー７とミラー５は２：１の相対
速度で移動するようになっている。この光学ユニットは
ＤＣサーボモータによって、ＰＬＬをかけながら一定速
度で左から右へ移動する。この移動速度は原稿を照射し
ている往路は１８０　ｍｍ／Ｈで、戻シの復路は４６８
ｍｍ／ｓｅｅである。この副走査方向の解像度は１６　
Ａ１ｎ６ｓ　／ｒａｎである。処理できる原稿の大きさ
はＡ５〜Ａ３まであり、原稿の載置方向はＡ５、Ｂ５．
Ａ４が縦置きで、Ｂ４−、Ａ’３が横置きである。そし
て原稿サイズに応じて光学ユニットの戻し位置を３冬所
設けである。第１ポイントはＡ、５．Ｂ５、Ａ４共通で
原稿基準位置よシ２２０ｍのところ、第２ポイントはＢ
４で同じ（’３６４ｍのところ、第３ポイントはＡ３で
同じ＜４３１．８ｆＲｙｎのところとしである。FIG. 2 shows a structural sectional view of reader A. The document is placed face down on the document glass 3, and its placement reference is on the back left side when viewed from the front. The original is pressed onto the original glass by the original cover 4. The document is illuminated by a fluorescent lamp 2, and an optical path is formed such that the reflected light passes through mirrors 5 and 7 and a lens 6 and is focused on the surface of C0DI. The mirror 7 and the mirror 5 are arranged to move at a relative speed of 2:1. This optical unit is moved from left to right at a constant speed by a DC servo motor while applying PLL. The moving speed is 180 mm/h on the forward path when irradiating the original, and 468 mm/h on the return path when returning the document.
mm/see. The resolution in this sub-scanning direction is 16
A1n6s/ran. The document sizes that can be processed are A5 to A3, and the document placement direction is A5, B5, .
A4 is placed vertically, and B4- and A'3 are placed horizontally. There are three return positions for the optical unit depending on the document size. The first point is A, 5. Common to B5 and A4, at 220m from the original standard position, the second point is B.
4 (at '364m, the third point is at A3 at the same <431.8fRyn).

次に主走査方向について、主走査中は前記の原稿載置向
きによって最大Ａ４のヨコ巾２９７＋ｍｎとなる。そし
て、これを１６　ｐｅｌ／ｌｎｍで解像す−るために、
ＣＯＤのビット数として４７５２（＝２９７×１６）ビ
ット必要となるので、本装置では２６２８ビツトのＣＣ
Ｄアレーセンサを２個用い、並列駆動するようにした。Next, regarding the main scanning direction, during main scanning, the maximum horizontal width of A4 paper is 297+mn depending on the orientation in which the document is placed. In order to resolve this at 16 pel/lnm,
Since 4752 (=297 x 16) bits are required as the number of bits for COD, this device uses 2628 bits of CC.
Two D array sensors were used and driven in parallel.

従って、１６　ｔｉｎｅａ／ｍｉｎ　。Therefore, 16 tinea/min.

１８０ｔａｓ／５ｅｃＯ条件ヨ勺、主走査周期（＝ＣＯ
Ｄ　（７）となるｏ　ＣＣＤの転送速度はｆ＝■＝　２
６２８Ｔ　　　３４７．２μ式 ％式％ 本例の複写装置は画像編集等のインテリジェンシを持つ
が、このインテリジェンシはリーダ側で、ＣＣＤで読取
った信号を加工して行なっておル、また、リーダから出
力される段階ではいかなる場合に於いても、一定ビツト
数（４７５２）で一定速度（１３，８９Ｍｎ２．　）の
信号が出るようになっている。インテリジェンシの機能
としては、０．５→２．０倍の範囲の任意の倍率、特定
の倍率に拡大／縮小することができる。180tas/5ecO conditions, main scanning period (=CO
D (7) o CCD transfer speed is f=■=2
628T 347.2μ type % type % The copying machine of this example has intelligence such as image editing, but this intelligence is performed on the reader side by processing the signals read by the CCD. At the stage of output from the reader, a signal with a constant number of bits (4752) and a constant speed (13,89Mn2.) is output in any case. As for the intelligence function, it is possible to enlarge/reduce the image to any magnification within the range of 0.5 to 2.0 times, or to a specific magnification.

リーダユニットの詳細説明を行なう。第３図にリーダユ
ニットのシステムブロック図ヲ示ス。The reader unit will be explained in detail. Figure 3 shows a system block diagram of the reader unit.

リーダとのインタフェース信号は右側に示されている。Interfacing signals with the reader are shown on the right.

プリンタと接続する時はコネクタＪＲＩをプリンタ側の
コネクタＪＰＩに接続する。When connecting to a printer, connect connector JRI to connector JPI on the printer side.

ＢＥＡＭ、ＤＥＴＥＣＴ信号ＢＤはレーザピームプリン
クを接続した時、レーザ光偏光用のスキャナの回転と同
期をとるためのもので各ラインの先端信号と対応する。The BEAM and DETECT signals BD are for synchronizing the rotation of the laser beam polarization scanner when the laser beam link is connected, and correspond to the tip signals of each line.

ＶＩＤＥＯは画像信号であシ、それぞれ１ライン当シ一
画素５５　ｎｓ巾で４７５２個出力される。ただし、一
画素は３値まで、すなわち０．１／２．１の状態を持つ
ようにしているので、０では５５ｎｓ巾りで、１／２は
前半の２７．５ｎｓがＨで後半の２７．５１１ｓがＬｌ
ｌでは５５ｎｓ巾Ｈになる。VIDEO is an image signal, and 4752 signals are output per line with a width of 55 ns per pixel. However, since one pixel has up to three values, that is, 0.1/2.1 states, 0 is 55 ns wide, and 1/2 is H for 27.5 ns in the first half and 27.5 ns in the second half. 511s is Ll
At l, the width is 55 ns.

ＣＣＤ読取部６ｏｌ、６０１′にはＣＣＤ％ＣＣＤ（７
）　りｏツクドライバ、ＣＣＤからの信号増巾器、それ
をＡ／Ｄ変換するＡ／Ｄコンバータが内蔵されている。CCD reading section 6ol, 601' has CCD%CCD (7
) It has a built-in optical driver, a signal amplifier from the CCD, and an A/D converter for A/D converting it.

このＣＯＤへの制御信号はＣＯＤ制御制御信号部生部６
０３６０３′で生成されＣＣＤ読取部６０１，６０１’
のクロックトライバに供給される。この制御信号はプリ
ンタからの水平同期信号ＢＤに同期して生成される。Ｃ
ＣＤ読取部６０１．６０１′からは６ビツトのデジタル
信号に変換された画像データが出方され画像処理部６０
２．６０２’に入力される。この画像処理部６０２．６
０２′ではＣＯＤ出力をサンプリングして光源の光量を
ＣＰＵが制御する為のサンプリング回路、光源及びレン
ズ等のシエーデング量検出回路及びその補正回路、ＡＥ
機機能桁行う為に各主走査に於ける光量のピーク値を検
出するピークホールド回路、シェーデング補正完了後の
６ビツト画像データを前ライン又は前々ラインのピーク
ホールド値又はディザパターンに基づきスライスレベル
を決め、２値化又は３値化をするための量子化回路を有
し７ている。This control signal to COD is sent to the COD control control signal generator section 6.
03603' and CCD reading units 601, 601'
clock driver. This control signal is generated in synchronization with the horizontal synchronization signal BD from the printer. C
Image data converted into a 6-bit digital signal is output from the CD reading section 601, 601' and sent to the image processing section 60.
2.602' is input. This image processing section 602.6
02' includes a sampling circuit for sampling the COD output and controlling the light intensity of the light source by the CPU, a shading amount detection circuit for the light source and lens, and its correction circuit, and an AE
A peak hold circuit detects the peak value of the light intensity in each main scan in order to carry out functional functions, and the 6-bit image data after shading correction is sliced to a slice level based on the peak hold value or dither pattern of the previous line or the line before the previous line. It has a quantization circuit 7 for determining and binarizing or ternarizing.

画像処理部６０２．６０２’で量子化された画像信号は
画像編集部６０４．６０４’に入力される。The image signal quantized by the image processing section 602, 602' is input to the image editing section 604, 604'.

この画像編集部６０４．６０４’には２ジイン分のバッ
ファメモリがある。ｌライン分の容量はｌライン当りの
画素数４７５２の２倍以上の容量を持っている。この理
由は２００％拡大時に各画素データを２倍のサンプリン
グレートにてメモリに書込む為、データ量が倍になるか
らである。又、２ライン分のバッファメモリにしである
のはメモリが書込みと読出しを同時に行なうことができ
ない為に、Ｎライン目の画像データを第１メモリに書込
んでいる時には第２メモリからＮ−１ライン目の画像を
読み出す様にする為である。その他にこの部分にはこの
バッファメモリに画像データを書込む為のライトアドレ
スカウンタ、読み出す為のリードアドレスカウンタとこ
の２つのカウンタがらのアドレス信号を切換える為のア
ドレスセレクタ回路がある。This image editing section 604, 604' has a buffer memory for two images. The capacity for one line is more than twice the number of pixels per line, 4752. The reason for this is that when enlarging by 200%, each pixel data is written into the memory at twice the sampling rate, so the amount of data doubles. Also, the reason for the buffer memory for two lines is that the memory cannot perform writing and reading at the same time, so when the N-th line of image data is being written to the first memory, the N-1 data from the second memory is being written. This is to read out the image on the first line. In addition, this part includes a write address counter for writing image data into this buffer memory, a read address counter for reading image data, and an address selector circuit for switching the address signals of these two counters.

前記カウンタは初期値がプリセットできるパラレルロー
ドクイプを用い、初期値°はＣＰＵがし℃ボートにロー
ドする様になっている。隣接したＣＣＤ間の自動つなぎ
の為のつなぎ目検出シフトレジスタがある。画像編集部
からの画像データは最初に６０４から出方され次に６０
４′から出力されるので、それをスムーズに切換えて一
本のシリアルな画像データにするのが合成部６０５”？
ｌ’ある。認識部６ｏｓはコピーボタンオン後、プリン
タが空回転期間中に原稿の前走査を行ない、その時に原
稿の置かれている一座標を検出する為のものである。こ
の部分には連続する白画像データ８ビツトを検出するシ
フトレジスタ、工１０ボート、主／副走査カウンタがあ
る。The counter uses a parallel load quip that can preset an initial value, and the initial value ° is loaded into the °C boat by the CPU. There is a seam detection shift register for automatic splicing between adjacent CCDs. The image data from the image editing department is first output from 604 and then from 60
4', the composition unit 605'' smoothly switches the output to create a single serial image data.
There is l'. The recognition unit 6os is used to perform pre-scanning of the document during the idle rotation period of the printer after the copy button is turned on, and to detect one coordinate where the document is placed at that time. This part includes a shift register for detecting 8 bits of continuous white image data, 10 ports, and main/sub-scanning counters.

操作部６０７にはキーマトリクス、ＬＥＤ、液晶及び液
晶ドライバがある。６０８は光学系走査用ＤＣサーボモ
ータであシロ０９はその駆動回路である。６１０は原稿
照明用螢光灯であυ６１１はその点灯回路である。６１
２は光学系ユニットがホームポジションにあることを検
出するホトセンサであｊＤ、６１３は光学系ユニットが
原稿先端を照射する位置にあることを検出するホトセン
サである。ＣＰＵ部６１４はＣＰＵ。The operation unit 607 includes a key matrix, an LED, a liquid crystal, and a liquid crystal driver. Reference numeral 608 is a DC servo motor for scanning the optical system, and reference numeral 09 is its drive circuit. 610 is a fluorescent lamp for illuminating the original, and υ611 is its lighting circuit. 61
2 is a photosensor jD that detects that the optical system unit is at the home position, and 613 is a photosensor that detects that the optical system unit is at the position where the leading edge of the document is irradiated. The CPU section 614 is a CPU.

ＲＯＭ、　１ζＡＭ、バッテリバックアップ回路、タイ
マ回路、Ｉ１０インタフェースで構成されている。ＣＰ
Ｕ部６１４は操作部６０７を制御し、オペレータからの
操作指令に従いリーグのシーケンス制御を行なうと同時
にコマンドでプリンタを制御する。又、操作部６０７か
らの画像処理に係る指令に従い原稿走査に先立ち又は原
稿走査中に画像処理部６０２，６０２’、画像編集部６
０４．６０・４′に於ける各種カウンタに対しアークの
セットを行なう。更に、ＣＰ、Ｕは原稿走査に先立ち画
像処理部からの光量データに基づき６１１の螢光灯点灯
装置に対し光量制御を行ない、倍率指令に従い６０９の
ＤＣモータ駆動回路に対し速度データをプリセットした
シ、画像編集部６０４．６０４’がらの画像つなぎデー
タを収集しつなぎ量を算出する。It consists of ROM, 1ζAM, battery backup circuit, timer circuit, and I10 interface. C.P.
The U section 614 controls the operation section 607, performs league sequence control according to operation commands from the operator, and at the same time controls the printer using commands. In addition, in accordance with instructions related to image processing from the operation unit 607, the image processing units 602, 602' and the image editing unit 6 are operated before or during scanning of the original.
04. Set arcs for various counters at 60.4'. Furthermore, CP and U control the light amount of the fluorescent lamp lighting device 611 based on the light amount data from the image processing unit prior to scanning the original, and preset speed data for the DC motor drive circuit 609 according to the magnification command. , image stitching data from the image editing units 604 and 604' are collected and the stitching amount is calculated.

（変倍） 次に原稿像を拡大／縮小する方法について第４図を基に
述べる。変倍の基本的考え方としては、副走査方向はＤ
Ｃサーボモータ６０８の速度を倍率に応じ変化すること
である。ＣＰＵがキー人力された倍率を基に速度を計算
し、更にその速度に対応するＰＬＬ周波数を算出しＩ１
０ラッチ（１）　５８に走査前にプリセットしておく。(Magnification Variation) Next, a method for enlarging/reducing the original image will be described based on FIG. The basic idea of variable magnification is that the sub-scanning direction is D.
The speed of the C servo motor 608 is changed according to the magnification. The CPU calculates the speed based on the key input magnification and further calculates the PLL frequency corresponding to that speed.I1
0 latch (1) Preset to 58 before scanning.

復路の時はある固定値がセットされ、それにより高速で
光学系を戻す。これはＣＰＵのＲＯＭに格納された値を
このＩ１０ラッチ（１）にプリセットすることでなされ
る。従って、２倍に拡大する時は等倍時の速度（１８０
ｍｍｌ　５ｅｃ）に対しｂの速度で動かし、号に縮小す
る時は２倍の速度で動かすことになる。主走査は、一定
周波数で出力されてくるＣＣＤ１のシリアル信号（Ａ／
Ｄ変換変換分倍率に応じたクロック・し７ヘトでサンプ
リングする方法である。例えば２倍に拡大する時はＣＯ
Ｄクロックレートの２倍のクロックレートでサンプリン
グすれば源情報１ビットに対し、１ビツト増加でデータ
が得られ％倍に縮小する時はＣＯＤクロックレートの％
クロックレートでサンプリングすれば源情報２ビットに
対し１ビット間引かれたデータが得られるようになる。During the return trip, a fixed value is set, which returns the optical system at high speed. This is done by presetting the I10 latch (1) with a value stored in the CPU's ROM. Therefore, when enlarging to 2 times, the same speed (180
It moves at speed b for mml 5ec), and when it is reduced to an issue, it moves at twice the speed. Main scanning is a serial signal (A/
This is a method of sampling at a clock frequency corresponding to the D conversion magnification. For example, when expanding twice, CO
If you sample at a clock rate that is twice the D clock rate, data will be obtained by increasing 1 bit for every 1 bit of source information, and when scaling down by %, it will be % of the COD clock rate.
By sampling at the clock rate, data obtained by thinning out 1 bit for every 2 bits of source information can be obtained.

ＣＰＵは入力倍率を基にこのクロック・レートを算出し
、副走査開始前にＩ１０ランチ（２１５０にセットする
ようにする。前述した如く、ＣＣＤ１は２６２８ビツト
構成であるがその中にはダミービットが３６ビツトあり
有効ビットは２５９２ビツトということになる。そして
その駆動周波数は７．５６９Ｍ１ｚであって、その（ｇ
号ラインがφ１クロックライン５５である。変倍の為の
クロックは、φ１と同じ源発振とＩ１０ラッチ（２）の
値に基づきＶ　ＣＯ（９）で発振される周波数をＰＬＬ
４８で同期をとすφ２として可変周波数を形成している
。ＣＣＤＩから出力される２５９２ビツトのアナログ信
号はＡＭＰ４２で増巾されＡＧＣ（自動利得制御回路）
にかけられる。ＡＧＣ４３は、螢光灯の長期的な光量変
化、原稿の地肌等によって白レベルが変化するので、そ
の白レベルを検知し、それからの相対的変化量がＡ／Ｄ
コンバータ４４にかけられるよう白レベルをクランプす
る回路である。そしてＡＧＣ４３の出力はＡ／Ｄコンバ
ートされ２値である６ビツトのパラレルビットに変換さ
れる。一方デイザＲＯＭ５４は主走査方向は８ビット間
隔、副走査方向も８ビット間隔で同じ重みコード（６ビ
ツト）が出力するよう設定してあり、そしてこの８Ｘ８
＝６４ビツトのマトリックス内は３２種の重みコードが
割振られてｍ−る。従って３ビツトの主走査カウンタ５
１ξ３ビツトの副走査カウンタ５２によってこの″ｆイ
ザＲＯＭ５４をアドレッシングしてやることによって異
なった重みコードが出力される。又この８Ｘ８の中に設
定されている重みコードの組合せは複１数組あり、その
組合せによってハーフトーン画像の再現性を変えられる
よう配慮されている。この組合せの選択はＩ１０ラッチ
（３）　５３により行なわれ、このラッチへのプリセッ
トはＣＰＵＫ′よって副走査開始前に行なわれる。この
生走査カウンタ５１は倍率による可変周波数であるφ２
クロックによって駆動され、副走査カウンタ５２はＢＥ
ＡＭＤＥＴＥＣＴ信号により駆動される。そして、この
ディザＲＯＭ５４からの６ビツトの重みコードと人／Ｄ
変換：した６ビツトコードがコンパレータ４７でコンパ
レートされ２値化された、／リアルなハーフトーン再現
可能な画像信号が得られるようになっている。従って異
なったクロックレートでサンプリングすると言った意味
はめ変換値を、異なったクロックレートで出力される重
みコードとコンパレートされるという意味である。もし
、このコンパレートをφ１と同レートでコンパレート後
、変倍を単純にビットの間引、挿入を、あるアルゴリズ
ムの下で行なった場合通常の２値画像ならそれでいいが
、ハーフトー／でディザがかかったものを行なったなら
ば、４５°のディザパターンが３０°とか６０°とかの
パターンになったり、それが階段状になってしまいスム
ーズな再現が得られなくなる。従って、本例では、コン
パレートのレートを変倍の倍率に応じて変えるようにし
た。The CPU calculates this clock rate based on the input magnification and sets it to I10 launch (2150) before starting sub-scanning.As mentioned above, CCD1 has a 2628-bit configuration, but there are dummy bits in it. There are 36 bits and the effective bits are 2592 bits.The driving frequency is 7.569M1z, and the (g
The clock line is the φ1 clock line 55. The clock for scaling is the same source oscillation as φ1 and the frequency oscillated by V CO (9) based on the value of I10 latch (2).
48 is synchronized and φ2 forms a variable frequency. The 2592-bit analog signal output from the CCDI is amplified by the AMP42 and sent to the AGC (automatic gain control circuit).
Can be applied to. The AGC43 detects the white level because the white level changes depending on the long-term change in the light intensity of the fluorescent lamp, the background of the document, etc., and then calculates the relative change from the white level.
This circuit clamps the white level to be applied to the converter 44. The output of the AGC 43 is then A/D converted into 6 parallel binary bits. On the other hand, the dither ROM 54 is set to output the same weighting code (6 bits) at 8-bit intervals in the main scanning direction and at 8-bit intervals in the sub-scanning direction.
= 32 types of weight codes are allocated within the 64-bit matrix. Therefore, the 3-bit main scanning counter 5
Different weighting codes are output by addressing this "fizer ROM 54" with a 1ξ3-bit sub-scanning counter 52. Also, there are several combinations of weighting codes set in this 8x8, and the combinations It is considered that the reproducibility of the halftone image can be changed by the I10 latch (3) 53, and the presetting to this latch is done by CPUK' before starting sub-scanning. The scanning counter 51 has a variable frequency φ2 depending on the magnification.
Driven by a clock, the sub-scanning counter 52 is
Driven by the AMDETECT signal. Then, the 6-bit weight code from this dither ROM 54 and the person/D
The converted 6-bit code is compared by a comparator 47 to obtain a binarized image signal that can reproduce a realistic halftone. Therefore, sampling at different clock rates means that the converted values are compared with the weighting codes output at different clock rates. If this comparison is done at the same rate as φ1, and then scaling is done by simply thinning out and inserting bits using a certain algorithm, that would be fine for a normal binary image, but if it is diluted with halftone/ If a 45° dither pattern is used, the 45° dither pattern will become a 30° or 60° pattern, or it will become step-like, making it impossible to obtain smooth reproduction. Therefore, in this example, the comparator rate is changed according to the magnification ratio.

次に４５の回路であるが、これはＡ／Ｄ変換による変換
時間が各ビットにより異なる為に再度φ、でジツチし同
期を合わせている。又、当然のこととして、シフトメモ
リ５７−１．５７−２のアドレスカウンタはφ２クロッ
クで動かされる。以上によって、シフトメモリ５７−１
．５７−２には等倍時には２５９２ビツト入シ、％倍時
には１２９６ビツト、２倍時には５１８４ビツト入るこ
とになる。Next is circuit No. 45. Since the conversion time by A/D conversion differs depending on each bit, it is again synchronized with φ. Also, as a matter of course, the address counter of the shift memory 57-1, 57-2 is operated by the φ2 clock. With the above, shift memory 57-1
．． 57-2 contains 2592 bits when the data is 1x, 1296 bits when the data is multiplied by %, and 5184 bits when the data is multiplied by 2.

副走査用ＤＣモータ６０８の速度はＣＰＵにＩ１０ラッ
チ（１）　５　Ｂにプリセットされた値がＶＣＯ５９に
入力され、これによる発振周波数が原発振とＰＬＬ６０
と同期がとられサーボ回路６１に印加されることによっ
て制御される様になっている。尚、変倍時の副走査のス
トロークはいかなる倍率に於いても第３ポイント（４３
１，８ｍｍ’）まで走査する。これにより無段階変倍す
る領域指定に対し都合がいい。The speed of the sub-scanning DC motor 608 is determined by the CPU's I10 latch (1) 5. The value preset in 5B is input to the VCO 59, and the resulting oscillation frequency is the original oscillation and PLL 60.
It is controlled by being synchronized with and applied to the servo circuit 61. Note that the stroke of sub-scanning when changing magnification is at the 3rd point (43 points) at any magnification.
1.8 mm'). This is convenient for specifying an area for stepless scaling.

（ＣＯＤ継目補正） 画像データを処理して画像の拡大成いは縮小を行なう場
合に複数のリニアイメージセンサの隣接するＣＯＤの重
複画素数を検出する方法は、予め変倍率に応じて読取り
画像データを間引き／挿入してメモリに入れ、このメモ
リデータを読み出して各倍率に応じた重複画素数を算出
することが考えられる。(COD seam correction) When processing image data to enlarge or reduce the image, a method for detecting the number of overlapping pixels of adjacent CODs of multiple linear image sensors is to adjust the read image data in advance according to the magnification ratio. It is conceivable to thin out/insert the data into a memory, read out this memory data, and calculate the number of overlapping pixels according to each magnification.

ところが、このや９かたでは、縮小倍率時は画像データ
が間引されているので、検出された重複画素数の精度が
悪化完全とはいえない。又拡大倍率時にあっては画像デ
ータが水増しされているので、重複画素数を検知する場
合、通常サーチするデータ量は一定数（例えば１２８ビ
ツト）であることによシ、光学的に重複できる量が狭め
られ、リニアイメージセンサを取付ける際の取付は精度
が厳しく押え込まなければない０ そこで、更にこのような問題を除去した継目補正を以下
述べる。However, in this case, since the image data is thinned out when the reduction magnification is reduced, the accuracy of the detected number of overlapping pixels deteriorates and cannot be said to be perfect. Also, since the image data is padded when the magnification is increased, when detecting the number of overlapping pixels, the amount of data to be searched is usually a fixed number (for example, 128 bits), so the amount that can be optically overlapped is As a result, the mounting accuracy of the linear image sensor must be strictly maintained.Therefore, a seam correction that further eliminates this problem will be described below.

第５図に示す如くリーダ（光学系）のホーム位置上の主
走査中にわたって全面が均一な白色板ＷＢを設け、通常
光学系がホーム・、ポジションにあって、光源を点灯し
た時は゛この白色板が照射されその反射光がＣＯＤに入
力されるようになっている。従って、制御回路はホーム
ポジションにある時、光量のバラツキ、２つのＣＣＤの
感度のバラツキを補正（シェーディング補正）する。又
、この白色板の中心位置に１．５ｕ巾で副走査方向に長
い黒細線Ｂｌを設けである。尚この細線は童子化の整数
倍寸法中であればよい０そして、同じく光学系がホーム
位置にある時、光源を点灯することによって２つのＣＯ
Ｄの各々の端部の読取りビットにこの黒細線が現われる
ので、これらＣＯＤの信号をシフトメモリに入力し、Ｃ
ＣＤＩ系信号の下位１２８ビツト、ＣＣＤＺ系信号の上
位１２８ビツトを比較する。As shown in Fig. 5, a white plate WB whose entire surface is uniform during main scanning above the home position of the reader (optical system) is provided, and when the optical system is normally at the home position and the light source is turned on, this white plate The plate is illuminated and the reflected light is input to the COD. Therefore, when the control circuit is at the home position, it corrects the variation in the amount of light and the variation in sensitivity of the two CCDs (shading correction). Further, a thin black line Bl having a width of 1.5 u and long in the sub-scanning direction is provided at the center of this white plate. Note that this thin line only needs to be within the size of an integer multiple of the doji conversion 0. Similarly, when the optical system is at the home position, by turning on the light source, two CO
Since this black thin line appears in the read bits at each end of D, these COD signals are input to the shift memory and C
The lower 128 bits of the CDI signal and the upper 128 bits of the CCDZ signal are compared.

そして第６図に示す如くこの各々の１２８ビツト・デー
タは前後に必ず白ビットが現われ黒ビットがサンドイッ
チになっていることを確認する。そしてＣＣＤＩ系の下
位の白ビツト数とＣＣＤＺ系の上位の白ビツト数と黒ビ
ット数を加えたビット数をＣＣＤＺ系のシフト・メモリ
から読出す時に間引く。図中ＣＯＤの矢印は主走査方向
、副の矢印は副走査方向を示す。As shown in FIG. 6, it is confirmed that each of these 128-bit data always has a white bit before and after it, and a black bit forms a sandwich. Then, the number of bits obtained by adding the number of lower white bits of the CCDI system and the number of upper white bits and the number of black bits of the CCDZ system is thinned out when reading from the shift memory of the CCDZ system. In the figure, the COD arrow indicates the main scanning direction, and the sub-arrow indicates the sub-scanning direction.

第７図に具体的な方法を記す。シフト・メモリに画像信
号を書込む為には、シフト・メモリ５７−１．５７−２
にスタティックＲＡＭを使うので書込み用アドレス・カ
ウンタ（ライトアドレス・カウンタ６３）と読み出し用
アドレス・カウンタ（リード・アドレス・カウンタ６４
゜６５）を設ける。A specific method is shown in FIG. In order to write the image signal to the shift memory, shift memory 57-1.57-2
Since static RAM is used for the write address counter (write address counter 63) and read address counter (read address counter 64)
゜65).

まず、シフト・メモリーに書込むにあたって、ＣＰＵは
予め倍率を等倍にし等倍の倍率に相当するライトクロッ
クφ２を得るようにする。次にＣＣＤ１系の上位８ビツ
ト（主走査で最初に出てくるビットがＭＳＢ）とＣＣＤ
Ｚ系の下位８ビツトを収りだすために、ＣＣＤＩ系のラ
イト・アドレス・カウンタ６３に等倍時のデータ蓋に相
当する２５９２をセットし、ＣＣＤｚ系のアドレス・カ
ウンタに０８Ｈ（ヘキサコードの０８）をセットし、ダ
ウ゛ンカウントモードに指定する。一方各々のＣＣＤか
らの画像信号を入力する８ビツトのシフトレジスタを設
け、このシフトレジスタの駆動期間をＣＣＤの主走査期
間を示すＶＩＤＥＯＥＮＡＢＬＥ信号の立上りから、前
記カウンタ（ＶＩＤＥＯ，ＥＮＡＢＬＥ期間出力される
クロックにより動く。）のリップル・キャリまでとする
ことによって、ＣＣＤ１系のシフトレジスタには、ＣＣ
Ｄ１系の最上位８ビツトの、ＣＣＤｚ系のシフトレジス
タには最下位８ビツトの画像信号が残ることになる。そ
して、これらのシフトレジスタに残った値はＣＰＵに読
み取られメモリに記憶する。次に、ＣＣＤ１系の上位９
〜１６ビツト、ＣＣＤｚ系の下位９〜１６ビツトを取り
出すために、ＣＣＤ１系のライト鳴アドレス・カウンタ
には（２５９２−８）をセットし、ＣＣＤｚ系のライト
・アドレス・カウンタには１０Ｈをセットし、以下前記
と同様の手法によって読み出す。この動作を次々と繰返
し、ＣＣＤＩ系の上位１２８ビツト、ＣＣＤＺ系の下位
１２８ビツトをメモリに展開した後、黒ビット数、ＣＣ
ＤＩ系の下位白ビツト数、ＣＣＤ２系の上位白ビツト数
を算出する。First, when writing to the shift memory, the CPU sets the magnification to the same magnification in advance to obtain the write clock φ2 corresponding to the same magnification. Next, the upper 8 bits of the CCD1 system (the first bit that appears in main scanning is the MSB) and the CCD
In order to store the lower 8 bits of the Z system, set the CCDI system write address counter 63 to 2592, which corresponds to the data lid at the same magnification, and set the CCDz system address counter to 08H (hex code 08). ) to specify down count mode. On the other hand, an 8-bit shift register is provided to input the image signal from each CCD, and the drive period of this shift register is determined from the rising edge of the VIDEO ENABLE signal indicating the main scanning period of the CCD to the clock output from the counter (VIDEO, ENABLE period). ), the shift register of the CCD1 system has a ripple carry of
The image signal of the least significant 8 bits remains in the shift register of the CCDz system, which is the most significant 8 bits of the D1 system. The values remaining in these shift registers are then read by the CPU and stored in memory. Next, the top 9 of CCD1 series
~16 bits, to extract the lower 9 to 16 bits of the CCDz system, set the write address counter of the CCD1 system to (2592-8), and set the write address counter of the CCDz system to 10H. , and then read out using the same method as above. After repeating this operation one after another and expanding the upper 128 bits of the CCDI system and the lower 128 bits of the CCDZ system into memory, the number of black bits, the CC
The number of lower white bits of the DI system and the number of upper white bits of the CCD2 system are calculated.

そしてこのように得たＣＣＤＩ系の下位白ビツト数、Ｃ
ＣＤ２系の上位白ビツト数及び黒ビット数によシ倍率に
応じて算出したビット数をＣＣＤＺ系のシフト・メモリ
から読み出す時に間引くことによって主走査方向の継な
ぎを達成する０ 次に継なぎ論理成立後のシフト・メモリの動きを説明す
る。シフト・メモリに書込む時は、ＣＣＤＩ系及びＣ０
Ｄ２系のライト・アドレス・カウンタに２５９２ｘ倍率
値をプリセットし、ダウンカウントでシフト・メモリを
アドレッシングして書込む。シフト・メモリから読出す
時にまず考慮しなければならないのは原稿の主走査方向
の基準である。第５図に示す如く、原稿載置基準は継な
ぎ用の黒細線Ｂｌ（１，５ｓｍ巾）の中心から１４８．
５ｍのところにあるので、ＣＣＤ１系のシフト・メモリ
の読み出し開始アドレスは設定倍率を考慮し、（（上記
の下位白ビツト数）＋（黒ビット数／２　）　＋　（１
４８，５Ｘ１６　）　）×倍率の値になる。ＣＣＤＺ系
の読み出し開始アドレスは（（２５９２）−（継なぎビ
ット数））×倍率の値である。そして１３．８９［ｚで
４７５２パルスのリード・クロックによってまずＣＣＤ
１系のリード・アドレス・カウンタ（１）をダウンカウ
ントで動かし、０になりリップル・キャリが出たらＣＣ
Ｄ２系のリード・アドレス・カウンタ（２）をダウン・
カウントで動かす。Then, the number of lower white bits of the CCDI system obtained in this way, C
The splice in the main scanning direction is achieved by thinning out the number of bits calculated according to the multiplication factor according to the number of upper white bits and the number of black bits of the CD2 system when reading from the shift memory of the CCDZ system. The movement of the shift memory after establishment will be explained. When writing to shift memory, CCDI system and C0
A 2592x magnification value is preset in the write address counter of the D2 system, and the shift memory is addressed and written by down-counting. When reading from the shift memory, the first thing that must be considered is the reference in the main scanning direction of the document. As shown in FIG. 5, the document placement standard is 148.
5m, the reading start address of the shift memory of the CCD1 system takes into account the setting magnification and is calculated by ((number of lower white bits above) + (number of black bits/2) + (1
The value is 48,5X16 ) ) × magnification. The read start address of the CCDZ system is the value of ((2592)-(number of splicing bits))×magnification. Then the CCD is first read by a read clock of 4752 pulses at 13.89 [z.
The read address counter (1) of the 1st system is run by down-counting, and when it reaches 0 and a ripple carry occurs, it is CC.
D2 system read address counter (2) is down.
Move by count.

第６，７図により更に詳細にこれらシフト・メモリに係
る一路動作を説明する。シフト・メモリ（１）はＣＣＤ
Ｉ系の画像データが入るスタティック・メモリである。The one-way operation of these shift memories will be explained in more detail with reference to FIGS. 6 and 7. Shift memory (1) is CCD
This is a static memory that stores I-based image data.

シフト・メモリ（２）はＣＯＤ　（２１系の画像データ
が入るスタティック・メモリである０ライト・アドレス
九カウンタ６３はシフト・メモリ（ｌ）、及び（２）に
データを書込む時のアドレス・カウンタである。リード
・アドレス・カウンタ（１）はシフト・メモリ（１）か
らデータを読み出す時のアドレス・カウンタであり、リ
ード・アドレス・カウンタ（２）はシフト・メモリ（２
１−から読み出す時のアドレス・カウンタである。アド
レス・セレクタ（１）はライト・アドレス・カウンタ６
３のアドレス信号とリード・アドレス・カウンタ（１）
のアドレス信号のいずれかを選択しシフト・メモリ（１
）をアドレッシングするだめのものであシ、アドレス・
セレクタ（２）上２イト・アドレス・カウンタ６３のア
ドレス信号とシード・アドレス・カウンタ（２）のアド
レス信号のいずれかを選択しシフト・メモリ（２）をア
ドレッシングするだめのものである。シフト・レジスタ
７４はＣＣＤ１系の画像データを最下位から８ビツトず
つ取シ出すだめのレジスタであり、シフトレジスタ７６
はＣＣＤＺ系の最上位から８ビツトずつ画像データを取
り出すだめのレジスタである。Ｆ／Ｆ　７３はＶＩＤＥ
ＯＥＮＡＢＬＥ　信号の立上シでセットし、ライト・ア
ドレス・カウンタ６３のリップル・キャリでリセットす
るＦ／Ｆでシフトレジスタ７４に入力する期間を制御す
るだめのものであり、Ｆ／Ｆ７５はＶＩＤＥＯＥＮＡＢ
ＬＥの立上りでセットし、リード・アドレスカウンタ（
２）のリップル・キャリでリセットするＦ／Ｆで、シフ
トレジスタ７６に入力する期間を制御するためのもので
ある０Ｉ１０レジスタ６６〜６９はライト・アドレスカ
ウンタ６３、リード・アドレス・カウンタ６４゜６５に
それぞれプリセット値をＣＰＵが与えるだめのレジスタ
である。ｌ１０ｖジスタ６８はアドレス・セレクタ７０
．７１にどちらのカウンタ値を選択するかＣＰＵが指定
するためのもの、リード・アドレス・カウンタ（２）を
ライトクロックかリードクロックで動かすかを決めるた
めのものと、継なぎを行なうにあたってｔｅｓｔ信号を
与えることによって１ライン分の画像データを等倍率の
クロックレートでＣＣＤドライバ回路からシフト・メモ
リ回路に対し与えてくれるようＣＰＵが制御するだめの
ものである。Shift memory (2) is a static memory that stores COD (21 series image data) 0 write address 9 counter 63 is an address counter when writing data to shift memory (l) and (2). The read address counter (1) is an address counter when reading data from the shift memory (1), and the read address counter (2) is an address counter when reading data from the shift memory (2).
This is an address counter when reading from 1-. Address selector (1) is write address counter 6
3 address signals and read address counter (1)
Select one of the address signals of the shift memory (1
) is not suitable for addressing.
The selector (2) is used to select either the address signal of the upper 2-ite address counter 63 or the address signal of the seed address counter (2) to address the shift memory (2). The shift register 74 is a register for taking out the image data of the CCD1 system starting from the lowest 8 bits at a time, and the shift register 76
is a register for extracting image data in units of 8 bits from the most significant part of the CCDZ system. F/F 73 is VIDE
The F/F is set at the rising edge of the OENABLE signal and reset at the ripple carry of the write address counter 63, and is used to control the period of input to the shift register 74.
It is set at the rising edge of LE, and the read address counter (
0I10 registers 66 to 69, which are F/Fs that are reset by ripple carry in 2), are used to control the period of input to the shift register 76. These are registers to which the CPU gives preset values. l10v register 68 is address selector 70
．． 71, for the CPU to specify which counter value to select, and for determining whether to operate the read address counter (2) with the write clock or the read clock. The CPU controls this so that one line of image data is supplied from the CCD driver circuit to the shift memory circuit at the same clock rate.

この回路図に従い、継なぎを行なうためにＣＣＤｌ系の
画像データを最下位よシ８ビットずつ、Ｃ０Ｄ２系の画
像データを最上位より８ビツトずつ１２８ビット取り出
す動作を説明する。Referring to this circuit diagram, the operation of extracting 128 bits of image data of the CCD1 system from the least significant 8 bits at a time and from the most significant 8 bits of the C0D2 system image data for splicing will be explained.

■リード・アドレス・カウンタ（２）ラダランカウント
モードにセットし、ｌ１０ｖジスタ（１）に２５９２を
プリセットし、ｌ１０ｖジスタ（３）に７１１をプリセ
ットする。■ＴＥＳＴ（占号に１１固パルスを与えると
第４図のＣＯＤドライバから１個のＶＩＤＪう０　、ｌ
：ＮＡＢＩＪ３　、等倍率のφ２クロックが発生し画像
データがシフトメモリー（１）と８ビツトシフトレジス
タ（１１，（２＋に与えられる。そしてＶＩＤＪＩＯｇ
ＮｋＢＬＥ　　がなくなったらシフト。(2) Read address counter (2) Set to ladder run count mode, preset 2592 in l10v register (1), and preset 711 in l10v register (3). ■TEST (When 11 pulses are applied to the symbol, one VIDJ is output from the COD driver in Figure 4.
:NABIJ3, the same magnification φ2 clock is generated and the image data is given to the shift memory (1) and the 8-bit shift register (11, (2+).Then, the VIDJIOg
Shift when NkBLE runs out.

レジスタ７４．７６の８ビツトを順次メモリに取り込み
記憶する。■Ｉ１０ｌ１０ｖジスタに（２５９２−７Ｈ
）を、ｌ１０ｖジスタ（２１に１０Ｈをセットする。■
とじて再び■を行なう。ｄ以下同様にしてｌ１０ｖジス
タ（１）に（２５９２−７７Ｈ）金、ｌ１０ｖジスタ（
２）に７Ｆ）（をセラ７６を読込むまで行なう。以上継
ぎ目補正については同出願人による特願昭５７−１２８
０７３号明細書に詳しい。The 8 bits of registers 74 and 76 are sequentially taken into memory and stored. ■I10l10v register (2592-7H
), set the l10v register (21 to 10H.■
Close and repeat ■ again. d and the following in the same way, add (2592-77H) gold to l10v register (1), and apply gold to l10v register (1).
2) to 7F) until reading Sera 76.The above seam correction is described in Japanese Patent Application No. 57-128 by the same applicant.
Details can be found in the specification of No. 073.

継なぎ蓋検出後は、操作部からの倍率指示に従い、原稿
走査に先だち、ＣＰＵばｌ１０ｖジスタ（１）に２５９
２　Ｘ倍率値をセットし、リード・アドレス・カウンタ
（２）をダウンカウントモードにし、ｌ１０ｖジスタ（
２）には（（ＣＣＤｌ系の下位白ビツト数）＋（黒ビッ
ト数／　２　）　＋２３７６）Ｘ倍率をセットし、ｌ１
０ｖジスタ（３）に（２５９２−継々ぎビット数）×倍
率をセットするということになる。After detecting the joint cover, follow the magnification instruction from the operation section and set 259 to the CPU 10v register (1) before scanning the document.
2 Set the X magnification value, set the read address counter (2) to down-count mode, and write the
2) Set the ((number of lower white bits of CCDl system) + (number of black bits/2) +2376)X magnification, and
This means that (2592 - number of successive bits) x magnification is set in the 0v register (3).

このように、隣接したＣＣＤ間の重複画素の検出は画像
の変倍処理時であっても、等倍時と同様に行ない、検出
した重複画素に倍率を考慮して得たデータにより、倍率
に応じたＣＯＤの継なぎ処理を実行する。このように、
変倍処理されたデータにより継なぎ処理を実行しない構
成なのでＣＣＤ間の重複画素検出の精度の悪化確な継な
ぎ処理を達成できるものである０次に、以下、説明して
来たＣＣＤ継なぎ量検出の為の？１ｉｌｉ　’Ｍをいつ
行なりがであるが、本実施例では第８図の１１ＩＩ１１
乍フローチヤートから明らかな様にコピーボタンが押さ
れる１σに行なう。その理由は、例えばパワーオン直後
−回のみとした場合、ｊ変Ｒ（さなる読取（走査）動作
に於ける光学予ユニットの起動９反転等の制激によりＣ
ＣＤユニツ）Ｋ振動が伝わり１位置ズレを起こす可能′
住があるので、途中で必ず見直しが必要でりると考えら
れるからである。問題となるズレ坩はＣＣＤ１画素ピッ
チ（本実施例のＣＣＤでは１１μｍ）程度であるので、
その可ｎ目性は碓めて商いと云える。In this way, even during image scaling processing, detection of overlapping pixels between adjacent CCDs is performed in the same way as when the image is at the same magnification. Executes the corresponding COD splicing process. in this way,
Since the configuration does not perform splicing processing using data that has been subjected to scaling processing, the accuracy of detecting overlapping pixels between CCDs deteriorates.Secure splicing processing can be achieved. For quantity detection? 1ili 'M, but in this example, 11II11 in FIG.
As is clear from the flowchart, this is done at 1σ when the copy button is pressed. The reason for this is that, for example, if the power is turned on only once, the j change R (starting up of the optical pre-unit in further reading (scanning) operation 9 reversal, etc.) will cause the C
CD Units) K vibration is transmitted and can cause one position shift.
This is because you will have to live there, so it is likely that you will need to review it along the way. Since the problem of misalignment is about one CCD pixel pitch (11 μm in the CCD of this example),
It can be said that the n-th probability is a good thing.

それでは理想的には各読取サイクル毎ということに側層
が必要になると云うことになるが、゛これでは処理スピ
ードに低下をきたす結果に外る。Ideally, a side layer would be required for each read cycle, but this would result in a reduction in processing speed.

そこで、本実施例では処理速度に影響を与えず、最大限
、機械的ズレを補償する方法とじてコピーボタンが押さ
れて一連のコピー動作に入る直前に測定を行なうもので
ある。これによシ、処理スピードの低下を押えるととも
に且つ、各一連の読取処理に際し、常に正確なＣＯＤの
つなぎ処理が実行されることとなる。尚、このつなぎ処
理をコピーボタンが押された後、光源が所定光量に達す
る迄のウェイト時間中に行なえば、更なる時間短縮とな
る。Therefore, in this embodiment, as a method of compensating for the mechanical deviation to the maximum extent possible without affecting the processing speed, the measurement is performed immediately before the copy button is pressed and a series of copying operations begins. As a result, a decrease in processing speed can be suppressed, and accurate COD linking processing can always be executed during each series of reading processing. Note that if this connection process is performed during the wait time after the copy button is pressed until the light source reaches a predetermined light intensity, the time can be further shortened.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明を適用した複写装置の外観図、第２図は
リーダの構造断面図、第３図はり−ダユニットの回路構
成図、第４図は画像の変倍処理に係る回路図、第５図及
び第６図は継なぎ処理を説明する図、第７図はつなぎ処
理を達成するための回路図、第８図はつなぎ処理のタイ
ミングを示すフローチャート図であり、６０１゜６０１
′はＣＣＤ、６０７は操作部、６０８はＤＣモータ、Ｂ
ｌは黒細線、ＷＫは白色板である。FIG. 1 is an external view of a copying apparatus to which the present invention is applied, FIG. 2 is a structural cross-sectional view of a reader, FIG. 3 is a circuit configuration diagram of a beam-to-beam unit, and FIG. 4 is a circuit diagram related to image scaling processing. 5 and 6 are diagrams explaining the splicing process, FIG. 7 is a circuit diagram for achieving the splicing process, and FIG. 8 is a flowchart showing the timing of the splicing process.
' is the CCD, 607 is the operation unit, 608 is the DC motor, B
1 is a black thin line, and WK is a white plate.

Claims (4)

【特許請求の範囲】[Claims] （１）　　複数のリニアイメージセンサにより原稿像を
部分的にＭ復する様に分割して読取る画像読取装置にお
いて、隣接したイメージセンサ間の画像つなぎ処理を倍
率に応じて行なうことを特徴とする画像読取装置。(1) An image reading device that divides and reads a document image partially in M-recursive manner using a plurality of linear image sensors, which is characterized in that image joining processing between adjacent image sensors is performed according to the magnification. reading device. （２）　　複数のリニアイメージセンサにより原稿像を
部分的に重複する様に分割して読取る画像読取装置にお
いて、隣接したイメージセンサ間の重複読取量の検出は
画像の変倍時にも、変倍率に拘らず行なうことを特徴と
する画像読取装置。(2) In an image reading device that divides and reads a document image using multiple linear image sensors so that it partially overlaps, the amount of overlapping reading between adjacent image sensors can be detected even when changing the magnification of the image. An image reading device characterized in that the image reading device performs the reading regardless of the situation. （３）特許請求の範囲第（１）項において、検出した重
複読取量に倍率に応じた係数を乗じたデータにより隣接
したリニアイメージセンナ間のつなぎ処理を行なうこと
を特徴とする画像読取装置。(3) The image reading device according to claim (1), wherein the image reading device performs connection processing between adjacent linear image sensors using data obtained by multiplying the detected amount of overlapping reading by a coefficient corresponding to a magnification. （４）　　複数のリニアイメージセンサによシ原稿像を
部分的に重複する様に分割して読取る画像読取装置にお
いて、隣接したイメージセンサ間の重複読取量を一連の
読取開始時に実行することを特徴とする画像読取装置０(4) In an image reading device that divides and reads a document image with a plurality of linear image sensors so as to partially overlap, the image reading device is characterized in that the amount of overlapping reading between adjacent image sensors is executed at the start of a series of readings. Image reading device 0