JPH10289923A - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法Info
- Publication number
- JPH10289923A JPH10289923A JP10051537A JP5153798A JPH10289923A JP H10289923 A JPH10289923 A JP H10289923A JP 10051537 A JP10051537 A JP 10051537A JP 5153798 A JP5153798 A JP 5153798A JP H10289923 A JPH10289923 A JP H10289923A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- resin
- semiconductor package
- semiconductor
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 樹脂封止型の半導体パッケージにおいて、チ
ップ上に金型を接触させることなく、安価、簡便且つ信
頼性を損なうことなくパッケージを形成する。 【解決手段】 半導体チップ２のチップ電極３が形成さ
れている側の表面に保護膜２１を形成し、続いて保護膜
２１に開孔部２１ａを形成する。続いて、開孔部２１ａ
に外部接続用端子となる例えば半田からなる導電性ボー
ル１をはめ込み、チップ電極３と接続する。続いて半導
体チップ２全面及び導電性ボール１全体を樹脂１２で覆
い封止する。その後、導電性ボール１が形成されている
側の樹脂１２表面を研磨し、導電性ボール１を樹脂１２
表面から露出させる。これにより、樹脂封止工程でチッ
プ電極３に金型２３を接触させることなく外部接続用端
子が形成でき、チップ電極３の破損などを防止し、信頼
性の低下を防げる。
ップ上に金型を接触させることなく、安価、簡便且つ信
頼性を損なうことなくパッケージを形成する。 【解決手段】 半導体チップ２のチップ電極３が形成さ
れている側の表面に保護膜２１を形成し、続いて保護膜
２１に開孔部２１ａを形成する。続いて、開孔部２１ａ
に外部接続用端子となる例えば半田からなる導電性ボー
ル１をはめ込み、チップ電極３と接続する。続いて半導
体チップ２全面及び導電性ボール１全体を樹脂１２で覆
い封止する。その後、導電性ボール１が形成されている
側の樹脂１２表面を研磨し、導電性ボール１を樹脂１２
表面から露出させる。これにより、樹脂封止工程でチッ
プ電極３に金型２３を接触させることなく外部接続用端
子が形成でき、チップ電極３の破損などを防止し、信頼
性の低下を防げる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
の製造方法に関し、特に半導体チップを樹脂にて封止し
てなる樹脂封止型の半導体パッケージの製造方法に関す
るものである。
の製造方法に関し、特に半導体チップを樹脂にて封止し
てなる樹脂封止型の半導体パッケージの製造方法に関す
るものである。
【０００２】
【従来の技術】近年の情報化時代においては、情報・通
信機器に対する需要が年々増大している。情報・通信機
器の中でも特に需要の増大が著しい、カメラ一体型ＶＴ
ＲやＰＨＳ（Personal Handyphone System）、ノート型
パソコンなどの携帯情報機器は、持ち運びの便利さから
機器本体が小型化・薄型化される傾向にある。従って、
これら機器内部に搭載されるＬＳＩパッケージも当然小
型化・薄型化が要求される。
信機器に対する需要が年々増大している。情報・通信機
器の中でも特に需要の増大が著しい、カメラ一体型ＶＴ
ＲやＰＨＳ（Personal Handyphone System）、ノート型
パソコンなどの携帯情報機器は、持ち運びの便利さから
機器本体が小型化・薄型化される傾向にある。従って、
これら機器内部に搭載されるＬＳＩパッケージも当然小
型化・薄型化が要求される。
【０００３】この一方で、半導体素子の大規模集積化が
進むにつれて、チップ面積が次第に増大し、リードフレ
ームのアイランドにチップをダイボンドするパッケージ
方法では要求される寸法のパッケージ内に半導体素子を
収納することが困難になってきている。
進むにつれて、チップ面積が次第に増大し、リードフレ
ームのアイランドにチップをダイボンドするパッケージ
方法では要求される寸法のパッケージ内に半導体素子を
収納することが困難になってきている。
【０００４】そこで、この点に対処するものとして特開
平８−２７９５７５号公報などに示されるようなパッケ
ージ構造が提案されている。図５はかかる従来のパッケ
ージの概略断面図を示したものである。このパッケージ
は、半導体チップ上の電極から半導体パッケージの表面
に向かって垂直に延びる導電性の端子を設け、この端子
でプリント基板上のパターンに半田付けを行うものであ
る。
平８−２７９５７５号公報などに示されるようなパッケ
ージ構造が提案されている。図５はかかる従来のパッケ
ージの概略断面図を示したものである。このパッケージ
は、半導体チップ上の電極から半導体パッケージの表面
に向かって垂直に延びる導電性の端子を設け、この端子
でプリント基板上のパターンに半田付けを行うものであ
る。
【０００５】図５に示す半導体パッケージにおいては、
半導体チップ１１が封止樹脂部１２によって封止されて
いる。半導体チップ１１の一面（上面）には複数のチッ
プ電極１３が形成されており、これと反対側の面（裏
面）には薄板状のダイパッド部２２がダイボンド材１８
によって接合されている。
半導体チップ１１が封止樹脂部１２によって封止されて
いる。半導体チップ１１の一面（上面）には複数のチッ
プ電極１３が形成されており、これと反対側の面（裏
面）には薄板状のダイパッド部２２がダイボンド材１８
によって接合されている。
【０００６】一方、半導体チップ１１のチップ電極１３
が形成されている面には、開孔部を有する保護膜２１が
形成されており、この開孔部においてチップ電極１３の
表面が一部露出している。封止樹脂部１２にはチップ電
極１３に連通してパッケージ厚み方向に接続孔１６が設
けられている。接続孔１６には導電材料が充填され、こ
の導電材料によって外部接続用の端子部１７が形成され
ている。
が形成されている面には、開孔部を有する保護膜２１が
形成されており、この開孔部においてチップ電極１３の
表面が一部露出している。封止樹脂部１２にはチップ電
極１３に連通してパッケージ厚み方向に接続孔１６が設
けられている。接続孔１６には導電材料が充填され、こ
の導電材料によって外部接続用の端子部１７が形成され
ている。
【０００７】次に、上記半導体パッケージの製造方法を
図６及び図７を用いて説明する。まず、図６（ａ）に示
すように、回路が形成された半導体チップ１１の上面に
チップ電極１３が形成される。次に、図６（ｂ）に示す
ように、外部からα線が半導体チップ１１内部へ入射す
るのを防ぐために、チップ電極１３が形成されている面
に保護膜２１が形成される。
図６及び図７を用いて説明する。まず、図６（ａ）に示
すように、回路が形成された半導体チップ１１の上面に
チップ電極１３が形成される。次に、図６（ｂ）に示す
ように、外部からα線が半導体チップ１１内部へ入射す
るのを防ぐために、チップ電極１３が形成されている面
に保護膜２１が形成される。
【０００８】次に、図６（ｃ）に示すように、保護膜２
１表面にレジスト２２が塗布され、通常のフォトリソグ
ラフィーによりパターンが形成される。
１表面にレジスト２２が塗布され、通常のフォトリソグ
ラフィーによりパターンが形成される。
【０００９】次に、図６（ｄ）に示すように、異方性エ
ッチングによりチップ電極１３上部の保護膜２１が除去
され、チップ電極１３の表面の一部が露出する開孔部が
形成される。
ッチングによりチップ電極１３上部の保護膜２１が除去
され、チップ電極１３の表面の一部が露出する開孔部が
形成される。
【００１０】次に、図６（ｅ）に示すように、ダイパッ
ド部２２の一面に緩衝材となるダイボンド材１８を介し
て半導体チップ１１のチップ電極１３が形成されていな
い面が固定される。
ド部２２の一面に緩衝材となるダイボンド材１８を介し
て半導体チップ１１のチップ電極１３が形成されていな
い面が固定される。
【００１１】次に、図７（ａ）に示すように、半導体チ
ップ１１がモールド金型２３のキャビティー内に配置さ
れる。このとき、前記開孔部内で露出したチップ電極１
３の上面にはキャビティー面より突き出したピン２４が
突き当てられる。
ップ１１がモールド金型２３のキャビティー内に配置さ
れる。このとき、前記開孔部内で露出したチップ電極１
３の上面にはキャビティー面より突き出したピン２４が
突き当てられる。
【００１２】この状態でモールド金型２３内に樹脂を注
入、充填することにより、図７（ｂ）に示すように半導
体チップ１１が封止樹脂部１２によって封止されるとと
もに、半導体チップ１１のチップ電極１３に連通したか
たちで封止樹脂部１２に接続孔１６が形成される。
入、充填することにより、図７（ｂ）に示すように半導
体チップ１１が封止樹脂部１２によって封止されるとと
もに、半導体チップ１１のチップ電極１３に連通したか
たちで封止樹脂部１２に接続孔１６が形成される。
【００１３】最後に図７（ｃ）に示すように、接続孔１
６に導電材料を充填して外部接続用の端子１７を形成し
て半導体パッケージを得る。
６に導電材料を充填して外部接続用の端子１７を形成し
て半導体パッケージを得る。
【００１４】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の半導体パッケージにおいては、接続孔を
形成するための部分を金型に形成しておく必要がある。
今後は更なるパッケージの小型化や特定用途向けのロジ
ック製品に見られるように外部接続端子数の増加は必須
であり、従来の技術を用いて製作する場合には、金型製
作において精緻な加工が必要とされるために金型のコス
トの高騰を招いてしまう。
たような従来の半導体パッケージにおいては、接続孔を
形成するための部分を金型に形成しておく必要がある。
今後は更なるパッケージの小型化や特定用途向けのロジ
ック製品に見られるように外部接続端子数の増加は必須
であり、従来の技術を用いて製作する場合には、金型製
作において精緻な加工が必要とされるために金型のコス
トの高騰を招いてしまう。
【００１５】また、接続孔形成時にチップ電極表面に金
型を接触させるため、チップ電極が損傷される可能性が
あった。また、損傷を防ぐためには半導体チップの下部
に緩衝部を設ける必要があり、工程数の増加を招いてい
た。さらに、モールド成形終了後に外部接続用の端子部
をパッケージに充填するための工程が必要なことや、端
子部を別体として製作する場合には部品点数が多くなる
ことなどから作業性の低下を招いていた。
型を接触させるため、チップ電極が損傷される可能性が
あった。また、損傷を防ぐためには半導体チップの下部
に緩衝部を設ける必要があり、工程数の増加を招いてい
た。さらに、モールド成形終了後に外部接続用の端子部
をパッケージに充填するための工程が必要なことや、端
子部を別体として製作する場合には部品点数が多くなる
ことなどから作業性の低下を招いていた。
【００１６】本発明の目的は、半導体チップの電極から
半導体パッケージの表面に向かって延びる接続端子が半
導体パッケージ内に埋め込まれたタイプの半導体パッケ
ージの製造方法において、樹脂モールド時の金型と半導
体チップの接触を防止した半導体パッケージの製造方法
を得ることにある。
半導体パッケージの表面に向かって延びる接続端子が半
導体パッケージ内に埋め込まれたタイプの半導体パッケ
ージの製造方法において、樹脂モールド時の金型と半導
体チップの接触を防止した半導体パッケージの製造方法
を得ることにある。
【００１７】本発明の他の目的は、半導体チップの電極
から半導体パッケージの表面に向かって延びる接続端子
が半導体パッケージ内に埋め込まれたタイプの半導体パ
ッケージの製造方法において、樹脂モールド時の半導体
チップの損傷を防止した半導体パッケージの製造方法を
得ることにある。
から半導体パッケージの表面に向かって延びる接続端子
が半導体パッケージ内に埋め込まれたタイプの半導体パ
ッケージの製造方法において、樹脂モールド時の半導体
チップの損傷を防止した半導体パッケージの製造方法を
得ることにある。
【００１８】本発明の更に他の目的は、半導体チップの
電極から半導体パッケージの表面に向かって延びる接続
端子が半導体パッケージ内に埋め込まれたタイプの半導
体パッケージの製造方法において、樹脂モールド時の金
型の形状を簡単にできる半導体パッケージの製造方法を
得ることにある。
電極から半導体パッケージの表面に向かって延びる接続
端子が半導体パッケージ内に埋め込まれたタイプの半導
体パッケージの製造方法において、樹脂モールド時の金
型の形状を簡単にできる半導体パッケージの製造方法を
得ることにある。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体パッケージの製造方法は、チップ電
極が形成されている半導体チップ表面に保護膜を形成す
る第１の工程と、前記チップ電極表面の少なくとも一部
が露出するように保護膜に開孔部を形成する第２の工程
と、開孔部に導電性ボールをはめ込み、チップ電極と導
電性ボールを接続する第３の工程と、半導体チップと導
電性ボールの全面を樹脂で覆い封止する第４の工程と、
導電性ボールの上面に形成されている樹脂表面を研磨
し、導電性ボールを樹脂表面から露出させる第５の工程
とを含む。
に、本発明の半導体パッケージの製造方法は、チップ電
極が形成されている半導体チップ表面に保護膜を形成す
る第１の工程と、前記チップ電極表面の少なくとも一部
が露出するように保護膜に開孔部を形成する第２の工程
と、開孔部に導電性ボールをはめ込み、チップ電極と導
電性ボールを接続する第３の工程と、半導体チップと導
電性ボールの全面を樹脂で覆い封止する第４の工程と、
導電性ボールの上面に形成されている樹脂表面を研磨
し、導電性ボールを樹脂表面から露出させる第５の工程
とを含む。
【００２０】本発明の半導体パッケージの別の製造方法
は、チップ電極が形成されている半導体チップ表面に保
護膜を形成する第１の工程と、保護膜に開孔部を形成
し、チップ電極をこの開孔部内で露出させる第２の工程
と、開孔部内に導電部材をはめ込み、前記チップ電極と
前記導電部材を接続する第３の工程と、前記半導体チッ
プと前記導電部材の全面を樹脂で覆い封止する第４の工
程と、前記樹脂の表面を研磨し、前記導電部材の一部を
樹脂表面から露出させる第５の工程とを含む。
は、チップ電極が形成されている半導体チップ表面に保
護膜を形成する第１の工程と、保護膜に開孔部を形成
し、チップ電極をこの開孔部内で露出させる第２の工程
と、開孔部内に導電部材をはめ込み、前記チップ電極と
前記導電部材を接続する第３の工程と、前記半導体チッ
プと前記導電部材の全面を樹脂で覆い封止する第４の工
程と、前記樹脂の表面を研磨し、前記導電部材の一部を
樹脂表面から露出させる第５の工程とを含む。
【００２１】ここで好ましくは、導電性ボールあるいは
導電部材は、前記半導体パッケージをプリント基板へ接
続する際に用いられる半田の溶融温度より高い溶融温度
を持つ材料で形成されている。
導電部材は、前記半導体パッケージをプリント基板へ接
続する際に用いられる半田の溶融温度より高い溶融温度
を持つ材料で形成されている。
【００２２】このような材料として、金、アルミニウ
ム、または半田を用いるのが好ましい。
ム、または半田を用いるのが好ましい。
【００２３】
【作用】本発明においては、半導体チップを樹脂封止す
る前に、チップ電極上に予め外部接続用端子となる導電
性ボールを形成しておく。即ちこの場合、接続孔を金型
等で形成しておく必要がなく、接続孔を形成するための
部分を金型に形成しておく必要がないので、小型パッケ
ージ、或いは外部接続用端子が多数必要となるパッケー
ジにおいても、金型製作工程における精緻な加工を必要
とせず、金型コストの高騰を防ぐことができる。
る前に、チップ電極上に予め外部接続用端子となる導電
性ボールを形成しておく。即ちこの場合、接続孔を金型
等で形成しておく必要がなく、接続孔を形成するための
部分を金型に形成しておく必要がないので、小型パッケ
ージ、或いは外部接続用端子が多数必要となるパッケー
ジにおいても、金型製作工程における精緻な加工を必要
とせず、金型コストの高騰を防ぐことができる。
【００２４】また、接続用孔形成のためにチップ電極上
に金型を接触させる必要がなくなるため、チップ電極の
損傷を防止でき、さらには半導体チップの損傷を防止す
るための緩衝部を設ける必要がなく、パッケージの薄型
化を図ることができる。
に金型を接触させる必要がなくなるため、チップ電極の
損傷を防止でき、さらには半導体チップの損傷を防止す
るための緩衝部を設ける必要がなく、パッケージの薄型
化を図ることができる。
【００２５】
【発明の実施の形態】以下、本発明の封止樹脂型半導体
パッケージの製造方法の具体的な実施形態を図面を用い
て詳細に説明する。
パッケージの製造方法の具体的な実施形態を図面を用い
て詳細に説明する。
【００２６】初めに、この半導体装置の概略構成につい
て説明する。図１は、本発明の一実施形態を示す半導体
パッケージの断面図であり、図２及び図３は、図１の半
導体パッケージの製造工程を順に示した断面図である。
図４は半導体パッケージの製造工程に用いる治具の断面
図である。
て説明する。図１は、本発明の一実施形態を示す半導体
パッケージの断面図であり、図２及び図３は、図１の半
導体パッケージの製造工程を順に示した断面図である。
図４は半導体パッケージの製造工程に用いる治具の断面
図である。
【００２７】図１に示す実施形態の半導体パッケージ
は、半導体チップ２が封止樹脂部１２によって封止され
ている。半導体チップ２の一面（上面）には複数のチッ
プ電極３が形成されており、半導体チップ２のチップ電
極３が形成されている面には、開孔部２１ａを有する保
護膜２１が形成されており、この開孔部２１ａにおい
て、チップ電極３の表面が一部露出している。チップ電
極３の上面には半田ボール１からなる外部接続用の端子
部が形成されている。半導体チップ２は完全に封止樹脂
部１２に覆われるが、外部接続用の端子はその一部が封
止樹脂部１２の表面に露出している。
は、半導体チップ２が封止樹脂部１２によって封止され
ている。半導体チップ２の一面（上面）には複数のチッ
プ電極３が形成されており、半導体チップ２のチップ電
極３が形成されている面には、開孔部２１ａを有する保
護膜２１が形成されており、この開孔部２１ａにおい
て、チップ電極３の表面が一部露出している。チップ電
極３の上面には半田ボール１からなる外部接続用の端子
部が形成されている。半導体チップ２は完全に封止樹脂
部１２に覆われるが、外部接続用の端子はその一部が封
止樹脂部１２の表面に露出している。
【００２８】次に、本実施形態における半導体パッケー
ジの製造方法について図面を用いて説明する。まず、図
２（ａ）に示すように、半導体チップ２の上面にチップ
電極３を形成する。このチップ電極３には、従来からの
ワイヤボンディングパッドを流用してもよいし、従来の
ボンディングパッドの上にアルミニウムを積層、パター
ニングし、半導体チップ２表面より突き出させたものを
使用してもよい。
ジの製造方法について図面を用いて説明する。まず、図
２（ａ）に示すように、半導体チップ２の上面にチップ
電極３を形成する。このチップ電極３には、従来からの
ワイヤボンディングパッドを流用してもよいし、従来の
ボンディングパッドの上にアルミニウムを積層、パター
ニングし、半導体チップ２表面より突き出させたものを
使用してもよい。
【００２９】次に、図２（ｂ）に示すように、外部から
半導体チップ２内部へα線が入射するのを防ぐために、
半導体チップ２のチップ電極３が形成されている面に保
護膜２１を形成する。
半導体チップ２内部へα線が入射するのを防ぐために、
半導体チップ２のチップ電極３が形成されている面に保
護膜２１を形成する。
【００３０】次に、図２（ｃ）に示すように、保護膜２
１の上面にレジスト２５を塗布し、通常のフォトリソグ
ラフィーによりパターニングする。
１の上面にレジスト２５を塗布し、通常のフォトリソグ
ラフィーによりパターニングする。
【００３１】次に、図２（ｄ）に示すように、異方性エ
ッチングによりチップ電極３上部の保護膜２１を除去、
開孔部２１ａを形成する。
ッチングによりチップ電極３上部の保護膜２１を除去、
開孔部２１ａを形成する。
【００３２】続いて、図２（ｅ）に示すように、保護膜
２１の開孔部２１ａから露出しているチップ電極３の上
に直径１２０μｍ程度の半田ボール１を配置し、チップ
電極３と接着する。この半田ボール形成方法、配置及び
接着の方法の一例として以下の方法を用いることができ
る。
２１の開孔部２１ａから露出しているチップ電極３の上
に直径１２０μｍ程度の半田ボール１を配置し、チップ
電極３と接着する。この半田ボール形成方法、配置及び
接着の方法の一例として以下の方法を用いることができ
る。
【００３３】半田ボールを形成するために、まず、線材
の半田を一定の長さに切断し、自由落下させる。この自
由落下の経路に高周波炉が設けられており、この高周波
炉を半田が通過する際に高周波により半田が溶融され
る。更に落下する過程において、半田が冷却され、自身
の表面張力により球形となり、半田ボール１が完成す
る。この方法では直径１０μｍ程度のボールまで形成す
ることが可能であり、ワイヤボンディング方式で形成す
るボールよりはるかに小さな径のボールにて配線がで
き、半導体チップ２に占める外部接続用端子部の面積を
減少させることが可能となるため素子が微細化された場
合に有効な方法である。
の半田を一定の長さに切断し、自由落下させる。この自
由落下の経路に高周波炉が設けられており、この高周波
炉を半田が通過する際に高周波により半田が溶融され
る。更に落下する過程において、半田が冷却され、自身
の表面張力により球形となり、半田ボール１が完成す
る。この方法では直径１０μｍ程度のボールまで形成す
ることが可能であり、ワイヤボンディング方式で形成す
るボールよりはるかに小さな径のボールにて配線がで
き、半導体チップ２に占める外部接続用端子部の面積を
減少させることが可能となるため素子が微細化された場
合に有効な方法である。
【００３４】尚、本実施形態では、上述のように半田ボ
ール１を用いたが、これに限定される必要はなく、半田
ボール１の代わりに金ボールやアルミボール等を用いて
もよい。金ボールやアルミボールも、半田ボール１とほ
ぼ同様の方法で形成することが可能であり、半田ボール
１と同様に接着性にも優れている。
ール１を用いたが、これに限定される必要はなく、半田
ボール１の代わりに金ボールやアルミボール等を用いて
もよい。金ボールやアルミボールも、半田ボール１とほ
ぼ同様の方法で形成することが可能であり、半田ボール
１と同様に接着性にも優れている。
【００３５】ここで、図２（ｅ）で示した工程を図４を
用いて更に詳細に説明する。まず、この半田ボール１を
予めチップ電極３の配置にあわせた窪み５１を有する図
４に図示した治具５０上の窪み５１内に並べ、半田ボー
ル１の溶融温度付近まで半田ボール１を加熱した状態で
治具５０を反転し、半田ボール１が保護膜２１に形成さ
れたチップ電極３上部の開孔部２１ａ内に位置するよう
に治具５０と半導体チップ２を位置含わせする。治具５
０と半導体チップ２に所定圧力を加えるとともに、所定
温度で加熱する。これにより半田ボール１がチップ電極
３に圧着される。この半田ボール１の溶融温度は、後に
行われるモールド時に半田ボール１に加えられる温度よ
り高いことが要求される。これは、モールド時に半田ボ
ール１が溶け出すと、隣接するチップ電極３に接触しシ
ョートの原因になるからである。
用いて更に詳細に説明する。まず、この半田ボール１を
予めチップ電極３の配置にあわせた窪み５１を有する図
４に図示した治具５０上の窪み５１内に並べ、半田ボー
ル１の溶融温度付近まで半田ボール１を加熱した状態で
治具５０を反転し、半田ボール１が保護膜２１に形成さ
れたチップ電極３上部の開孔部２１ａ内に位置するよう
に治具５０と半導体チップ２を位置含わせする。治具５
０と半導体チップ２に所定圧力を加えるとともに、所定
温度で加熱する。これにより半田ボール１がチップ電極
３に圧着される。この半田ボール１の溶融温度は、後に
行われるモールド時に半田ボール１に加えられる温度よ
り高いことが要求される。これは、モールド時に半田ボ
ール１が溶け出すと、隣接するチップ電極３に接触しシ
ョートの原因になるからである。
【００３６】また、この半田ボール１の溶融温度は、完
成した半導体パッケージをプリント基板に実装する際に
半田ボール１に加えられる半田付け温度より高いことが
要求される。実装時に半田ボール１が溶け出すと、プリ
ント基板のパターンの方がチップ電極３よりも面積が大
きいので、表面張力によって開孔部２１ａ内の半田ボー
ル１がプリント基板上のパターンへ流れ出してしまい、
開孔部内における半田ボール１とチップ電極３との電気
的接続が維持出来なくなってしまう恐れが有るからであ
る。
成した半導体パッケージをプリント基板に実装する際に
半田ボール１に加えられる半田付け温度より高いことが
要求される。実装時に半田ボール１が溶け出すと、プリ
ント基板のパターンの方がチップ電極３よりも面積が大
きいので、表面張力によって開孔部２１ａ内の半田ボー
ル１がプリント基板上のパターンへ流れ出してしまい、
開孔部内における半田ボール１とチップ電極３との電気
的接続が維持出来なくなってしまう恐れが有るからであ
る。
【００３７】治具５０と半導体チップ２を押しつけ加熱
することによって、開孔部２１ａ内で実質的にチップ電
極３と半田ボール１とを接続し、半導体パッケージ内で
の配線工程が完了する。ここで、半田ボール１がチップ
電極３の外部接続用端子として機能することになる。
することによって、開孔部２１ａ内で実質的にチップ電
極３と半田ボール１とを接続し、半導体パッケージ内で
の配線工程が完了する。ここで、半田ボール１がチップ
電極３の外部接続用端子として機能することになる。
【００３８】次に、図３（ａ）に示すように、半導体チ
ップ２をモールド金型２３のキャビティー内に配置す
る。このとき使用する金型２３は、半田ボール１が完全
に包含される程度の厚みを持つものが用いられる。ま
た、外部接続用端子である半田ボール１が既に半導体チ
ップ２に接続されているので、金型２３に接続孔開孔用
のピンが予め加工されてある必要はない。従って、チッ
プ電極３上面にピンを突き立てる必要がなくなり、チッ
プ電極３の破損を防ぐことができる。
ップ２をモールド金型２３のキャビティー内に配置す
る。このとき使用する金型２３は、半田ボール１が完全
に包含される程度の厚みを持つものが用いられる。ま
た、外部接続用端子である半田ボール１が既に半導体チ
ップ２に接続されているので、金型２３に接続孔開孔用
のピンが予め加工されてある必要はない。従って、チッ
プ電極３上面にピンを突き立てる必要がなくなり、チッ
プ電極３の破損を防ぐことができる。
【００３９】この状態でモールド金型２３内に樹脂を注
入、充填することにより、図３（ｂ）に示すように半導
体チップ２及び半田ボール１を封止樹脂部１２によって
封止する。このとき、半導体チップ２のみならず半田ボ
ール１の上面が隠れる程度まで樹脂封止することによ
り、樹脂１２と半田ボール１との接合性が良好となり、
後に樹脂１２表面及び半田ボール１の上面を研磨する際
に半田ボール１が樹脂１２やチップ電極３から剥がれる
のを防止することができる。
入、充填することにより、図３（ｂ）に示すように半導
体チップ２及び半田ボール１を封止樹脂部１２によって
封止する。このとき、半導体チップ２のみならず半田ボ
ール１の上面が隠れる程度まで樹脂封止することによ
り、樹脂１２と半田ボール１との接合性が良好となり、
後に樹脂１２表面及び半田ボール１の上面を研磨する際
に半田ボール１が樹脂１２やチップ電極３から剥がれる
のを防止することができる。
【００４０】最後に図３（ｃ）に示すように、半導体チ
ップ２の上面、すなわち半田ボール１が形成されている
側の面の封止樹脂１２をダイヤモンド砥石等で研磨す
る。この時、保護膜２１の上面からパッケージの上面ま
での厚みＬが１００μｍ程度になるまで封止樹脂１２を
研磨し、半田ボール１が封止樹脂１２から露出する。本
実施形態では、封止樹脂１２の厚みを１００μｍ程度と
したが、必要とされるパッケージの強度が異なったり、
封止樹脂１２の材質が異なったりした場合にはその厚み
を１００μｍ以下とすることは可能である。以上で本実
施形態の半導体パッケージが完成する。
ップ２の上面、すなわち半田ボール１が形成されている
側の面の封止樹脂１２をダイヤモンド砥石等で研磨す
る。この時、保護膜２１の上面からパッケージの上面ま
での厚みＬが１００μｍ程度になるまで封止樹脂１２を
研磨し、半田ボール１が封止樹脂１２から露出する。本
実施形態では、封止樹脂１２の厚みを１００μｍ程度と
したが、必要とされるパッケージの強度が異なったり、
封止樹脂１２の材質が異なったりした場合にはその厚み
を１００μｍ以下とすることは可能である。以上で本実
施形態の半導体パッケージが完成する。
【００４１】従って、本実施形態によれば、樹脂封止型
の半導体パッケージにおいて、樹脂封止前にチップ電極
上に予め外部接続用端子である半田ボールが形成されて
いるので、接続用の孔加工が不要となり、工程を削減す
ることができる。また、孔加工時にチップ電極にピンを
突き立てる必要がないので、チップ電極の破損を防ぐこ
とができる。更に、モールド用の金型に微細なピンを加
工する必要がないので、金型のコストアップを防ぐこと
ができ、安価に半導体パッケージを製作することができ
る。
の半導体パッケージにおいて、樹脂封止前にチップ電極
上に予め外部接続用端子である半田ボールが形成されて
いるので、接続用の孔加工が不要となり、工程を削減す
ることができる。また、孔加工時にチップ電極にピンを
突き立てる必要がないので、チップ電極の破損を防ぐこ
とができる。更に、モールド用の金型に微細なピンを加
工する必要がないので、金型のコストアップを防ぐこと
ができ、安価に半導体パッケージを製作することができ
る。
【００４２】
【発明の効果】本発明によれば、樹脂封止型の半導体パ
ッケージにおいて、樹脂封止後に接続孔となる部分を金
型等で形成しておく必要がなく、小型パッケージ、或い
は外部接続用端子が多数必要となるパッケージにおいて
も、金型製作工程における精緻な加工を必要とせず、金
型コストの高騰を防ぐことができる。
ッケージにおいて、樹脂封止後に接続孔となる部分を金
型等で形成しておく必要がなく、小型パッケージ、或い
は外部接続用端子が多数必要となるパッケージにおいて
も、金型製作工程における精緻な加工を必要とせず、金
型コストの高騰を防ぐことができる。
【００４３】また、接続用孔形成のために半導体チップ
上に金型を接触させる必要がなくなるため、半導体チッ
プの損傷を防止でき、さらには半導体チップの損傷を防
止するための緩衝部を設ける必要がなく、パッケージの
薄型化を図ることができる。
上に金型を接触させる必要がなくなるため、半導体チッ
プの損傷を防止でき、さらには半導体チップの損傷を防
止するための緩衝部を設ける必要がなく、パッケージの
薄型化を図ることができる。
【図１】本発明の一実施形態による半導体パッケージの
概略平面図である。
概略平面図である。
【図２】図１中の半導体パッケージの製造工程を説明す
るための概略断面図である。
るための概略断面図である。
【図３】図２に引き続き、半導体パッケージの製造工程
を説明するための概略断面図である。
を説明するための概略断面図である。
【図４】半導体パッケージの製造工程を説明するための
概略断面図である。
概略断面図である。
【図５】従来の半導体パッケージの概略断面図である。
【図６】従来の半導体パッケージの製造工程を説明する
ための概略断面図である。
ための概略断面図である。
【図７】図６に引き続き、従来の半導体パッケージの製
造工程を説明するための概略断面図である。
造工程を説明するための概略断面図である。
１ 半田ボール ２，１１ 半導体チップ ３，１３ チップ電極 １２ 封止樹脂部 ２１ 保護膜
Claims (6)
- 【請求項１】 半導体チップを樹脂にて封止してなる樹
脂封止型半導体パッケージの製造方法であって、 チップ電極が形成されている前記半導体チップ表面に保
護膜を形成する第１の工程と、 前記チップ電極表面の少なくとも一部が露出するように
前記保護膜に開孔部を形成する第２の工程と、 前記開孔部に導電性ボールをはめ込み、前記チップ電極
と前記導電性ボールを接続する第３の工程と、 前記半導体チップと前記導電性ボールの全面を樹脂で覆
い封止する第４の工程と、 前記導電性ボールの上面に形成されている前記樹脂表面
を研磨し、前記導電性ボールを樹脂表面から露出させる
第５の工程とを含むことを特徴とする半導体パッケージ
の製造方法。 - 【請求項２】 半導体チップを樹脂にて封止してなる樹
脂封止型半導体パッケージの製造方法であって、 チップ電極が形成されている前記半導体チップ表面に保
護膜を形成する第１の工程と、 前記保護膜に開孔部を形成し、チップ電極をこの開孔部
内で露出させる第２の工程と、 前記開孔部内に導電部材をはめ込み、前記チップ電極と
前記導電部材を接続する第３の工程と、 前記半導体チップと前記導電部材の全面を樹脂で覆い封
止する第４の工程と、 前記樹脂の表面を研磨し、前記導電部材の一部を樹脂表
面から露出させる第５の工程とを含むことを特徴とする
半導体パッケージの製造方法。 - 【請求項３】 前記導電部材は導電性材料で形成され、
ボール形状を有することを特徴とする請求項２に記載の
半導体パッケージの製造方法。 - 【請求項４】 前記チップ電極と前記導電部材を接続す
るために、加圧しながら前記導電部材の溶融点以上の温
度に加熱することを特徴とする請求項２に記載の半導体
パッケージの製造方法。 - 【請求項５】 前記導電性ボールあるいは導電部材は、
前記半導体パッケージをプリント基板へ接続する際に用
いられる半田の溶融温度より高い溶融温度を持つ材料で
形成されていることを特徴とする請求項１又は２に記載
の半導体パッケージの製造方法。 - 【請求項６】 前記導電性ボールあるいは導電部材は、
金、アルミニウム、または半田から選択されたいずれか
１つの材料で形成されていることを特徴とする請求項１
又は２に記載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10051537A JPH10289923A (ja) | 1997-02-17 | 1998-02-17 | 半導体パッケージの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4691997 | 1997-02-17 | ||
| JP9-46919 | 1997-02-17 | ||
| JP10051537A JPH10289923A (ja) | 1997-02-17 | 1998-02-17 | 半導体パッケージの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10289923A true JPH10289923A (ja) | 1998-10-27 |
Family
ID=26387070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10051537A Pending JPH10289923A (ja) | 1997-02-17 | 1998-02-17 | 半導体パッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10289923A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011677A1 (fr) * | 1999-08-09 | 2001-02-15 | Rohm Co., Ltd. | Procede de fabrication d'un dispositif a semi-conducteur |
| KR100328834B1 (ko) * | 1999-09-11 | 2002-03-14 | 박종섭 | 웨이퍼 레벨 칩사이즈 패키지의 제조방법 |
| KR20020057358A (ko) * | 2001-01-04 | 2002-07-11 | 마이클 디. 오브라이언 | 멀티칩 모듈 패키지 및 제조방법 |
| US7723839B2 (en) | 2005-06-10 | 2010-05-25 | Sharp Kabushiki Kaisha | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device |
-
1998
- 1998-02-17 JP JP10051537A patent/JPH10289923A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001011677A1 (fr) * | 1999-08-09 | 2001-02-15 | Rohm Co., Ltd. | Procede de fabrication d'un dispositif a semi-conducteur |
| US6537858B1 (en) | 1999-08-09 | 2003-03-25 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
| KR100725319B1 (ko) * | 1999-08-09 | 2007-06-07 | 로무 가부시키가이샤 | 반도체장치의 제조방법 |
| KR100328834B1 (ko) * | 1999-09-11 | 2002-03-14 | 박종섭 | 웨이퍼 레벨 칩사이즈 패키지의 제조방법 |
| KR20020057358A (ko) * | 2001-01-04 | 2002-07-11 | 마이클 디. 오브라이언 | 멀티칩 모듈 패키지 및 제조방법 |
| US7723839B2 (en) | 2005-06-10 | 2010-05-25 | Sharp Kabushiki Kaisha | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480543B1 (ko) | 반도체 장치의 수지밀봉방법 | |
| US6528869B1 (en) | Semiconductor package with molded substrate and recessed input/output terminals | |
| KR100427925B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
| KR100447313B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
| US6258632B1 (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP3492212B2 (ja) | 半導体装置用パッケージ及びその製造方法 | |
| JPH08102475A (ja) | キャリアフィルム | |
| KR100538485B1 (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지의 제조 방법 | |
| US6105245A (en) | Method of manufacturing a resin-encapsulated semiconductor package | |
| KR20020026854A (ko) | 반도체 장치 제조 방법 | |
| JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
| JPH10289923A (ja) | 半導体パッケージの製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| KR100575858B1 (ko) | 칩 스캐일 패키지 및 그의 제조방법 | |
| JPH07161746A (ja) | 半導体装置及びその製造方法 | |
| JP3964850B2 (ja) | 半導体装置 | |
| KR100303363B1 (ko) | 웨이퍼 레벨 패키지 및 그의 제조 방법 | |
| US7098075B1 (en) | Integrated circuit and method of producing a carrier wafer for an integrated circuit | |
| KR20000050695A (ko) | 반도체 패키지 제조방법 | |
| JPH07254654A (ja) | 半導体装置の製造方法 | |
| JP2002261183A (ja) | 配線基板、半導体装置、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |