JPH10284549A - Probe card for testing linear amplifier ic and test method - Google Patents
Probe card for testing linear amplifier ic and test methodInfo
- Publication number
- JPH10284549A JPH10284549A JP9088057A JP8805797A JPH10284549A JP H10284549 A JPH10284549 A JP H10284549A JP 9088057 A JP9088057 A JP 9088057A JP 8805797 A JP8805797 A JP 8805797A JP H10284549 A JPH10284549 A JP H10284549A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test
- pulse
- tester
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、リニア増幅ＩＣの
テスト用プローブカードおよびテスト方法に関し、特
に、ＤＣテスタによるリニア増幅ＩＣのテスト用プロー
ブカードおよびテスト方法に関する。The present invention relates to a probe card and a test method for testing a linear amplification IC, and more particularly to a probe card and a test method for testing a linear amplification IC using a DC tester.
【０００２】[0002]
【従来の技術】リニア増幅ＩＣ、特に高速用のリニア増
幅ＩＣの技術分野は、高度情報社会の構築のキー・テク
ノロジーの１つとして期待されている。一般的に、この
種のリニア増幅ＩＣは、他のＩＣと同様に、拡散工程，
ウェーハチェック工程，組立工程，選別工程，検査工程
の順に製造される。また、これら工程の中、ウェーハチ
ェック工程，選別工程，検査工程で、リニア増幅ＩＣの
電気的特性チェックがＩＣテスタを用いて行われる。さ
らに、ウェーハチェック工程は、リニア増幅ＩＣの組立
前の電気的特性チェックおよび選別を行うため、半導体
ウェーハ上に形成されたリニア増幅ＩＣの電極パッドを
自動的にプローブするプローバが、ＩＣテスタと共に用
いられる。このプローバに装着され、半導体ウェーハ上
に形成されたリニア増幅ＩＣの電極パッドをプローブ
し、ＩＣテスタとの間の信号授受を行うのが、リニア増
幅ＩＣのテスト用プローブカードである。2. Description of the Related Art The technical field of linear amplification ICs, especially high-speed linear amplification ICs, is expected to be one of the key technologies for building an advanced information society. Generally, this type of linear amplifier IC, like other ICs, has a diffusion process,
It is manufactured in the order of a wafer check process, an assembly process, a sorting process, and an inspection process. In these steps, the electrical characteristics of the linear amplifier IC are checked using an IC tester in a wafer check step, a sorting step, and an inspection step. Furthermore, in the wafer check process, a prober that automatically probes the electrode pads of the linear amplifier IC formed on the semiconductor wafer is used together with an IC tester to check and sort electrical characteristics before assembling the linear amplifier IC. Can be A probe card for testing the linear amplifier IC is mounted on the prober, probes the electrode pads of the linear amplifier IC formed on the semiconductor wafer, and exchanges signals with the IC tester.
【０００３】例えば、図６は、従来のリニア増幅ＩＣの
テスト用プローブカードを用いたテストシステムの構成
例１を示すブロック図である。このリニア増幅ＩＣのテ
ストシステムは、テスト用プローブカード６１，ＤＣテ
スタ２を備える。テスト用プローブカード６１は、プロ
ーバに装着され、半導体ウェーハ上に形成されたリニア
増幅ＩＣ４の電極パッドをウェーハチェック時にプロー
ブし、ＤＣテスタ２との間の信号授受を行う。この信号
授受は、内部に形成された配線パターン６１１を介して
行われる。また、ＤＣテスタ２は、予め内部に搭載され
たテストプログラムに基づいて、被測定デバイスとの間
で、直流信号であるＤＣテスト入力信号およびＤＣテス
ト出力信号を授受し電気的特性のＤＣ項目チェックを行
い、被測定デバイスに対して予め設定された良否判定基
準に従って、被測定デバイスの良否判定を行う。For example, FIG. 6 is a block diagram showing a configuration example 1 of a test system using a conventional probe card for testing a linear amplification IC. This linear amplification IC test system includes a test probe card 61 and a DC tester 2. The test probe card 61 is mounted on a prober, probes the electrode pads of the linear amplification IC 4 formed on the semiconductor wafer at the time of wafer check, and transmits and receives signals to and from the DC tester 2. This signal exchange is performed via a wiring pattern 611 formed inside. The DC tester 2 transmits and receives a DC test input signal and a DC test output signal, which are DC signals, to and from a device under test based on a test program installed in advance therein, and checks DC items of electrical characteristics. Is performed, and the quality of the device to be measured is determined according to a quality criterion set in advance for the device to be measured.
【０００４】このリニア増幅ＩＣのテストシステムにお
いて、ＤＣテスタ２が、予め内部に搭載されたテストプ
ログラムに基づいて、テスト用プローブカード５１を介
して、半導体ウェーハ上に形成されているリニア増幅Ｉ
Ｃ４を被測定デバイスとしてＤＣテストし、ウェーハチ
ェックを行う。In this linear amplification IC test system, a DC tester 2 is connected to a linear amplification IC formed on a semiconductor wafer via a test probe card 51 based on a test program installed in advance.
A DC test is performed using C4 as a device to be measured, and a wafer check is performed.
【０００５】また、半導体ウェーハ上に形成されている
リニア増幅ＩＣ４を被測定デバイスとしてＡＣテストす
る場合、一般に、テスト装置コスト上の理由から、ＡＣ
テスト専用のＡＣテスタが用いられる。例えば、図７
は、従来のリニア増幅ＩＣのテスト用プローブカードを
用いたテストシステムの構成例２を示すブロック図であ
る。このリニア増幅ＩＣのテストシステムは、テスト用
プローブカード５１，ＡＣテスタ３を備える。テスト用
プローブカード６１は、図６のテスト用プローブカード
６１と同様である。また、ＡＣテスタ３は、ＡＣ信号源
３１，ＡＣ試験部３２を含み、予め内部に搭載されたテ
ストプログラムに基づいて、被測定デバイスとの間で、
交流信号を含むＡＣテスト入力信号およびＡＣテスト出
力信号を授受し、電気的特性における動作周波数などの
ＡＣ項目チェックを行い、被測定デバイスに対して予め
設定された良否判定基準に従って、被測定デバイスの良
否判定を行う。When an AC test is performed on a linear amplifier IC 4 formed on a semiconductor wafer as a device to be measured, generally, an AC test is performed due to the cost of the test equipment.
An AC tester dedicated to the test is used. For example, FIG.
FIG. 1 is a block diagram showing a configuration example 2 of a test system using a conventional probe card for testing a linear amplification IC. This linear amplification IC test system includes a test probe card 51 and an AC tester 3. The test probe card 61 is similar to the test probe card 61 of FIG. The AC tester 3 includes an AC signal source 31 and an AC test unit 32, and communicates with the device under test based on a test program installed in advance.
An AC test input signal and an AC test output signal including an AC signal are transmitted and received, an AC item such as an operating frequency in electrical characteristics is checked, and a quality of the device under test is determined according to a pass / fail judgment criterion preset for the device under test. Pass / fail judgment is made.
【０００６】このリニア増幅ＩＣのテストシステムによ
るＡＣテストは、一般に、図６のテストシステムによる
ＤＣテストの後工程として実行され、半導体ウェーハ状
態のリニア増幅ＩＣ４の良品選別の確度を向上し、組立
後の不良品発生率を低めるために行われる。The AC test by the test system of the linear amplifier IC is generally performed as a post-process of the DC test by the test system of FIG. 6 to improve the accuracy of selecting a non-defective product of the linear amplifier IC 4 in a semiconductor wafer state, and This is performed in order to reduce the occurrence rate of defective products.
【０００７】因みに、半導体ウェーハのテストに関連す
る技術としては、特開昭６２−１７０８５９号公報，特
開平３−９０８７５号公報に開示された半導体ウェーハ
の探針基板，ウェーハ集積回路などが、挙げられる。[0007] Incidentally, techniques related to the test of a semiconductor wafer include a probe substrate of a semiconductor wafer, a wafer integrated circuit and the like disclosed in Japanese Patent Application Laid-Open Nos. 62-17059 and 3-90875. Can be
【０００８】[0008]
【発明が解決しようとする課題】従来のリニア増幅ＩＣ
のテスト用プローブカードおよびテスト方法における第
１の問題点は、一般的に、半導体ウェーハ状態のリニア
増幅ＩＣに対してＤＣテストのみを実施した場合、次の
付加価値が加わる組立工程へ、不良要素を残した中間製
品を流失させて、不良品の組立に要した部品，組立工数
を台無しにしてしまうことである。SUMMARY OF THE INVENTION Conventional linear amplifier IC
The first problem with the test probe card and the test method of the present invention is that, when only a DC test is performed on a linear amplifier IC in a semiconductor wafer state, a defective element is added to an assembling process which adds the following added value. In this case, the intermediate product having the residual is washed away, thereby ruining the parts and assembly steps required for assembling the defective product.
【０００９】その理由は、上述したように、リニア増幅
ＩＣの電気的特性における動作周波数などのＡＣ項目チ
ェック不良品を事前に除去できないためである。The reason is that, as described above, a defective AC item such as an operating frequency in the electrical characteristics of the linear amplification IC cannot be removed in advance.
【００１０】第２の問題点は、このＡＣ項目チェック不
良品の事前除去のためＡＣテストを実施した場合、製造
コストが上昇することである。A second problem is that when an AC test is performed to remove the AC item check defective product in advance, the manufacturing cost increases.
【００１１】その理由は、ＤＣテストおよびＡＣテスト
に共用できる汎用テスタは、高価であるためである。ま
た、この高価な汎用テスタの代替として、安価な専用の
ＡＣテスタを用いた場合、ＤＣテストとＡＣテストとを
段階的に実施する必要があり、ウェーハチェック工程で
のテスト工数が増大するためである。The reason is that a general-purpose tester that can be used for DC test and AC test is expensive. In addition, when an inexpensive dedicated AC tester is used as an alternative to the expensive general-purpose tester, it is necessary to perform the DC test and the AC test stepwise, which increases the number of test steps in the wafer check process. is there.
【００１２】したがって、本発明の目的は、リニア増幅
ＩＣの組立歩留まり向上と製造コスト低減との両立化に
ある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to achieve both an improvement in the assembly yield of a linear amplifier IC and a reduction in manufacturing cost.
【００１３】[0013]
【課題を解決するための手段】そのため、本発明は、半
導体ウェーハ上に形成されたリニア増幅ＩＣの試験を行
うために、プローバに装着され、前記リニア増幅ＩＣの
電極パッドをプローブし前記リニア増幅ＩＣの入力信号
および出力信号をテスタとの間で授受を行う、リニア増
幅ＩＣのテスト用プローブカードにおいて、前記テスタ
から直流信号をテスト制御信号として入力しこのテスト
制御信号の入力に対応して前記リニア増幅ＩＣの動作周
波数帯域に対して予め設定された立上り時間をもつパル
ス信号を発生し前記入力信号の交流成分として前記リニ
ア増幅ＩＣに伝送するパルス信号発生手段と、前記パル
ス信号を遅延した遅延信号と前記出力信号の交流成分と
のパルスエッジ差を検出しその検出信号の直流平均値電
圧を動作周波数テスト信号として前記テスタに出力する
パルスエッジ差検出手段とを備えている。SUMMARY OF THE INVENTION Accordingly, the present invention is directed to a linear amplification IC formed on a semiconductor wafer, which is mounted on a prober and probes the electrode pads of the linear amplification IC to test the linear amplification IC. In a linear amplification IC test probe card for transmitting and receiving an input signal and an output signal of an IC to and from a tester, a DC signal is input as a test control signal from the tester, and the test control signal is input in response to the input of the test control signal. Pulse signal generating means for generating a pulse signal having a predetermined rise time with respect to the operating frequency band of the linear amplifier IC and transmitting the pulse signal to the linear amplifier IC as an AC component of the input signal; and a delay obtained by delaying the pulse signal A pulse edge difference between a signal and an AC component of the output signal is detected, and a DC average value voltage of the detected signal is used as an operating frequency test. And a pulse edge difference detecting means for outputting as a preparative signal to the tester.
【００１４】また、前記出力信号の交流成分のパルス振
幅値を検出しその検出信号の直流平均値電圧を振幅値テ
スト信号として前記テスタに出力するパルス振幅値検出
手段を備えている。Further, there is provided a pulse amplitude value detecting means for detecting a pulse amplitude value of an AC component of the output signal and outputting a DC average voltage of the detected signal as an amplitude value test signal to the tester.
【００１５】また、前記パルスエッジ差検出手段が、前
記出力信号の直流成分をカットし前記出力信号の交流部
分を出力するＤＣカット用コンデンサと、前記パルス信
号に対応して予め設定された遅延時間を持つ前記遅延信
号を出力する遅延回路と、前記出力信号の交流成分およ
び前記遅延信号を入力しこれらの排他的論理和出力によ
りパルスエッジ差を検出するＥＸ−ＯＲ回路と、このＥ
Ｘ−ＯＲ回路の出力の直流平均値電圧を前記動作周波数
テスト信号として前記テスタに出力する平均値電圧回路
とを備えている。The pulse edge difference detection means cuts a DC component of the output signal and outputs an AC portion of the output signal, and a delay time set in advance corresponding to the pulse signal. A delay circuit that outputs the delay signal having the following expression: an EX-OR circuit that receives an AC component of the output signal and the delay signal and detects a pulse edge difference based on an exclusive OR output of these signals;
An average voltage circuit that outputs the DC average voltage of the output of the X-OR circuit to the tester as the operating frequency test signal.
【００１６】さらに、前記パルス振幅値検出手段が、前
記ＤＣカット用コンデンサと、前記出力信号の交流成分
の直流平均値電圧を前記振幅値テスト信号として前記テ
スタに出力する平均値電圧回路とを含んでいる。Further, the pulse amplitude detection means includes the DC cut capacitor and an average voltage circuit for outputting a DC average voltage of an AC component of the output signal to the tester as the amplitude test signal. In.
【００１７】または、本発明は、半導体ウェーハ上に形
成されたリニア増幅ＩＣの電極パッドをプローバ装着の
テスト用プローブカードによりプローブし、前記リニア
増幅ＩＣの入力信号および出力信号をテスタとの間で授
受し試験を行うリニア増幅ＩＣのテスト方法において、
前記テスト用プローブカード上で、前記テスタから直流
信号をテスト制御信号として入力しこのテスト制御信号
の入力に対応して前記リニア増幅ＩＣの動作周波数帯域
に対して予め設定された立上り時間をもつパルス信号を
発生し、前記入力信号の交流成分として前記リニア増幅
ＩＣに伝送し、前記パルス信号を遅延した遅延信号と前
記出力信号の交流成分とのパルスエッジ差を検出しその
検出信号の直流平均値電圧を動作周波数テスト信号とし
て前記テスタに出力している。According to another aspect of the present invention, an electrode pad of a linear amplifier IC formed on a semiconductor wafer is probed by a test probe card mounted on a prober, and an input signal and an output signal of the linear amplifier IC are transmitted to and from a tester. In a test method of a linear amplifier IC for performing a transfer and a test,
On the test probe card, a DC signal is input as a test control signal from the tester, and a pulse having a predetermined rise time with respect to the operating frequency band of the linear amplifier IC in response to the input of the test control signal. A signal is generated and transmitted to the linear amplifier IC as an AC component of the input signal. A pulse edge difference between a delayed signal obtained by delaying the pulse signal and an AC component of the output signal is detected, and a DC average value of the detected signal is detected. The voltage is output to the tester as an operating frequency test signal.
【００１８】また、前記出力信号の交流成分のパルス振
幅値を検出しその検出信号の直流平均値電圧を振幅値テ
スト信号として前記テスタに出力している。Further, a pulse amplitude value of an AC component of the output signal is detected, and a DC average voltage of the detected signal is output to the tester as an amplitude value test signal.
【００１９】[0019]
【発明の実施の形態】次に、本発明について図面を参照
し説明する。図１は、本発明のリニア増幅ＩＣのテスト
用プローブカードの実施形態１を示すブロック図であ
る。図１を参照すると、本実施形態のリニア増幅ＩＣの
テスト用プローブカード１は、従来のＤＣテスト入出力
信号用の配線パターン手段１１と共に、パルス信号発生
手段１２，パルスエッジ差検出手段１３を備え、半導体
ウェーハ上に形成されたリニア増幅ＩＣ４の試験を行う
ために、プローバに装着され、リニア増幅ＩＣ４の電極
パッドをプローブし、リニア増幅ＩＣ４の入力信号およ
び出力信号をＤＣテスタ２との間で授受を行う。Next, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a first embodiment of a probe card for testing a linear amplification IC according to the present invention. Referring to FIG. 1, a test probe card 1 for a linear amplification IC according to the present embodiment includes a pulse pattern generating unit 12 and a pulse edge difference detecting unit 13 together with a conventional wiring pattern unit 11 for DC test input / output signals. In order to test the linear amplification IC 4 formed on the semiconductor wafer, the probe is mounted on a prober, probes the electrode pads of the linear amplification IC 4, and inputs and outputs the input signal and output signal of the linear amplification IC 4 to and from the DC tester 2. Send and receive.
【００２０】パルス信号発生手段１２は、さらに１構成
例として、モノステーブルマルチ１２１，リミッタアン
プ１２２，クランプ回路１２３，アッテネータ１２４，
ＤＣカット用コンデンサ１２５とを備える。モノステー
ブルマルチ１２１，リミッタアンプ１２２，クランプ回
路１２３，アッテネータ１２４は、半導体ウェーハ上に
形成されたリニア増幅ＩＣ４の試験を行うために、ＤＣ
テスタ２から直流信号をテスト制御信号として入力し、
このテスト制御信号の入力に対応してリニア増幅ＩＣ４
の動作周波数の−３dB帯域ｆH に対して予め設定された
立上り時間ｔrをもつパルス信号を発生する。また、Ｄ
Ｃカット用コンデンサ１２５は、パルス信号の直流成分
をカットしパルス信号の交流成分をリニア増幅ＩＣ４に
伝送する。このとき、パルス信号の立上り時間ｔr は、
リニア増幅ＩＣ４の動作周波数の−３dB帯域ｆH との関
係式ｆH ＝０．３５／ｔr （Ｈz ）に基づいて設定され
る。The pulse signal generating means 12 further includes a monostable multi 121, a limiter amplifier 122, a clamp circuit 123, an attenuator 124,
And a DC cut capacitor 125. The monostable multi 121, the limiter amplifier 122, the clamp circuit 123, and the attenuator 124 are used to test the linear amplifier IC 4 formed on the semiconductor wafer.
A DC signal is input from the tester 2 as a test control signal,
In response to the input of the test control signal, the linear amplifier IC 4
A pulse signal having a predetermined rise time tr is generated for the -3 dB band fH of the operating frequency. Also, D
The C-cut capacitor 125 cuts the DC component of the pulse signal and transmits the AC component of the pulse signal to the linear amplifier IC4. At this time, the rise time tr of the pulse signal is
The relationship is set based on the relational expression fH = 0.35 / tr (Hz) between the operating frequency of the linear amplification IC 4 and the -3 dB band fH.
【００２１】パルスエッジ差検出手段１３は、さらに１
構成例として、ＤＣカット用コンデンサ１３１，遅延回
路１３２，ＥＸ−ＯＲ回路１３３，平均値電圧回路１３
４とを備える。ＤＣカット用コンデンサ１３１は、リニ
ア増幅ＩＣ４の出力信号の直流成分をカットし、リニア
増幅ＩＣ４の出力信号の交流部分を出力する。遅延回路
１３２は、パルス信号に対応して予め設定された遅延時
間を持つ遅延信号を出力する。また、ＥＸ−ＯＲ回路１
３３は、リニア増幅ＩＣ４出力信号の交流成分および遅
延信号を入力し、これらの排他的論理和出力によりパル
スエッジ差を検出し、その検出信号を出力する。さら
に、平均値電圧回路１３４は、ＥＸ−ＯＲ回路の検出信
号出力の直流平均値電圧を動作周波数テスト信号として
ＤＣテスタ２に出力する。The pulse edge difference detecting means 13 further comprises
As a configuration example, a DC cut capacitor 131, a delay circuit 132, an EX-OR circuit 133, and an average voltage circuit 13
4 is provided. The DC cut capacitor 131 cuts a DC component of an output signal of the linear amplification IC 4 and outputs an AC portion of the output signal of the linear amplification IC 4. Delay circuit 132 outputs a delay signal having a delay time set in advance corresponding to the pulse signal. EX-OR circuit 1
33 receives an AC component of the output signal of the linear amplification IC 4 and a delay signal, detects a pulse edge difference based on an exclusive OR output thereof, and outputs the detection signal. Further, the average voltage circuit 134 outputs the DC average voltage of the detection signal output of the EX-OR circuit to the DC tester 2 as an operating frequency test signal.
【００２２】図１に示すように、このリニア増幅ＩＣの
テスト用プローブカード１とＤＣテスタ２とより、リニ
ア増幅ＩＣのテストシステムが構成され、半導体ウェー
ハ上に形成されたリニア増幅ＩＣ４の電極パッドをプロ
ーバ装着のテスト用プローブカード１によりプローブ
し、直流の入出力信号をテスタとの間で授受し、リニア
増幅ＩＣ４のＤＣテストおよびＡＣテストを行う。As shown in FIG. 1, a test system for a linear amplifier IC is composed of a probe card 1 for testing the linear amplifier IC and a DC tester 2, and electrode pads of a linear amplifier IC 4 formed on a semiconductor wafer. Is probed by a test probe card 1 equipped with a prober, a DC input / output signal is exchanged with a tester, and a DC test and an AC test of the linear amplification IC 4 are performed.
【００２３】次に、このリニア増幅ＩＣのテスト用プロ
ーブカード１の動作について説明する。Next, the operation of the test probe card 1 for the linear amplification IC will be described.
【００２４】まず、半導体ウェーハ上に形成されたリニ
ア増幅ＩＣ４のＡＣテストを行うために、予めＤＣテス
タ２内部に搭載されたテストプログラムに基づいて、Ｄ
Ｃテスタ２から直流信号がテスト制御信号としてテスト
用プローブカード１のパルス信号発生手段１２に出力さ
れる。図２は、このときのパルス信号発生手段１２の動
作例を示すタイムチャートである。モノステーブルマル
チ１２１において、このテスト制御信号の入力に対応し
て、一定波形の信号が発生され、リミッタアンプ１２
２，クランプ回路１２３，アッテネータ１２４におい
て、順に、増幅，クランプ，振幅調整ｇ行われ、リニア
増幅ＩＣ４の動作周波数の−３dB帯域ｆH との関係式ｆ
H ＝０．３５／ｔr （Ｈz ）に基づいて設定された立上
り時間ｔr を持つパルス信号が発生される。また、この
パルス信号は、ＤＣカット用コンデンサ１２５において
パルス信号の直流成分がカットされ、パルス信号の交流
成分がリニア増幅ＩＣ４に伝送される。First, in order to perform an AC test of the linear amplifier IC 4 formed on a semiconductor wafer, a D test is performed based on a test program previously installed in the DC tester 2.
A DC signal is output from the C tester 2 to the pulse signal generating means 12 of the test probe card 1 as a test control signal. FIG. 2 is a time chart showing an operation example of the pulse signal generating means 12 at this time. In the monostable multi 121, a signal having a constant waveform is generated in response to the input of the test control signal, and the limiter amplifier 12
2. In the clamp circuit 123 and the attenuator 124, amplification, clamping, and amplitude adjustment g are performed in order, and the relational expression f with the -3 dB band fH of the operating frequency of the linear amplifier IC 4
A pulse signal having a rise time tr set based on H = 0.35 / tr (Hz) is generated. In addition, the DC component of the pulse signal is cut by the DC cut capacitor 125 in this pulse signal, and the AC component of the pulse signal is transmitted to the linear amplification IC 4.
【００２５】次に、リニア増幅ＩＣ４において、パルス
信号に対応した出力信号が、テスト用プローブカード１
のパルスエッジ差検出手段１３に出力される。図３は、
このときのパルスエッジ差検出手段１３の動作例を示す
タイムチャートである。ＤＣカット用コンデンサ１３１
において、リニア増幅ＩＣ４の出力信号の直流成分がカ
ットされ、リニア増幅ＩＣ４の出力信号の交流部 分が
出力される。また、遅延回路１３２において、パルス信
号に対応して予め設定された遅延時間を持つ遅延信号が
出力される。次に、ＥＸ−ＯＲ回路１３３において、リ
ニア増幅ＩＣ４の出力信号の交流成分および遅延信号の
排他的論理和出力により、パルスエッジ差が検出され、
その検出信号が出力される。さらに、平均値電圧回路１
３４において、ＥＸ−ＯＲ回路１３３の検出信号出力の
直流平均値電圧が、動作周波数テスト信号として、ＤＣ
テスタ２に出力される。Next, in the linear amplifier IC 4, an output signal corresponding to the pulse signal is output from the test probe card 1.
Is output to the pulse edge difference detecting means 13. FIG.
6 is a time chart showing an operation example of the pulse edge difference detection means 13 at this time. DC cut capacitor 131
Then, the DC component of the output signal of the linear amplification IC 4 is cut, and the AC portion of the output signal of the linear amplification IC 4 is output. The delay circuit 132 outputs a delay signal having a delay time set in advance corresponding to the pulse signal. Next, in the EX-OR circuit 133, a pulse edge difference is detected by an exclusive OR output of the AC component of the output signal of the linear amplification IC 4 and the delay signal,
The detection signal is output. Further, the average voltage circuit 1
At 34, the DC average value voltage of the detection signal output of the EX-OR circuit 133 is used as the operating frequency test signal.
Output to tester 2.
【００２６】ここで、例えば、図３の（ｄ），（ｅ）に
示すように、リニア増幅ＩＣ４の動作周波数の−３dB帯
域ｆH が低いほど、関係式ｆH ＝０．３５／ｔr （Ｈz
）に基づいて、リニア増幅ＩＣ４の出力信号の交流成
分のパルス立上り時間ｔr が大きくなり、パルスエッジ
差が大きくなる。このため、ＥＸ−ＯＲ回路１３３の検
出信号出力が大きくなり、その直流平均値電圧が大きく
なる。ＤＣテスタ２において、この直流平均値電圧を動
作周波数テスト信号としてチェックし、リニア増幅ＩＣ
４の動作周波数テストを行うことができる。Here, for example, as shown in FIGS. 3D and 3E, the lower the -3 dB band fH of the operating frequency of the linear amplifier IC 4 is, the more the relational expression fH = 0.35 / tr (Hz
), The pulse rise time tr of the AC component of the output signal of the linear amplification IC 4 increases, and the pulse edge difference increases. For this reason, the detection signal output of the EX-OR circuit 133 increases, and the DC average value voltage increases. In the DC tester 2, this DC average voltage is checked as an operating frequency test signal.
4 can be performed.
【００２７】従って、ＤＣテスタ２において、本来のＤ
Ｃテストの他に、ＡＣテストとして動作周波数テストを
行い、リニア増幅ＩＣ４に対して予め設定された良否判
定基準に従って、リニア増幅ＩＣ４の良否判定を行うこ
とができる。Therefore, in the DC tester 2, the original D
In addition to the C test, an operating frequency test is performed as an AC test, and the pass / fail judgment of the linear amplifier IC 4 can be performed according to a pass / fail judgment criterion preset for the linear amplifier IC 4.
【００２８】図４は、本発明のリニア増幅ＩＣのテスト
用プローブカードの実施形態２を示すブロック図であ
る。図４を参照すると、この実施形態のリニア増幅ＩＣ
のテスト用プローブカードは、ＤＣテスト入出力信号用
の配線パターン手段１１，パルス信号発生手段１２，パ
ルスエッジ差検出手段１３，パルス振幅値検出手段１４
を備える。このパルス振幅値検出手段１４以外の各ブロ
ックは、図１の実施形態１の各ブロックと同じであるの
で、重複説明を省略する。FIG. 4 is a block diagram showing Embodiment 2 of a probe card for testing a linear amplification IC according to the present invention. Referring to FIG. 4, the linear amplification IC of this embodiment
The test probe card includes a wiring pattern means 11 for DC test input / output signals, a pulse signal generating means 12, a pulse edge difference detecting means 13, and a pulse amplitude value detecting means 14.
Is provided. Each block other than the pulse amplitude value detecting means 14 is the same as each block of the first embodiment in FIG.
【００２９】パルス振幅値検出手段１４は、さらに１構
成例として、ＤＣカット用コンデンサ１３１と、このＤ
Ｃカット用コンデンサ１３１の出力であるリニア増幅Ｉ
Ｃ４の出力信号の交流成分を入力しその直流平均値電圧
を振幅値テスト信号としてＤＣテスタ２に出力する直流
平均値電圧回路１４４とを含んでいる。図５は、このパ
ルス振幅値検出手段１４の動作例を示すタイムチャート
である。The pulse amplitude value detecting means 14 further includes a DC cut capacitor 131 and a D
Linear amplification I which is the output of the C-cut capacitor 131
A DC average voltage circuit 144 for inputting an AC component of the output signal of C4 and outputting the DC average voltage to the DC tester 2 as an amplitude test signal. FIG. 5 is a time chart showing an operation example of the pulse amplitude value detecting means 14.
【００３０】この実施形態のリニア増幅ＩＣのテスト用
プローブカードは、実施形態１と同じく、リニア増幅Ｉ
Ｃ４の動作周波数テストを行う。同時に、図５に示すよ
うに、パルス振幅値検出手段１４の平均値電圧回路１４
４において、ＤＣカット用コンデンサ１３１の出力であ
るリニア増幅ＩＣ４の出力信号の交流成分が入力され、
その交流成分のパルス振幅値の直流平均値電圧が振幅値
テスト信号としてＤＣテスタ２に出力され、ＤＣテスタ
２において、この直流平均値電圧を振幅値テスト信号と
してチェックし、リニア増幅ＩＣ４の振幅値テストを行
うことができる。The test probe card for the linear amplification IC of this embodiment is the same as the first embodiment.
An operating frequency test of C4 is performed. At the same time, as shown in FIG.
4, the AC component of the output signal of the linear amplifier IC4, which is the output of the DC cut capacitor 131, is input;
The DC average value voltage of the pulse amplitude value of the AC component is output to the DC tester 2 as an amplitude value test signal, and the DC tester 2 checks this DC average value voltage as an amplitude value test signal and outputs the amplitude value of the linear amplification IC 4. Testing can be done.
【００３１】従って、ＤＣテスタ２において、本来のＤ
Ｃテストの他に、ＡＣテストとして動作周波数テスト，
振幅値テストを行い、リニア増幅ＩＣ４に対して予め設
定された良否判定基準に従って、リニア増幅ＩＣ４の良
否判定を行うことができる。Therefore, in the DC tester 2, the original D
In addition to the C test, the operating frequency test as an AC test,
An amplitude value test is performed, and the quality of the linear amplification IC 4 can be determined according to a quality determination criterion preset for the linear amplification IC 4.
【００３２】[0032]
【発明の効果】以上説明したように、本発明によるリニ
ア増幅ＩＣのテスト用プローブカードおよびテスト方法
は、簡素な構成のハードウェア手段を備えることによ
り、ウェーハ状態のリニア増幅ＩＣに対して、ＤＣテス
タにより本来のＤＣテストの他にＡＣテストを実行でき
る。As described above, the probe card and the test method for testing a linear amplifier IC according to the present invention are provided with a hardware means having a simple configuration, and can be applied to a linear amplifier IC in a wafer state. The tester can execute an AC test in addition to the original DC test.
【００３３】そのため、ウェーハ状態のリニア増幅ＩＣ
に対して、ＤＣテストおよびＡＣテストに共用できる高
価な汎用テスタを必要とせず、あるいは、安価な専用の
ＡＣテスタによるＡＣテスト工数を付加する必要が無い
ため、リニア増幅ＩＣの組立歩留まり向上と製造コスト
低減との両立化できるなど効果がある。Therefore, a linear amplification IC in a wafer state
On the other hand, there is no need for an expensive general-purpose tester that can be used for DC tests and AC tests, or there is no need to add an AC test man-hour using an inexpensive dedicated AC tester. There are effects such as compatibility with cost reduction.
【００３４】その理由は、テスト用プローブカード上
で、リニア増幅ＩＣの動作周波数の帯域に対応したパル
ス立上り時間をもつパルス信号が発生され、リニア増幅
ＩＣの出力信号の交流成分とのパルスエッジ差が検出さ
れ、その検出信号の直流平均値電圧が動作周波数テスト
信号としてＤＣテスタに出力されるためである。さらに
は、リニア増幅ＩＣの出力信号の交流成分のパルス振幅
値の直流平均値電圧が、振幅値テスト信号として、ＤＣ
テスタに出力されるためである。The reason is that a pulse signal having a pulse rise time corresponding to the operating frequency band of the linear amplifier IC is generated on the test probe card, and the pulse edge difference between the output signal of the linear amplifier IC and the AC component is output. Is detected, and the DC average value voltage of the detection signal is output to the DC tester as the operating frequency test signal. Furthermore, the DC average value voltage of the pulse amplitude value of the AC component of the output signal of the linear amplification IC is used as the amplitude value test signal as a DC value.
This is because it is output to the tester.
【図１】本発明のリニア増幅ＩＣのテスト用プローブカ
ードの実施形態１を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of a probe card for testing a linear amplification IC according to the present invention.
【図２】図１のリニア増幅ＩＣのテスト用プローブカー
ドのパルス信号発生手段１２の動作例を示すタイムチャ
ートである。FIG. 2 is a time chart showing an operation example of the pulse signal generating means 12 of the test probe card of the linear amplification IC of FIG.
【図３】図１のリニア増幅ＩＣのテスト用プローブカー
ドのパルスエッジ差検出手段１３の動作例を示すタイム
チャートである。FIG. 3 is a time chart showing an operation example of a pulse edge difference detecting means 13 of the test probe card of the linear amplification IC of FIG. 1;
【図４】本発明のリニア増幅ＩＣのテスト用プローブカ
ードの実施形態２を示すブロック図である。FIG. 4 is a block diagram showing Embodiment 2 of a probe card for testing a linear amplification IC according to the present invention.
【図５】図４のリニア増幅ＩＣのテスト用プローブカー
ドのパルス振幅値検出手段１４の動作例を示すタイムチ
ャートである。5 is a time chart showing an operation example of the pulse amplitude value detection means 14 of the test probe card of the linear amplification IC of FIG.
【図６】従来のリニア増幅ＩＣのテスト用プローブカー
ドの構成例１を示すブロック図であるFIG. 6 is a block diagram showing a configuration example 1 of a conventional probe card for testing a linear amplification IC.
【図７】従来のリニア増幅ＩＣのテスト用プローブカー
ドの構成例２を示すブロック図である。FIG. 7 is a block diagram showing a configuration example 2 of a conventional probe card for testing a linear amplification IC.
１，６１ リニア増幅ＩＣのテスト用プローブカード ２ ＤＣテスタ ３ ＡＣテスタ ４ ウェーハ状態のリニア増幅ＩＣ １１，６１１ ＤＣテスト入出力信号用の配線パター
ン手段 １２ パルス信号発生手段 １３ パルスエッジ差検出手段 １４ パルス振幅値検出手段 １２１ モノステーブルマルチ １２２ リミッタアンプ １２３ クランプ回路 １２４ アッテネータ １２５，１３１ ＤＣカット用コンデンサ １３２ 遅延回路 １３３ ＥＸ−ＯＲ回路 １３４，１４４ 平均値電圧回路1,61 Linear amplifying IC test probe card 2 DC tester 3 AC tester 4 Linear amplifying IC in wafer state 11,611 Wiring pattern means for DC test input / output signal 12 Pulse signal generating means 13 Pulse edge difference detecting means 14 Pulse Amplitude value detecting means 121 Monostable multi 122 Limiter amplifier 123 Clamp circuit 124 Attenuator 125, 131 DC cut capacitor 132 Delay circuit 133 EX-OR circuit 134, 144 Average voltage circuit
Claims (6)
幅ＩＣの試験を行うために、プローバに装着され、前記
リニア増幅ＩＣの電極パッドをプローブし前記リニア増
幅ＩＣの入力信号および出力信号をテスタとの間で授受
を行う、リニア増幅ＩＣのテスト用プローブカードにお
いて、前記テスタから直流信号をテスト制御信号として
入力しこのテスト制御信号の入力に対応して前記リニア
増幅ＩＣの動作周波数帯域に対して予め設定された立上
り時間をもつパルス信号を発生し前記入力信号の交流成
分として前記リニア増幅ＩＣに伝送するパルス信号発生
手段と、前記パルス信号を遅延した遅延信号と前記出力
信号の交流成分とのパルスエッジ差を検出しその検出信
号の直流平均値電圧を動作周波数テスト信号として前記
テスタに出力するパルスエッジ差検出手段とを備えるこ
とを特徴とするリニア増幅ＩＣのテスト用プローブカー
ド。In order to test a linear amplifier IC formed on a semiconductor wafer, a prober is mounted on the prober to probe an electrode pad of the linear amplifier IC, and an input signal and an output signal of the linear amplifier IC are connected to a tester. In the test probe card for a linear amplification IC, a DC signal is input from the tester as a test control signal, and the operating frequency band of the linear amplification IC is corresponding to the input of the test control signal. Pulse signal generating means for generating a pulse signal having a preset rise time and transmitting the pulse signal as an AC component of the input signal to the linear amplifier IC; and a delay signal obtained by delaying the pulse signal and an AC component of the output signal. A pulse detector for detecting a pulse edge difference and outputting a DC average value voltage of the detection signal as an operating frequency test signal to the tester. A probe card for testing a linear amplification IC, comprising a loose edge difference detecting means.
を検出しその検出信号の直流平均値電圧を振幅値テスト
信号として前記テスタに出力するパルス振幅値検出手段
を備える、請求項１記載のリニア増幅ＩＣのテスト用プ
ローブカード。2. The apparatus according to claim 1, further comprising a pulse amplitude value detecting unit that detects a pulse amplitude value of an AC component of the output signal and outputs a DC average voltage of the detection signal as an amplitude value test signal to the tester. A probe card for testing linear amplification ICs.
力信号の直流成分をカットし前記出力信号の交流部分を
出力するＤＣカット用コンデンサと、前記パルス信号に
対応して予め設定された遅延時間を持つ前記遅延信号を
出力する遅延回路と、前記出力信号の交流成分および前
記遅延信号を入力しこれらの排他的論理和出力によりパ
ルスエッジ差を検出するＥＸ−ＯＲ回路と、このＥＸ−
ＯＲ回路の出力の直流平均値電圧を前記動作周波数テス
ト信号として前記テスタに出力する平均値電圧回路とを
備える、請求項１または２記載のリニア増幅ＩＣのテス
ト用プローブカード。3. A DC cut capacitor for cutting a DC component of the output signal and outputting an AC portion of the output signal, the pulse edge difference detection means including a delay time set in advance corresponding to the pulse signal. A delay circuit that outputs the delay signal having the following formula: an EX-OR circuit that receives an AC component of the output signal and the delay signal and detects a pulse edge difference based on an exclusive OR output thereof;
3. The probe card for testing a linear amplification IC according to claim 1, further comprising: an average value voltage circuit that outputs a DC average value voltage of an output of an OR circuit to the tester as the operating frequency test signal.
カット用コンデンサと、前記出力信号の交流成分の直流
平均値電圧を前記振幅値テスト信号として前記テスタに
出力する平均値電圧回路とを含む、請求項１，２または
３記載のリニア増幅ＩＣのテスト用プローブカード。4. The apparatus according to claim 1, wherein said pulse amplitude value detecting means includes:
4. The test for a linear amplifier IC according to claim 1, further comprising a cut capacitor, and an average voltage circuit that outputs a DC average voltage of an AC component of the output signal to the tester as the amplitude value test signal. Probe card.
幅ＩＣの電極パッドをプローバ装着のテスト用プローブ
カードによりプローブし、前記リニア増幅ＩＣの入力信
号および出力信号をテスタとの間で授受し試験を行うリ
ニア増幅ＩＣのテスト方法において、前記テスト用プロ
ーブカード上で、前記テスタから直流信号をテスト制御
信号として入力しこのテスト制御信号の入力に対応して
前記リニア増幅ＩＣの動作周波数帯域に対して予め設定
された立上り時間をもつパルス信号を発生し、前記入力
信号の交流成分として前記リニア増幅ＩＣに伝送し、前
記パルス信号を遅延した遅延信号と前記出力信号の交流
成分とのパルスエッジ差を検出しその検出信号の直流平
均値電圧を動作周波数テスト信号として前記テスタに出
力することを特徴とするリニア増幅ＩＣのテスト方法。5. An electrode pad of a linear amplification IC formed on a semiconductor wafer is probed by a test probe card mounted on a prober, and an input signal and an output signal of the linear amplification IC are exchanged with a tester to perform a test. In the test method of the linear amplification IC to be performed, a DC signal is input as a test control signal from the tester on the test probe card, and the operating frequency band of the linear amplification IC is A pulse signal having a preset rise time is generated, transmitted to the linear amplifier IC as an AC component of the input signal, and a pulse edge difference between a delayed signal obtained by delaying the pulse signal and an AC component of the output signal is calculated. Detecting and outputting a DC average value voltage of the detection signal to the tester as an operating frequency test signal. To test a linear amplification IC.
を検出しその検出信号の直流平均値電圧を振幅値テスト
信号として前記テスタに出力する、請求項５記載のリニ
ア増幅ＩＣのテスト方法。6. The method for testing a linear amplifier IC according to claim 5, wherein a pulse amplitude value of an AC component of the output signal is detected, and a DC average voltage of the detected signal is output to the tester as an amplitude value test signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9088057A JP2880975B2 (en) | 1997-04-07 | 1997-04-07 | Probe card and test method for testing linear amplification IC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9088057A JP2880975B2 (en) | 1997-04-07 | 1997-04-07 | Probe card and test method for testing linear amplification IC |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10284549A true JPH10284549A (en) | 1998-10-23 |
| JP2880975B2 JP2880975B2 (en) | 1999-04-12 |
Family
ID=13932224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9088057A Expired - Fee Related JP2880975B2 (en) | 1997-04-07 | 1997-04-07 | Probe card and test method for testing linear amplification IC |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880975B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007271496A (en) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | Semiconductor device manufacturing method and semiconductor device |
-
1997
- 1997-04-07 JP JP9088057A patent/JP2880975B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007271496A (en) * | 2006-03-31 | 2007-10-18 | Renesas Technology Corp | Semiconductor device manufacturing method and semiconductor device |
| JP4726679B2 (en) * | 2006-03-31 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | Semiconductor test method and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2880975B2 (en) | 1999-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2880975B2 (en) | Probe card and test method for testing linear amplification IC | |
| US5020010A (en) | Method for preparing and evaluating measurement specificatons for an electronic circuit | |
| JPH06349913A (en) | Non-contact monitoring method for burn-in test | |
| JP2715927B2 (en) | Prescaler IC test method and prescaler IC test apparatus | |
| JPH0280925A (en) | System for inspecting vibration testing apparatus | |
| Roehr | Measurement ratio testing for improved quality and outlier detection | |
| JPH08185762A (en) | Pre-scaler ic test method and test probe card | |
| KR200146658Y1 (en) | Test apparatus for semiconductor device | |
| CN117250487A (en) | Pin detecting system and method suitable for multi-pin chip | |
| JP2005121553A (en) | Probe card and test method for semiconductor chip | |
| JP2000266822A (en) | Semiconductor testing apparatus | |
| JP2822738B2 (en) | Inspection method for semiconductor IC | |
| JPH0334705Y2 (en) | ||
| TW202401023A (en) | Pins detection system for multi-pins chip and method thereof | |
| KR0177987B1 (en) | Multiple semiconductor chip test method | |
| JPS63177437A (en) | Testing method for semiconductor integrated circuit device | |
| KR980012183A (en) | A test delay element formed on a wafer scribe line | |
| JPS59145974A (en) | High frequency unbalance inspecting method of transistor | |
| JPS62294984A (en) | Semiconductor inspecting device | |
| JPH0511010A (en) | Method and device for testing semiconductor device | |
| JPS61156828A (en) | Semiconductor device | |
| JPS60173482A (en) | Inspecting device for abnormal waveform | |
| JPH0472645A (en) | Wafer prober | |
| JPS63256875A (en) | Testing method for electronic circuit package | |
| JPH01171236A (en) | Prober apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990105 |
|
| LAPS | Cancellation because of no payment of annual fees |