JPH1027810A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH1027810A JPH1027810A JP18289396A JP18289396A JPH1027810A JP H1027810 A JPH1027810 A JP H1027810A JP 18289396 A JP18289396 A JP 18289396A JP 18289396 A JP18289396 A JP 18289396A JP H1027810 A JPH1027810 A JP H1027810A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor chip
- semiconductor device
- protrusions
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83051—Forming additional members, e.g. dam structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】フレームと半導体チップの間の半田の厚さの制
御が可能で、両者の熱膨張の差による半導体チップの割
れを防止する半導体装置及びその製造方法を提供するこ
と。 【解決手段】フレーム1を形成する際に、片面に突起2
を配置する。次に、この突起2が隠れる程度のマウント
材3をフレーム1に付着させ、その上にコレット4に吸
着させた半導体チップ5を搭載し、接着する。また、フ
レーム1及び突起2を形成する際に、同時に、マウント
材3がまわりに流れるのを防止するために、半導体チッ
プ5の搭載予定領域の外側に外枠6を設けてもよい。
御が可能で、両者の熱膨張の差による半導体チップの割
れを防止する半導体装置及びその製造方法を提供するこ
と。 【解決手段】フレーム1を形成する際に、片面に突起2
を配置する。次に、この突起2が隠れる程度のマウント
材3をフレーム1に付着させ、その上にコレット4に吸
着させた半導体チップ5を搭載し、接着する。また、フ
レーム1及び突起2を形成する際に、同時に、マウント
材3がまわりに流れるのを防止するために、半導体チッ
プ5の搭載予定領域の外側に外枠6を設けてもよい。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置のう
ち、特に半導体チップをペースト状の接着剤でフレーム
にマウントする半導体装置及びその製造方法に関するも
のである。
ち、特に半導体チップをペースト状の接着剤でフレーム
にマウントする半導体装置及びその製造方法に関するも
のである。
【0002】
【従来の技術】従来の半導体装置について、図面を参照
して説明する。図9は、従来の半導体装置の断面図であ
る。例えば、銅で形成されたフレーム101の上に高温
状態の例えば半田102を付着させる。次に、金属製の
コレット103で吸い上げた半導体チップ104をフレ
ーム101内の半田102の上に搭載する。その後、一
定温度条件下で半田付けを行い、半田102を介して、
フレーム101に半導体チップ104を固着させる。そ
の後、ボンディング工程、封止工程等を経て、半導体装
置の製造工程が終了する。
して説明する。図9は、従来の半導体装置の断面図であ
る。例えば、銅で形成されたフレーム101の上に高温
状態の例えば半田102を付着させる。次に、金属製の
コレット103で吸い上げた半導体チップ104をフレ
ーム101内の半田102の上に搭載する。その後、一
定温度条件下で半田付けを行い、半田102を介して、
フレーム101に半導体チップ104を固着させる。そ
の後、ボンディング工程、封止工程等を経て、半導体装
置の製造工程が終了する。
【0003】
【発明が解決しようとする課題】従来の半導体装置の問
題点について、図10及び図11を参照して説明する。
図10は、従来の半導体装置の断面図、図11は、従来
の半導体装置の膨張の方向を示した図である。
題点について、図10及び図11を参照して説明する。
図10は、従来の半導体装置の断面図、図11は、従来
の半導体装置の膨張の方向を示した図である。
【0004】従来、フレーム101に半導体チップを搭
載する際の半導体チップの移動には金属製のコレット1
03が用いられる。マウント時の温度が一定に保たれず
温度が上昇した場合、コレット103が熱膨張を起こし
て下方に膨張することがある。従って、半導体チップ1
04をフレーム101上に搭載する際に半導体チップ1
04を押し下げ、半田102が半導体チップ104の外
側へ押し出され、フレーム101と半導体チップ104
の間の半田102の厚さが薄くなってしまうという問題
があった。
載する際の半導体チップの移動には金属製のコレット1
03が用いられる。マウント時の温度が一定に保たれず
温度が上昇した場合、コレット103が熱膨張を起こし
て下方に膨張することがある。従って、半導体チップ1
04をフレーム101上に搭載する際に半導体チップ1
04を押し下げ、半田102が半導体チップ104の外
側へ押し出され、フレーム101と半導体チップ104
の間の半田102の厚さが薄くなってしまうという問題
があった。
【0005】また、フレーム101の銅の膨張係数1
6.5×10E−6であり、半導体チップ104のシリ
コンの膨張係数2.6×10E−6に比べて1桁程度大
きく、フレーム101の片面と半導体チップ104の片
面が接している場合、フレーム101が半導体チップ1
04よりも大きく膨張して、接している半導体チップ1
04の裏面の中央にストレスがかかることがある。従っ
て、フレーム101と半導体チップ104の間の半田1
02が薄いまま工程を進めると、ストレスを吸収する作
用がある半田102の量が少ないために、半導体チップ
104にかかるストレスが緩和しにくくなる。従って、
高温雰囲気中でのボンディング工程時に、フレーム10
1に接している半導体チップ104の裏面の中央部にか
かるストレスが大きくなり、半導体チップ104が割れ
てしまう可能性があるという問題があった。
6.5×10E−6であり、半導体チップ104のシリ
コンの膨張係数2.6×10E−6に比べて1桁程度大
きく、フレーム101の片面と半導体チップ104の片
面が接している場合、フレーム101が半導体チップ1
04よりも大きく膨張して、接している半導体チップ1
04の裏面の中央にストレスがかかることがある。従っ
て、フレーム101と半導体チップ104の間の半田1
02が薄いまま工程を進めると、ストレスを吸収する作
用がある半田102の量が少ないために、半導体チップ
104にかかるストレスが緩和しにくくなる。従って、
高温雰囲気中でのボンディング工程時に、フレーム10
1に接している半導体チップ104の裏面の中央部にか
かるストレスが大きくなり、半導体チップ104が割れ
てしまう可能性があるという問題があった。
【0006】本発明は上記のような事情を考慮し、フレ
ームと半導体チップの間の半田の厚さが薄いために、両
者の熱膨張の差を吸収できないことにより生じる半導体
チップの割れを防止する半導体装置及びその製造方法を
提供することを目的としている。
ームと半導体チップの間の半田の厚さが薄いために、両
者の熱膨張の差を吸収できないことにより生じる半導体
チップの割れを防止する半導体装置及びその製造方法を
提供することを目的としている。
【0007】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、半導体チップと、この半導体
チップを搭載する面に突起を有するフレームと、前記半
導体チップと前記フレームとを接着するマウント材とを
具備したことを特徴とするものである。
に本発明の半導体装置は、半導体チップと、この半導体
チップを搭載する面に突起を有するフレームと、前記半
導体チップと前記フレームとを接着するマウント材とを
具備したことを特徴とするものである。
【0008】また、前記突起は、3つ以上であることが
望ましい。更に、前記突起は、各々同一の高さであるこ
とが望ましい。また、前記フレームは、前記半導体チッ
プを搭載する領域の外側に外枠を有することが望まし
い。
望ましい。更に、前記突起は、各々同一の高さであるこ
とが望ましい。また、前記フレームは、前記半導体チッ
プを搭載する領域の外側に外枠を有することが望まし
い。
【0009】また、突起を有するフレームを用意する工
程と、前記フレームの突起を有する面に突起が隠れる高
さまでマウント材を付着させる工程と、前記マウント材
の上に半導体チップを搭載し、前記半導体チップと前記
フレームとを接着する工程とを具備したことを特徴とす
る半導体装置の製造方法がある。
程と、前記フレームの突起を有する面に突起が隠れる高
さまでマウント材を付着させる工程と、前記マウント材
の上に半導体チップを搭載し、前記半導体チップと前記
フレームとを接着する工程とを具備したことを特徴とす
る半導体装置の製造方法がある。
【0010】更に、前記突起は、搭載する前記半導体チ
ップの平衡を保つ位置に形成されていることが望まし
い。また、前記フレームの前記半導体チップを搭載する
領域の外側に、前記半導体チップを搭載する領域を囲む
ように外枠を形成することが望ましい。更に、前記外枠
は、前記フレーム表面からの高さが前記突起よりも高い
ことが望ましい。
ップの平衡を保つ位置に形成されていることが望まし
い。また、前記フレームの前記半導体チップを搭載する
領域の外側に、前記半導体チップを搭載する領域を囲む
ように外枠を形成することが望ましい。更に、前記外枠
は、前記フレーム表面からの高さが前記突起よりも高い
ことが望ましい。
【0011】
【発明の実施の形態】以下、図面を参照して本発明の第
1の実施の形態にかかる半導体装置及びその製造方法に
ついて説明する。図1は、本発明の第1の実施の形態に
かかる半導体装置の断面図、図2は、本発明の第1の実
施の形態にかかるフレームの上面図である。
1の実施の形態にかかる半導体装置及びその製造方法に
ついて説明する。図1は、本発明の第1の実施の形態に
かかる半導体装置の断面図、図2は、本発明の第1の実
施の形態にかかるフレームの上面図である。
【0012】まず、片面に高さ40μm程度の突起2が
図2に示すように配置されているフレーム1を用意す
る。この突起2は、フレーム1を形成する際に同時に形
成されるものである。次に、フレーム1の突起2を有す
る面に半田等のマウント材3を突起2が隠れる程度の高
さまで付着させる。次に、金属製、例えばチタンカーバ
イド製のコレット4に吸着させた半導体チップ5をマウ
ント材3上に搭載し、一定温度条件下で半田付けして、
フレーム1に半導体チップ5を固着する。その後、ボン
ディング工程及び封止工程等を経て、本発明の第1の実
施の形態にかかる半導体装置の製造工程が終了する。
図2に示すように配置されているフレーム1を用意す
る。この突起2は、フレーム1を形成する際に同時に形
成されるものである。次に、フレーム1の突起2を有す
る面に半田等のマウント材3を突起2が隠れる程度の高
さまで付着させる。次に、金属製、例えばチタンカーバ
イド製のコレット4に吸着させた半導体チップ5をマウ
ント材3上に搭載し、一定温度条件下で半田付けして、
フレーム1に半導体チップ5を固着する。その後、ボン
ディング工程及び封止工程等を経て、本発明の第1の実
施の形態にかかる半導体装置の製造工程が終了する。
【0013】マウント材3の厚さを例えば約40μmか
ら約60μm程度に設定した場合に、突起2の高さをマ
ウント材3の厚さの最低設定値である約40μm程度に
することによって、コレット4の熱膨張により半導体チ
ップ5が下に押し下げられても、マウント材3の厚さを
設定範囲内に確保することができる。
ら約60μm程度に設定した場合に、突起2の高さをマ
ウント材3の厚さの最低設定値である約40μm程度に
することによって、コレット4の熱膨張により半導体チ
ップ5が下に押し下げられても、マウント材3の厚さを
設定範囲内に確保することができる。
【0014】また、突起2の位置を図2に示されている
ように配置することによって、平面性がとれ、半導体チ
ップ5を安定な状態に搭載することができる。更に、突
起2は、フレーム1を形成する際に同時に形成されるの
で、製造工程を増加させる必要がない。
ように配置することによって、平面性がとれ、半導体チ
ップ5を安定な状態に搭載することができる。更に、突
起2は、フレーム1を形成する際に同時に形成されるの
で、製造工程を増加させる必要がない。
【0015】次に、本発明の第2の実施の形態にかかる
半導体装置について図3及び図4を参照して説明する。
図3は、本発明の第2の実施の形態にかかる半導体装置
の断面図、図4は、本発明の第2の実施の形態にかかる
フレームの上面図である。
半導体装置について図3及び図4を参照して説明する。
図3は、本発明の第2の実施の形態にかかる半導体装置
の断面図、図4は、本発明の第2の実施の形態にかかる
フレームの上面図である。
【0016】まず、図4に示されているように、片面に
高さ40μm程度の突起2が配置され、また、半導体チ
ップ5の搭載予定領域よりも1mm程度外側に、この搭
載予定領域を取り囲むように高さ60μm程度の外枠6
が配置されているフレーム1を用意する。この突起2及
び外枠6は、フレーム1を形成する際に同時に形成され
るものである。次に、フレーム1の突起2を有する面の
外枠6の内側に、半田等のマウント材3を突起2が隠れ
る程度で、且つ外枠6から出ない程度の高さまで付着さ
せる。次に、金属製、例えばチタンカーバイド製のコレ
ット4に吸着させた半導体チップ5をマウント材3上に
搭載し、一定温度条件下で半田付けして、フレーム1に
半導体チップ5を固着する。その後、ボンディング工程
及び封止工程等を経て、本発明の第2の実施の形態にか
かる半導体装置の製造工程が終了する。
高さ40μm程度の突起2が配置され、また、半導体チ
ップ5の搭載予定領域よりも1mm程度外側に、この搭
載予定領域を取り囲むように高さ60μm程度の外枠6
が配置されているフレーム1を用意する。この突起2及
び外枠6は、フレーム1を形成する際に同時に形成され
るものである。次に、フレーム1の突起2を有する面の
外枠6の内側に、半田等のマウント材3を突起2が隠れ
る程度で、且つ外枠6から出ない程度の高さまで付着さ
せる。次に、金属製、例えばチタンカーバイド製のコレ
ット4に吸着させた半導体チップ5をマウント材3上に
搭載し、一定温度条件下で半田付けして、フレーム1に
半導体チップ5を固着する。その後、ボンディング工程
及び封止工程等を経て、本発明の第2の実施の形態にか
かる半導体装置の製造工程が終了する。
【0017】半導体チップ5の搭載予定領域の外側に外
枠6を設けることによって、コレット4の熱膨張によっ
て半導体チップ5が押し下げられても、半導体チップ5
下のマウント材3が、半導体チップ5の周りに流れてマ
ウント材3の厚さが突起2の高さ以下になるのを防止す
ることができる。
枠6を設けることによって、コレット4の熱膨張によっ
て半導体チップ5が押し下げられても、半導体チップ5
下のマウント材3が、半導体チップ5の周りに流れてマ
ウント材3の厚さが突起2の高さ以下になるのを防止す
ることができる。
【0018】また、外枠6は、フレーム1及び突起2を
形成する際に同一工程で形成されるので、製造工程を増
加させる必要がない。尚、本発明は、上記第1及び第2
の実施の形態に限定されず、突起2の高さはマウント材
3の厚さの設定値の範囲内であればよい。また、図5及
び図6の本発明にかかる半導体装置の断面図に示されて
いるように、半導体チップ5と突起2とは、マウント材
3の厚さが設定範囲内であれば接触していなくてもよ
い。
形成する際に同一工程で形成されるので、製造工程を増
加させる必要がない。尚、本発明は、上記第1及び第2
の実施の形態に限定されず、突起2の高さはマウント材
3の厚さの設定値の範囲内であればよい。また、図5及
び図6の本発明にかかる半導体装置の断面図に示されて
いるように、半導体チップ5と突起2とは、マウント材
3の厚さが設定範囲内であれば接触していなくてもよ
い。
【0019】更に、突起2の数は、図7及び図8の本発
明にかかる半導体装置の断面図に示されているように、
マウント材3の厚さ及び半導体チップ5の平衡性が制御
できれば1つでも可能である。また、突起2の数が複数
の場合も、数は限定されない。
明にかかる半導体装置の断面図に示されているように、
マウント材3の厚さ及び半導体チップ5の平衡性が制御
できれば1つでも可能である。また、突起2の数が複数
の場合も、数は限定されない。
【0020】尚、マウント材3は、半田のみに限定され
ず、銀ペースト等でも可能である。また、コレット4
は、チタンカーバイド製のみでなく、タングステンカー
バイド製のものも用いられる。
ず、銀ペースト等でも可能である。また、コレット4
は、チタンカーバイド製のみでなく、タングステンカー
バイド製のものも用いられる。
【0021】
【発明の効果】本発明によれば、半導体チップを搭載す
る面に突起を有するフレームを用いることによって、半
導体チップを搭載する際に用いるコレットが膨張して
も、マウント材の厚さを一定に保つことができ、且つ半
導体チップをフレームの表面に平衡に搭載することがで
きる。
る面に突起を有するフレームを用いることによって、半
導体チップを搭載する際に用いるコレットが膨張して
も、マウント材の厚さを一定に保つことができ、且つ半
導体チップをフレームの表面に平衡に搭載することがで
きる。
【図1】本発明の第1の実施の形態にかかる半導体装置
の断面図。
の断面図。
【図2】本発明の第1の実施の形態にかかるフレームの
上面図。
上面図。
【図3】本発明の第2の実施の形態にかかる半導体装置
の断面図。
の断面図。
【図4】本発明の第2の実施の形態にかかるフレームの
上面図。
上面図。
【図5】本発明にかかる半導体装置の断面図。
【図6】本発明にかかる半導体装置の断面図。
【図7】本発明にかかる半導体装置の断面図。
【図8】本発明にかかる半導体装置の断面図。
【図9】従来の半導体装置の断面図。
【図10】従来の半導体装置の断面図。
【図11】従来の半導体装置の膨張の方向を示した図。
【符号の説明】 1,101…フレーム、 2…突起、 3…マウント材、 4,103…コレット、 5,104…半導体チップ、 6…外枠、 102…半田
Claims (11)
- 【請求項1】 半導体チップと、この半導体チップを搭
載する面に突起を有するフレームと、前記半導体チップ
前記フレームとを接着するマウント材とを具備したこと
を特徴とする半導体装置。 - 【請求項2】 前記突起は、3つ以上であることを特徴
とする請求項1記載の半導体装置。 - 【請求項3】 前記突起は、各々同一の高さであること
を特徴とする請求項2記載の半導体装置。 - 【請求項4】 前記フレームは、前記半導体チップを搭
載する領域の外側に外枠を有することを特徴とする請求
項1記載の半導体装置。 - 【請求項5】 前記外枠は、前記フレーム表面からの高
さが前記突起よりも高いことを特徴とする請求項1乃至
請求項4のいずれか記載の半導体装置。 - 【請求項6】 突起を有するフレームを用意する工程
と、前記フレームの突起を有する面に突起が隠れる高さ
までマウント材を付着させる工程と、前記マウント材の
上に半導体チップを搭載し、前記半導体チップと前記フ
レームとを接着する工程とを具備したことを特徴とする
半導体装置の製造方法。 - 【請求項7】 前記突起は、3つ以上形成することを特
徴とする請求項6記載の半導体装置の製造方法。 - 【請求項8】 前記突起は、搭載する前記半導体チップ
の平衡を保つ位置に形成されていることを特徴とする請
求項7記載の半導体装置の製造方法。 - 【請求項9】 前記突起は、各々同一の高さに形成する
ことを特徴とする請求項7記載の半導体装置の製造方
法。 - 【請求項10】 前記フレームの前記半導体チップを搭
載する領域の外側に、前記半導体チップを搭載する領域
を囲むように外枠を形成することを特徴とする請求項6
記載の半導体装置。 - 【請求項11】 前記外枠は、前記フレーム表面からの
高さが前記突起よりも高いことを特徴とする請求項6乃
至請求項10のいずれか記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18289396A JPH1027810A (ja) | 1996-07-12 | 1996-07-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18289396A JPH1027810A (ja) | 1996-07-12 | 1996-07-12 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1027810A true JPH1027810A (ja) | 1998-01-27 |
Family
ID=16126243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18289396A Pending JPH1027810A (ja) | 1996-07-12 | 1996-07-12 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1027810A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100392834C (zh) * | 2003-09-23 | 2008-06-04 | 三星电子株式会社 | 加强的焊料凸块结构以及形成加强的焊料凸块的方法 |
-
1996
- 1996-07-12 JP JP18289396A patent/JPH1027810A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100392834C (zh) * | 2003-09-23 | 2008-06-04 | 三星电子株式会社 | 加强的焊料凸块结构以及形成加强的焊料凸块的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5218229A (en) | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment | |
JPH11135663A (ja) | モールドbga型半導体装置及びその製造方法 | |
JPH0222540B2 (ja) | ||
WO1991005368A1 (en) | Die attach structure and method | |
JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
JPH0614531B2 (ja) | パワー用半導体モジユールの製造方法 | |
JPH06501816A (ja) | 合成ハイブリッド半導体ストラクチャ | |
JPH06177178A (ja) | 半導体チップの構造 | |
US5055909A (en) | System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink | |
US5200365A (en) | System for achieving desired bondlength of adhesive between a semiconductor chip package and a heatsink | |
JPH1027810A (ja) | 半導体装置及びその製造方法 | |
JP3192507B2 (ja) | 樹脂シール中空型半導体装置の製造方法 | |
JPH09306934A (ja) | チップ型半導体装置の製造方法 | |
EP0711104A1 (en) | Packaged semiconductor, semiconductor device made therewith and method for making same | |
JP2809952B2 (ja) | ハンダバンプ形成方法 | |
JPH08316504A (ja) | 光学部品およびその製造方法 | |
JPH05243469A (ja) | 半導体装置用リードフレーム | |
JP3049410B2 (ja) | 半導体パッケージ | |
JP2628412B2 (ja) | リードフレームおよびこれを用いた半導体装置 | |
KR100192226B1 (ko) | 반도체 패키지 제조방법 | |
JPH10209207A (ja) | チップの実装方法 | |
JPH07122589A (ja) | 半導体装置及びその製造方法 | |
JPS5847705Y2 (ja) | ダイ・コレツト | |
JPS5849025B2 (ja) | 半導体装置 | |
JPH04171966A (ja) | 半導体装置の製造方法 |