JPH10276100A - ディジタル通信における誤り訂正方式 - Google Patents

Abstract

(57)【要約】 【目的】ディジタルデータを伝送する際に、パンクチャ
ー処理を行う誤り訂正回路を持つ各種伝送機器におい
て、パンクチャーレートを容易に変更可能なパンクチャ
ー処理を実現し、パンクチャー（デパンクチャー）処
理、インターリーブ（デインターリーブ）処理及び同期
語挿入（削除）処理を同時に実現する誤り訂正方式を提
供することを目的とする。 【構成】任意レートでのパンクチャー処理を実現させる
ため、送受信の両者にビットの削除／通過情報の容易に
生成できるパンクチャーパターン生成器を設ける。生成
したパンクチャーパターンによって、記憶装置に対する
アドレス生成部と制御信号生成部に制御を行い、記憶装
置にてパンクチャー処理を実現する。 【効果】本発明によれば、任意のパンクチャーレートで
の処理が可能となり、伝送ビット長調節のための、ダミ
ービット付加（削除）処理などが削除できる。また、記
憶装置の利用により、誤り訂正処理を同時に実現しハー
ドウェア規模の縮減を実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する利用分野】本発明はディジタル通信にお
ける誤り訂正回路の制御方式に関するものである。

【０００２】

【従来の技術】ディジタル伝送では、情報源から得た情
報系列の誤りの検出と訂正をするため、一般的に符号化
処理を行う。またこの符号化処理の際には、符号化処理
の方法として、平成2年3月発行の「符号理論｛発行元
（社団法人）電子情報通信学会｝」の第261頁第16行〜
第262頁第16行に一部記載されているように、符号化に
よる誤りの訂正・検出能力を上げるため符号器から全て
のデータを出力するのではなく特定のビット位置のディ
ジタル信号を除去し、転送を行わない処理（パンクチャ
ー処理）を行う方法が広く知られている。該パンクチャ
ー処理は、符号化されたディジタルデータの特定ビット
長の中の数個のエラーを検出・訂正するためのもので、
ランダム誤りに対し効果を発揮するが、誤りが特定ビッ
ト長以上の長さで発生するようなバースト的に生じた誤
り（バースト誤り）に対しては訂正できない。そこで前
記バースト誤りを訂正するために符号化データの伝送順
序を変更し、前記バースト誤りをランダム誤りとみなせ
る程度に散らす処理（インターリーブ処理）を行う。こ
のパンクチャー処理による誤り訂正方法の例を以下に説
明する。

【０００３】まず送信側での構成と動作の例を図３及び
図５並びに図７を用いて説明する。図３は従来の送信側
の処理を示したブロック図である。

【０００４】まず送信側の構成と動作を示す。図３にお
いて、1はディジタルデータ入力端子、2は符号化処理
部、３と4は記憶装置、20はダミービット付加処理部、21
は同期語挿入処理部、6はディジタルデータ出力端子、7
はアドレス切替器、8は書き込みアドレス生成器、9は読
み出しアドレス生成器、16は制御信号生成器、17はタイ
ミング生成器である。 ディジタルデータ入力端子1は
符号化処理部2を介し、記憶装置3と記憶装置4へ接続す
る。記憶装置3と記憶装置4の出力は、ダミービット付加
処理部20と同期語挿入処理部21を介してディジタルデー
タ出力端子6へ接続する。タイミング生成器17の出力
は、符号化処理部2、ダミービット処理部20、同期語挿
入処理部21、書き込みアドレス生成器8、読み出しアド
レス生成器9及び制御信号生成器16へ接続する。制御信
号生成器16の出力は記憶装置３及び記憶装置4並びにア
ドレス切替器7へ接続する。書き込みアドレス生成器8と
読み出しアドレス生成器9の出力は、アドレス切替器7を
介し記憶装置3と記憶装置4へと接続する。

【０００５】図３において、ディジタルデータ入力端子
1より入力したディジタルデータは、符号化処理部2へ入
力する。該符号化処理部2において、ディジタルデータ
は1ビットの入力に対してN（整数）ビットの符号化が行
われる。この符号化されたデータ（符号化データ）に対
し特定のビット位置でデータを削除する処理（パンクチ
ャー処理）をされ、このパンクチャー処理された符号化
データは記憶装置3または記憶装置4へ送られる。記憶装
置3と記憶装置4は、制御信号生成器16とアドレス切替器
7の出力により、どちらか一方が書き込みを行い、もう
一方が読み出しを行うよう制御される。動作開始直後
は、記憶装置3が書き込みを行い、記憶装置4が読み出し
を行っているとして説明を行う。前記パンクチャー処理
された符号化データの記憶装置3への書き込み処理は、
アドレス切替器7を介した書き込みアドレス生成器8の出
力と制御信号生成器16の出力に従い、インターリーブを
行うデータ長（インターリーブサイズ）まで行う。その
間記憶装置4は、既に格納されている符号化データを、
アドレス切替器7を介した読み出しアドレス生成器9の出
力と制御信号生成器16の出力に従いダミービット付加処
理部20へ送出する。制御信号生成器16は、記憶装置3へ
の書き込みと記憶装置4のデータ出力が終了した時点
で、記憶装置3がデータの読み出し，記憶装置4がデータ
の書き込みを行う動作に切換える制御と、アドレス切替
器7が書き込みアドレス生成器8と読み込みアドレス生成
器9のデータの出力先を切換える制御を行う。以降交互
に動作は切換る。この時の書き込みアドレス生成器8の
出力パターンと読み出しアドレス生成器9の出力パター
ンを異なったものにすることにより、入力データと出力
データの順序を並べ変える処理（インターリーブ処理）
が行われる。記憶装置3から出力した符号化データは、
ダミービット挿入処理部20にて伝送速度調節（伝送ビッ
ト数の調節）のため、意味のないダミービットをデータ
列に付加し、同期語挿入処理部21へ出力する。同期語と
は送信側と受信側であらかじめ取決めてあるデータ列で
あって、受信側に転送されてきたデータの中から取決め
られたデータ列（同期語）の位置を検出することによっ
てタイミングを生成し同期を取るためのものである。同
期語挿入処理部21は、入力されたデータ列に受信側での
動作タイミングを送信側と同期させるための同期語を挿
入して、ディジタルデータ出力端子6より出力する。ま
た、タイミング生成器17は制御情報を出力し、以上動作
を行う上での送信側各処理の各タイミングを制御するタ
イミング出力を出す。

【０００６】図５はディジタルデータ出力端子6から出
力された伝送データパターンの一例を示す図で、１つの
伝送データサイズは、インタリーブ処理されたパンクチ
ャー処理後の符号化データ及びダミービット並びに同期
語から構成されている。

【０００７】図７は符号化処理部2でのパンクチャー処
理の方法の一例を説明する図である。31は符号化処理部
2の符号化部で符号化された符号化データ、32は符号化
処理部2にあらかじめ設定されているパンクチャーパタ
ーン、33はパンクチャー処理されて符号化処理部2を出
力するパンクチャー処理後の符号化データである。符号
化処理部2に入力されたディジタルデータは１ビットに
ついてＮ（整数）ビットの符号化がなされ、符号化デー
タ31のようなデータ列（d０，０，d０，１，d１，０，d
１，１，d２，０，…… ，dＮ，０，dＮ，１）となる。
該符号化データ３１にパンクチャーパターン３２のデー
タ（１，１，０，１，１，…… ，１，０）を重ねる
と、該パンクチャーパターン32のデータ列の‘１’にあ
たる符号化データは通過し、‘０’にあたる符号化デー
タは削除され、パンクチャー処理データ33（d０，０，d
０，１，Ｘ，d１，１，d２，０，…… ，dＮ，０，Ｘ）
のような符号化データ列となる（Ｘは削除されたデータ
ビットを示す）。この符号化データはＸの部分を削除さ
れ、図５に示す伝送パターンの符号化データとなる。

【０００８】次に図３によって、送信側の各段階におけ
る伝送ビット長の変化の説明を次の例によって行う。今
符号化率を１／２（データ１ビットに対して２ビットに
符号化すること）、パンクチャーレートを３／４（４ビ
ットの入力に対して３ビットの出力を行うこと）にする
として、入力端子1に入力したディジタルデータが１．
５Ｍbpsの伝送速度であるとき、該ディジタルデータは
符号化処理部2で1ビットが２ビットになるため伝送速度
が必然的に大きくなり、２．２５Ｍbpsになる。その後
出力端子6から出力されるデータの伝送速度は上記２．
２５Ｍbpsより大きくなければデータの取りこぼしが起
きる可能性があるので、通常２．２５Ｍbpsより大きい
伝送速度例えば２．５Ｍbpsにする。従って、データの
ビット長より長いビット長のデータを送っていくため
に、出力端子6での伝送速度２．５Ｍｂｐｓと符号化処
理部2の出力側の伝送速度２．２５Ｍｂｐｓの差の０．
２５ビット分（０．２５Ｍｂｐｓ）をダミービットとし
て付加し、伝送速度と同期できるビット長にして伝送す
る必要がある。

【０００９】次に受信側の構成と動作を示す。図４は受
信側での処理を示したブロック図である。図4において1
´はディジタルデータ入力端子、13は同期語検出処理
部、17´はタイミング生成器、22は同期語除去処理部、
23はダミービット除去処理部、7はアドレス切替器、3と
4は記憶装置、14は復号処理部、8は書き込みアドレス生
成器、9は読み出しアドレス生成器、16´は制御信号生
成器、6´はディジタルデータ出力端子である。

【００１０】ディジタルデータ入力端子1´は、同期語
検出処理部13と同期語除去処理部２２へ接続する。該同
期語除去処理部２２の出力は、ダミービット除去処理部
23を介して記憶装置3と記憶装置4へ接続する。記憶装置
3と記憶装置4の出力は、復号処理部14を介してディジタ
ルデータ出力端子6´へ接続する。前記同期語検出処理
部13の出力は、タイミング生成器17´へ接続する。タイ
ミング生成器17´の出力は、同期語除去処理部22、ダミ
ービット除去処理部23、書き込みアドレス生成器8、読
み出しアドレス生成器9、制御信号生成器16´及び復号
処理部14へ接続する。制御信号生成器16´の出力はアド
レス切替器7及び記憶装置3並びに記憶装置4へ接続す
る。書き込みアドレス生成器8と読み出しアドレス生成
器9の出力は、アドレス切替器7を介して、記憶装置3と
記憶装置4へ接続する。

【００１１】図4において、ディジタルデータ入力端子1
´はデータを入力し、該データを同期語検出処理部13と
同期語除去処理部22へ入力する。同期語検出処理部13は
入力されたデータの中から送信側で挿入した同期語を検
出し、検出情報をタイミング生成器17´へ出力する。該
タイミング生成器17´は入力されたデータから受信側処
理のタイミングを生成し、同期語除去処理部22、ダミー
ビット除去処理部23、書き込みアドレス生成器8、読み
出しアドレス生成器9、制御信号生成器16´及び復号処
理部14へ出力し、以降の動作を行う上での送信側各処理
の各タイミングを制御するタイミング出力を出す。同期
語除去処理部22は、タイミング生成器17´の制御情報に
より入力データから同期語の除去を行い、ダミービット
除去処理部23へ出力する。該ダミービット除去処理部23
は、入力されたデータ列から送信側で付加した伝送ビッ
ト調節用のダミービットを除去し、記憶装置3または記
憶装置4へ出力する。制御信号生成器16´は、タイミン
グ生成器17´の制御情報により、記憶装置3と記憶装置4
でのデータの読み出しとデータの書き込みを交互に行う
動作を切換える制御と、アドレス切替器7が書き込みア
ドレス生成器8と読み出しアドレス生成器9のデータの行
先を切換える制御を行う。記憶装置3と記憶装置4は、送
信側と同様に一方が書き込みの場合、もう一方は読み出
しとなる交互動作を行う。動作開始直後は、記憶装置3
が書き込みを記憶装置4が読み出しを行っているとし
て、以下の説明を行う。記憶装置3はアドレス切替器7を
介した書き込みアドレス生成器8の出力及び制御信号生
成器16´の信号に従いデータの書き込みを行う。記憶装
置3がインターリーブサイズのデータの書き込みを終了
し、記憶装置4がインターリーブサイズのデータの読み
出しを終了した時点で、記憶装置3はデータ出力を開始
し、記憶装置４はデータの入力を開始する。この時、書
き込みアドレス生成器8が生成するアドレスパターンは
送信側の読み出しアドレス生成器9の生成するアドレス
パターンと同じもので、読み出しアドレス生成器9から
生成するアドレスパターンは送信側の書き込みアドレス
生成器8の生成するアドレスパターンと同じものであ
る。このアドレス操作により、送信側で行ったインター
リーブ処理によるデータの順序を元に戻す処理（デイン
ターリーブ処理）が実現される。デインターリーブ処理
を施された符号化データは復号処理部14へ出力する。復
号処理部14は、パンクチャー（削除）した部分にヌルシ
ンボルを挿入するデパンクチャー処理を行う。該ヌルシ
ンボルはデパンクチャー処理により付加されるビタビ復
号を行うために必要なデータである。さらに復号処理部
14は、デパンクチャー処理されたデータを復号した後、
復号されたデータをディジタルデータ出力端子6´へ出
力する。

【００１２】

【発明が解決しようとする課題】前述の従来技術では、
製品などであらかじめ決められている特定のパンクチャ
ーレートでしか、パンクチャー処理ができないという欠
点があった。また、伝送速度によっては伝送ビット長を
調節するためのダミービットの付加処理を行わなければ
ならないという欠点があった。本発明はこれらの欠点を
除去し、容易にパンクチャーレートの変更が可能なパン
クチャー処理を実現し、ダミービットの付加を必要とし
ない誤り訂正方式を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明は上記目的を達成
するため、送信側と受信側の両者にデータの削除／通過
情報を与えるパンクチャーパターン生成器を設け、送信
側では書き込みアドレス生成器及び制御信号生成部が記
憶装置への書き込み時に、パンクチャーパターン生成器
の生成するパンクチャーパターンに基づいて、該パンク
チャーパターンと照合を行い削除データ（パンクチャー
処理を行うデータ）のときには書き込みアドレスを生成
せず、通過データ（パンクチャー処理をしないデータ）
のときには書き込みアドレスを生成することによりパン
クチャー処理を行い、受信側では記憶装置からの読み出
し時に、パンクチャーパターン生成器のパンクチャーパ
ターンに基づいて、あらかじめ記憶装置に書き込んでお
いたヌルシンボルを送出することによりデパンクチャー
処理を行う。またパンクチャーパターンは、伝送速度を
あらかじめ考慮し、ダミービットを付加しなくてもよい
パンクチャーレートとする。さらに、伝送速度が送信側
で定まる一定のパンクチャーレートであるため、受信側
でも同期が取れているので、受信側の動作タイミングを
決定する同期語の挿入処理は、装置の起動時に記憶装置
に同期語を一度だけ書き込んでおいて送出を行うことに
より実現できる。

【００１４】

【発明の実施の形態】以下この発明の一実施例を図１及
び図２並びに図６を用いて説明する。図１は送信側での
処理の一例を説明するブロック図、図２は受信側での処
理一例を説明するブロック図、図６は伝送デ−タパター
ンの一例である。

【００１５】まず送信側の構成と動作の一例を示す。図
１において、1はディジタルデータ入力端子、2´は符号
器、3と4は記憶装置、5は同期語生成器、6はディジタル
データ出力端子、7はアドレス切替器、8´は書き込みア
ドレス生成器、9´は読み出しアドレス生成器、10は制
御信号生成器、11はパンクチャーパターン生成器、12は
タイミング生成器を示す。ディジタル信号入力端子1は
符号器2´、記憶装置3と記憶装置4を介してディジタル
データ出力端子6へ接続する。タイミング生成器12の出
力は、符号器2´、同期語生成器5、制御信号生成器10、
書き込みアドレス生成器8´、読み出しアドレス生成器9
´及びパンクチャーパターン生成器11へ接続する。制御
信号生成器10の出力は、記憶装置3及び記憶装置4並びに
アドレス切替器7へ接続する。同期語生成器5の出力は、
記憶装置3と記憶装置4へ接続する。パンクチャーパター
ン生成器11の出力は、書き込みアドレス生成器8´と制
御信号生成器10へ出力する。書き込みアドレス生成器8
と読み出しアドレス生成器9´の出力はアドレス切替器7
を介し、記憶装置3と記憶装置4へ接続する。

【００１６】図１において、装置が起動する際にタイミ
ング生成器12により同期語生成器5が駆動し、記憶装置3
と記憶装置4へ同期語を書き込む。この同期語の書き込
み場所をデータ格納場所と異なる場所にして装置起動時
に１度だけ行うことにより以後装置起動中は情報を持ち
続ける。同期語の書き込みが終了した後、ディジタルデ
ータ入力端子1よりディジタルデータを入力し、符号器2
´へ入力する。符号器2´は、入力されたディジタルデ
ータ1ビットに対して符号化を行ってN（整数）ビットの
出力を行う。記憶装置3と記憶装置4は従来技術と同様に
制御信号生成器10の制御に従い、一方がデータの書き込
みを、もう一方が読み出しを行い、その動作は従来技術
と同様にインターリーブサイズ毎に交互に切り換える。
動作開始直後は、記憶装置3が書き込みを行い、記憶装
置4が読み出し動作を行っているとして、以下説明を進
める。符号器2´から出力された符号化データは、アド
レス切替器7を介した書き込みアドレス生成器8´の出力
と制御信号生成器10の出力に従い記憶装置3へ格納され
る。この時、書き込みアドレス生成器8´は、パンクチ
ャーパターン生成器11からのパンクチャーパターンと照
合を行い削除データ（パンクチャー処理を行うデータ）
のときには書き込みアドレスを生成せず通過データ（パ
ンクチャー処理をしないデータ）のときには書き込みア
ドレスを生成する。また、制御信号生成器10もパンクチ
ャーパターン生成器11からのパンクチャーパターンと照
合し、パンクチャー処理を行うデータ（削除データ）が
記憶装置3に入力される時には、書き込み許可信号を制
御し、データの書き込み中断する処理を行う。これらの
処理により、パンクチャー（削除）処理したいデータは
記憶装置3に書き込まれず、格納データはパンクチャー
処理を行ってデータを順次格納したものになる。記憶装
置3へのデータの格納は、インターリーブを行うデータ
長分まで行う。次に記憶装置3は、格納したデータを読
み出しアドレス生成器9´の出力及び信号生成器10の出
力に従い出力する。その際同時にデータ列の後ろに、装
置起動時に格納した同期語を出力する。以上動作を行う
上で、送信側各処理のタイミングはタイミング生成器12
からの出力に従う。その結果伝送データは、図６のよう
な構成となる。図６はディジタルデータ出力端子6から
出力された伝送データで、伝送データサイズはインター
リーブ処理された符号化データと同期語から構成されて
いる。また図７に示したパンクチャー処理された符号化
データは図６に示すようにインターリブサイズの符号化
データの一部である。

【００１７】また受信側の構成と動作の一例を示す。図
２において1´はディジタルデータ入力端子、13は同期
語検出処理部、12´はタイミング生成器、3と4は記憶装
置、14´は復号器、6´はディジタルデータ出力端子、7
はアドレス切替器、8´は書き込みアドレス生成器、9´
は読み出しアドレス生成器、10´は制御信号生成器、11
はパンクチャーパターン生成器、18は同期語格納アドレ
ス生成器を示す。ディジタルデータ入力力端子1´は、
同期語検出処理部13、記憶装置3と記憶装置4へ接続す
る。記憶装置3と記憶装置4の出力は復号器14´を介しデ
ィジタルデータ出力端子6´と接続する。同期語検出処
理部13の出力は、タイミング生成器12´に接続する。タ
イミング生成器12´の出力は、復号器14´、書き込みア
ドレス生成器8´、読み出しアドレス生成器9´、制御信
号生成器10´及びヌルシンボル生成器19へ接続する。パ
ンクチャーパターン生成器11の出力は、制御信号生成器
10´と読み出しアドレス生成器9´へ接続する。制御信
号生成器10´の出力は復号器14´、アドレス切替器7、
記憶装置3及び記憶装置4へ接続する。書き込みアドレス
生成器8´と読み出しアドレス生成器9´の出力はアドレ
ス切替器7を介し、記憶装置3と記憶装置4へ接続する。
ヌルシンボル生成器19の出力は、記憶装置3と記憶装置4
へ接続する。

【００１８】図２において、装置が起動する際にタイミ
ング生成器12´によりヌルシンボル生成器19がヌルシン
ボルを出力し、記憶装置3と記憶装置4へ書き込みを行
う。ヌルシンボルの書き込みは送信側の同期語の書き込
みと同様に、書き込む場所をデータ格納場所と異なる場
所として、起動時に１度だけ書き込みを行い装置起動中
は情報を持ち続ける。ヌルシンボルの書き込みが終了し
た後、ディジタルデータ入力端子1´よりディジタルデ
ータを入力する。該入力データは同期語検出処理部13へ
の入力するとともに、制御信号生成器10´の制御に従い
記憶装置3またはと記憶装置4のどちらか一方へ入力す
る。同期語処理検出部13は入力データ中から同期語を検
出し、検出情報をタイミング生成器12´へ出力する。タ
イミング生成器12´は入力情報から受信側での処理タイ
ミングを生成し、書き込みアドレス生成器8´、読み出
しアドレス生成器9´、制御信号生成器10´、及び復号
器14´へ出力する。従来技術と同様に書き込みアドレス
生成器8´の出力パターンは、送信側読み出しアドレス
生成器9´の出力パターンと同じもので、読み出しアド
レス生成器9´の出力パターンは、送信側書き込みアド
レス生成器8´の出力パターンと同じものである。イン
ターリーブサイズまで格納したデータは、アドレス切替
器7を介した読み出しアドレス生成器9´からの出力と制
御信号生成器10´の出力に従い、記憶装置4から読み出
す。この時、読み出しアドレス生成器9´はパンクチャ
ーパターン生成器11のパンクチャーパターンと照合し、
パンクチャー処理されていない箇所のデータをそのまま
出力し、パンクチャー処理を行った場所ではヌルシンボ
ルの送出を行う。このデパンクチャー処理により、送信
側でパンクチャーされたデータ部分にヌルシンボルを挿
入したデータが復号器14´へ出力される。また読み出し
アドレス生成器9´は、同期語格納アドレス生成器18の
出力と照合し、同期語に相当する部分のデータ出力を行
わない。この処理により同期語の削除が行われる。以上
のようにヌルシンボルを挿入し、同期語を削除されたデ
ータは復号器14´へ入力される。復号器14´は、ヌルシ
ンボルを挿入した位置をタイミング生成器12´と制御信
号生成器10´の出力から判定し復号を行う。復号された
データはディジタルデータ出力端子6´から出力され
る。以上の動作を行う上で、受信側各処理のタイミング
はタイミング生成器12´からの出力に従う。

【００１９】前述の実施例では使用する記憶装置は送信
側と受信側で各々２つ用いたが送信側と受信側で各々１
つでもまた３つ以上でもよく、また送信側と受信側で使
用する記憶装置の数や機能が異なってもよいことは自明
である。

【００２０】以上述べたように本発明のパンクチャーパ
ターンによれば、伝送速度の違いによって従来必要であ
ったダミービットの付加を必要とせず、前記パンクチャ
ーパターンによって符号化処理部で伝送速度の調節が可
能となる。例えば、従来技術の説明で図３に示した伝送
速度の場合は、パンクチャーレートを５／６にすること
で符号化処理部出力の伝送速度を２．５Ｍｂｐｓにする
ことが可能となる。またこのような簡単な整数比で表現
されるパンクチャーレートの場合は、半導体集積回路装
置に用意されたパンクチャーレートでの実現も可能なこ
ともあるが、３０３／４００のような通常の半導体集積
回路装置では用意していないようなパンクチャーレート
での処理が必要な場合があるが、本発明では容易に実現
できる。パンクチャーパターンの変更は、パンクチャー
パターン生成器を、ＲＯＭ等の交換または内部データの
変更が容易な素子でで作ることにより、 ＲＯＭの交換
または焼直しを行う等で容易に実現できる。

【００２１】また、本発明の誤り訂正方式は、送信機で
単独で使用してもよく、受信機で単独で使用してもよ
い。

【００２２】更に、本発明の誤り訂正方式は、ディジタ
ルデータの伝送を行う通信機器だけではなく、ディジタ
ルデータ通信を使用するオーディオ機器、移動体無線
機、放送機器，伝送機器おいてあるいはそれらの機器が
組合わせて構築されるシステム機器において使用が可能
である。

【００２３】

【発明の効果】本発明により、パンクチャーパターン生
成器で生成するパンクチャーパターンを随時変更するこ
とにより、容易にパンクチャーレートが変更できる。ま
た、伝送ビット調節を行うためのビット長の調節が、パ
ンクチャーパターンによって実現できるため、ダミービ
ット処理が削除できる。また記憶装置を用いて、送信側
においてはパンクチャー処理とインターリーブ処理及び
同期語挿入処理が実現でき、受信側においては、デパン
クチャー処理とデインターリーブ処理及び同期語除去処
理が実現できることによってハードウェアの規模を縮減
できる。

【図面の簡単な説明】

【図１】 本発明の送信側構成の一実施例を示すブロッ
ク図。

【図２】 本発明の受信側構成の一実施例を示すブロッ
ク図。

【図３】 従来技術での送信側構成を示すブロック図。

【図４】 従来技術での受信側構成を示すブロック図。

【図５】 従来技術のデータ伝送パターンを示した図。

【図６】 本発明のデータ伝送パターンの一実施例を示
した図。

【図７】 パンクチャー処理の方法を説明する図。

【符号の説明】

1，1´：ディジタルデータ入力端子、 2：符号化処理
部、 2´：符号器、 3，4：記憶装置、 5：同期語生
成器、 6，6´：ディジタルデータ出力端子、7：アド
レス切替器、 8，8´：書込みアドレス生成器、 9，9
´：読込みアドレス切替器、 10，10´，16，16´：制
御信号発生器、 11：パンクチャーパターン生成器、
12，12´，17，17´：タイミング生成器、 13：同期語
検出処理部、 14：復号処理部、 14´：復号器、 1
6，16´：制御信号生成器、 18：同期語格納アドレス
生成器、 19：ヌルシンボル生成器、 20：ダミービッ
ト付加処理部、 21：同期語挿入処理部、22：同期語除
去処理部、 23：ダミービット除去処理部、 31：符号
化データ、 32：パンクチャーパターン、 33：パンク
チャー処理後のデータ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ディジタルデータを伝送する際にパンク
   チャー処理を行う誤り訂正方式において、送信側と受信
   側の両者にパンクチャーパターンを生成するパンクチャ
   ーパターン生成器を設け、該パンクチャーパターン生成
   器が生成するパンクチャーパターンにより誤り訂正を行
   うことを特徴とするディジタル通信における誤り訂正方
   式。
2. 【請求項２】 請求項１記載の誤り訂正方式において、
   送信側が伝送する伝送データが伝送速度調整用のダミー
   ビットを付加していない伝送データであることを特徴と
   するディジタル通信における誤り訂正方式。
3. 【請求項３】 請求項１記載または請求項２記載の誤り
   訂正方式において、送信側のパンクチャー処理とインタ
   ーリーブ処理を該送信側記憶装置の書き込み動作と読み
   出し動作によって行い、受信側のデパンクチャー処理と
   デインターリーブ処理を該受信側記憶装置の書き込み動
   作と読み出し動作によって行うことを特徴とするディジ
   タル通信における誤り訂正方式。
4. 【請求項４】 請求項１または請求項２または請求項３
   記載の誤り訂正方式において、送信側での同期語の挿入
   処理を該送信側記憶装置の書き込み動作または読み出し
   動作によって、インターリーブ処理と併せて行い、受信
   側での同期語の削除処理を該受信側記憶装置の書き込み
   動作または読み出し動作によって、デパンクチャー処理
   と併せて行うことを特徴とするディジタル通信における
   誤り訂正方式。
5. 【請求項５】 ディジタルデータを伝送する際にパンク
   チャー処理を行う誤り訂正方式を使用する送信機におい
   て、入力端子と、該入力端子から入力する該ディジタル
   データを符号化する符号器と、該符号化されたデータに
   ついて書き込みと読み出しを行う記憶装置と、前記送信
   機が起動する際に前記記憶装置に同期語を書き込む同期
   語生成器と、パンクチャーパターンを生成するパンクチ
   ャーパターン生成器と、該パンクチャーパターンと照合
   を行い削除データ（パンクチャー処理を行うデータ）の
   ときには書き込みアドレスを生成せず、通過データ（パ
   ンクチャー処理をしないデータ）のときには書き込みア
   ドレスを生成するための書き込みアドレス生成器と、既
   に格納された前記記憶装置内のデータをインターリーブ
   処理するためのアドレスを生成する読み出しアドレス生
   成器と、前記制御信号生成器によって前記書き込みアド
   レス生成器の信号と前記読み出しアドレス生成器の信号
   のどちらかを前記記憶装置への入力に切換えるアドレス
   切替器と、前記記憶装置の制御及びアドレス切替器の制
   御を行う制御信号生成器と、タイミングを生成し送信機
   のタイミングを制御する信号を送信機の各処理部に送る
   タイミング生成器と、前記記憶装置から出力されたデー
   タを送信する出力端子を有し、符号化されたディジタル
   データ（符号化データ）が前記記憶装置に格納される時
   にパンクチャー処理され、該パンクチャー処理された符
   号化データが前記記憶装置から読み出されるときにイン
   ターリーブ処理と同期語の付加がなされることを特徴と
   するディジタル通信における誤り訂正方式を使用した送
   信機。
6. 【請求項６】 ディジタルデータを伝送する際にパンク
   チャー処理を行う誤り訂正方式を使用する受信機におい
   て、送信機から送られてきたディジタルデータを入力す
   る入力端子と、該入力端子からのディジタルデータにつ
   いて書き込みと読み出しを行う記憶装置と、前記受信機
   が起動する際にヌルシンボルを生成し前記記憶装置にヌ
   ルシンボルを書き込むヌルシンボル生成器と、前記入力
   端子のディジタルデータから同期語を検出する同期語検
   出処理部と、該同期語から受信機のタイミングを生成し
   受信機のタイミングを制御する信号を受信機の各処理部
   に送るタイミング生成器と、パンクチャーパターンを生
   成するパンクチャーパターン生成器と、前記記憶装置の
   制御を行う制御信号生成器と、前記同期語のアドレスを
   生成する同期語格納アドレス生成器と、前記記憶装置に
   入力するデータをデインターリーブするためのアドレス
   を生成する書き込みアドレス生成器と、前記パンクチャ
   ーパターンと照合しパンクチャー処理されているデータ
   部分に前記ヌルシンボルを挿入するためのアドレスを生
   成する読み出しアドレス生成器と、前記制御信号生成器
   からの信号によって前記記憶装置に入力する信号を前記
   書き込みアドレス生成器の信号と前記読み出しアドレス
   生成器の信号のどちらにするかを切換えるためのアドレ
   ス切替器と、前記タイミング生成器と前記制御信号生成
   器からの出力により前記記憶装置を出力したデータのヌ
   ルシンボルの位置を判定して復号する復号器と、該復号
   器からの信号を出力する出力端子を有し、送信機からの
   ディジタルデータが、前記入力端子から前記記憶装置に
   格納されるときにデインターリーブ処理され、該デイン
   ターリーブ処理されたディジタルデータが前記記憶装置
   から前記復号器に読み出されるときにヌルシンボルの挿
   入と同期語の削除がなされることを特徴とするディジタ
   ル通信における誤り訂正方式を使用した受信機。