JPH10275896A - メモリ素子 - Google Patents
メモリ素子Info
- Publication number
- JPH10275896A JPH10275896A JP9094799A JP9479997A JPH10275896A JP H10275896 A JPH10275896 A JP H10275896A JP 9094799 A JP9094799 A JP 9094799A JP 9479997 A JP9479997 A JP 9479997A JP H10275896 A JPH10275896 A JP H10275896A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- epitaxial
- single crystal
- pzt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板の上にＰＺＴ単結晶薄膜のよう
な強誘電体単結晶薄膜を形成できるようにする。 【解決手段】 酸化膜を除去したＳｉ単結晶基板１２の
上に蒸着法によりＰｔを成膜することにより、Ｓｉ単結
晶基板１２の表面にエピタキシャルＰｔシリサイド薄膜
１３を形成する。ついで、デュアルイオンビームスパッ
タリング（ＤＩＢＳ）装置により、エピタキシャルＰｔ
シリサイド薄膜１３の上にエピタキシャルてエピタキシ
ャルＰｔ薄膜１４の上にエピタキシャルＰＺＴ薄膜１５
を成膜する。
な強誘電体単結晶薄膜を形成できるようにする。 【解決手段】 酸化膜を除去したＳｉ単結晶基板１２の
上に蒸着法によりＰｔを成膜することにより、Ｓｉ単結
晶基板１２の表面にエピタキシャルＰｔシリサイド薄膜
１３を形成する。ついで、デュアルイオンビームスパッ
タリング（ＤＩＢＳ）装置により、エピタキシャルＰｔ
シリサイド薄膜１３の上にエピタキシャルてエピタキシ
ャルＰｔ薄膜１４の上にエピタキシャルＰＺＴ薄膜１５
を成膜する。
Description
【０００１】
【発明の属する技術分野】本発明はメモリ素子に関す
る。特に、強誘電体メモリ、ＳＰＭ（Scanning Probe M
icroscope）メモリ等の強誘電体薄膜を用いたメモリ素
子に関する。
る。特に、強誘電体メモリ、ＳＰＭ（Scanning Probe M
icroscope）メモリ等の強誘電体薄膜を用いたメモリ素
子に関する。
【０００２】
【従来の技術】代表的な強誘電体の一つにＰＺＴ［チタ
ン酸ジルコン酸鉛；Ｐｂ（Ｚｒ1-XＴｉX）Ｏ3］があ
る。ＰＺＴを強誘電体メモリ素子に利用するためには、
欠陥のないＰＺＴ単結晶薄膜をＳｉ単結晶基板上に形成
することが望まれる。
ン酸ジルコン酸鉛；Ｐｂ（Ｚｒ1-XＴｉX）Ｏ3］があ
る。ＰＺＴを強誘電体メモリ素子に利用するためには、
欠陥のないＰＺＴ単結晶薄膜をＳｉ単結晶基板上に形成
することが望まれる。
【０００３】ＰＺＴを薄膜化するための従来技術として
は、有機溶剤中に所望の強誘電体材料の成分となる元素
を溶かし込み、それを塗布した後焼成して結晶化させる
ゾルゲル法、スパッタリング法、蒸着法、ターゲットに
高密度化されたレーザーパルスを照射して放出されたイ
オンを基板上に堆積させて薄膜を形成するレーザーアブ
レーション法等の物理的気相堆積法や、ＭＯＣＶＤ法等
の化学的気相堆積法によるものがある。ＭｇＯ単結晶基
板、サファイア単結晶基板等の上には、これらの方法に
よって、すでにＰＺＴ単結晶薄膜が得られているが、Ｓ
ｉ単結晶基板上に形成されたＰＺＴ薄膜はほとんど無配
向か、あるいは多結晶であり、単結晶薄膜は得られてい
ない。
は、有機溶剤中に所望の強誘電体材料の成分となる元素
を溶かし込み、それを塗布した後焼成して結晶化させる
ゾルゲル法、スパッタリング法、蒸着法、ターゲットに
高密度化されたレーザーパルスを照射して放出されたイ
オンを基板上に堆積させて薄膜を形成するレーザーアブ
レーション法等の物理的気相堆積法や、ＭＯＣＶＤ法等
の化学的気相堆積法によるものがある。ＭｇＯ単結晶基
板、サファイア単結晶基板等の上には、これらの方法に
よって、すでにＰＺＴ単結晶薄膜が得られているが、Ｓ
ｉ単結晶基板上に形成されたＰＺＴ薄膜はほとんど無配
向か、あるいは多結晶であり、単結晶薄膜は得られてい
ない。
【０００４】Ｓｉ単結晶基板上にＰＺＴ単結晶薄膜を作
製できれば、誘電率や残留分極はより大きくなり、ま
た、結晶粒界が無くなるためにリーク電流も小さくなる
ので、各種の強誘電体メモリ素子の特性向上を期待でき
る。しかし、Ｓｉ単結晶基板上にＰＺＴ単結晶薄膜をエ
ピタキシャル成長させることは困難であった。
製できれば、誘電率や残留分極はより大きくなり、ま
た、結晶粒界が無くなるためにリーク電流も小さくなる
ので、各種の強誘電体メモリ素子の特性向上を期待でき
る。しかし、Ｓｉ単結晶基板上にＰＺＴ単結晶薄膜をエ
ピタキシャル成長させることは困難であった。
【０００５】
【発明が解決しようとする課題】Ｓｉ単結晶基板上にＰ
ＺＴ単結晶薄膜をエピタキシャル成長させることが困難
な理由は、ＰＺＴ薄膜を形成する下地の結晶構造や、Ｓ
ｉが金属と合金を作り易いことなどにある。ＰＺＴ単結
晶薄膜をメモリ素子として使用するためには、ＰＺＴ単
結晶薄膜の上下に電極が必要であるため、Ｓｉ単結晶基
板上に電極材料により金属膜を形成し、その上にＰＺＴ
単結晶薄膜を形成する必要がある。しかも、ＰＺＴ単結
晶薄膜を得るためには、電極となる金属膜もエピタキシ
ャル成長させる必要がある。電極材料としては、例えば
強誘電体材料との格子定数のミスマッチが小さく高融点
金属であるなどの理由によりＰｔが用いられることが多
い。
ＺＴ単結晶薄膜をエピタキシャル成長させることが困難
な理由は、ＰＺＴ薄膜を形成する下地の結晶構造や、Ｓ
ｉが金属と合金を作り易いことなどにある。ＰＺＴ単結
晶薄膜をメモリ素子として使用するためには、ＰＺＴ単
結晶薄膜の上下に電極が必要であるため、Ｓｉ単結晶基
板上に電極材料により金属膜を形成し、その上にＰＺＴ
単結晶薄膜を形成する必要がある。しかも、ＰＺＴ単結
晶薄膜を得るためには、電極となる金属膜もエピタキシ
ャル成長させる必要がある。電極材料としては、例えば
強誘電体材料との格子定数のミスマッチが小さく高融点
金属であるなどの理由によりＰｔが用いられることが多
い。
【０００６】しかし、Ｓｉ単結晶基板の上に金属膜を形
成すると、Ｓｉ単結晶基板と金属膜との界面が合金化し
てアモルファスもしくは多結晶なシリサイド膜が形成さ
れるので、金属膜をエピタキシャル成長させることがで
きない。この結果、金属膜の上に形成されたＰＺＴ薄膜
も無配向となる。
成すると、Ｓｉ単結晶基板と金属膜との界面が合金化し
てアモルファスもしくは多結晶なシリサイド膜が形成さ
れるので、金属膜をエピタキシャル成長させることがで
きない。この結果、金属膜の上に形成されたＰＺＴ薄膜
も無配向となる。
【０００７】図１は、Ｓｉ単結晶基板上にＰＺＴ薄膜を
形成された強誘電体基板の従来構造を示す図である。こ
の従来構造は、金属層であるＰｔ薄膜とＳｉ単結晶基板
との合金化を避けるようにしたものである。この強誘電
体基板１にあっては、Ｓｉ単結晶基板２の（１１１）面
の上に多結晶ＳｉＯ2薄膜３が形成され、その上に密着
性を良くするためのＴｉ膜４とＰｔ薄膜５が形成され、
その上にＰＺＴ薄膜６が形成されている。Ｓｉ単結晶基
板２の上には、多結晶ＳｉＯ2薄膜３が形成されている
ので、Ｐｔ薄膜５とＳｉ単結晶基板２との合金化が避け
られる。しかも、Ｐｔは自己配向性が強いので、アモル
ファスな多結晶ＳｉＯ2薄膜３上に成膜すると、Ｐｔ薄
膜５は（１１１）面で強く配向して表面の結晶方位が揃
い易くなる。
形成された強誘電体基板の従来構造を示す図である。こ
の従来構造は、金属層であるＰｔ薄膜とＳｉ単結晶基板
との合金化を避けるようにしたものである。この強誘電
体基板１にあっては、Ｓｉ単結晶基板２の（１１１）面
の上に多結晶ＳｉＯ2薄膜３が形成され、その上に密着
性を良くするためのＴｉ膜４とＰｔ薄膜５が形成され、
その上にＰＺＴ薄膜６が形成されている。Ｓｉ単結晶基
板２の上には、多結晶ＳｉＯ2薄膜３が形成されている
ので、Ｐｔ薄膜５とＳｉ単結晶基板２との合金化が避け
られる。しかも、Ｐｔは自己配向性が強いので、アモル
ファスな多結晶ＳｉＯ2薄膜３上に成膜すると、Ｐｔ薄
膜５は（１１１）面で強く配向して表面の結晶方位が揃
い易くなる。
【０００８】しかし、この強誘電体基板１においては、
下地のＰｔ薄膜５がＰＺＴ薄膜６と結晶構造が異なり、
格子定数も異なるので、Ｐｔ薄膜５もＰＺＴ薄膜６もエ
ピタキシャル成長せず、多結晶膜あるいは配向膜にとど
まっている。この結果、ＰＺＴ薄膜６とＳｉ単結晶基板
２とのミスフィット率は２７.９％にも上っていた。
下地のＰｔ薄膜５がＰＺＴ薄膜６と結晶構造が異なり、
格子定数も異なるので、Ｐｔ薄膜５もＰＺＴ薄膜６もエ
ピタキシャル成長せず、多結晶膜あるいは配向膜にとど
まっている。この結果、ＰＺＴ薄膜６とＳｉ単結晶基板
２とのミスフィット率は２７.９％にも上っていた。
【０００９】このような多結晶Ｐｔ薄膜５は、ＰＺＴ薄
膜６と反応してＰｔ薄膜５の近傍のＰＺＴ薄膜６の特性
を劣化させ、またリーク電流を増大させる傾向があっ
た。さらに、Ｐｔ薄膜５は下地のＳｉＯ2薄膜３との密
着性にも問題があるためＴｉ膜４が必要であり、Ｐｔ単
層では電極として用いるのが難しかった。
膜６と反応してＰｔ薄膜５の近傍のＰＺＴ薄膜６の特性
を劣化させ、またリーク電流を増大させる傾向があっ
た。さらに、Ｐｔ薄膜５は下地のＳｉＯ2薄膜３との密
着性にも問題があるためＴｉ膜４が必要であり、Ｐｔ単
層では電極として用いるのが難しかった。
【００１０】なお、電極材料としては、貴金属の酸化物
電極も試みられているが、酸化物電極は製作が困難であ
る。
電極も試みられているが、酸化物電極は製作が困難であ
る。
【００１１】上記のように、Ｓｉ単結晶基板上に強誘電
体薄膜を形成することが望まれているにもかかわらず、
従来にあってはＳｉ単結晶基板上にＰＺＴ単結晶薄膜を
得ることはできなかった。
体薄膜を形成することが望まれているにもかかわらず、
従来にあってはＳｉ単結晶基板上にＰＺＴ単結晶薄膜を
得ることはできなかった。
【００１２】本発明は叙上の技術的背景に鑑みてなされ
たものであって、その目的とするところは、良質な単結
晶の強誘電体薄膜を持つメモリ素子を提供することにあ
る。
たものであって、その目的とするところは、良質な単結
晶の強誘電体薄膜を持つメモリ素子を提供することにあ
る。
【００１３】
【課題を解決するための手段】請求項１に記載のメモリ
素子は、半導体基板と、前記半導体基板の表面にエピタ
キシャル成長させられた、前記半導体基板を構成する半
導体材料と同じ材料と金属材料との半導体合金膜と、前
記半導体合金膜の表面に設けられたエピタキシャル金属
膜と、当該エピタキシャル金属膜の表面に設けられた強
誘電体単結晶薄膜とからなることを特徴としている。
素子は、半導体基板と、前記半導体基板の表面にエピタ
キシャル成長させられた、前記半導体基板を構成する半
導体材料と同じ材料と金属材料との半導体合金膜と、前
記半導体合金膜の表面に設けられたエピタキシャル金属
膜と、当該エピタキシャル金属膜の表面に設けられた強
誘電体単結晶薄膜とからなることを特徴としている。
【００１４】請求項２に記載のメモリ素子は、シリコン
基板と、前記シリコン基板の表面に設けられたエピタキ
シャルシリサイド膜と、前記エピタキシャルシリサイド
膜の表面に設けられたエピタキシャル金属膜と、前記エ
ピタキシャル金属膜の表面に設けられた強誘電体単結晶
薄膜とからなることを特徴としている。
基板と、前記シリコン基板の表面に設けられたエピタキ
シャルシリサイド膜と、前記エピタキシャルシリサイド
膜の表面に設けられたエピタキシャル金属膜と、前記エ
ピタキシャル金属膜の表面に設けられた強誘電体単結晶
薄膜とからなることを特徴としている。
【００１５】請求項３に記載の実施態様は、請求項２記
載のメモリ素子において、前記エピタキシャルシリサイ
ド膜が、Ｐｔ、Ｎｉ、Ｃｏ、Ｐｄ、Ｃｒ、Ｙ、Ｅｒ、Ｉ
ｒの群から選択された１つの元素のシリサイドであるこ
とを特徴としている。
載のメモリ素子において、前記エピタキシャルシリサイ
ド膜が、Ｐｔ、Ｎｉ、Ｃｏ、Ｐｄ、Ｃｒ、Ｙ、Ｅｒ、Ｉ
ｒの群から選択された１つの元素のシリサイドであるこ
とを特徴としている。
【００１６】請求項４に記載の実施態様は、請求項１又
は２記載のメモリ素子において、前記エピタキシャル金
属膜が、イオンアシストの効果を用いて形成されたもの
であることを特徴としている。
は２記載のメモリ素子において、前記エピタキシャル金
属膜が、イオンアシストの効果を用いて形成されたもの
であることを特徴としている。
【００１７】
【作用】シリコンのような半導体基板材料は金属と反応
して合金化し易いが、この半導体合金膜（シリサイド
膜）をアモルファス化させることなく、制御された環境
下で成長させることによってエピタキシャル成長させれ
ば、シリコン基板等の半導体基板上にエピタキシャルシ
リサイド膜等のエピタキシャル半導体合金膜を形成する
ことができる。従って、半導体基板の表面に半導体合金
膜（シリサイド膜）のエピタキシャル成長膜が得られる
ため、半導体基板と反応させることなく、その上に金属
膜をエピタキシャル成長させることができる。よって、
このエピタキシャル金属膜の上に強誘電体薄膜、特にＰ
ＺＴやチタン酸バリウム（ＢａＴｉＯ3）等の薄い酸化
物強誘電体薄膜を良質の単結晶薄膜として形成すること
が可能になる。
して合金化し易いが、この半導体合金膜（シリサイド
膜）をアモルファス化させることなく、制御された環境
下で成長させることによってエピタキシャル成長させれ
ば、シリコン基板等の半導体基板上にエピタキシャルシ
リサイド膜等のエピタキシャル半導体合金膜を形成する
ことができる。従って、半導体基板の表面に半導体合金
膜（シリサイド膜）のエピタキシャル成長膜が得られる
ため、半導体基板と反応させることなく、その上に金属
膜をエピタキシャル成長させることができる。よって、
このエピタキシャル金属膜の上に強誘電体薄膜、特にＰ
ＺＴやチタン酸バリウム（ＢａＴｉＯ3）等の薄い酸化
物強誘電体薄膜を良質の単結晶薄膜として形成すること
が可能になる。
【００１８】これらの強誘電体単結晶薄膜は、多結晶の
場合に比べて誘電率や残留分極が大きくなり、また結晶
粒界が存在しないためにリーク電流が小さくなり、表面
形状も平滑になる。この結果、優れた強誘電体メモリや
ＳＰＭメモリ等の強誘電体薄膜を用いた高性能のメモリ
素子を製作することができる。
場合に比べて誘電率や残留分極が大きくなり、また結晶
粒界が存在しないためにリーク電流が小さくなり、表面
形状も平滑になる。この結果、優れた強誘電体メモリや
ＳＰＭメモリ等の強誘電体薄膜を用いた高性能のメモリ
素子を製作することができる。
【００１９】また、メモリ素子の電極としては、酸化物
電極を用いることができるが、本発明のメモリ素子では
金属膜を電極としているので、酸化物電極よりも容易に
作製することができ、低抵抗の電極が得られる。
電極を用いることができるが、本発明のメモリ素子では
金属膜を電極としているので、酸化物電極よりも容易に
作製することができ、低抵抗の電極が得られる。
【００２０】一方、従来の多結晶金属電極（多結晶Ｐｔ
膜）は、誘電体薄膜と反応して金属電極近傍の誘電体薄
膜の特性を劣化させ、またリーク電流も増大する傾向が
あった。しかし、本発明によれば、電極となる金属膜は
エピタキシャル薄膜であるので、熱的、化学的に非常に
安定している。
膜）は、誘電体薄膜と反応して金属電極近傍の誘電体薄
膜の特性を劣化させ、またリーク電流も増大する傾向が
あった。しかし、本発明によれば、電極となる金属膜は
エピタキシャル薄膜であるので、熱的、化学的に非常に
安定している。
【００２１】さらに、半導体合金膜（シリサイド膜）と
エピタキシャル金属膜とは、金属同志の接合となるの
で、接合強度も得られる。
エピタキシャル金属膜とは、金属同志の接合となるの
で、接合強度も得られる。
【００２２】また、エピタキシャル金属膜を成膜する際
に、最適なイオンアシスト条件を設定してイオンアシス
トの効果を用いれば、金属膜のエピタキシャル成長を促
進することができる。
に、最適なイオンアシスト条件を設定してイオンアシス
トの効果を用いれば、金属膜のエピタキシャル成長を促
進することができる。
【００２３】なお、ここでいう単結晶薄膜は、完全な単
結晶ではなく多少の多結晶や転移等を含んでもよく、エ
ッチピットでみた転移密度が１０8ｃｍ-2以下、特に好
ましくは１０5ｃｍ-2であればよい。また、シリコン基
板のような半導体基板と合金化する金属とその上に形成
されるエピタキシャル金属膜とは異なる金属であっても
差し支えない。
結晶ではなく多少の多結晶や転移等を含んでもよく、エ
ッチピットでみた転移密度が１０8ｃｍ-2以下、特に好
ましくは１０5ｃｍ-2であればよい。また、シリコン基
板のような半導体基板と合金化する金属とその上に形成
されるエピタキシャル金属膜とは異なる金属であっても
差し支えない。
【００２４】
（メモリ素子の構造）図２に示すようなメモリ素子１１
の製造方法を説明する。図２に示すメモリ素子１１は、
Ｓｉ単結晶基板１２の上にエピタキシャルＳｉＰｔ薄膜
（エピタキシャルＰｔシリサイド薄膜）１３と、エピタ
キシャルＰｔ薄膜（電極）１４と、エピタキシャルＰＺ
Ｔ薄膜１５を形成し、その上面に多結晶Ｐｔ電極１６を
設けたものである。
の製造方法を説明する。図２に示すメモリ素子１１は、
Ｓｉ単結晶基板１２の上にエピタキシャルＳｉＰｔ薄膜
（エピタキシャルＰｔシリサイド薄膜）１３と、エピタ
キシャルＰｔ薄膜（電極）１４と、エピタキシャルＰＺ
Ｔ薄膜１５を形成し、その上面に多結晶Ｐｔ電極１６を
設けたものである。
【００２５】（メモリ素子の製造方法）まず、Ｓｉ単結
晶基板１２の上にエピタキシャルＳｉＰｔ薄膜１３を成
膜する方法について説明する。（１１１）面Ｓｉ単結晶
基板１２の表面に生成しているＳｉＯ2膜を除去し、そ
の表面に蒸着法によってＰｔを成膜した後、真空雰囲気
で７００℃以上の温度でアニール処理することによりＳ
ｉ単結晶基板１２の表面にエピタキシャルＳｉＰｔ薄膜
１３を約５０ｎｍの膜厚に形成した。
晶基板１２の上にエピタキシャルＳｉＰｔ薄膜１３を成
膜する方法について説明する。（１１１）面Ｓｉ単結晶
基板１２の表面に生成しているＳｉＯ2膜を除去し、そ
の表面に蒸着法によってＰｔを成膜した後、真空雰囲気
で７００℃以上の温度でアニール処理することによりＳ
ｉ単結晶基板１２の表面にエピタキシャルＳｉＰｔ薄膜
１３を約５０ｎｍの膜厚に形成した。
【００２６】ついで、デュアルイオンビームスパッタリ
ング装置（以下、ＤＩＢＳ装置という）１７を用いて、
エピタキシャルＳｉＰｔ薄膜１３の上に約１００ｎｍの
膜厚のエピタキシャルＰｔ薄膜１４を成長させた。この
ＤＩＢＳ装置１７を図３に示す。このＤＩＢＳ装置１７
にあっては、スパッタ用イオン源１８、Ｐｔターゲット
１９、アシスト用イオン源２０、抵抗加熱ヒーター２
１、真空ポンプ２２等を備えている。エピタキシャルＳ
ｉＰｔ薄膜１３を形成されたＳｉ単結晶基板１２は、ス
テンレス製の真空容器２３内に納められ、抵抗加熱ヒー
ター２１により加熱保持される。真空容器２３内のＳｉ
単結晶基板１２は熱電対（図示せず）により温度が検知
され、成膜中は温度が一定に制御される。また、真空容
器２３の内部は真空ポンプ２２により排気され、所定の
真空度まで減圧される。しかして、スパッタ用イオン源
１８よりＰｔターゲット１９に向けてイオンを照射し、
このイオンによりＰｔターゲット１９をスパッタリング
し、Ｐｔターゲット１９より飛び出したＰｔ元素をエピ
タキシャルＳｉＰｔ薄膜１３の表面に堆積させる。同時
に、アシスト用イオン源２０よりＳｉ単結晶基板１２に
向けてイオンを照射し、Ｐｔ薄膜１４のエピタキシャル
成長を促進させる。
ング装置（以下、ＤＩＢＳ装置という）１７を用いて、
エピタキシャルＳｉＰｔ薄膜１３の上に約１００ｎｍの
膜厚のエピタキシャルＰｔ薄膜１４を成長させた。この
ＤＩＢＳ装置１７を図３に示す。このＤＩＢＳ装置１７
にあっては、スパッタ用イオン源１８、Ｐｔターゲット
１９、アシスト用イオン源２０、抵抗加熱ヒーター２
１、真空ポンプ２２等を備えている。エピタキシャルＳ
ｉＰｔ薄膜１３を形成されたＳｉ単結晶基板１２は、ス
テンレス製の真空容器２３内に納められ、抵抗加熱ヒー
ター２１により加熱保持される。真空容器２３内のＳｉ
単結晶基板１２は熱電対（図示せず）により温度が検知
され、成膜中は温度が一定に制御される。また、真空容
器２３の内部は真空ポンプ２２により排気され、所定の
真空度まで減圧される。しかして、スパッタ用イオン源
１８よりＰｔターゲット１９に向けてイオンを照射し、
このイオンによりＰｔターゲット１９をスパッタリング
し、Ｐｔターゲット１９より飛び出したＰｔ元素をエピ
タキシャルＳｉＰｔ薄膜１３の表面に堆積させる。同時
に、アシスト用イオン源２０よりＳｉ単結晶基板１２に
向けてイオンを照射し、Ｐｔ薄膜１４のエピタキシャル
成長を促進させる。
【００２７】ここで、Ｐｔ薄膜１４をエピタキシャル成
長させるためには、イオンアシスト条件を最適化する必
要がある。イオンアシスト条件を最適化することによ
り、Ｐｔ薄膜のエピタキシャル成長が可能になる。下記
データは、ＤＩＢＳ装置１７によりエピタキシャルＰｔ
薄膜１４を作製するための最適条件を示している。 基板温度： ３００℃ 成膜時真空度： ５×１０-5Torr スパッタイオン・エネルギー： １０００ｅＶ アシストイオン： Ａｒ+ アシストイオン・エネルギー： ５００ｅＶ
長させるためには、イオンアシスト条件を最適化する必
要がある。イオンアシスト条件を最適化することによ
り、Ｐｔ薄膜のエピタキシャル成長が可能になる。下記
データは、ＤＩＢＳ装置１７によりエピタキシャルＰｔ
薄膜１４を作製するための最適条件を示している。 基板温度： ３００℃ 成膜時真空度： ５×１０-5Torr スパッタイオン・エネルギー： １０００ｅＶ アシストイオン： Ａｒ+ アシストイオン・エネルギー： ５００ｅＶ
【００２８】次に、ＭＯＣＶＤ（有機金属気相成長）法
を用いてエピタキシャルＰＺＴ薄膜１５を約５００ｎｍ
の膜厚に成膜した。このＭＯＣＶＤ装置２４を図４に示
す。エピタキシャルＰｔ薄膜１４を形成されたＳｉ単結
晶基板１２は、ステンレス製の反応容器２５内に納めら
れ、抵抗加熱ヒーター２６によって加熱保持される。反
応容器２５内のＳｉ単結晶基板１２は、熱電対２７によ
って温度を検知されており、成膜工程中は一定温度に温
度制御される。反応容器２５内のガスは油回転ポンプ２
８を介して排気され、反応容器２５内が減圧される。反
応容器２５内の圧力は、圧力計２９によって検知され、
成膜中は圧力調整バルブ３０で一定圧力となるように制
御される。また、Ｐｂ、Ｚｒ、Ｔｉの原料ソースとして
は、それぞれジピバロイルメタン鉛、テトラターシャリ
ーブトキシジルコニウム、テトライソプロポキシドチタ
ンを用いた。これらの原料ソースはそれぞれ、原料容器
３１，３２，３３に封入され、各原料ソースにとって適
切な温度、圧力に保持され、キャリアガスＡｒをこれら
の原料容器３１，３２，３３に通じることにより、反応
容器２５内のＳｉ単結晶基板１２上まで輸送される。酸
素の原料ソースとしては、酸素ガスＯ2を用いた。これ
らの原料ソースの流量、温度、圧力は、それぞれ流量制
御装置３４，３５，３６，３７、温度制御装置（図示せ
ず）及び圧力調整バルブ３８により一定に制御される。
なお、３９，４０，４１は切り替え弁である。
を用いてエピタキシャルＰＺＴ薄膜１５を約５００ｎｍ
の膜厚に成膜した。このＭＯＣＶＤ装置２４を図４に示
す。エピタキシャルＰｔ薄膜１４を形成されたＳｉ単結
晶基板１２は、ステンレス製の反応容器２５内に納めら
れ、抵抗加熱ヒーター２６によって加熱保持される。反
応容器２５内のＳｉ単結晶基板１２は、熱電対２７によ
って温度を検知されており、成膜工程中は一定温度に温
度制御される。反応容器２５内のガスは油回転ポンプ２
８を介して排気され、反応容器２５内が減圧される。反
応容器２５内の圧力は、圧力計２９によって検知され、
成膜中は圧力調整バルブ３０で一定圧力となるように制
御される。また、Ｐｂ、Ｚｒ、Ｔｉの原料ソースとして
は、それぞれジピバロイルメタン鉛、テトラターシャリ
ーブトキシジルコニウム、テトライソプロポキシドチタ
ンを用いた。これらの原料ソースはそれぞれ、原料容器
３１，３２，３３に封入され、各原料ソースにとって適
切な温度、圧力に保持され、キャリアガスＡｒをこれら
の原料容器３１，３２，３３に通じることにより、反応
容器２５内のＳｉ単結晶基板１２上まで輸送される。酸
素の原料ソースとしては、酸素ガスＯ2を用いた。これ
らの原料ソースの流量、温度、圧力は、それぞれ流量制
御装置３４，３５，３６，３７、温度制御装置（図示せ
ず）及び圧力調整バルブ３８により一定に制御される。
なお、３９，４０，４１は切り替え弁である。
【００２９】下記データは、エピタキシャルＰＺＴ薄膜
１５を作製する代表的な条件であり、この条件に従って
エピタキシャルＰｔ薄膜１４の上にエピタキシャルＰＺ
Ｔ薄膜１５の成膜を行なった。 全圧力： １０Torr 反応温度： ７００℃ ジピバロイルメタン鉛の温度： １３５℃ ジピバロイルメタン鉛の圧力： １０Torr ジピバロイルメタン鉛のキャリアガス流量： ２００sccm テトラターシャリーブトキシジルコニウムの温度： ３５℃ テトラターシャリーブトキシジルコニウムの圧力： １０Torr テトラターシャリーブトキシジルコニウムのキャリアガス流量： １００sccm テトライソプロポキシドチタンの温度： ３５℃ テトライソプロポキシドチタンの圧力： １００Torr テトライソプロポキシドチタンのキャリアガス流量： １００sccm 酸素の温度： １５０℃ 酸素の圧力： ５Torr 酸素のキャリアガス流量 ４００sccm
１５を作製する代表的な条件であり、この条件に従って
エピタキシャルＰｔ薄膜１４の上にエピタキシャルＰＺ
Ｔ薄膜１５の成膜を行なった。 全圧力： １０Torr 反応温度： ７００℃ ジピバロイルメタン鉛の温度： １３５℃ ジピバロイルメタン鉛の圧力： １０Torr ジピバロイルメタン鉛のキャリアガス流量： ２００sccm テトラターシャリーブトキシジルコニウムの温度： ３５℃ テトラターシャリーブトキシジルコニウムの圧力： １０Torr テトラターシャリーブトキシジルコニウムのキャリアガス流量： １００sccm テトライソプロポキシドチタンの温度： ３５℃ テトライソプロポキシドチタンの圧力： １００Torr テトライソプロポキシドチタンのキャリアガス流量： １００sccm 酸素の温度： １５０℃ 酸素の圧力： ５Torr 酸素のキャリアガス流量 ４００sccm
【００３０】このようにして、Ｓｉ単結晶基板１２上
に、膜厚約５０ｎｍのエピタキシャルＳｉＰｔ薄膜１３
と、その上に膜厚約１００ｎｍのエピタキシャルＰｔ薄
膜１４と、その上に膜厚約５００ｎｍのエピタキシャル
ＰＺＴ薄膜１５が形成された強誘電体基板を得た後、蒸
着法によりエピタキシャルＰＺＴ薄膜１５上に多結晶Ｐ
ｔ電極１６を形成して薄膜メモリ構造のメモリ素子１１
を完成した。
に、膜厚約５０ｎｍのエピタキシャルＳｉＰｔ薄膜１３
と、その上に膜厚約１００ｎｍのエピタキシャルＰｔ薄
膜１４と、その上に膜厚約５００ｎｍのエピタキシャル
ＰＺＴ薄膜１５が形成された強誘電体基板を得た後、蒸
着法によりエピタキシャルＰＺＴ薄膜１５上に多結晶Ｐ
ｔ電極１６を形成して薄膜メモリ構造のメモリ素子１１
を完成した。
【００３１】（観察結果）上記のようにして得られた強
誘電体基板（多結晶Ｐｔ電極１６を形成する前のもの）
をＩＣＰ（誘導結合高周波プラズマ発光分光分析）法に
より分析した結果、エピタキシャルＰＺＴ薄膜１５の組
成は、Ｚｒ成分比Ｘ＝０.５１（Ｔｉ成分比１−Ｘ＝０.
４９）であり、Ｐｂ／（Ｚｒ＋Ｔｉ）＝１であることが
確認された。また、電子顕微鏡（ＳＥＭ）によりエピタ
キシャルＰＺＴ薄膜１５の表面を観察した結果、格子不
整合による欠陥は観察されなかった。さらに、Ｘ線回折
測定の結果、エピタキシャルＰＺＴ薄膜１５の（１１
１）面のピークのみが見られ、エピタキシャルＰＺＴ薄
膜１５の（１１１）面が配向していることが分かった。
また、電子線回折測定において、エピタキシャルＰｔ薄
膜１４の［１１０］方向とエピタキシャルＰＺＴ薄膜１
５の［１１０］方向とが平行であり、エピタキシャル成
長していることが確認された。
誘電体基板（多結晶Ｐｔ電極１６を形成する前のもの）
をＩＣＰ（誘導結合高周波プラズマ発光分光分析）法に
より分析した結果、エピタキシャルＰＺＴ薄膜１５の組
成は、Ｚｒ成分比Ｘ＝０.５１（Ｔｉ成分比１−Ｘ＝０.
４９）であり、Ｐｂ／（Ｚｒ＋Ｔｉ）＝１であることが
確認された。また、電子顕微鏡（ＳＥＭ）によりエピタ
キシャルＰＺＴ薄膜１５の表面を観察した結果、格子不
整合による欠陥は観察されなかった。さらに、Ｘ線回折
測定の結果、エピタキシャルＰＺＴ薄膜１５の（１１
１）面のピークのみが見られ、エピタキシャルＰＺＴ薄
膜１５の（１１１）面が配向していることが分かった。
また、電子線回折測定において、エピタキシャルＰｔ薄
膜１４の［１１０］方向とエピタキシャルＰＺＴ薄膜１
５の［１１０］方向とが平行であり、エピタキシャル成
長していることが確認された。
【００３２】（補足実験）ＭＯＣＶＤ装置２４によるエ
ピタキシャルＰＺＴ薄膜１５の成膜工程において、Ｚｒ
とＴｉの各原料容器に導入するキャリアガスの流量およ
び原料温度および圧力を調整することにより、ＰＺＴ薄
膜のＺｒ組成比Ｘを変化させて成膜を行なったところ、
０.２≦Ｘ≦０．８の範囲でエピタキシャル成長するこ
とが確認された。
ピタキシャルＰＺＴ薄膜１５の成膜工程において、Ｚｒ
とＴｉの各原料容器に導入するキャリアガスの流量およ
び原料温度および圧力を調整することにより、ＰＺＴ薄
膜のＺｒ組成比Ｘを変化させて成膜を行なったところ、
０.２≦Ｘ≦０．８の範囲でエピタキシャル成長するこ
とが確認された。
【００３３】また、成膜温度（反応温度）を３５０℃〜
８５０℃の範囲で変えて成膜したところ、４５０℃〜８
５０℃の範囲でＰＺＴ薄膜がエピタキシャル成長した。
８５０℃の範囲で変えて成膜したところ、４５０℃〜８
５０℃の範囲でＰＺＴ薄膜がエピタキシャル成長した。
【００３４】さらに、（１００）面Ｓｉ単結晶基板や
（１１０）面Ｓｉ単結晶基板の上にＰＺＴ薄膜を形成し
た場合にも、ＰＺＴ薄膜がエピタキシャル成長した。比
較のため、Ｓｉ単結晶基板上の多結晶ＳｉＯ2薄膜の上
に形成された配向（１１１）Ｐｔ膜を用い、同様の条件
下でＰＺＴ薄膜の成長を行なったが、得られた膜はいず
れも多結晶膜であった。尚、比較例では、前記のように
ミスフィット率が２７.９％であったが、（１１１）面
エピタキシャルＰｔ薄膜の上に形成された（１１１）面
ＰＺＴ薄膜では、ミスフィット率は２.１％となった。
（１１０）面Ｓｉ単結晶基板の上にＰＺＴ薄膜を形成し
た場合にも、ＰＺＴ薄膜がエピタキシャル成長した。比
較のため、Ｓｉ単結晶基板上の多結晶ＳｉＯ2薄膜の上
に形成された配向（１１１）Ｐｔ膜を用い、同様の条件
下でＰＺＴ薄膜の成長を行なったが、得られた膜はいず
れも多結晶膜であった。尚、比較例では、前記のように
ミスフィット率が２７.９％であったが、（１１１）面
エピタキシャルＰｔ薄膜の上に形成された（１１１）面
ＰＺＴ薄膜では、ミスフィット率は２.１％となった。
【００３５】（その他）上記実施形態では、エピタキシ
ャルＰｔ薄膜１４の成膜方法としてＤＩＢＳ装置１７を
用いる場合を説明したが、イオンアシスト蒸着法などイ
オンアシストの効果を利用する他の手法を用いても、イ
オンアシスト条件の最適化を行なうことにより、上記実
施形態例と同様な効果を得ることができる。
ャルＰｔ薄膜１４の成膜方法としてＤＩＢＳ装置１７を
用いる場合を説明したが、イオンアシスト蒸着法などイ
オンアシストの効果を利用する他の手法を用いても、イ
オンアシスト条件の最適化を行なうことにより、上記実
施形態例と同様な効果を得ることができる。
【００３６】また、上記実施形態では、ＰＺＴ単結晶薄
膜の成膜方法として熱ＣＶＤ装置を用いた場合を説明し
たが、プラズマＣＶＤ、レーザーＣＶＤ、レーザーアブ
レーション、スパッタリング、蒸着などの手法を用いて
も可能であり、上記実施形態と同様の効果を得ることが
できる。
膜の成膜方法として熱ＣＶＤ装置を用いた場合を説明し
たが、プラズマＣＶＤ、レーザーＣＶＤ、レーザーアブ
レーション、スパッタリング、蒸着などの手法を用いて
も可能であり、上記実施形態と同様の効果を得ることが
できる。
【００３７】また、上記実施形態では、強誘電体薄膜と
してＰＺＴ薄膜を形成する場合を説明したが、この他に
もＢａＴｉＯ3単結晶薄膜やＰｂＴｉＯ3単結晶薄膜等を
同様にしてＳｉ単結晶基板上にエピタキシャル成長さ
せ、各種強誘電メモリ素子を構成する場合にも本発明を
適用することができる。
してＰＺＴ薄膜を形成する場合を説明したが、この他に
もＢａＴｉＯ3単結晶薄膜やＰｂＴｉＯ3単結晶薄膜等を
同様にしてＳｉ単結晶基板上にエピタキシャル成長さ
せ、各種強誘電メモリ素子を構成する場合にも本発明を
適用することができる。
【００３８】また、基板としては、Ｓｉ単結晶基板に限
らず、半絶縁性ＧａＡｓ基板のような化合物半導体基板
であってもよい。さらに、エピタキシャル金属膜の材料
もＰｔに限ることなく、Ｎｉ、Ｃｏ、Ｐｄ、Ｃｒ、Ｙ、
Ｅｒ、ＩｒのようにＳｉと反応してシリサイドを生成す
る金属元素を用いることができる。
らず、半絶縁性ＧａＡｓ基板のような化合物半導体基板
であってもよい。さらに、エピタキシャル金属膜の材料
もＰｔに限ることなく、Ｎｉ、Ｃｏ、Ｐｄ、Ｃｒ、Ｙ、
Ｅｒ、ＩｒのようにＳｉと反応してシリサイドを生成す
る金属元素を用いることができる。
【００３９】なお、この発明は、上記実施例に限定され
るものではなく、発明の要旨の範囲内において、種々の
応用、変形を加えることができる。
るものではなく、発明の要旨の範囲内において、種々の
応用、変形を加えることができる。
【図１】従来構造の誘電体基板を示す正面図である。
【図２】本発明の一実施形態によるメモリ素子を示す正
面図である。
面図である。
【図３】ＤＩＢＳ装置の構成を示す図である。
【図４】ＭＯＣＶＤ装置の構成を示す図である。
１２ Ｓｉ単結晶基板 １３ エピタキシャルＳｉＰｔ薄膜 １４ エピタキシャルＰｔ薄膜 １５ エピタキシャルＰＺＴ薄膜 １６ 多結晶Ｐｔ電極 １７ ＤＩＢＳ装置 ２４ ＭＯＣＶＤ装置
Claims (4)
- 【請求項１】 半導体基板と、 前記半導体基板の表面にエピタキシャル成長させられ
た、前記半導体基板を構成する半導体材料と同じ材料と
金属材料との半導体合金膜と、 前記半導体合金膜の表面に設けられたエピタキシャル金
属膜と、 当該エピタキシャル金属膜の表面に設けられた強誘電体
単結晶薄膜とからなるメモリ素子。 - 【請求項２】 シリコン基板と、 前記シリコン基板の表面に設けられたエピタキシャルシ
リサイド膜と、 前記エピタキシャルシリサイド膜の表面に設けられたエ
ピタキシャル金属膜と、 前記エピタキシャル金属膜の表面に設けられた強誘電体
単結晶薄膜とからなるメモリ素子。 - 【請求項３】 前記エピタキシャルシリサイド膜は、Ｐ
ｔ、Ｎｉ、Ｃｏ、Ｐｄ、Ｃｒ、Ｙ、Ｅｒ、Ｉｒの群から
選択された１つの元素のシリサイドであることを特徴と
する、請求項２に記載のメモリ素子。 - 【請求項４】 前記エピタキシャル金属膜は、イオンア
シストの効果を用いて形成されたものであることを特徴
とする、請求項１又は２に記載のメモリ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9094799A JPH10275896A (ja) | 1997-03-28 | 1997-03-28 | メモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9094799A JPH10275896A (ja) | 1997-03-28 | 1997-03-28 | メモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275896A true JPH10275896A (ja) | 1998-10-13 |
Family
ID=14120117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9094799A Pending JPH10275896A (ja) | 1997-03-28 | 1997-03-28 | メモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10275896A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1073109A3 (en) * | 1999-07-28 | 2003-04-16 | Sharp Kabushiki Kaisha | Single phase perovskite ferroelectric film on platinum electrode and method for forming same |
| JP2004345939A (ja) * | 2003-03-26 | 2004-12-09 | Rikogaku Shinkokai | チタン酸ジルコニウム酸鉛系膜、誘電体素子、誘電体膜の製造方法 |
| JP2016046335A (ja) * | 2014-08-21 | 2016-04-04 | 株式会社リコー | 電気機械変換部材、液滴吐出装置、画像形成装置及び電気機械変換部材の形成方法 |
-
1997
- 1997-03-28 JP JP9094799A patent/JPH10275896A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1073109A3 (en) * | 1999-07-28 | 2003-04-16 | Sharp Kabushiki Kaisha | Single phase perovskite ferroelectric film on platinum electrode and method for forming same |
| JP2004345939A (ja) * | 2003-03-26 | 2004-12-09 | Rikogaku Shinkokai | チタン酸ジルコニウム酸鉛系膜、誘電体素子、誘電体膜の製造方法 |
| JP4521751B2 (ja) * | 2003-03-26 | 2010-08-11 | 国立大学法人東京工業大学 | チタン酸ジルコニウム酸鉛系膜、誘電体素子、誘電体膜の製造方法 |
| JP2016046335A (ja) * | 2014-08-21 | 2016-04-04 | 株式会社リコー | 電気機械変換部材、液滴吐出装置、画像形成装置及び電気機械変換部材の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0669412B1 (en) | Aluminim nitride thin film substrate and process for producing same | |
| JP3436617B2 (ja) | 強誘電体薄膜の製造方法 | |
| US20040092107A1 (en) | Perovskite-type material forming methods, capacitor dielectric forming methods, and capacitor constructions | |
| US6750067B2 (en) | Microelectronic piezoelectric structure and method of forming the same | |
| US7642693B2 (en) | Wurtzite thin film, laminate containing wurtzite crystalline layer and their manufacturing methods | |
| TWI755922B (zh) | 具有pmnpt層的壓電裝置之製造 | |
| Felmetsger et al. | Sputter process optimization for Al 0.7 Sc 0.3 N piezoelectric films | |
| US6821338B2 (en) | Particle beam biaxial orientation of a substrate for epitaxial crystal growth | |
| JPH08239752A (ja) | ホウ素含有窒化アルミニウム薄膜および製造方法 | |
| TW202223121A (zh) | 沉積方法 | |
| JP2003086586A (ja) | 配向性強誘電体薄膜素子及びその製造方法 | |
| JP3586870B2 (ja) | 配向性薄膜形成基板およびその作製方法 | |
| US6482538B2 (en) | Microelectronic piezoelectric structure and method of forming the same | |
| JP2001181089A (ja) | 薄膜積層体、強誘電体薄膜素子およびそれらの製造方法 | |
| JPH10275896A (ja) | メモリ素子 | |
| US20230320223A1 (en) | Deposition methods and apparatus for piezoelectric applications | |
| US20240114800A1 (en) | Deposition Of Piezoelectric Films | |
| US20220320417A1 (en) | Method of manufacturing aluminum nitride films | |
| JPH02258700A (ja) | 強誘電体薄膜及びその製造法 | |
| JPH04133369A (ja) | 誘電体薄膜と薄膜デバイスとそれらの製造方法 | |
| JP2001332514A (ja) | 配向性金属薄膜の成膜方法及び配向性金属薄膜を有する機能素子 | |
| JP3633304B2 (ja) | 強誘電体薄膜素子の製造方法 | |
| JP4300765B2 (ja) | 配向性強誘電体薄膜素子 | |
| US20240242964A1 (en) | Crystalline strontium titanate (sto) and method for deposition of the sto on a substrate | |
| JPH05234419A (ja) | 誘電体を用いた素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |