JPH10275809A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH10275809A JPH10275809A JP1429198A JP1429198A JPH10275809A JP H10275809 A JPH10275809 A JP H10275809A JP 1429198 A JP1429198 A JP 1429198A JP 1429198 A JP1429198 A JP 1429198A JP H10275809 A JPH10275809 A JP H10275809A
- Authority
- JP
- Japan
- Prior art keywords
- film
- copper
- wiring
- forming
- copper wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関するものであり、特に銅を含有する金属か
らなる配線が酸化して、抵抗が高くなることを防止する
ための半導体装置の構造と製造方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a structure of a semiconductor device for preventing a wiring made of a metal containing copper from being oxidized to increase resistance. And the manufacturing method.
【０００２】[0002]
【従来の技術】大容量の信号を超高速に処理できる経済
的、かつ高性能なシステムを創り出すＬＳＩの開発が加
速している。この時、ＬＳＩ上に形成された配線の遅延
を低減することが合わせて要求されている。2. Description of the Related Art The development of an LSI for creating an economical and high-performance system capable of processing a large-capacity signal at a very high speed is accelerating. At this time, it is also required to reduce the delay of the wiring formed on the LSI.
【０００３】上記の要求に対して、低抵抗でかつマイグ
レーション耐性の高い金属として銅（Cu）もしくは銅合
金が使用されつつある。この銅配線は従来用いられてい
たアルミ（Al）に比べて低抵抗な金属であるため、配線
遅延低減のために見合った材料であるが、アルミ（Al）
と比較して酸化速度が速いため、銅配線の周囲には酸化
を防止するための酸化防止膜が必要となる。この酸化防
止膜としては、例えば、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗな
どの遷移金属や、Ｍｇ、Ａｌなどの金属、ＴｉＷＮ、Ｓ
ｉＮ／ＮＳＧなどの窒化化合物膜があり、これらを銅配
線の周囲に酸化防止膜として堆積させる方法が、特開平
3-152807号公報、Appl.Phys.Lett.,63,934,(1993)、特
開平3-196619号公報、特開平3-196620号公報などにこれ
までに色々と報告されている。[0003] In response to the above requirements, copper (Cu) or copper alloy is being used as a metal having low resistance and high migration resistance. Since this copper wiring is a metal having a lower resistance than aluminum (Al) used conventionally, it is a material suitable for reducing wiring delay.
Since the oxidation speed is higher than that of the copper wiring, an oxidation prevention film for preventing oxidation is required around the copper wiring. Examples of the antioxidant film include transition metals such as Nb, Ta, Cr, Mo and W, metals such as Mg and Al, TiWN and S
There is a nitride compound film such as iN / NSG, and a method of depositing these as an antioxidant film around a copper wiring is disclosed in
Various reports have been made so far in JP-A-3-152807, Appl. Phys. Lett., 63, 934, (1993), JP-A-3-196619, JP-A-3-196620.
【０００４】そこで以下では酸化防止膜を形成する従来
の方法について図面を参照しながら説明する。A conventional method for forming an antioxidant film will be described below with reference to the drawings.
【０００５】まず、特開平３−１５２８０７号公報に開
示される酸化防止膜を利用した銅配線の形成方法につい
て説明する。図４はこの銅配線の形成方法における工程
断面図を示す。First, a method for forming a copper wiring using an oxidation preventing film disclosed in Japanese Patent Application Laid-Open No. 3-152807 will be described. FIG. 4 is a sectional view showing a process in the method for forming a copper wiring.
【０００６】図４（ａ）において、半導体基板１上に絶
縁膜２としてのＳｉＯ2 酸化膜及び層間絶縁膜３を順次
形成した後、フォトリソグラフィー技術を利用して層間
絶縁膜３をパターニングして銅配線を形成する領域に開
口部を形成する。その後、この開口部に対して上記した
酸化防止膜４を選択的に形成する。次に図４（ｂ）に示
すように、開口部を十分に覆いつくすように銅配線９を
堆積する。この堆積方法としては、スパッタ法やＣＶＤ
法を用いる。そして図４（ｃ）に示すように、層間絶縁
膜３が露出するまで不要な銅を除去する。最後に図４
（ｄ）に示すように、露出している銅の上に再度酸化防
止膜を形成する。In FIG. 4A, after an SiO 2 oxide film as an insulating film 2 and an interlayer insulating film 3 are sequentially formed on a semiconductor substrate 1, the interlayer insulating film 3 is patterned by using photolithography technology. An opening is formed in a region where a copper wiring is to be formed. Thereafter, the above-described oxidation preventing film 4 is selectively formed on the opening. Next, as shown in FIG. 4B, a copper wiring 9 is deposited so as to sufficiently cover the opening. This deposition method includes sputtering and CVD.
Method. Then, as shown in FIG. 4C, unnecessary copper is removed until the interlayer insulating film 3 is exposed. Finally, FIG.
As shown in (d), an antioxidant film is formed again on the exposed copper.
【０００７】次に、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，
６３，９３４（１９９３）における酸化防止膜を利用し
た銅配線の形成方法を説明する。図５はこの銅配線の形
成方法における工程断面図を示す。Next, Appl. Phys. Lett. ,
63, 934 (1993), a method of forming a copper wiring using an antioxidant film will be described. FIG. 5 is a sectional view showing a process in the method for forming a copper wiring.
【０００８】図５（ａ）において、半導体基板１上に絶
縁膜２としてのＳｉＯ2 酸化膜及び層間絶縁膜３を順次
形成した後、フォトリソグラフィー技術を利用して層間
絶縁膜３をパターニングして銅配線を形成する領域に開
口部を形成する。その後、この開口部に対して上記した
酸化防止膜４（主にＮｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗなどの
遷移金属）を選択的に形成する。次に図５（ｂ）に示す
ように、開口部を十分に覆いつくすように銅配線９を堆
積する。この堆積方法としては、スパッタ法やＣＶＤ法
を用いる。そして図５（ｃ）に示すように、層間絶縁膜
３が露出するまで不要な銅を除去する。最後に図５
（ｄ）に示すように、熱処理することで、下地の酸化防
止膜用の金属を、Ｃｕ表面に拡散させてｓｅｌｆ−ｐａ
ｓｓｉｖａｔｉｏｎを形成する。In FIG. 5A, after an SiO 2 oxide film as an insulating film 2 and an interlayer insulating film 3 are sequentially formed on a semiconductor substrate 1, the interlayer insulating film 3 is patterned using photolithography. An opening is formed in a region where a copper wiring is to be formed. Thereafter, the above-described antioxidant film 4 (mainly a transition metal such as Nb, Ta, Cr, Mo, W, etc.) is selectively formed in the opening. Next, as shown in FIG. 5B, a copper wiring 9 is deposited so as to sufficiently cover the opening. As this deposition method, a sputtering method or a CVD method is used. Then, as shown in FIG. 5C, unnecessary copper is removed until the interlayer insulating film 3 is exposed. Finally, FIG.
As shown in (d), by performing heat treatment, the metal for the underlying antioxidant film is diffused on the Cu surface to form a self-pa
Form ssivation.
【０００９】次に、特開平３−１９６６１９号公報や特
開平３−１９６６２０号公報に開示の酸化防止膜を利用
した銅配線の形成方法を説明する。図６はこの銅配線の
形成方法における工程断面図を示す。Next, a method of forming a copper wiring using an antioxidant film disclosed in Japanese Patent Application Laid-Open Nos. Hei 3-196419 and Hei 3-196620 will be described. FIG. 6 is a sectional view showing a process in the method for forming a copper wiring.
【００１０】図６（ａ）において、半導体基板１上に絶
縁膜２としてのＳｉＯ2 酸化膜及び層間絶縁膜３を順次
形成した後、フォトリソグラフィー技術を利用して層間
絶縁膜３をパターニングして銅配線を形成する領域に開
口部を形成する。その後、この開口部を十分に覆いつく
すように銅配線９を堆積する。この時、銅と同時に酸化
防止膜となる元素（Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗなどの
遷移金属や、Ｍｇ、Ａｌなどの金属）を銅中に添加して
おく。この堆積方法としては、スパッタ法やＣＶＤ法を
用いる。次に図６（ｂ）に示すように、層間絶縁膜３が
露出するまで不要な銅を除去する。最後に図６（ｃ）に
示すように、熱処理することで、Ｃｕの表面に酸化防止
膜となる元素を拡散させてｓｅｌｆ−ｐａｓｓｉｖａｔ
ｉｏｎを形成する。In FIG. 6A, after an SiO 2 oxide film as an insulating film 2 and an interlayer insulating film 3 are sequentially formed on a semiconductor substrate 1, the interlayer insulating film 3 is patterned by using a photolithography technique. An opening is formed in a region where a copper wiring is to be formed. Thereafter, a copper wiring 9 is deposited so as to sufficiently cover the opening. At this time, an element (a transition metal such as Nb, Ta, Cr, Mo, or W, or a metal such as Mg or Al) serving as an antioxidant film is added to copper at the same time as copper. As this deposition method, a sputtering method or a CVD method is used. Next, as shown in FIG. 6B, unnecessary copper is removed until the interlayer insulating film 3 is exposed. Finally, as shown in FIG. 6 (c), heat treatment is performed to diffuse an element serving as an antioxidant film on the surface of Cu, and to perform self-passivation.
forming an ion.
【００１１】[0011]
【発明が解決しようとする課題】しかしながら上記の従
来の酸化防止膜を利用した銅配線の形成方法では下記に
示すような問題点が生じる。However, the above-mentioned conventional method for forming a copper wiring using an antioxidant film has the following problems.
【００１２】すなわち、前述のＣｕの酸化防止膜形成方
法では、酸化防止膜や銅の成膜において用いられるプロ
セスは真空処理のプロセスであるため、この真空プロセ
スはスループットが低い。また、酸化防止膜と配線材料
である銅をともに真空プロセスで形成する必要性があ
り、異なる成膜装置を利用しなければならない。That is, in the above-described method for forming an antioxidant film of Cu, the process used for forming the antioxidant film and the copper is a vacuum process, and thus the vacuum process has a low throughput. In addition, it is necessary to form both the antioxidant film and copper as a wiring material by a vacuum process, so that different film forming apparatuses must be used.
【００１３】さらに、熱処理による拡散により酸化防止
膜を形成する際には、７００℃程度の熱処理を行うこと
になるため、その際に配線材料である銅のグレインサイ
ズが大きくなることに起因して配線抵抗値が変化してし
まう。Further, when forming an antioxidant film by diffusion by heat treatment, heat treatment is performed at about 700 ° C., and the grain size of copper, which is a wiring material, is increased at that time. The wiring resistance value changes.
【００１４】そこで本発明は上記問題点に鑑み、真空プ
ロセスによる処理をできだけ少なくする、または、高温
の熱処理を行わない、酸化防止膜の形成された銅配線を
有する半導体装置及びその製造方法を提供することを目
的とする。In view of the above problems, the present invention provides a semiconductor device having a copper wiring on which an antioxidant film is formed and a method of manufacturing the same, which minimizes processing by a vacuum process or does not perform high-temperature heat treatment. The purpose is to provide.
【００１５】[0015]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、銅配線を有し、銅配線の
周囲が硫化銅膜で覆われている構成となっている。In order to achieve the above object, a semiconductor device according to the present invention has a structure in which a copper wiring is provided, and the periphery of the copper wiring is covered with a copper sulfide film.
【００１６】そして上記の構成の半導体装置を形成する
にあたっては、下記の製造方法を用いる。In forming the semiconductor device having the above configuration, the following manufacturing method is used.
【００１７】第１に、半導体基板上に選択的に絶縁膜を
形成して銅を含有する金属からなる配線を形成すべき開
口部を形成する工程と、開口部内に銅薄膜を形成する工
程と、銅薄膜を硫化して硫化銅膜を形成する工程と、開
口部内の硫化銅膜上に銅を含有する金属を埋め込む工程
と、開口部内に埋め込まれた銅を含有する金属の表面を
硫化して硫化銅膜を形成する工程とを有する構成となっ
ている。First, a step of selectively forming an insulating film on a semiconductor substrate to form an opening for forming a wiring made of a metal containing copper, and a step of forming a copper thin film in the opening. Forming a copper sulfide film by sulfurizing a copper thin film, embedding a metal containing copper on the copper sulfide film in the opening, and sulfurizing the surface of the metal containing copper embedded in the opening. And forming a copper sulfide film.
【００１８】第２に、半導体基板上に酸化防止膜を堆積
する工程と、酸化防止膜上に銅配線金属膜を堆積する工
程と、レジストを用いて銅配線金属膜をパターニングす
る工程と、パターニングされた銅配線金属膜の表面を硫
化して硫化銅膜を形成する工程とを有する構成となって
いる。Second, a step of depositing an antioxidant film on the semiconductor substrate, a step of depositing a copper wiring metal film on the antioxidant film, a step of patterning the copper wiring metal film using a resist, and a step of patterning. Forming a copper sulfide film by sulfurizing the surface of the formed copper wiring metal film.
【００１９】本発明は上記の構成により、銅を成分とし
ない別の酸化防止膜を形成する必要性がなくなり、真空
プロセス処理が単純化したり、高温の熱処理工程を省略
することができる。The present invention eliminates the need for forming another antioxidant film containing no copper as a component, simplifies the vacuum process, and eliminates the high-temperature heat treatment step.
【００２０】[0020]
【発明の実施の形態】以下、本発明の実施の形態におけ
る銅配線を有する半導体装置及びその製造方法について
図１〜図３を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device having a copper wiring and a method of manufacturing the same according to an embodiment of the present invention will be described below with reference to FIGS.
【００２１】本発明の半導体装置の概略を示す断面図を
図１に示す。図１に示すように、半導体基板１上には絶
縁膜２としてのＳｉＯ2 酸化膜及び層間絶縁膜３が順次
形成されており、さらに層間絶縁膜３は選択的に開口部
を有しており、この開口部内に銅配線９が形成されてい
る。そして、上記の銅配線は酸化防止膜５で覆われた構
造となっている。ここで、酸化防止膜５は従来の半導体
装置とは異なり、遷移金属などではなく、ＣｕxＳ（０
＜ｘ≦２）という硫化銅である。硫化銅は絶縁性の膜で
あり、配線材料の主成分である銅の酸化を確実に防止す
ることができる。FIG. 1 is a sectional view schematically showing a semiconductor device according to the present invention. As shown in FIG. 1, an SiO 2 oxide film as an insulating film 2 and an interlayer insulating film 3 are sequentially formed on a semiconductor substrate 1, and the interlayer insulating film 3 has an opening selectively. A copper wiring 9 is formed in the opening. Then, the copper wiring has a structure covered with an antioxidant film 5. Here, unlike the conventional semiconductor device, the antioxidant film 5 is not made of a transition metal or the like, but CuxS (0).
<X ≦ 2). Copper sulfide is an insulating film, and can reliably prevent oxidation of copper, which is a main component of the wiring material.
【００２２】そこで以下では図１に示した構造の半導体
装置を形成するにあたっての製造方法について図面を参
照しながら説明する。Therefore, a manufacturing method for forming the semiconductor device having the structure shown in FIG. 1 will be described below with reference to the drawings.
【００２３】（実施の形態１）図２は、本発明実施の形
態１における耐酸化性の高い銅配線を有する半導体装置
の製造工程断面図を示したものであり、以下順を追って
説明する。(Embodiment 1) FIG. 2 is a cross-sectional view showing a manufacturing process of a semiconductor device having a copper wiring having high oxidation resistance according to Embodiment 1 of the present invention.
【００２４】まず図２（ａ）に示すように、半導体基板
１上に絶縁膜２としてのＳｉＯ2酸化膜及び層間絶縁膜
３を順次形成した後、フォトリソグラフィー技術を利用
して層間絶縁膜３をパターニングして銅配線を形成する
領域に開口部を形成する。ここまでは上記した従来の技
術とほぼ同様である。その後、この開口部に対して銅薄
膜６を約３ｎｍスパッタあるいは、ＣＶＤ法を用いて堆
積する。First, as shown in FIG. 2A, after an SiO2 oxide film as an insulating film 2 and an interlayer insulating film 3 are sequentially formed on a semiconductor substrate 1, the interlayer insulating film 3 is formed using photolithography technology. An opening is formed in a region where a copper wiring is formed by patterning. Up to this point, it is almost the same as the above-described conventional technique. Thereafter, a copper thin film 6 is deposited on the opening by about 3 nm by sputtering or CVD.
【００２５】次に図２（ｂ）に示すように、銅薄膜６を
堆積した基板（ウエハー）１を５％に水で希釈した硫化
アンモニウム溶液に約２秒間浸漬し、銅薄膜６を硫化処
理し硫化銅膜７に変換する。その後図２（ｃ）に示すよ
うに、開口部を十分に覆いつくすように銅膜９を堆積す
る（埋め込む）わけであるが、この際上記した銅薄膜６
を形成した場合と同じ装置を用いることができ、従来の
ように異なる装置を用いて銅膜と酸化防止膜を形成する
場合と比較して容易に形成することができる。そして、
図２（ｄ）に示すように、余分な銅膜９を層間絶縁膜３
が露出するまで例えばＣＭＰ(Chemical Mechanical Pol
ishing)法を用いて除去する。最後に、再度希釈した硫
化アンモニウム溶液に約２秒間浸漬し、むき出しになっ
ている銅表面を硫化処理して硫化銅膜７に変換する。配
線抵抗の上昇を抑制するためには、硫化処理する膜厚は
薄い方が望ましく、本実施例では５ｎｍ以下に抑えてい
る。Next, as shown in FIG. 2B, the substrate (wafer) 1 on which the copper thin film 6 is deposited is immersed in an ammonium sulfide solution diluted to 5% with water for about 2 seconds, and the copper thin film 6 is subjected to a sulfurating treatment. And converted into a copper sulfide film 7. Thereafter, as shown in FIG. 2C, a copper film 9 is deposited (embedded) so as to sufficiently cover the opening.
Can be used, and it can be easily formed as compared with the case where a copper film and an antioxidant film are formed using different devices as in the related art. And
As shown in FIG. 2D, an extra copper film 9 is
Until the substrate is exposed, for example, CMP (Chemical Mechanical Pol
ishing) method. Finally, it is immersed in a diluted ammonium sulfide solution for about 2 seconds, and the exposed copper surface is converted into a copper sulfide film 7 by performing a sulfurating treatment. In order to suppress an increase in the wiring resistance, it is desirable that the film thickness to be subjected to the sulfidation treatment is thin, and in this embodiment, it is suppressed to 5 nm or less.
【００２６】以上のように本実施の形態によれば、銅膜
９を埋め込む際にも、また後に酸化防止膜となる銅薄膜
６も同じ装置で形成することができるとともに、熱処理
を行うことなく銅配線の周囲を硫化銅膜７という酸化防
止膜で覆うことができる。As described above, according to the present embodiment, when the copper film 9 is buried, the copper thin film 6 which will later become an antioxidant film can be formed by the same apparatus, and without performing heat treatment. The periphery of the copper wiring can be covered with an antioxidant film called a copper sulfide film 7.
【００２７】（実施の形態２）図３は、本発明実施の形
態２における耐酸化性の高い銅配線を有する半導体装置
の製造工程断面図を示したものであり、以下順を追って
説明する。(Embodiment 2) FIG. 3 is a cross-sectional view showing a manufacturing process of a semiconductor device having a copper wiring having high oxidation resistance according to Embodiment 2 of the present invention.
【００２８】図３（ａ）に示すように、半導体基板１上
に酸化防止膜となる絶縁膜１０（例えばＳｉＮ／ＮＳ
Ｇ）を形成し、次に図３（ｂ）に示すように、絶縁膜１
０上に銅配線金属膜９をスパッタあるいはＣＶＤ法によ
り形成する。その後、図３（ｃ）に示すようにレジスト
１１をパターニングして図３（ｄ）に示すように、レジ
スト１１をマスクとして銅配線９をパターニングする。As shown in FIG. 3A, an insulating film 10 (for example, SiN / NS) serving as an oxidation preventing film is formed on the semiconductor substrate 1.
G), and then, as shown in FIG.
On the substrate 0, a copper wiring metal film 9 is formed by sputtering or CVD. Thereafter, as shown in FIG. 3C, the resist 11 is patterned, and as shown in FIG. 3D, the copper wiring 9 is patterned using the resist 11 as a mask.
【００２９】そして、図３（ｅ）に示すように、５％ま
で水で希釈した硫化アンモニウム溶液に基板を約２秒間
浸漬させることで、銅配線９の表面を硫化銅膜７に変換
する。この時の、硫化銅膜７の膜厚も５ｎｍ以下にする
ことが上記の実施の形態１と同様に望ましい。Then, as shown in FIG. 3E, the surface of the copper wiring 9 is converted into the copper sulfide film 7 by immersing the substrate in an ammonium sulfide solution diluted with water to 5% for about 2 seconds. At this time, it is desirable that the thickness of the copper sulfide film 7 is also set to 5 nm or less as in the first embodiment.
【００３０】以上のように本実施の形態によれば、酸化
防止膜を真空プロセスで形成する必要性はなくなり、ま
た、熱処理を行うことなく銅配線の周囲を硫化銅という
酸化防止膜で覆うことができる。また、絶縁膜と銅膜の
密着性を向上させるために、ＴｉＮ膜をこの間に形成し
てもよい。As described above, according to the present embodiment, there is no need to form an antioxidant film by a vacuum process, and it is possible to cover the periphery of copper wiring with an antioxidant film of copper sulfide without performing heat treatment. Can be. In order to improve the adhesion between the insulating film and the copper film, a TiN film may be formed between them.
【００３１】以上本発明について実施の形態とともに説
明を行ったが、銅を硫化処理する方法として上記の実施
の形態では、最も簡単なウェット（Ｗｅｔ）処理である
硫化アンモニウム処理の例を挙げたが、硫化水素ガスで
処理する方法や、硫化水素のプラズマで処理する方法な
どを用いても同様の効果を得ることができる。Although the present invention has been described with reference to the embodiments, the example of the simplest wet (wet) ammonium sulfide treatment has been described as a method for sulfurating copper. The same effect can be obtained by using a method of processing with hydrogen sulfide gas or a method of processing with hydrogen sulfide plasma.
【００３２】[0032]
【発明の効果】以上のように本発明によれば、銅配線の
表面を硫化銅膜を用いて保護することにより銅配線の酸
化防止膜として利用することができる。この時、酸化防
止膜を銅配線の形成の際と異なる工程で別途真空プロセ
スで形成する必要性がなくなる。As described above, according to the present invention, by protecting the surface of a copper wiring with a copper sulfide film, it can be used as an antioxidant film for a copper wiring. At this time, there is no need to separately form an antioxidant film by a vacuum process in a step different from that for forming the copper wiring.
【００３３】また、酸化防止膜をウェット（Ｗｅｔ）処
理等で形成することにより、熱処理を用いずに銅配線の
酸化防止膜を形成することができるため、銅のグレイン
サイズの増大に伴う配線抵抗の変化を抑制することがで
きる。Further, by forming the antioxidant film by wet treatment or the like, the antioxidant film of the copper wiring can be formed without using heat treatment. Can be suppressed.
【図１】本発明の実施の形態における硫化銅膜で保護さ
れた銅配線を有する半導体装置の断面図FIG. 1 is a cross-sectional view of a semiconductor device having a copper wiring protected by a copper sulfide film according to an embodiment of the present invention.
【図２】本発明の実施の形態１における硫化銅膜で保護
された銅配線を有する半導体装置の製造工程断面図FIG. 2 is a sectional view of a manufacturing process of a semiconductor device having a copper wiring protected by a copper sulfide film according to the first embodiment of the present invention;
【図３】本発明の実施の形態２における硫化銅膜で保護
された銅配線を有する半導体装置の製造工程断面図FIG. 3 is a cross-sectional view illustrating a manufacturing process of a semiconductor device having a copper wiring protected by a copper sulfide film according to a second embodiment of the present invention.
【図４】従来の銅配線の周囲を酸化防止膜で覆った半導
体装置の製造工程断面図FIG. 4 is a cross-sectional view showing a manufacturing process of a conventional semiconductor device in which the periphery of a copper wiring is covered with an antioxidant film.
【図５】従来の銅配線の周囲を酸化防止膜で覆った半導
体装置の製造工程断面図FIG. 5 is a cross-sectional view of a manufacturing process of a conventional semiconductor device in which the periphery of a copper wiring is covered with an antioxidant film.
【図６】従来の銅配線の周囲を酸化防止膜で覆った半導
体装置の製造工程断面図FIG. 6 is a cross-sectional view of a manufacturing process of a conventional semiconductor device in which the periphery of a copper wiring is covered with an antioxidant film.
１ 基板 ２ 絶縁膜 ３ 層間絶縁膜 ４ 酸化防止膜 ５ 酸化防止膜 ６ 銅薄膜 ７ 硫化銅膜 ９ 銅配線 １０ 酸化防止膜となる絶縁膜 １１ レジスト REFERENCE SIGNS LIST 1 substrate 2 insulating film 3 interlayer insulating film 4 antioxidant film 5 antioxidant film 6 copper thin film 7 copper sulfide film 9 copper wiring 10 insulating film serving as antioxidant film 11 resist
Claims (3)
半導体装置であって、前記金属配線の周囲が酸化防止膜
で覆われていて、その少なくとも一部が硫化銅であるこ
とを特徴とする半導体装置。1. A semiconductor device having a wiring made of a metal containing copper, wherein the periphery of the metal wiring is covered with an antioxidant film, at least a part of which is copper sulfide. Semiconductor device.
含有する金属からなる配線を形成すべき開口部を選択的
に形成する工程と、前記開口部内に銅薄膜を形成する工
程と、前記銅薄膜を硫化処理して第１の硫化銅膜を形成
する工程と、前記開口部内の前記第１の硫化銅膜上に銅
を含有する金属を埋め込む工程と、前記開口部内に埋め
込まれた銅を含有する金属の表面を硫化処理して第２の
硫化銅膜を形成する工程とを有する半導体装置の製造方
法。2. A step of forming an insulating film on a semiconductor substrate to selectively form an opening for forming a wiring made of a metal containing copper, and a step of forming a copper thin film in the opening. Forming a first copper sulfide film by sulfurating the copper thin film, embedding a metal containing copper on the first copper sulfide film in the opening, and embedding the metal in the opening. Forming a second copper sulfide film by subjecting the surface of the metal containing copper to a sulfurating treatment.
程と、前記酸化防止膜上に銅を含有する金属膜を堆積す
る工程と、レジストを用いて前記金属膜をパターニング
する工程と、パターニングされた前記金属膜の表面を硫
化処理して硫化銅膜を形成する工程とを有する半導体装
置の製造方法。3. A step of depositing an antioxidant film on a semiconductor substrate; a step of depositing a metal film containing copper on the antioxidant film; a step of patterning the metal film using a resist; Forming a copper sulfide film by subjecting the surface of the metal film to a sulfurating treatment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1429198A JPH10275809A (en) | 1997-01-28 | 1998-01-27 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-13626 | 1997-01-28 | ||
| JP1362697 | 1997-01-28 | ||
| JP1429198A JPH10275809A (en) | 1997-01-28 | 1998-01-27 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10275809A true JPH10275809A (en) | 1998-10-13 |
Family
ID=26349440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1429198A Pending JPH10275809A (en) | 1997-01-28 | 1998-01-27 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10275809A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007527609A (en) * | 2003-07-07 | 2007-09-27 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Polymer memory device formed in via opening |
-
1998
- 1998-01-27 JP JP1429198A patent/JPH10275809A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007527609A (en) * | 2003-07-07 | 2007-09-27 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Polymer memory device formed in via opening |
| JP4861172B2 (en) * | 2003-07-07 | 2012-01-25 | スパンション エルエルシー | Method and apparatus for manufacturing a polymer memory device in a via opening |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915828B2 (en) | Semiconductor wiring structure and method of manufacturing the same | |
| JPH11330246A (en) | Mutual interconnection of copper and its manufacture | |
| US5567647A (en) | Method for fabricating a gate electrode structure of compound semiconductor device | |
| US5430258A (en) | Copper interconnection structure and method of preparing same | |
| US5953628A (en) | Method for forming wiring for a semiconductor device | |
| JPS6343349A (en) | Multilayer thin-film interconnection | |
| JP2001203205A (en) | Semiconductor device and its manufacturing method | |
| JP2000252278A (en) | Semiconductor device and its manufacture | |
| JPH10209156A (en) | Semiconductor device and its manufacture | |
| JPH10275809A (en) | Semiconductor device and manufacture thereof | |
| JPS61214538A (en) | Wiring structure and its manufacture | |
| JPH0888224A (en) | Semiconductor device and its manufacture | |
| JPH08274099A (en) | Wiring forming method | |
| JPH11288936A (en) | Manufacture of semiconductor device | |
| JP3119505B2 (en) | Semiconductor device | |
| JP2000235978A (en) | Manufacture of semiconductor device | |
| JPH0669203A (en) | Manufacture of semiconductor element | |
| JPH0287670A (en) | Manufacture of semiconductor device | |
| JPH08124877A (en) | Manufacture of semiconductor integrated circuit | |
| JPH0629237A (en) | Semiconductor device and its manufacture | |
| JPH05102156A (en) | Semiconductor device | |
| JPH1084084A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JPH06275725A (en) | Manufacture of semiconductor device | |
| JPH0950998A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH04286324A (en) | Manufacture of low resistance contact |