JPH10275241A - グラフィック処理装置 - Google Patents
グラフィック処理装置Info
- Publication number
- JPH10275241A JPH10275241A JP9076951A JP7695197A JPH10275241A JP H10275241 A JPH10275241 A JP H10275241A JP 9076951 A JP9076951 A JP 9076951A JP 7695197 A JP7695197 A JP 7695197A JP H10275241 A JPH10275241 A JP H10275241A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- sub
- edge
- unit
- coverage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 60
- 238000011156 evaluation Methods 0.000 claims abstract description 10
- 238000004364 calculation method Methods 0.000 claims description 32
- 238000013461 design Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 28
- 230000008569 process Effects 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000012634 fragment Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 アンチエリアシング処理の際のカバレージ演
算処理を並列・高速化する。 【解決手段】 ピクセルを構成する各サブ・ピクセルに
ついてのエッジ・ファンクションは、ピクセル座標に関
連するベース・エッジ・ファンクション部分Befと、
サブ・ピクセル参照値に関連するサブ・エッジ・ファン
クション部分Sefとに分けて記述することができ、両
者の値を足し合わせた値を評価関数LineIOche
ckの変数として代入することによって、サブ・ピクセ
ルがエッジの上、下、又はエッジ・ライン上のいずれに
位置するかを判断することができる。ここで、サブ・エ
ッジ・ファンクションSefは、ベース・エッジ・ファ
ンクションBefよりもはるかに小さい値となり、Be
f演算ユニット1個に対して小規模なSef演算ユニッ
トを複数個装備することにより、同等のカバレージ演算
能力を持つLSIを小規模面積で効率よくデザインでき
る。
算処理を並列・高速化する。 【解決手段】 ピクセルを構成する各サブ・ピクセルに
ついてのエッジ・ファンクションは、ピクセル座標に関
連するベース・エッジ・ファンクション部分Befと、
サブ・ピクセル参照値に関連するサブ・エッジ・ファン
クション部分Sefとに分けて記述することができ、両
者の値を足し合わせた値を評価関数LineIOche
ckの変数として代入することによって、サブ・ピクセ
ルがエッジの上、下、又はエッジ・ライン上のいずれに
位置するかを判断することができる。ここで、サブ・エ
ッジ・ファンクションSefは、ベース・エッジ・ファ
ンクションBefよりもはるかに小さい値となり、Be
f演算ユニット1個に対して小規模なSef演算ユニッ
トを複数個装備することにより、同等のカバレージ演算
能力を持つLSIを小規模面積で効率よくデザインでき
る。
Description
【0001】
【発明の属する技術分野】本発明は、CRT(Cathod R
ay Tube)などのディスプレイ上にコンピュータ・グラ
フィックス(CG)画面を生成するためのグラフィック
処理装置に係り、特に、描画対象(オブジェクト)を多
数のポリゴンに分割してジオメトリ処理を行った後に、
ポリゴンを構成する各ピクセルについてラスタライズ処
理を行うタイプのグラフィック処理装置に関する。更に
詳しくは、本発明は、ポリゴンのエッジ部分に発生する
エリアシングを除去するアンチエリアシング処理を施す
グラフィック処理装置に係り、ピクセルに含まれるサブ
・ピクセルのうちポリゴンに含まれる割合(すなわちカ
バレージ)に応じてアンチエリアシングを行うタイプの
グラフィック処理装置に関する。
ay Tube)などのディスプレイ上にコンピュータ・グラ
フィックス(CG)画面を生成するためのグラフィック
処理装置に係り、特に、描画対象(オブジェクト)を多
数のポリゴンに分割してジオメトリ処理を行った後に、
ポリゴンを構成する各ピクセルについてラスタライズ処
理を行うタイプのグラフィック処理装置に関する。更に
詳しくは、本発明は、ポリゴンのエッジ部分に発生する
エリアシングを除去するアンチエリアシング処理を施す
グラフィック処理装置に係り、ピクセルに含まれるサブ
・ピクセルのうちポリゴンに含まれる割合(すなわちカ
バレージ)に応じてアンチエリアシングを行うタイプの
グラフィック処理装置に関する。
【0002】
【従来の技術】昨今の技術革新に伴い、コンピュータの
利用分野も拡大してきた。コンピュータによる図形や画
像(いわゆる「コンピュータ・グラフィックス(C
G)」)の作成や処理はその一例である。最近では、コ
ンピュータの表示能力の強化やグラフィックス処理の高
機能化に伴って、3次元オブジェクトの2次元的イメー
ジを生成し表示する「3次元グラフィックス」が脚光を
浴びるようになってきている。ここでいう3次元グラフ
ィックスとは、3次元オブジェクトが光源によって照ら
されたときなどの光学現象を数式モデルで表現し、該モ
デルに基づいてオブジェクト表面に陰影や濃淡を付けた
り、さらには模様を貼り付けたりして、よりリアルで3
次元的な高精彩画像を生成する、というものである。こ
のような3次元グラフィック技術は、科学、工学、製
造、その他の応用分野でのCAD/CAMや、各種ソフ
トウェア開発分野などにおいて、ますます盛んになって
いる。
利用分野も拡大してきた。コンピュータによる図形や画
像(いわゆる「コンピュータ・グラフィックス(C
G)」)の作成や処理はその一例である。最近では、コ
ンピュータの表示能力の強化やグラフィックス処理の高
機能化に伴って、3次元オブジェクトの2次元的イメー
ジを生成し表示する「3次元グラフィックス」が脚光を
浴びるようになってきている。ここでいう3次元グラフ
ィックスとは、3次元オブジェクトが光源によって照ら
されたときなどの光学現象を数式モデルで表現し、該モ
デルに基づいてオブジェクト表面に陰影や濃淡を付けた
り、さらには模様を貼り付けたりして、よりリアルで3
次元的な高精彩画像を生成する、というものである。こ
のような3次元グラフィック技術は、科学、工学、製
造、その他の応用分野でのCAD/CAMや、各種ソフ
トウェア開発分野などにおいて、ますます盛んになって
いる。
【0003】かかるグラフィック処理システムは、一般
には、フロント・エンドとして位置付けられる『ジオメ
トリ・サブシステム』と、バック・エンドとして位置付
けらる『ラスタ・サブシステム』とで構成される。
には、フロント・エンドとして位置付けられる『ジオメ
トリ・サブシステム』と、バック・エンドとして位置付
けらる『ラスタ・サブシステム』とで構成される。
【0004】ジオメトリ・サブシステムは、コンピュー
タ画面上におけるオブジェクトの位置を決定するための
幾何学的な演算処理を施す過程のことである。ジオメト
リ・サブシステムでは、一般に、オブジェクトは多数の
ポリゴン(通常は3角形)の集合体として扱われ、ポリ
ゴン単位で演算処理が行われる。すなわち、ポリゴンを
定義する各頂点について、「座標変換」、「クリッピン
グ」、「光源計算」といった幾何学計算が行われる訳で
ある。ここで、「座標変換」とは、与えられたポリゴン
の各頂点座標を視点の位置に合わせて変換する処理のこ
とである。また、「クリッピング」とは、ポリゴンのう
ちコンピュータ画面に表示されない部分を検出して取捨
選択する(切り取る)処理のことである。また、「光源
計算」とは、光源との位置関係を基に各頂点の輝度を求
める処理のことである。
タ画面上におけるオブジェクトの位置を決定するための
幾何学的な演算処理を施す過程のことである。ジオメト
リ・サブシステムでは、一般に、オブジェクトは多数の
ポリゴン(通常は3角形)の集合体として扱われ、ポリ
ゴン単位で演算処理が行われる。すなわち、ポリゴンを
定義する各頂点について、「座標変換」、「クリッピン
グ」、「光源計算」といった幾何学計算が行われる訳で
ある。ここで、「座標変換」とは、与えられたポリゴン
の各頂点座標を視点の位置に合わせて変換する処理のこ
とである。また、「クリッピング」とは、ポリゴンのう
ちコンピュータ画面に表示されない部分を検出して取捨
選択する(切り取る)処理のことである。また、「光源
計算」とは、光源との位置関係を基に各頂点の輝度を求
める処理のことである。
【0005】一方、ラスタ・サブシステムは、オブジェ
クトを構成する各ピクセル(pixel)を塗りつぶす
過程のことである。ラスタライズ処理は、一般には、ポ
リゴンの頂点毎に求められた画像パラメータを基にし
て、ポリゴン内部の全てのピクセルの画像パラメータを
補間することによって実現される。ここでいう画像パラ
メータには、RGB形式などで表された色データや、奥
行き方向の距離を表すZ値などがある。また、最近の高
精彩な3次元グラフィック処理では、遠近感を醸し出す
ためのf(fog:霧)や、物体表面の素材感や模様を
表現してリアリティを醸し出すためのテクスチャt(t
exture)なども、画像パラメータの1つとして備
えており、これら各パラメータも各ピクセル毎に計算さ
れる。
クトを構成する各ピクセル(pixel)を塗りつぶす
過程のことである。ラスタライズ処理は、一般には、ポ
リゴンの頂点毎に求められた画像パラメータを基にし
て、ポリゴン内部の全てのピクセルの画像パラメータを
補間することによって実現される。ここでいう画像パラ
メータには、RGB形式などで表された色データや、奥
行き方向の距離を表すZ値などがある。また、最近の高
精彩な3次元グラフィック処理では、遠近感を醸し出す
ためのf(fog:霧)や、物体表面の素材感や模様を
表現してリアリティを醸し出すためのテクスチャt(t
exture)なども、画像パラメータの1つとして備
えており、これら各パラメータも各ピクセル毎に計算さ
れる。
【0006】ところで、コンピュータ技術の分野におい
ては、データの殆ど全てはデジタル値で表現される。こ
のため、自然界のアナログ現象を不連続なデジタル値に
変換する過程で現れる好ましくない現象、すなわちエリ
アシング(Aliesing)と呼ばれる現象がしばし
ば観察される。コンピュータを用いたグラフィック処理
においては、エリアシングは、特に、ポリゴンのエッジ
がギザギザの階段形に形成されたり、図形が不正確な形
で表示される現象として知覚される。これは、ディスプ
レイのピクセル・サイズ若しくは解像度が、人の視覚に
対して充分でないことにも依拠している。
ては、データの殆ど全てはデジタル値で表現される。こ
のため、自然界のアナログ現象を不連続なデジタル値に
変換する過程で現れる好ましくない現象、すなわちエリ
アシング(Aliesing)と呼ばれる現象がしばし
ば観察される。コンピュータを用いたグラフィック処理
においては、エリアシングは、特に、ポリゴンのエッジ
がギザギザの階段形に形成されたり、図形が不正確な形
で表示される現象として知覚される。これは、ディスプ
レイのピクセル・サイズ若しくは解像度が、人の視覚に
対して充分でないことにも依拠している。
【0007】このようなエリアシング現象を取り除くた
めの処理のことを、一般に、アンチエリアシング(An
ti−Aliasing)と呼ぶ。コンピュータ・グラ
フィックスの分野におけるアンチエリアシング処理は、
例えば、描画処理の最小単位であるピクセルをさらに多
数のサブ・ピクセルに細分化して、ラスタライズ処理で
一旦得られたピクセルに関する画像データ(色データな
ど)を再評価することによって達成される。アンチエリ
アシング処理は、ポリゴンのエッジを跨ぐピクセルをさ
らに4×4個、8×8個、又は16×16個のサブ・ピ
クセルに細かく分割して、ポリゴンに含まれる(若しく
は塗りつぶすべき)サブ・ピクセルの占める割合、すな
わちカバレージ(coverage:面積率)に応じ
て、ピクセルに付与される色データの階調を調整するこ
とによって達成される。
めの処理のことを、一般に、アンチエリアシング(An
ti−Aliasing)と呼ぶ。コンピュータ・グラ
フィックスの分野におけるアンチエリアシング処理は、
例えば、描画処理の最小単位であるピクセルをさらに多
数のサブ・ピクセルに細分化して、ラスタライズ処理で
一旦得られたピクセルに関する画像データ(色データな
ど)を再評価することによって達成される。アンチエリ
アシング処理は、ポリゴンのエッジを跨ぐピクセルをさ
らに4×4個、8×8個、又は16×16個のサブ・ピ
クセルに細かく分割して、ポリゴンに含まれる(若しく
は塗りつぶすべき)サブ・ピクセルの占める割合、すな
わちカバレージ(coverage:面積率)に応じ
て、ピクセルに付与される色データの階調を調整するこ
とによって達成される。
【0008】図5に示す例では、ピクセルは、エッジ・
ラインが直線をなすポリゴンに横切られているが、ピク
セルをさらに4×4個のサブピクセルに分割してみる
と、カバレージは14/16であることが判明する。ま
た、 図6に示す例では、ピクセルはエッジ・ラインが
円弧をなすポリゴンに横切られているが、ピクセルをさ
らに4×4個のサブピクセルに分割してみると、カバレ
ージは14/16であることが判明する。これらのよう
な場合、ピクセルの色データを、ピクセルがポリゴンに
含まれるか否かという不連続な値として判断するのでは
なく、ピクセルのカバレージに応じて階調を調整すれ
ば、エッジの不連続性が緩和され、表示品質が向上する
ことになる。アンチエリアシング処理を施すことによ
り、ポリゴンのエッジ部分には自然現象に近いグラデー
ションが付加される。例えば、CADで生成された3次
元ワイヤ・フレーム・モデルはギザギザを生ずることな
く、連続的な滑らかな線で描画されるであろう。また、
ポリゴンの接辺部分での色の滲みが少ない映像を生成す
ることが可能となろう。
ラインが直線をなすポリゴンに横切られているが、ピク
セルをさらに4×4個のサブピクセルに分割してみる
と、カバレージは14/16であることが判明する。ま
た、 図6に示す例では、ピクセルはエッジ・ラインが
円弧をなすポリゴンに横切られているが、ピクセルをさ
らに4×4個のサブピクセルに分割してみると、カバレ
ージは14/16であることが判明する。これらのよう
な場合、ピクセルの色データを、ピクセルがポリゴンに
含まれるか否かという不連続な値として判断するのでは
なく、ピクセルのカバレージに応じて階調を調整すれ
ば、エッジの不連続性が緩和され、表示品質が向上する
ことになる。アンチエリアシング処理を施すことによ
り、ポリゴンのエッジ部分には自然現象に近いグラデー
ションが付加される。例えば、CADで生成された3次
元ワイヤ・フレーム・モデルはギザギザを生ずることな
く、連続的な滑らかな線で描画されるであろう。また、
ポリゴンの接辺部分での色の滲みが少ない映像を生成す
ることが可能となろう。
【0009】ところで、サブ・ピクセルの割合を求める
カバレージ計算においては、ピクセルに含まれる各サブ
ピクセルがポリゴン内、エッジ・ライン上、ポリゴン外
のいずれに位置するかを求める必要がある。すなわち、
カバレージ計算は、各サブピクセルがポリゴンの境界を
定義するエッジ・ラインの上、下、又はライン上のいず
れにあるかを判断するための関数(エッジ・ファンクシ
ョン)を解かなければならないのである。
カバレージ計算においては、ピクセルに含まれる各サブ
ピクセルがポリゴン内、エッジ・ライン上、ポリゴン外
のいずれに位置するかを求める必要がある。すなわち、
カバレージ計算は、各サブピクセルがポリゴンの境界を
定義するエッジ・ラインの上、下、又はライン上のいず
れにあるかを判断するための関数(エッジ・ファンクシ
ョン)を解かなければならないのである。
【0010】エッジ・ファンクションが幾つかの項を含
む幾何学的な計算式で構成される、ということは当業者
であれば容易に理解できるであろう。このエッジ・ファ
ンクションを解く処理は、従来はソフトウェアにより実
現されていたため、高速に行うのが困難であった。逆に
言えば、アンチエリアシング処理を高速化するには、専
用のハードウェア回路(例えばLSI)に実装するとと
もに、処理を並列化することが望ましい。しかしなが
ら、エッジ・ファンクションを解く際には、複数の乗算
や除算を含んでいる。これら乗除算をLSIに実装する
には比較的大きなゲート・サイズを要し(周知)、した
がって回路が大規模化し製造コストを著しく増大させて
しまう結果となる。
む幾何学的な計算式で構成される、ということは当業者
であれば容易に理解できるであろう。このエッジ・ファ
ンクションを解く処理は、従来はソフトウェアにより実
現されていたため、高速に行うのが困難であった。逆に
言えば、アンチエリアシング処理を高速化するには、専
用のハードウェア回路(例えばLSI)に実装するとと
もに、処理を並列化することが望ましい。しかしなが
ら、エッジ・ファンクションを解く際には、複数の乗算
や除算を含んでいる。これら乗除算をLSIに実装する
には比較的大きなゲート・サイズを要し(周知)、した
がって回路が大規模化し製造コストを著しく増大させて
しまう結果となる。
【0011】
【発明が解決しようとする課題】本発明の目的は、ポリ
ゴンのエッジ部分に発生するエリアシングを除去するア
ンチエリアシング処理を施す、優れたグラフィック処理
装置を提供することにある。
ゴンのエッジ部分に発生するエリアシングを除去するア
ンチエリアシング処理を施す、優れたグラフィック処理
装置を提供することにある。
【0012】本発明の更なる目的は、ピクセルに含まれ
るサブ・ピクセルのうちポリゴンに含まれる割合(すな
わちカバレージ)に応じてアンチエリアシングを行うタ
イプの、優れたグラフィック処理装置を提供することに
ある。
るサブ・ピクセルのうちポリゴンに含まれる割合(すな
わちカバレージ)に応じてアンチエリアシングを行うタ
イプの、優れたグラフィック処理装置を提供することに
ある。
【0013】本発明の更なる目的は、アンチエリアシン
グ処理の際のカバレージ計算のための演算処理を並列化
・高速化した、優れたグラフィック処理装置を提供する
ことにある。
グ処理の際のカバレージ計算のための演算処理を並列化
・高速化した、優れたグラフィック処理装置を提供する
ことにある。
【0014】本発明の更なる目的は、アンチエリアシン
グ処理の際のカバレージ計算を行うLSIを比較的小さ
いゲート・サイズで実装可能な、優れたグラフィック処
理装置を提供することにある。
グ処理の際のカバレージ計算を行うLSIを比較的小さ
いゲート・サイズで実装可能な、優れたグラフィック処
理装置を提供することにある。
【0015】
【課題を解決するための手段】本発明は、上記課題を参
酌してなされたものであり、その第1の側面は、ピクセ
ルのうち塗りつぶすべき部分の占めるカバレージを計算
する工程を含むタイプのグラフッィク処理装置におい
て、ピクセルのうち塗りつぶすべき部分とそうでない部
分とのエッジ・ラインに関する情報を付与する手段と、
ピクセル座標値についてのエッジ・ファンクションを解
くための第1の演算ユニットと、ピクセルに含まれる各
サブ・ピクセルのサブ・ピクセル参照値についてのエッ
ジ・ファンクションを解くための、1以上の第2の演算
ユニットと、ピクセル座標値についての第1の演算ユニ
ットの出力値とサブ・ピクセル参照値についての第2の
演算ユニットの出力値を用いて、当該サブ・ピクセルが
エッジ・ラインの上、下、又はエッジ・ライン上のいず
れに位置するかを判断する評価手段と、ピクセルに含ま
れるる全サブ・ピクセルについての評価結果をもとにピ
クセルのカバレージを計算するカバレージ計算手段と、
を含むことを特徴とするグラフィック処理装置である。
酌してなされたものであり、その第1の側面は、ピクセ
ルのうち塗りつぶすべき部分の占めるカバレージを計算
する工程を含むタイプのグラフッィク処理装置におい
て、ピクセルのうち塗りつぶすべき部分とそうでない部
分とのエッジ・ラインに関する情報を付与する手段と、
ピクセル座標値についてのエッジ・ファンクションを解
くための第1の演算ユニットと、ピクセルに含まれる各
サブ・ピクセルのサブ・ピクセル参照値についてのエッ
ジ・ファンクションを解くための、1以上の第2の演算
ユニットと、ピクセル座標値についての第1の演算ユニ
ットの出力値とサブ・ピクセル参照値についての第2の
演算ユニットの出力値を用いて、当該サブ・ピクセルが
エッジ・ラインの上、下、又はエッジ・ライン上のいず
れに位置するかを判断する評価手段と、ピクセルに含ま
れるる全サブ・ピクセルについての評価結果をもとにピ
クセルのカバレージを計算するカバレージ計算手段と、
を含むことを特徴とするグラフィック処理装置である。
【0016】また、本発明の第2の側面は、ピクセルの
うち塗りつぶすべき部分の占めるカバレージに応じてピ
クセルの階調を調整するタイプのグラフッィク処理装置
において、ピクセルのうち塗りつぶすべき部分とそうで
ない部分とのエッジ・ラインに関する情報を付与する手
段と、ピクセルのうちの塗りつぶすべき部分の描画情報
を決定する手段と、ピクセル座標値についてのエッジ・
ファンクションを解くための第1の演算ユニットと、ピ
クセルに含まれる各サブ・ピクセルのサブ・ピクセル参
照値についてのエッジ・ファンクションを解くための、
1以上の第2の演算ユニットと、ピクセル座標値につい
ての第1の演算ユニットの出力値とサブ・ピクセル参照
値についての第2の演算ユニットの出力値を用いて、当
該サブ・ピクセルがエッジ・ラインの上、下、又はエッ
ジ・ライン上のいずれに位置するかを判断する評価手段
と、ピクセルに含まれる全サブ・ピクセルについての評
価結果をもとにピクセルのカバレージを計算するカバレ
ージ計算手段と、算出されたカバレージに基づいてピク
セルの描画情報を調整する手段と、を含むことを特徴と
するグラフィック処理装置である。
うち塗りつぶすべき部分の占めるカバレージに応じてピ
クセルの階調を調整するタイプのグラフッィク処理装置
において、ピクセルのうち塗りつぶすべき部分とそうで
ない部分とのエッジ・ラインに関する情報を付与する手
段と、ピクセルのうちの塗りつぶすべき部分の描画情報
を決定する手段と、ピクセル座標値についてのエッジ・
ファンクションを解くための第1の演算ユニットと、ピ
クセルに含まれる各サブ・ピクセルのサブ・ピクセル参
照値についてのエッジ・ファンクションを解くための、
1以上の第2の演算ユニットと、ピクセル座標値につい
ての第1の演算ユニットの出力値とサブ・ピクセル参照
値についての第2の演算ユニットの出力値を用いて、当
該サブ・ピクセルがエッジ・ラインの上、下、又はエッ
ジ・ライン上のいずれに位置するかを判断する評価手段
と、ピクセルに含まれる全サブ・ピクセルについての評
価結果をもとにピクセルのカバレージを計算するカバレ
ージ計算手段と、算出されたカバレージに基づいてピク
セルの描画情報を調整する手段と、を含むことを特徴と
するグラフィック処理装置である。
【0017】ここで、前記第2の演算ユニットは、前記
第1の演算ユニットの外に実装されていると把握された
い。
第1の演算ユニットの外に実装されていると把握された
い。
【0018】また、本発明の第3の側面は、ピクセルの
うち所定領域内にある部分の占めるカバレージを計算す
るためのカバレージ計算ユニットであって、所定領域の
エッジ・ラインを定義する座標データとピクセルの座標
データを入力に持ち、エッジ・ラインを定義するエッジ
・ファンクションを導出して該エッジ・ファンクション
の係数部分を出力するとともに、ピクセルについてのエ
ッジ・ファンクションを解いて出力するための第1の演
算ユニットと、エッジ・ラインを定義するエッジ・ファ
ンクションの係数部分とピクセルに含まれるサブ・ピク
セルの参照値を入力に持ち、サブ・ピクセルについての
エッジ・ファンクションを解いて出力するための、1以
上の第2の演算ユニットと、前記第1の演算ユニットに
よるエッジ・ファンクションの結果と前記第2の演算ユ
ニットによるエッジ・ファンクションの結果とを併せ
て、サブ・ピクセルが所定領域の内外のいずれにあるか
を判断する判断ユニットと、を含むことを特徴とするカ
バレージ計算ユニットである。
うち所定領域内にある部分の占めるカバレージを計算す
るためのカバレージ計算ユニットであって、所定領域の
エッジ・ラインを定義する座標データとピクセルの座標
データを入力に持ち、エッジ・ラインを定義するエッジ
・ファンクションを導出して該エッジ・ファンクション
の係数部分を出力するとともに、ピクセルについてのエ
ッジ・ファンクションを解いて出力するための第1の演
算ユニットと、エッジ・ラインを定義するエッジ・ファ
ンクションの係数部分とピクセルに含まれるサブ・ピク
セルの参照値を入力に持ち、サブ・ピクセルについての
エッジ・ファンクションを解いて出力するための、1以
上の第2の演算ユニットと、前記第1の演算ユニットに
よるエッジ・ファンクションの結果と前記第2の演算ユ
ニットによるエッジ・ファンクションの結果とを併せ
て、サブ・ピクセルが所定領域の内外のいずれにあるか
を判断する判断ユニットと、を含むことを特徴とするカ
バレージ計算ユニットである。
【0019】また、本発明の第4の側面は、ピクセルの
うち所定領域内にある部分の占めるカバレージを計算す
るためのカバレージ計算ユニットであって、所定領域の
エッジ・ラインを定義する座標データとピクセルの座標
データを入力に持ち、エッジ・ラインを定義するエッジ
・ファンクションを導出して該エッジ・ファンクション
の係数部分を出力するとともに、ピクセルについてのエ
ッジ・ファンクションを解いて出力するための第1の演
算ユニットと、エッジ・ラインを定義するエッジ・ファ
ンクションの係数部分とピクセルに含まれるサブ・ピク
セルの参照値を入力に持ち、サブ・ピクセルについての
エッジ・ファンクションを解いて出力するための、1以
上の第2の演算ユニットと、前記第1の演算ユニットに
よるエッジ・ファンクションの結果と前記第2の演算ユ
ニットによるエッジ・ファンクションの結果とを併せ
て、サブ・ピクセルが所定領域の内外のいずれにあるか
を判断する判断ユニットと、ピクセルに含まれる各サブ
・ピクセルについての判断ユニットの判断結果を集計す
ることによって、ピクセルについてのカバレージを計算
するカバレージ計算ユニットと、を具備することを特徴
とするカバレージ計算ユニットである。
うち所定領域内にある部分の占めるカバレージを計算す
るためのカバレージ計算ユニットであって、所定領域の
エッジ・ラインを定義する座標データとピクセルの座標
データを入力に持ち、エッジ・ラインを定義するエッジ
・ファンクションを導出して該エッジ・ファンクション
の係数部分を出力するとともに、ピクセルについてのエ
ッジ・ファンクションを解いて出力するための第1の演
算ユニットと、エッジ・ラインを定義するエッジ・ファ
ンクションの係数部分とピクセルに含まれるサブ・ピク
セルの参照値を入力に持ち、サブ・ピクセルについての
エッジ・ファンクションを解いて出力するための、1以
上の第2の演算ユニットと、前記第1の演算ユニットに
よるエッジ・ファンクションの結果と前記第2の演算ユ
ニットによるエッジ・ファンクションの結果とを併せ
て、サブ・ピクセルが所定領域の内外のいずれにあるか
を判断する判断ユニットと、ピクセルに含まれる各サブ
・ピクセルについての判断ユニットの判断結果を集計す
ることによって、ピクセルについてのカバレージを計算
するカバレージ計算ユニットと、を具備することを特徴
とするカバレージ計算ユニットである。
【0020】ここで、前記第2の演算ユニットは、前記
第1の演算ユニットの外に実装されていると把握された
い。
第1の演算ユニットの外に実装されていると把握された
い。
【0021】
【作用】ここでは、まず、本発明の基本原理について詳
解する。
解する。
【0022】ポリゴンを構成する2個の頂点V0(x0,
y0)及びV1(x1,y1)を結ぶ直線(エッジ・ライ
ン)の方程式(すなわちエッジ・ファンクション:e
f)は、下式(1)のように記述される。但し、同式に
おいて、dx=x1−x0、及びdy=y1−y0とする。
y0)及びV1(x1,y1)を結ぶ直線(エッジ・ライ
ン)の方程式(すなわちエッジ・ファンクション:e
f)は、下式(1)のように記述される。但し、同式に
おいて、dx=x1−x0、及びdy=y1−y0とする。
【0023】
【数1】
【0024】ここで、エッジ・ライン上の任意の点
(x,y)から微小距離だけ離れた点を(x+Δx,y
+Δy)とし、この点の座標値を上式(1)に代入すれ
ば、エッジ・ファンクションは下式(2)の通りとな
る。
(x,y)から微小距離だけ離れた点を(x+Δx,y
+Δy)とし、この点の座標値を上式(1)に代入すれ
ば、エッジ・ファンクションは下式(2)の通りとな
る。
【数2】
【0025】点(x,y)をピクセル座標(pixel coor
dinates)と置けば、(x+Δx,y+Δy)をサブ・
ピクセルの座標(sub-pixel coordinates)、(Δx,
Δy)をサブ・ピクセル参照値(sub-pixel referenc
e)として捉えることができよう。なお、サブ・ピクセ
ル参照値の各々は一定値の整数倍であることが多い。
dinates)と置けば、(x+Δx,y+Δy)をサブ・
ピクセルの座標(sub-pixel coordinates)、(Δx,
Δy)をサブ・ピクセル参照値(sub-pixel referenc
e)として捉えることができよう。なお、サブ・ピクセ
ル参照値の各々は一定値の整数倍であることが多い。
【0026】式(2)に示したサブ・ピクセル座標(x
+Δx,y+Δy)についてのエッジ・ファンクション
は、ピクセル座標(x,y)に関連するベース・エッジ
・ファンクション部分Befと、サブ・ピクセル参照値
(Δx,Δy)に関連するサブ・エッジ・ファンクショ
ン部分Sefとに分けると、夫々下式(3)及び(4)
のように記述される。
+Δx,y+Δy)についてのエッジ・ファンクション
は、ピクセル座標(x,y)に関連するベース・エッジ
・ファンクション部分Befと、サブ・ピクセル参照値
(Δx,Δy)に関連するサブ・エッジ・ファンクショ
ン部分Sefとに分けると、夫々下式(3)及び(4)
のように記述される。
【0027】
【数3】
【0028】
【数4】
【0029】これらエッジ・ファンクションBef及び
Sefの各値を足し合わせた値を評価関数LineIO
checkの変数として代入することによって、サブ・
ピクセルのラインIO情報(すなわちサブ・ピクセルが
エッジの上、下、又はエッジ・ライン上のいずれに位置
するか)を判断することができる(下式(5)参照)。
Sefの各値を足し合わせた値を評価関数LineIO
checkの変数として代入することによって、サブ・
ピクセルのラインIO情報(すなわちサブ・ピクセルが
エッジの上、下、又はエッジ・ライン上のいずれに位置
するか)を判断することができる(下式(5)参照)。
【0030】
【数5】
【0031】一般に、サブ・ピクセル参照値Δx,Δy
の各々は、ピクセル座標値x,yよりもはるかに小さ
く、Δx《x、及び、Δy《yが成り立つ。したがっ
て、サブ・エッジ・ファンクションSefも、当然にし
て、ベース・エッジ・ファンクションBefよりもはる
かに小さい値となる。
の各々は、ピクセル座標値x,yよりもはるかに小さ
く、Δx《x、及び、Δy《yが成り立つ。したがっ
て、サブ・エッジ・ファンクションSefも、当然にし
て、ベース・エッジ・ファンクションBefよりもはる
かに小さい値となる。
【0032】コンピュータ技術の分野では、小さい値の
データは狭いビット幅で表現できることを意味し、ま
た、小さい値のデータを演算処理するためのLSIも比
較的少ないゲートサイズで実装することが可能である。
他方、比較的大きな座標値を捌く必要があるBef演算
ユニットは比較的大規模にならざるを得ない。例えばグ
ラフィックス・ワークステーション用のディスプレイは
4096(=213)×4096(=213)程度の解像度
を有しており、ピクセルをアドレスするためのx,y各
座標値は、整数部分及び少数部分として夫々13ビッ
ト、5ビットの合計18ビット幅を必要とする。したが
って、各18ビット幅のx,y座標値を入力に持つBe
f演算ユニットは大規模にならざるを得ない。これに対
して、サブ・ピクセル参照値Δx,Δyはx,yピクセ
ル座標のうちの小数部分のみに該当し、8×8サブピク
セルの場合には3ビット幅で足りる。すなわち、各3ビ
ットのサブ・ピクセル参照値Δx,Δyしか扱わないS
ef演算ユニットは小規模で足りる。
データは狭いビット幅で表現できることを意味し、ま
た、小さい値のデータを演算処理するためのLSIも比
較的少ないゲートサイズで実装することが可能である。
他方、比較的大きな座標値を捌く必要があるBef演算
ユニットは比較的大規模にならざるを得ない。例えばグ
ラフィックス・ワークステーション用のディスプレイは
4096(=213)×4096(=213)程度の解像度
を有しており、ピクセルをアドレスするためのx,y各
座標値は、整数部分及び少数部分として夫々13ビッ
ト、5ビットの合計18ビット幅を必要とする。したが
って、各18ビット幅のx,y座標値を入力に持つBe
f演算ユニットは大規模にならざるを得ない。これに対
して、サブ・ピクセル参照値Δx,Δyはx,yピクセ
ル座標のうちの小数部分のみに該当し、8×8サブピク
セルの場合には3ビット幅で足りる。すなわち、各3ビ
ットのサブ・ピクセル参照値Δx,Δyしか扱わないS
ef演算ユニットは小規模で足りる。
【0033】1つのピクセルにつきBef演算が1回に
対し、Sef演算はピクセルに含まれる各サブ・ピクセ
ルについて必要である。また、各演算ユニットの規模を
勘案すれば、1個のBef演算ユニットに対して複数の
Sef演算ユニットを装備することは、実装技術上、充
分可能である。
対し、Sef演算はピクセルに含まれる各サブ・ピクセ
ルについて必要である。また、各演算ユニットの規模を
勘案すれば、1個のBef演算ユニットに対して複数の
Sef演算ユニットを装備することは、実装技術上、充
分可能である。
【0034】既に述べたように、カバレージ計算では、
1つのピクセル座標についての演算(すなわちBef演
算)につき4×4個、8×8個、または16×16個の
サブ・ピクセル参照値についての演算(すなわちSef
演算)が付随する。エッジ・ファンクションをピクセル
座標に関連するベース・エッジ・ファンクション部分B
efと、サブ・ピクセル参照値に関連するサブ・エッジ
・ファンクション部分Sefとに分けるとともに、1つ
のBef演算ユニットに対して複数のSef演算ユニッ
トを装備するという形態は、LSIの実装効率が高く、
且つ、同等のカバレージ計算能力を小規模面積で実現で
きるため、製造コストの削減につながる。また、ピクセ
ルに関するBef演算と、これに付随するサブ・ピクセ
ルに関する複数のSef演算とが並列化されるので、演
算処理の高速化にも寄与することができる。
1つのピクセル座標についての演算(すなわちBef演
算)につき4×4個、8×8個、または16×16個の
サブ・ピクセル参照値についての演算(すなわちSef
演算)が付随する。エッジ・ファンクションをピクセル
座標に関連するベース・エッジ・ファンクション部分B
efと、サブ・ピクセル参照値に関連するサブ・エッジ
・ファンクション部分Sefとに分けるとともに、1つ
のBef演算ユニットに対して複数のSef演算ユニッ
トを装備するという形態は、LSIの実装効率が高く、
且つ、同等のカバレージ計算能力を小規模面積で実現で
きるため、製造コストの削減につながる。また、ピクセ
ルに関するBef演算と、これに付随するサブ・ピクセ
ルに関する複数のSef演算とが並列化されるので、演
算処理の高速化にも寄与することができる。
【0035】上述ではポリゴンのエッジ・ラインが直線
であることを前提にして説明したが、次に、エッジ・ラ
インが円弧である場合のエッジ・ファンクションの解放
について説明する。
であることを前提にして説明したが、次に、エッジ・ラ
インが円弧である場合のエッジ・ファンクションの解放
について説明する。
【0036】ポリゴンのエッジ・ラインが中心V
c(xc,yc)、直径dの円弧で構成されるとする。該
円弧の方程式(すなわちエッジ・ファンクション:ce
f)は、下式(6)のように記述される。
c(xc,yc)、直径dの円弧で構成されるとする。該
円弧の方程式(すなわちエッジ・ファンクション:ce
f)は、下式(6)のように記述される。
【0037】
【数6】
【0038】ここで、エッジ・ライン上の任意の点
(x,y)から微小距離だけ離れた点を(x+Δx,y
+Δy)とし、この点を上式(6)に代入すれば、エッ
ジ・ファンクションは下式(7)の通りとなる。但し、
x−xc=dx、及びy−yc=dyとする。
(x,y)から微小距離だけ離れた点を(x+Δx,y
+Δy)とし、この点を上式(6)に代入すれば、エッ
ジ・ファンクションは下式(7)の通りとなる。但し、
x−xc=dx、及びy−yc=dyとする。
【数7】
【0039】点(x,y)をピクセル座標(pixel coor
dinates)と置けば、(x+Δx,y+Δy)をサブ・
ピクセルの座標(sub-pixel coordinates)、(Δx,
Δy)をサブ・ピクセル参照値(sub-pixel referenc
e)として捉えることができよう(同上)。なお、サブ
・ピクセル参照値の各々は一定値の整数倍であることが
多い。
dinates)と置けば、(x+Δx,y+Δy)をサブ・
ピクセルの座標(sub-pixel coordinates)、(Δx,
Δy)をサブ・ピクセル参照値(sub-pixel referenc
e)として捉えることができよう(同上)。なお、サブ
・ピクセル参照値の各々は一定値の整数倍であることが
多い。
【0040】式(7)に示したサブ・ピクセル座標につ
いてのエッジ・ファンクションは、ピクセル座標(x,
y)に関連するベース・エッジ・ファンクション部分B
efと、サブ・ピクセル参照値(Δx,Δy)に関連す
るサブ・エッジ・ファンクション部分Sefとに分ける
と、夫々下式(8)及び(9)のように記述される。
いてのエッジ・ファンクションは、ピクセル座標(x,
y)に関連するベース・エッジ・ファンクション部分B
efと、サブ・ピクセル参照値(Δx,Δy)に関連す
るサブ・エッジ・ファンクション部分Sefとに分ける
と、夫々下式(8)及び(9)のように記述される。
【0041】
【数8】
【0042】
【数9】
【0043】これらファンクションBef及びSefの
各値を足し合わせた値を評価関数CircleIOch
eckの変数として代入することによって、サブ・ピク
セルのラインIO情報(すなわちサブ・ピクセルがエッ
ジの上、下、又はエッジ・ライン上のいずれに位置する
か)を判断することができる(下式(10)参照)。
各値を足し合わせた値を評価関数CircleIOch
eckの変数として代入することによって、サブ・ピク
セルのラインIO情報(すなわちサブ・ピクセルがエッ
ジの上、下、又はエッジ・ライン上のいずれに位置する
か)を判断することができる(下式(10)参照)。
【0044】
【数10】
【0045】一般に、サブ・ピクセル参照値Δx,Δy
は、ピクセル座標値x,yよりもはるかに小さく、Δx
《x、及び、Δy《yが成り立つ。したがって、サブ・
エッジ・ファンクションSefも、当然にして、ベース
・エッジ・ファンクションBefよりもはるかに小さい
値となる(同上)。
は、ピクセル座標値x,yよりもはるかに小さく、Δx
《x、及び、Δy《yが成り立つ。したがって、サブ・
エッジ・ファンクションSefも、当然にして、ベース
・エッジ・ファンクションBefよりもはるかに小さい
値となる(同上)。
【0046】コンピュータ技術の分野では、小さい値の
データは狭いビット幅で表現できることを意味し、ま
た、小さい値を演算処理するためのLSIも比較的少な
いゲートサイズで実装することが可能である。比較的大
きな座標値を捌く必要があるBef演算ユニットは比較
的大規模にならざるを得ない。これに対して、Sef演
算ユニットは小規模となる。したがって、1個のBef
演算ユニットに対して複数のSef演算ユニットを装備
することもできる(同上)。
データは狭いビット幅で表現できることを意味し、ま
た、小さい値を演算処理するためのLSIも比較的少な
いゲートサイズで実装することが可能である。比較的大
きな座標値を捌く必要があるBef演算ユニットは比較
的大規模にならざるを得ない。これに対して、Sef演
算ユニットは小規模となる。したがって、1個のBef
演算ユニットに対して複数のSef演算ユニットを装備
することもできる(同上)。
【0047】既に述べたように、カバレージ計算では、
1つのピクセル座標についての演算(すなわちBef演
算)につき4×4個、8×8個、または16×16個の
サブ・ピクセル参照値についての演算(すなわちSef
演算)が付随する。エッジ・ファンクションをピクセル
座標に関連するベース・エッジ・ファンクション部分B
efと、サブ・ピクセル参照値に関連するサブ・エッジ
・ファンクション部分Sefとに分けるとともに、1つ
のBef演算ユニットに対して複数のSef演算ユニッ
トを装備するという形態は、LSIの実装効率が高く、
且つ、同等のカバレージ計算能力を小規模面積で実現で
きるため、製造コストの削減につながる。また、ピクセ
ルに関するBef演算と、これに付随するサブ・ピクセ
ルに関する複数のSef演算とを並列化できるので、演
算処理の高速化にも寄与することができる。
1つのピクセル座標についての演算(すなわちBef演
算)につき4×4個、8×8個、または16×16個の
サブ・ピクセル参照値についての演算(すなわちSef
演算)が付随する。エッジ・ファンクションをピクセル
座標に関連するベース・エッジ・ファンクション部分B
efと、サブ・ピクセル参照値に関連するサブ・エッジ
・ファンクション部分Sefとに分けるとともに、1つ
のBef演算ユニットに対して複数のSef演算ユニッ
トを装備するという形態は、LSIの実装効率が高く、
且つ、同等のカバレージ計算能力を小規模面積で実現で
きるため、製造コストの削減につながる。また、ピクセ
ルに関するBef演算と、これに付随するサブ・ピクセ
ルに関する複数のSef演算とを並列化できるので、演
算処理の高速化にも寄与することができる。
【0048】LSIの設計において、計算機のゲート・
サイズを小さくすること、すなわち実装面積を縮小する
ことが製造コスト削減に直接的に寄与することは、広く
知られている。本発明によれば、グラフィック処理(特
にラスタライズ処理過程)におけるカバレージ計算のた
めの計算機部分を比較的小さい面積で実現することがで
きるので、製造コストへの寄与は非常に高い。
サイズを小さくすること、すなわち実装面積を縮小する
ことが製造コスト削減に直接的に寄与することは、広く
知られている。本発明によれば、グラフィック処理(特
にラスタライズ処理過程)におけるカバレージ計算のた
めの計算機部分を比較的小さい面積で実現することがで
きるので、製造コストへの寄与は非常に高い。
【0049】要するに、本発明によれば、アンチエリア
シング処理の際のカバレージ計算のためのエッジ・ファ
ンクションの演算処理を並列化・高速化した、優れたグ
ラフィック処理装置を提供することができる訳である。
シング処理の際のカバレージ計算のためのエッジ・ファ
ンクションの演算処理を並列化・高速化した、優れたグ
ラフィック処理装置を提供することができる訳である。
【0050】また、本発明によれば、アンチエリアシン
グ処理の際のカバレージ計算を行うLSIを比較的小さ
いゲート・サイズで実装可能な、優れたグラフィック処
理装置を提供することができる。
グ処理の際のカバレージ計算を行うLSIを比較的小さ
いゲート・サイズで実装可能な、優れたグラフィック処
理装置を提供することができる。
【0051】本発明のさらに他の目的、特徴や利点は、
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。
【0052】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施例を詳解する。
の実施例を詳解する。
【0053】図1には、本発明を実現するのに適したグ
ラフィック処理システム100のハードウェア構成を模
式的に示している。該システム100は、フロント・エ
ンドとして位置付けられるジオメトリ・サブシステム1
0と、バック・エンドとして位置付けらるラスタ・サブ
システム20とで構成される。また、グラフィック処理
システム100は、例えば他の上位コンピュータ・シス
テム(図示しない)の拡張アダプタ・カードという形態
で、利用に供される。上位コンピュータ・システムの一
例は、日本アイ・ビー・エム(株)が市販するワークス
テーション"RS/6000"である。ワークステーショ
ンは、通常、拡張アダプタ・カードを装着するためのバ
ス・スロットを1以上備えており、本グラフィック処理
システム100を受容することができる。なお、バス・
インターフェース規格の代表例は、PCI(Peripheral
Component Interconnect)である。
ラフィック処理システム100のハードウェア構成を模
式的に示している。該システム100は、フロント・エ
ンドとして位置付けられるジオメトリ・サブシステム1
0と、バック・エンドとして位置付けらるラスタ・サブ
システム20とで構成される。また、グラフィック処理
システム100は、例えば他の上位コンピュータ・シス
テム(図示しない)の拡張アダプタ・カードという形態
で、利用に供される。上位コンピュータ・システムの一
例は、日本アイ・ビー・エム(株)が市販するワークス
テーション"RS/6000"である。ワークステーショ
ンは、通常、拡張アダプタ・カードを装着するためのバ
ス・スロットを1以上備えており、本グラフィック処理
システム100を受容することができる。なお、バス・
インターフェース規格の代表例は、PCI(Peripheral
Component Interconnect)である。
【0054】上位コンピュータ・システムは、描画対象
としての3次元オブジェクトを多数のポリゴン(通常は
3角形)に分割して、ポリゴンを構成する各頂点につい
ての3次元座標データやその他の描画情報を予め計算
し、且つポリゴン単位で自身の記憶装置(例えばハード
・ディスク:図示しない)内に管理している。また、上
位コンピュータ・システムは、自身が記憶管理している
描画情報を、データ・セット(又は「描画命令列」)と
いう単位で、グラフィック処理システム100に逐次供
給するようになっている。なお、データ・セットは、一
般には、1つのポリゴン(又はポリゴンの一部)を定義
するための描画情報の集合体であり、ポリゴンの各頂点
の座標データ、線幅、線種、ポリゴンに貼り付けるべき
テクスチャの識別子などを含んでいる。
としての3次元オブジェクトを多数のポリゴン(通常は
3角形)に分割して、ポリゴンを構成する各頂点につい
ての3次元座標データやその他の描画情報を予め計算
し、且つポリゴン単位で自身の記憶装置(例えばハード
・ディスク:図示しない)内に管理している。また、上
位コンピュータ・システムは、自身が記憶管理している
描画情報を、データ・セット(又は「描画命令列」)と
いう単位で、グラフィック処理システム100に逐次供
給するようになっている。なお、データ・セットは、一
般には、1つのポリゴン(又はポリゴンの一部)を定義
するための描画情報の集合体であり、ポリゴンの各頂点
の座標データ、線幅、線種、ポリゴンに貼り付けるべき
テクスチャの識別子などを含んでいる。
【0055】ジオメトリ・サブシステム10は、上位コ
ンピュータ・システムから逐次受け取ったデータ・セッ
トに対して幾何学的な演算処理を施すユニットである。
ここで言う幾何学的演算とは、「座標変換」や、「クリ
ッピング」、「光源計算」などを指す。なお、サブシス
テム10は、一般には、複数のノード・プロセッサを設
けて(図示しない)、データ・セット単位で演算処理を
並列化している。
ンピュータ・システムから逐次受け取ったデータ・セッ
トに対して幾何学的な演算処理を施すユニットである。
ここで言う幾何学的演算とは、「座標変換」や、「クリ
ッピング」、「光源計算」などを指す。なお、サブシス
テム10は、一般には、複数のノード・プロセッサを設
けて(図示しない)、データ・セット単位で演算処理を
並列化している。
【0056】一方、ラスタ・サブシステム20は、デー
タ・セットで定義されたポリゴン内の各ピクセル(pi
xel)を塗りつぶす処理を行うユニットである。ラス
タライジング処理は、一般には、ポリゴンの頂点毎に幾
何学演算処理が施された画像パラメータを基にして、ポ
リゴン内部の全てのピクセルの画像パラメータを補間す
ることによって実現される。
タ・セットで定義されたポリゴン内の各ピクセル(pi
xel)を塗りつぶす処理を行うユニットである。ラス
タライジング処理は、一般には、ポリゴンの頂点毎に幾
何学演算処理が施された画像パラメータを基にして、ポ
リゴン内部の全てのピクセルの画像パラメータを補間す
ることによって実現される。
【0057】図2には、ラスタ・サブシステム20の内
部構成を図解している。同図に示すように、本実施例の
サブシステム20は、インターポーレータ21と、ポイ
ント/エリア・サンプラー22と、XY座標発生器23
と、パー・フラグメント・オペレータ24と、フレーム
・バッファ25とを含んでいる。
部構成を図解している。同図に示すように、本実施例の
サブシステム20は、インターポーレータ21と、ポイ
ント/エリア・サンプラー22と、XY座標発生器23
と、パー・フラグメント・オペレータ24と、フレーム
・バッファ25とを含んでいる。
【0058】インターポーレータ21は、ポリゴン内の
各ピクセルの画像データを補間するためのユニットであ
る。インターポーレータ21は、ジオメトリ・サブシス
テム10からポリゴンの各頂点の座標データ(x,y,
z)や画像データ(r,g,b,a,f,…)を受け取
って、ポリゴン内の各ピクセルについての画像データを
補間処理し、これらピクセル・データを後続のパー・フ
ラグメント・オペレータ24に渡すようになっている。
なお、インターポーレータ21は、一般には、複数のノ
ード・プロセッサを設けて(図示しない)、ピクセル単
位で演算処理を並列化している。補間処理自体は本発明
の要旨に直接関連しないので、これ以上説明しない。
各ピクセルの画像データを補間するためのユニットであ
る。インターポーレータ21は、ジオメトリ・サブシス
テム10からポリゴンの各頂点の座標データ(x,y,
z)や画像データ(r,g,b,a,f,…)を受け取
って、ポリゴン内の各ピクセルについての画像データを
補間処理し、これらピクセル・データを後続のパー・フ
ラグメント・オペレータ24に渡すようになっている。
なお、インターポーレータ21は、一般には、複数のノ
ード・プロセッサを設けて(図示しない)、ピクセル単
位で演算処理を並列化している。補間処理自体は本発明
の要旨に直接関連しないので、これ以上説明しない。
【0059】XY座標発生器23は、ポリゴンに含まれ
る各ピクセルの座標データを発生させるためのユニット
であり、ポリゴンを定義する各頂点の座標データをジオ
メトリ・サブシステム10から受け取るとともに、発生
させたポリゴン内の各ピクセルの座標データを後続のポ
イント/エリア・サンプラー22に逐次渡すようになっ
ている。
る各ピクセルの座標データを発生させるためのユニット
であり、ポリゴンを定義する各頂点の座標データをジオ
メトリ・サブシステム10から受け取るとともに、発生
させたポリゴン内の各ピクセルの座標データを後続のポ
イント/エリア・サンプラー22に逐次渡すようになっ
ている。
【0060】ポイント/エリア・サンプラー22は、カ
バレージやサブピクセル・マスク情報などのパラメータ
を計算するためのユニットであり、ポリゴンを定義する
各頂点の座標データをジオメトリ・サブシステム10か
ら受け取るととも、ポリゴン内の各ピクセルの座標デー
タをXY座標発生器23から受け取っている。カバレー
ジやサブピクセル・マスク情報などのパラメータは、後
続のパー・フラグメント・オペレータ24において、色
データなどのピクセルに関する画像データを再評価(す
なわちアンチエリアシング)するために用いられる。こ
こで、カバレージとは、ピクセル内でポリゴンに含まれ
る領域の面積率のことであり(前述)、本実施例では、
ピクセル中のサブ・ピクセルの割合で記述するようにな
っている。また、サブ・ピクセル・マスク情報とは、ピ
クセル中の任意のサブ・ピクセルがポリゴンの内外いず
れに位置するかを示す情報である(但し、サブ・ピクセ
ル・マスク情報の用途は、本発明の要旨に直接関連しな
いので、これ以上説明しない)。
バレージやサブピクセル・マスク情報などのパラメータ
を計算するためのユニットであり、ポリゴンを定義する
各頂点の座標データをジオメトリ・サブシステム10か
ら受け取るととも、ポリゴン内の各ピクセルの座標デー
タをXY座標発生器23から受け取っている。カバレー
ジやサブピクセル・マスク情報などのパラメータは、後
続のパー・フラグメント・オペレータ24において、色
データなどのピクセルに関する画像データを再評価(す
なわちアンチエリアシング)するために用いられる。こ
こで、カバレージとは、ピクセル内でポリゴンに含まれ
る領域の面積率のことであり(前述)、本実施例では、
ピクセル中のサブ・ピクセルの割合で記述するようにな
っている。また、サブ・ピクセル・マスク情報とは、ピ
クセル中の任意のサブ・ピクセルがポリゴンの内外いず
れに位置するかを示す情報である(但し、サブ・ピクセ
ル・マスク情報の用途は、本発明の要旨に直接関連しな
いので、これ以上説明しない)。
【0061】パー・フラグメント・オペレータ24は、
インターポーレータ21によって求められた各ピクセル
の補間データ(r,g,b,a,f,z,…)を受け取
るとともに、ポイント/エリア・サンプラー22で計算
されたカバレージやサブ・ピクセル・マスク情報に従っ
て、ピクセルの色データを再評価(すなわちアンチエリ
アシング)するためのユニットである。
インターポーレータ21によって求められた各ピクセル
の補間データ(r,g,b,a,f,z,…)を受け取
るとともに、ポイント/エリア・サンプラー22で計算
されたカバレージやサブ・ピクセル・マスク情報に従っ
て、ピクセルの色データを再評価(すなわちアンチエリ
アシング)するためのユニットである。
【0062】パー・フラグメント・オペレータ24によ
って調整された各ピクセルの画像データは、フレーム・
バッファ25中の該当アドレスに一旦書き込まれる。そ
して、フレーム・バッファ25から読み出された色デー
タ(r,g,b)に従って、オブジェクトがディスプレ
イ・スクリーン26上で描画されるようになっている。
って調整された各ピクセルの画像データは、フレーム・
バッファ25中の該当アドレスに一旦書き込まれる。そ
して、フレーム・バッファ25から読み出された色デー
タ(r,g,b)に従って、オブジェクトがディスプレ
イ・スクリーン26上で描画されるようになっている。
【0063】図3には、ポイント/エリア・サンプラー
22の内部構成を図解している。同図に示すように、ポ
イント/エリア・サンプラー22は、プレ・プロセス・
ユニット22Aと、ポスト・プロセス・ユニット22B
と、描画コマンドをパイプライン処理するためのコマン
ド・パイプライン22Cと、単一のベース・エッジ・フ
ァンクション(Bef)ユニット22Dと、複数のサブ
・エッジ・ファンクション(Sef)ユニット22E…
及びラインIOチェック・ユニット22F…で構成され
る。
22の内部構成を図解している。同図に示すように、ポ
イント/エリア・サンプラー22は、プレ・プロセス・
ユニット22Aと、ポスト・プロセス・ユニット22B
と、描画コマンドをパイプライン処理するためのコマン
ド・パイプライン22Cと、単一のベース・エッジ・フ
ァンクション(Bef)ユニット22Dと、複数のサブ
・エッジ・ファンクション(Sef)ユニット22E…
及びラインIOチェック・ユニット22F…で構成され
る。
【0064】プレ・プロセス・ユニット22Aは、ポリ
ゴンの境界線(エッジ・ライン)に関する情報を受け取
って、後続のBefユニット22D及びSefユニット
22Eの各々に必要なデータを供給するようになってい
る。ここで言う、エッジ・ラインに関する情報には、例
えば、ポリゴンの各頂点の座標データ((x0,y0),
(x1,y1),(x2,y2))や、現処理対象となって
いるピクセルの座標データ(x,y)の他、エッジが直
線又は円弧のいずれであるか(LorC)、円弧であれ
ばその直径dが含まれる。
ゴンの境界線(エッジ・ライン)に関する情報を受け取
って、後続のBefユニット22D及びSefユニット
22Eの各々に必要なデータを供給するようになってい
る。ここで言う、エッジ・ラインに関する情報には、例
えば、ポリゴンの各頂点の座標データ((x0,y0),
(x1,y1),(x2,y2))や、現処理対象となって
いるピクセルの座標データ(x,y)の他、エッジが直
線又は円弧のいずれであるか(LorC)、円弧であれ
ばその直径dが含まれる。
【0065】ピクセル中の各サブ・ピクセルのラインI
O情報(すなわちサブ・ピクセルがエッジ・ラインの
上、下又はライン上のいずれに位置するか)を記述した
エッジ・ファンクションef(上式(1)又は(6))
のうち、ピクセル座標値(x,y)に関連する部分Be
f(上式(3)又は(8))の演算処理はBefユニッ
ト22Dが担当し、サブ・ピクセル参照値(Δx,Δ
y)に関連する部分Sef(上式(4)又は(9))は
Sefユニット22Eが担当するようになっている。
O情報(すなわちサブ・ピクセルがエッジ・ラインの
上、下又はライン上のいずれに位置するか)を記述した
エッジ・ファンクションef(上式(1)又は(6))
のうち、ピクセル座標値(x,y)に関連する部分Be
f(上式(3)又は(8))の演算処理はBefユニッ
ト22Dが担当し、サブ・ピクセル参照値(Δx,Δ
y)に関連する部分Sef(上式(4)又は(9))は
Sefユニット22Eが担当するようになっている。
【0066】Befユニット22Dは、エッジ・ライン
上の2点の座標データ(例えば(x0,y0)と(x1,
y1))の他、ピクセルの座標データ(x,y)、Lo
rCやdなどの、エッジ・ファンクションを解くのに必
要なデータを入力して、エッジ・ファンクションのBe
f部分を演算し、該演算結果を各ラインIOチェック・
ユニット22F…に出力するとともに、エッジ・ファン
クションの係数部分dx及びdyやエッジ・ラインの属性
LorCを各Sefユニット22Eに供給するようにな
っている。ピクセルをアドレスするためのx,y各座標
値は、例えば整数部分13ビット、小数部分5ビットの
計18ビット幅ずつ必要とする(前述)。したがって、
巨大なビット幅の入力データを捌くためのBef演算ユ
ニット22Dは必然的に大規模になってしまう。
上の2点の座標データ(例えば(x0,y0)と(x1,
y1))の他、ピクセルの座標データ(x,y)、Lo
rCやdなどの、エッジ・ファンクションを解くのに必
要なデータを入力して、エッジ・ファンクションのBe
f部分を演算し、該演算結果を各ラインIOチェック・
ユニット22F…に出力するとともに、エッジ・ファン
クションの係数部分dx及びdyやエッジ・ラインの属性
LorCを各Sefユニット22Eに供給するようにな
っている。ピクセルをアドレスするためのx,y各座標
値は、例えば整数部分13ビット、小数部分5ビットの
計18ビット幅ずつ必要とする(前述)。したがって、
巨大なビット幅の入力データを捌くためのBef演算ユ
ニット22Dは必然的に大規模になってしまう。
【0067】Sefユニット22E…は、エッジ・ファ
ンクションの係数部分dx及びdyと、ピクセル中の各サ
ブ・ピクセルについての参照値(Δx,Δy)とを逐次
受け取って、エッジ・ファンクションのSef部分を演
算して、対応するラインIOチェック・ユニット22F
…に演算結果を出力するようになっている。
ンクションの係数部分dx及びdyと、ピクセル中の各サ
ブ・ピクセルについての参照値(Δx,Δy)とを逐次
受け取って、エッジ・ファンクションのSef部分を演
算して、対応するラインIOチェック・ユニット22F
…に演算結果を出力するようになっている。
【0068】各サブ・ピクセル参照値Δx,Δyは、ピ
クセル座標x,yのうちの小数部分のみに該当し、それ
ぞれ3ビット幅で足りる。したがって、各サブ・ピクセ
ル参照値Δx,Δyしか扱う必要のないSefユニット
22E…は小規模サイズにデザインすることが可能であ
る。他方、1つのピクセルにつきBef演算が1回であ
るのに対して、Sef演算はピクセル中のサブ・ピクセ
ルの個数分だけ必要である。例えばピクセルを4×4
個、8×8個、又は16×16個のサブ・ピクセルに分
割した場合には、カバレージ計算において、それぞれ4
×4回、8×8回、又は16×16回のSef演算を必
要とする。Sefユニット22E…がBefユニットに
比し著しく小規模に実装可能であることを勘案すれば、
図3に示すように、1つのBefユニット22Dに対し
てSefユニット22E…を装設することは可能であ
り、また、これによって重たいBef演算と、軽いが多
数の演算を含むSef演算とを並列化することができ
る。
クセル座標x,yのうちの小数部分のみに該当し、それ
ぞれ3ビット幅で足りる。したがって、各サブ・ピクセ
ル参照値Δx,Δyしか扱う必要のないSefユニット
22E…は小規模サイズにデザインすることが可能であ
る。他方、1つのピクセルにつきBef演算が1回であ
るのに対して、Sef演算はピクセル中のサブ・ピクセ
ルの個数分だけ必要である。例えばピクセルを4×4
個、8×8個、又は16×16個のサブ・ピクセルに分
割した場合には、カバレージ計算において、それぞれ4
×4回、8×8回、又は16×16回のSef演算を必
要とする。Sefユニット22E…がBefユニットに
比し著しく小規模に実装可能であることを勘案すれば、
図3に示すように、1つのBefユニット22Dに対し
てSefユニット22E…を装設することは可能であ
り、また、これによって重たいBef演算と、軽いが多
数の演算を含むSef演算とを並列化することができ
る。
【0069】ラインIOチェック・ユニット22F…
は、各Sefユニット22E…に対応付けて配設されて
いる。ラインIOチェック・ユニット22F…は、ファ
ンクション"LineIOcheck"(又は"Circ
leIOcheck")を解くことによって、サブ・ピ
クセルのラインIO情報(すなわちサブ・ピクセルがエ
ッジ・ラインの上、下、又はライン上のいずれに位置す
るか)を判別するようになっている。上式(5)又は
(10)に示すように、LineIOcheck/Ci
rcleIOcheckのパラメータは、ピクセル座標
に関連するBef部分と、サブ・ピクセル参照値に関連
するSef部分とに分けられ、それぞれBefユニット
22D及び対応するSefユニット22Eから供給され
る。サブ・ピクセルの個数分だけSefユニット22E
…及びラインIOチェック・ユニット22F…を並設す
ることにより、各サブ・ピクセルについてのラインIO
情報を並列的に得ることができ、演算時間が短縮する。
は、各Sefユニット22E…に対応付けて配設されて
いる。ラインIOチェック・ユニット22F…は、ファ
ンクション"LineIOcheck"(又は"Circ
leIOcheck")を解くことによって、サブ・ピ
クセルのラインIO情報(すなわちサブ・ピクセルがエ
ッジ・ラインの上、下、又はライン上のいずれに位置す
るか)を判別するようになっている。上式(5)又は
(10)に示すように、LineIOcheck/Ci
rcleIOcheckのパラメータは、ピクセル座標
に関連するBef部分と、サブ・ピクセル参照値に関連
するSef部分とに分けられ、それぞれBefユニット
22D及び対応するSefユニット22Eから供給され
る。サブ・ピクセルの個数分だけSefユニット22E
…及びラインIOチェック・ユニット22F…を並設す
ることにより、各サブ・ピクセルについてのラインIO
情報を並列的に得ることができ、演算時間が短縮する。
【0070】ポスト・プロセス・ユニット22Bは、各
サブ・ピクセルについてのラインIO情報を集計処理し
て、ピクセルについてのカバレージやサブ・ピクセル・
マスク情報を得るようになっている。例えば、各ライン
IOチェック・ユニット22F…の結果はギャザリング
・ユニット22B−1に入力され、サム・ユニット22
B−2でエッジ・ラインの上(又は下)に位置するサブ
・ピクセルの個数がカウントされ、ピクセル全体に対す
るサブ・ピクセルの割合がカバレージ値として出力され
る。また、サブ・ピクセル・マスク発生器22B−3
は、任意のサブ・ピクセルについての座標値が入力され
ると、該サブ・ピクセルについてのラインIO情報を取
得してマスク情報として出力するようになっている。
サブ・ピクセルについてのラインIO情報を集計処理し
て、ピクセルについてのカバレージやサブ・ピクセル・
マスク情報を得るようになっている。例えば、各ライン
IOチェック・ユニット22F…の結果はギャザリング
・ユニット22B−1に入力され、サム・ユニット22
B−2でエッジ・ラインの上(又は下)に位置するサブ
・ピクセルの個数がカウントされ、ピクセル全体に対す
るサブ・ピクセルの割合がカバレージ値として出力され
る。また、サブ・ピクセル・マスク発生器22B−3
は、任意のサブ・ピクセルについての座標値が入力され
ると、該サブ・ピクセルについてのラインIO情報を取
得してマスク情報として出力するようになっている。
【0071】なお、図3に示すポイント・エリア・サン
プラー22におけるBefユニット22D及びSefユ
ニット22Eの構成は、要するに、ピクセル中のサブ・
ピクセルの個数分だけSefユニット22Eを連設する
というものであるが、必ずしもこれには限定されない。
Befユニット22D及びSefユニット22Eの他の
代替的な構成を図4に例示しておく。図4(a)ではサ
ブ・ピクセル総数分だけSefユニットを設けており、
同図(b)ではサブ・ピクセル総数の半分だけSefユ
ニットを設け、時分割方式等により全てのサブ・ピクセ
ルについてのラインIO情報を得るようになっている。
また、同図(c)では、サブ・ピクセル総数の4分の1
だけSefユニットを設け、時分割方式等により全ての
サブ・ピクセルについてのラインIO情報を得るように
なっている。Sefユニットの個数を減らすことによ
り、グラフィック処理システムの実装面積は低減する
が、その分処理速度は遅くなる。いずれを採用するかは
設計事項である。
プラー22におけるBefユニット22D及びSefユ
ニット22Eの構成は、要するに、ピクセル中のサブ・
ピクセルの個数分だけSefユニット22Eを連設する
というものであるが、必ずしもこれには限定されない。
Befユニット22D及びSefユニット22Eの他の
代替的な構成を図4に例示しておく。図4(a)ではサ
ブ・ピクセル総数分だけSefユニットを設けており、
同図(b)ではサブ・ピクセル総数の半分だけSefユ
ニットを設け、時分割方式等により全てのサブ・ピクセ
ルについてのラインIO情報を得るようになっている。
また、同図(c)では、サブ・ピクセル総数の4分の1
だけSefユニットを設け、時分割方式等により全ての
サブ・ピクセルについてのラインIO情報を得るように
なっている。Sefユニットの個数を減らすことによ
り、グラフィック処理システムの実装面積は低減する
が、その分処理速度は遅くなる。いずれを採用するかは
設計事項である。
【0072】他方、図4(d)及び(e)では、Bef
ユニットを2個用意することにより、2つのピクセルに
ついてのカバレージ計算を並列処理できるようになって
いる。この場合、処理速度は速くなるが、グラフィック
処理システムの実装面積は肥大化し、製造コスト・アッ
プとなる。いずれを採用するかは設計事項である。
ユニットを2個用意することにより、2つのピクセルに
ついてのカバレージ計算を並列処理できるようになって
いる。この場合、処理速度は速くなるが、グラフィック
処理システムの実装面積は肥大化し、製造コスト・アッ
プとなる。いずれを採用するかは設計事項である。
【0073】追補 以上、特定の実施例を参照しながら、本発明について詳
解してきた。しかしながら、本発明の要旨を逸脱しない
範囲で当業者が該実施例の修正や代用を成し得ることは
自明である。例えば、本明細書ではピクセルのカバレー
ジ計算をコンピュータ・グラフィック処理におけるアン
チエリアシングに特定して説明したが、他の適用分野に
当該カバレージ計算を応用することは、本明細書の内容
を理解した当業者には容易であることは言うまでもな
い。要するに、例示という形態で本発明を開示してきた
のであり、限定的に解釈されるべきではない。本発明の
要旨を判断するためには、冒頭に記載した特許請求の範
囲の欄を参酌すべきである。
解してきた。しかしながら、本発明の要旨を逸脱しない
範囲で当業者が該実施例の修正や代用を成し得ることは
自明である。例えば、本明細書ではピクセルのカバレー
ジ計算をコンピュータ・グラフィック処理におけるアン
チエリアシングに特定して説明したが、他の適用分野に
当該カバレージ計算を応用することは、本明細書の内容
を理解した当業者には容易であることは言うまでもな
い。要するに、例示という形態で本発明を開示してきた
のであり、限定的に解釈されるべきではない。本発明の
要旨を判断するためには、冒頭に記載した特許請求の範
囲の欄を参酌すべきである。
【0074】
【発明の効果】以上詳記したように、本発明によれば、
アンチエリアシング処理の際のカバレージ計算のための
演算処理を並列化・高速化した、優れたグラフィック処
理装置を提供することができる。
アンチエリアシング処理の際のカバレージ計算のための
演算処理を並列化・高速化した、優れたグラフィック処
理装置を提供することができる。
【0075】また、本発明によれば、アンチエリアシン
グ処理の際のカバレージ計算を行うLSIを比較的小さ
いゲート・サイズで実装可能な、優れたグラフィック処
理装置を提供することができる。本発明によれば、グラ
フィック処理(特にラスタライズ処理過程)におけるカ
バレージ計算のための計算機部分を比較的小さい面積で
実現することができるので、製造コストへの寄与は非常
に高い。
グ処理の際のカバレージ計算を行うLSIを比較的小さ
いゲート・サイズで実装可能な、優れたグラフィック処
理装置を提供することができる。本発明によれば、グラ
フィック処理(特にラスタライズ処理過程)におけるカ
バレージ計算のための計算機部分を比較的小さい面積で
実現することができるので、製造コストへの寄与は非常
に高い。
【図1】図1は、本発明を実現するのに適したグラフィ
ック処理システム100のハードウェア構成を模式的に
示した図である。
ック処理システム100のハードウェア構成を模式的に
示した図である。
【図2】図2は、ラスタ・サブシステム20の構成を図
解した図である。
解した図である。
【図3】図3は、ポイント/エリア・サンプラー22の
構成を図解した図である。
構成を図解した図である。
【図4】図4は、ポイント・エリア・サンプラー22に
おけるBefユニット22D及びSefユニット22E
の他の構成例を図解した図である。
おけるBefユニット22D及びSefユニット22E
の他の構成例を図解した図である。
【図5】図5は、エッジ・ラインが直線をなすポリゴン
に横切られたピクセルを4×4個のサブピクセルに分割
してカバレージを計算する様子を、概略的に示した図で
ある。
に横切られたピクセルを4×4個のサブピクセルに分割
してカバレージを計算する様子を、概略的に示した図で
ある。
【図6】図6は、エッジ・ラインが円弧をなすポリゴン
に横切られたピクセルを4×4個のサブピクセルに分割
してカバレージを計算する様子を、概略的に示した図で
ある。
に横切られたピクセルを4×4個のサブピクセルに分割
してカバレージを計算する様子を、概略的に示した図で
ある。
10…ジオメトリ・サブシステム、20…ラスタ・サブ
システム、21…インターポーレータ、22…ポイント
/エリア・サンプラー、23…XY座標発生器、24…
パー・フラグメント・オペレータ、25…フレーム・バ
ッファ、100…グラフィック処理システム。
システム、21…インターポーレータ、22…ポイント
/エリア・サンプラー、23…XY座標発生器、24…
パー・フラグメント・オペレータ、25…フレーム・バ
ッファ、100…グラフィック処理システム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高 垣 俊 一 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 安 田 浩 明 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内
Claims (6)
- 【請求項1】ピクセルのうち塗りつぶすべき部分の占め
るカバレージを計算する工程を含むタイプのグラフッィ
ク処理装置において、 ピクセルのうち塗りつぶすべき部分とそうでない部分と
のエッジ・ラインに関する情報を付与する手段と、 ピクセル座標値についてのエッジ・ファンクションを解
くための第1の演算ユニットと、 ピクセルに含まれる各サブ・ピクセルのサブ・ピクセル
参照値についてのエッジ・ファンクションを解くため
の、1以上の第2の演算ユニットと、 ピクセル座標値についての第1の演算ユニットの出力値
とサブ・ピクセル参照値についての第2の演算ユニット
の出力値を用いて、当該サブ・ピクセルがエッジ・ライ
ンの上、下、又はエッジ・ライン上のいずれに位置する
かを判断する評価手段と、 ピクセルに含まれる全サブ・ピクセルについての評価結
果をもとにピクセルのカバレージを計算するカバレージ
計算手段と、を含むことを特徴とするグラフィック処理
装置。 - 【請求項2】ピクセルのうち塗りつぶすべき部分の占め
るカバレージに応じてピクセルの階調を調整するタイプ
のグラフッィク処理装置において、 ピクセルのうち塗りつぶすべき部分とそうでない部分と
のエッジ・ラインに関する情報を付与する手段と、 ピクセルのうちの塗りつぶすべき部分の描画情報を決定
する手段と、 ピクセル座標値についてのエッジ・ファンクションを解
くための第1の演算ユニットと、 ピクセルに含まれる各サブ・ピクセルのサブ・ピクセル
参照値についてのエッジ・ファンクションを解くため
の、1以上の第2の演算ユニットと、 ピクセル座標値についての第1の演算ユニットの出力値
とサブ・ピクセル参照値についての第2の演算ユニット
の出力値を用いて、当該サブ・ピクセルがエッジ・ライ
ンの上、下、又はエッジ・ライン上のいずれに位置する
かを判断する評価手段と、 ピクセルに含まれる全サブ・ピクセルについての評価結
果をもとにピクセルのカバレージを計算するカバレージ
計算手段と、 算出されたカバレージに基づいてピクセルの描画情報を
調整する手段と、を含むことを特徴とするグラフィック
処理装置。 - 【請求項3】前記第2の演算ユニットは、前記第1の演
算ユニットの外に実装されていることを特徴とする請求
項1又は2のいずれかに記載のグラフィック処理装置。 - 【請求項4】ピクセルのうち所定領域内にある部分の占
めるカバレージを計算するためのカバレージ計算ユニッ
トであって、 所定領域のエッジ・ラインを定義する座標データとピク
セルの座標データを入力に持ち、エッジ・ラインを定義
するエッジ・ファンクションを導出して該エッジ・ファ
ンクションの係数部分を出力するとともに、ピクセルに
ついてのエッジ・ファンクションを解いて出力するため
の第1の演算ユニットと、 エッジ・ラインを定義するエッジ・ファンクションの係
数部分とピクセルに含まれるサブ・ピクセルの参照値を
入力に持ち、サブ・ピクセルについてのエッジ・ファン
クションを解いて出力するための、1以上の第2の演算
ユニットと、 前記第1の演算ユニットによるエッジ・ファンクション
の結果と前記第2の演算ユニットによるエッジ・ファン
クションの結果とを併せて、サブ・ピクセルが所定領域
の内外のいずれにあるかを判断する判断ユニットと、を
含むことを特徴とするカバレージ計算ユニット。 - 【請求項5】ピクセルのうち所定領域内にある部分の占
めるカバレージを計算するためのカバレージ計算ユニッ
トであって、 所定領域のエッジ・ラインを定義する座標データとピク
セルの座標データを入力に持ち、エッジ・ラインを定義
するエッジ・ファンクションを導出して該エッジ・ファ
ンクションの係数部分を出力するとともに、ピクセルに
ついてのエッジ・ファンクションを解いて出力するため
の第1の演算ユニットと、 エッジ・ラインを定義するエッジ・ファンクションの係
数部分とピクセルに含まれるサブ・ピクセルの参照値を
入力に持ち、サブ・ピクセルについてのエッジ・ファン
クションを解いて出力するための、1以上の第2の演算
ユニットと、 前記第1の演算ユニットによるエッジ・ファンクション
の結果と前記第2の演算ユニットによるエッジ・ファン
クションの結果とを併せて、サブ・ピクセルが所定領域
の内外のいずれにあるかを判断する判断ユニットと、 ピクセルに含まれる各サブ・ピクセルについての判断ユ
ニットの判断結果を集計することによって、ピクセルに
ついてのカバレージを計算するカバレージ計算ユニット
と、を具備することを特徴とするカバレージ計算ユニッ
ト。 - 【請求項6】前記第2の演算ユニットは、前記第1の演
算ユニットの外に実装されていることを特徴とする請求
項4又は5のいずれかに記載のカバレージ計算ユニッ
ト。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9076951A JP2957511B2 (ja) | 1997-03-28 | 1997-03-28 | グラフィック処理装置 |
TW086114080A TW350944B (en) | 1997-03-28 | 1997-09-26 | Graphic processing device |
KR1019980000540A KR100305461B1 (ko) | 1997-03-28 | 1998-01-12 | 그래픽처리장치 |
US09/050,850 US6489966B1 (en) | 1997-03-28 | 1998-07-06 | Graphic processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9076951A JP2957511B2 (ja) | 1997-03-28 | 1997-03-28 | グラフィック処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10275241A true JPH10275241A (ja) | 1998-10-13 |
JP2957511B2 JP2957511B2 (ja) | 1999-10-04 |
Family
ID=13620091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9076951A Expired - Fee Related JP2957511B2 (ja) | 1997-03-28 | 1997-03-28 | グラフィック処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6489966B1 (ja) |
JP (1) | JP2957511B2 (ja) |
KR (1) | KR100305461B1 (ja) |
TW (1) | TW350944B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003531446A (ja) * | 2000-04-14 | 2003-10-21 | ピクセル(リサーチ)リミテッド | 形状プロセッサ |
JP2006331209A (ja) * | 2005-05-27 | 2006-12-07 | Mitsubishi Electric Corp | 図形描画装置及びプログラム |
JP2009545827A (ja) * | 2006-08-03 | 2009-12-24 | クゥアルコム・インコーポレイテッド | ピクセルマスクを用いたグラフィックシステム |
US8269775B2 (en) | 2008-12-09 | 2012-09-18 | Qualcomm Incorporated | Discarding of vertex points during two-dimensional graphics rendering using three-dimensional graphics hardware |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6766281B1 (en) | 2000-05-12 | 2004-07-20 | S3 Graphics Co., Ltd. | Matched texture filter design for rendering multi-rate data samples |
US6828983B1 (en) * | 2000-05-12 | 2004-12-07 | S3 Graphics Co., Ltd. | Selective super-sampling/adaptive anti-aliasing of complex 3D data |
US6636232B2 (en) * | 2001-01-12 | 2003-10-21 | Hewlett-Packard Development Company, L.P. | Polygon anti-aliasing with any number of samples on an irregular sample grid using a hierarchical tiler |
US8232991B1 (en) * | 2006-11-03 | 2012-07-31 | Nvidia Corporation | Z-test result reconciliation with multiple partitions |
GB2572603B (en) * | 2018-04-05 | 2022-03-23 | Imagination Tech Ltd | Edge and depth processing hardware |
GB2606101B (en) * | 2018-04-05 | 2023-05-17 | Imagination Tech Ltd | Edge and depth processing hardware |
CN109636751B (zh) * | 2018-12-07 | 2020-11-27 | 厦门天马微电子有限公司 | 一种异形显示面板的边缘处理方法、显示面板及显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1309198C (en) * | 1987-12-10 | 1992-10-20 | Carlo J. Evangelisti | Parallel rendering of smoothly shaded color triangles with anti-aliased edges for a three dimensional color display |
GB8828342D0 (en) * | 1988-12-05 | 1989-01-05 | Rediffusion Simulation Ltd | Image generator |
US5422991A (en) * | 1992-09-22 | 1995-06-06 | International Business Machines Corporation | Parallel vector generator and triangle generator incorporating same |
JPH07282274A (ja) * | 1994-04-04 | 1995-10-27 | Mitsubishi Electric Corp | グラフィック表示装置 |
US5668940A (en) * | 1994-08-19 | 1997-09-16 | Martin Marietta Corporation | Method and apparatus for anti-aliasing polygon edges in a computer imaging system |
US6104842A (en) * | 1996-06-10 | 2000-08-15 | Integrated Device Technology, Inc. | Geometry processing of digital video models and images |
-
1997
- 1997-03-28 JP JP9076951A patent/JP2957511B2/ja not_active Expired - Fee Related
- 1997-09-26 TW TW086114080A patent/TW350944B/zh not_active IP Right Cessation
-
1998
- 1998-01-12 KR KR1019980000540A patent/KR100305461B1/ko not_active IP Right Cessation
- 1998-07-06 US US09/050,850 patent/US6489966B1/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003531446A (ja) * | 2000-04-14 | 2003-10-21 | ピクセル(リサーチ)リミテッド | 形状プロセッサ |
JP2006331209A (ja) * | 2005-05-27 | 2006-12-07 | Mitsubishi Electric Corp | 図形描画装置及びプログラム |
JP4684744B2 (ja) * | 2005-05-27 | 2011-05-18 | 三菱電機株式会社 | 図形描画装置及びプログラム |
JP2009545827A (ja) * | 2006-08-03 | 2009-12-24 | クゥアルコム・インコーポレイテッド | ピクセルマスクを用いたグラフィックシステム |
JP2012230689A (ja) * | 2006-08-03 | 2012-11-22 | Qualcomm Inc | ピクセルマスクを用いたグラフィックシステム |
US8269775B2 (en) | 2008-12-09 | 2012-09-18 | Qualcomm Incorporated | Discarding of vertex points during two-dimensional graphics rendering using three-dimensional graphics hardware |
Also Published As
Publication number | Publication date |
---|---|
KR100305461B1 (ko) | 2001-10-19 |
KR19980079591A (ko) | 1998-11-25 |
JP2957511B2 (ja) | 1999-10-04 |
US6489966B1 (en) | 2002-12-03 |
TW350944B (en) | 1999-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102101626B1 (ko) | 스크린 위치에 따라 달라지는 분해능을 가진 다수의 렌더 타겟을 위한 텍스처 매핑을 위한 그라디언트 조정 | |
JP3344597B2 (ja) | グラフィック画像をテッセレーション化する方法および装置 | |
JP5232358B2 (ja) | アウトラインフォントのレンダリング | |
US8704830B2 (en) | System and method for path rendering with multiple stencil samples per color sample | |
US7884825B2 (en) | Drawing method, image generating device, and electronic information apparatus | |
JP2003271987A (ja) | プリミティブにより覆われるピクセルの割合を求める方法 | |
JP2001052194A (ja) | 曲面の再構成 | |
JPH04222074A (ja) | テクスチャマッピングのための傾斜計算方法 | |
JP2957511B2 (ja) | グラフィック処理装置 | |
US6897863B2 (en) | System and method for hidden object removal | |
KR20020001518A (ko) | 데이타 처리 시스템 내에서 전화면 안티알리아싱을 위한방법 및 장치 | |
JPH0660173A (ja) | 画像を縮小する方法および装置 | |
US6914609B2 (en) | Multiple scan line sample filtering | |
EP1447774B1 (en) | Method and apparatus for sampling on a non-power-of-two pixel grid | |
JP4311877B2 (ja) | 副標本化テクスチャ端縁部のアンチエイリアシング | |
US20080012877A1 (en) | Method and system for providing edge antialiasing | |
US20230038647A1 (en) | Anti-aliasing two-dimensional vector graphics using a compressed vertex buffer | |
JP3066596B2 (ja) | アドレス変換装置 | |
US6927775B2 (en) | Parallel box filtering through reuse of existing circular filter | |
US11217005B1 (en) | Techniques for rendering 2D vector graphics on mobile devices | |
GB2368763A (en) | Determining coverage of a pixel by a primitive | |
JPH0350686A (ja) | 図形処理方式 | |
JPH0944695A (ja) | テクスチャマッピング方法およびテクスチャマッピング装置 | |
JPH0887606A (ja) | 立体画像処理装置 | |
JP2004126676A (ja) | 画像処理装置およびその方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |