JPH10270506A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10270506A JPH10270506A JP9068286A JP6828697A JPH10270506A JP H10270506 A JPH10270506 A JP H10270506A JP 9068286 A JP9068286 A JP 9068286A JP 6828697 A JP6828697 A JP 6828697A JP H10270506 A JPH10270506 A JP H10270506A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- contact
- lead member
- lead members
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 239000000758 substrate Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 abstract description 12
- 229920005989 resin Polymers 0.000 abstract description 12
- 239000000853 adhesive Substances 0.000 abstract description 5
- 230000001070 adhesive effect Effects 0.000 abstract description 5
- 238000007789 sealing Methods 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 239000011810 insulating material Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
ず、直付けして外部リードと半導体チップのパッドとの
電気的接続を行うことができ、さらに樹脂封止を必要と
しない実装構造を提供すること。 【解決手段】 上記リード部材20が、上記半導体チッ
プに端部から嵌め込み可能な断面コ字形状嵌め込み部を
有し、該嵌め込み部がその弾性力または塑性変形により
上記半導体チップを挟持して上記リード部材の一端の接
点20aを半導体チップのパッド部11に直接接触可能
であるとともに、上記嵌め込み部がその内周に、上記リ
ード部材と上記半導体チップと上記接点を除き、絶縁遮
断する構成30を備え、上記複数のリード部材20が上
記絶縁層30を介して所定の間隔で並列配置されて一体
化され、上記半導体チップにその周縁端部から嵌め込ま
れる一体化部材100を構成している。
Description
付け基板との電気接続を行うリード部材を半導体チップ
に直付けした半導体装置の実装構造に関するものであ
る。
に、半導体チップ1をリードフレームのチップマウント
部2に固定し、ボンディングワイヤ3によってチップ1
上のパッドとリードフレームの外部リード4とを電気的
に接続し、次に全体を樹脂5で封止するのが一般的であ
った。しかし、チップ周囲に十分なクリアランスCが必
要なため、実装構造の小型化には不向きである。そのた
め、特開平1−171234号公報では外部リードを半
導体チップの側面に接着剤等の絶縁材料を介して直接密
着させて半導体装置の実装構造を小型化する技術が提案
されている。他方、特開平6−97351号公報ではボ
ンディングワイヤの代わりにインナーリードを用い、ワ
イヤのアーチによる封止樹脂の薄型化に対する制約を解
放するようにしている。
場合、外部リードのチップ側面への接着剤による接着は
不十分であるため、樹脂による封止構造が必要である。
また、依然として外部リードと半導体チップのパッドと
の接続にはボンディングワイヤおよびバンプ電極の溶着
により行っている。他方、後者の場合は封止樹脂の薄型
化に有効であるとしてもその効果には限度があり、しか
もインナーリードのアウターリード接続およびパッド部
へのボンディングが必要であり、組み立て工数の低減が
図れない。そこで、本発明は、外部リードを半導体チッ
プに接着剤を用いず、直付けして外部リードと半導体チ
ップのパッドとの電気的接続を行い、少ない組み立て工
数で実装できる構造を提供することを第1の目的とす
る。本発明の第2の目的はさらに樹脂封止を必要としな
い実装構造を提供することにある。
置は、複数のパッド部を有する半導体チップと該半導体
チップのパッド部と取り付け基板とを電気的に接続する
ための複数のリード部材とからなり、上記リード部材
が、1)上記半導体チップに端部から嵌め込み可能な断
面コ字形嵌め込み部を有し、該嵌め込み部がその弾性復
元力または塑性変形により上記半導体チップを挟持して
上記リード部材の一端の接点を半導体チップのパッド部
に直接接触可能であるとともに、2)上記嵌め込み部が
その内周に、上記リード部材と上記半導体チップとを上
記接点を除き、絶縁遮断する構成を備えることを特徴と
する半導体装置にある。すなわち、上記半導体装置によ
れば、上記嵌め込み部がその弾性復元力または塑性変形
によりリード部材は上記半導体チップを挟持して固定す
ることができ、しかも上記リード部材の一端の接点は半
導体チップのパッド部に直接接触し、その接触状態を保
持可能である。
e J-leaded package)形およびTSOP(Thin Small O
utline P-leaded package)のように断面C形状の金属
嵌め込み部を有するものだけでなく、例えば、TSOL
(Thin Small Outline L-leaded package)のように、
嵌め込み部をリード部材とそれを取り巻く絶縁材料とで
構成する場合にも適用可能である。前者の場合、上記リ
ード部材は全体として断面C形状の金属嵌め込み部を有
し、その嵌め込み部が少なくとも接点を除き、その内周
に絶縁層を備え、断面コ字形状となるので、上記半導体
チップの挟持力を確保する上で好ましい。
記複数のリード部材が上記絶縁層を介して所定の間隔を
おいて配列配置されて一体化され、上記半導体チップに
その周縁端部から嵌め込まれるまたは上記半導体チップ
を内挿するカバー部材を構成している場合もある。この
場合、複数のリード部材は半導体チップをカバーし、そ
の表面保護状態を半導体チップに挟持固定されて保持す
ることができるから、敢えてリード部材および半導体チ
ップを樹脂封止する必要がない。
有する半導体チップと該半導体チップのパッド部と取り
付け基板とを電気的に接続するための複数のリード部材
とからなり、上記リード部材は少なくとも一端を接点と
する金属部を有し、各々のリード部材はその一部を、上
記半導体チップに端部から嵌め込み可能な断面コ字形の
嵌め込み部を有する絶縁性チャンネル部材に埋設し、互
いに長手方向に所定間隔をおいて配列固定されて一体化
されるとともに、上記リード部材を上記半導体チップと
上記接点を除き、絶縁遮断する構成を備え、上記各リー
ド部材は塑性変形可能で、その一端の接点を半導体チッ
プのパッド部に直接押圧接触可能でかつその形状を保持
可能であることを特徴とする半導体装置が挙げられる。
る半導体チップと該半導体チップのパッド部と取り付け
基板とを電気的に接続するための複数のリード部材とか
らなり、上記リード部材は少なくとも一端を接点とする
金属部を有し、各々のリード部材は、上記半導体チップ
を内挿可能な断面ロ字形の嵌め込み部を有する絶縁性矩
形筒部材にその少なくとも1側縁を挟持するようにその
一部を埋設し、互いに長手方向に所定間隔をおいて配列
固定されて一体化されるとともに、上記リード部材を上
記半導体チップと上記接点を除き、絶縁遮断する構成を
備え、上記各リード部材は塑性変形可能で、その一端の
接点を半導体チップのパッド部に直接押圧接触可能でか
つその形状を保持可能であることを特徴とする半導体装
置が挙げられる。
材の1ピン位置を表示するマークを有するのが実装上好
ましい。
に接続後半導体チップ表面に特殊保護膜コートを付加形
成し、チップの信頼性を害することを排除することもで
きる。
11として左側には複数のリード部材を一体化したもの
100と、右側には個別的なもの20を複数個実装した
状態を示す斜視図である。個別的に実装されるリード部
材20は第1実施例として図3に示すように、断面C形
状をなし、C形状の一端の接点20aとそれに対向する
他端に接触点20bを有する。C形状の内面部には絶縁
性樹脂30が上記接点20aとそれに対向する接触点2
0bを除き、モールドされて断面コ字形状の嵌め込み部
を形成している。したがって、上記DRAMチップ10
に端部から嵌め込まれる。リード部材20は、嵌め込み
後上下端部をパッド11に押圧してチップ10を挟持さ
せると、上記接点20aは半導体チップのパッド11に
直接接触する。この接触状態は、上記嵌め込み部が断面
コ字形状部分の弾性復元力または塑性変形により上記半
導体チップを挟持しているので保持可能である。他方、
上記嵌め込み部がその内周に、絶縁層30を備えるの
で、上記リード部材と上記半導体チップとは電気的に絶
縁遮断される。なお、リード部材20のチップ10の裏
面との接触点20bはチップ側に形成された絶縁層12
により絶縁することができる。
こでは、従来のTSOP形と同等の機能を果たすべく、
断面C形状をなす本体部分23に、図3と同様、C形状
の一端の接点23aとそれに対向する他端に接触点23
bを有するだけでなく、図示しない取り付け基板との接
合のための本体部分23から側方に突出した外部端子2
3cを有している。また、図3では、チップ10の裏面
との接触点2に部分的に絶縁層12を設けたが、図4で
はチップ10の裏面全体に絶縁膜13を形成している。
マスキングの必要がないので、形成が容易である。
こでは、従来のSOJ形と同等の機能を果たすべく、断
面C形状をなす本体部分24を一部を下方に膨出させ、
下方膨出部分24cを形成する。他は図3と同様、本体
部分の一端に接点24aを、それに対向する他端に接触
点24bを設けている。したがって、図示しない取り付
け基板との接合は上記膨出部分24cにおいて行われ
る。また、図3では、チップ10の裏面との接触点20
bに部分的に絶縁層12を設けたが、ここでは絶縁層3
0を下方接触点24b側にまで延ばしてその延在部30
aで下方接触点24bとチップ10とを絶縁するので、
チップの裏面には特に絶縁膜を形成する必要がない。こ
れにより第1実施例における絶縁層12および第2実施
例における絶縁膜13を形成する工程を省略することが
できる。
本体部分20は図3と同様であり、断面C形状をなし、
C形状の一端の接点20aとそれに対向する他端に接触
点20bを有する。さらに、本体部分20の挟持力によ
る固定を強化するために接点20aの先端に突起20d
を形成する一方、半導体チップ10のパッド部11に窪
み11aを形成し、上記接点の突起20dがパッド部1
1の窪み11aに嵌入するようにするのがよい。これに
よりチップ10に対するリード部材20の接続を強化す
ることができる。なお、本実施例を含め、上述の実施例
の場合、導電性接着剤を併用して半導体チップのリード
部材による挟持固定力を強化するのが好ましい。
複数のパッド部を有する半導体チップに取り付け、該半
導体チップのパッド部と取り付け基板とを電気的に接続
するようにしたが、上記リード部材を上記絶縁材料を利
用して一体化することにより、取り付けの簡略化および
半導体チップ10の保護機能を果たすことができる。
3で示すリード部材20と同一の形状の断面C形リード
部材20がその内周部を、上記半導体チップ10に端部
から嵌め込み可能な断面コ字形の嵌め込み部を有する絶
縁性チャンネル部材31に埋設され、互いに長手方向に
一定間隔をおいて配列固定されて一体化されている。し
たがって、上記リード部材20を上記半導体チップ10
と上記接点20a、接触点20bを除き、絶縁性チャン
ネル部材31により遮断する構成を備える。上記各リー
ド部材20は塑性変形可能で、その一端の接点20aを
半導体チップのパッド部に直接押圧接触可能でかつその
形状を保持可能である。
内にリード部材20を所定間隔をおいて配列配置し、上
記絶縁性チャンネル部材31を射出成形することにより
製造することができる。この一体化リード部材100を
使用することにより、個々のリード部材20とパッド1
1とを接続する工程を一度に行うことができるだけでな
く、リード部の強度を向上させることができる。このよ
うな一体化リード部材を用いるときは、上記一体化リー
ド部材100の1ピン位置にそれを表示するマーク21
を設けると、チップの方向が区別でき、取り付け作業上
好ましい。
1ピン位置のリード部材を角形形状21としたが、図2
の一体化リード部材101では1ピン位置のリード部材
22を着色している。このような1ピン位置を表示した
一体化リード部材100、101に代えてそれ以外の位
置では同一のリード部材20を上記半導体チップ10に
端部から嵌め込み可能な断面コ字形の嵌め込み部を有す
る絶縁性チャンネル部材31に埋設され、互いに長手方
向に所定間隔をおいて配列固定し、一体化したリード部
材102が嵌め込まれる(図2右側参照)。
ード部材20との組み合わせ接合の状態を示したが、図
2では1ピン位置を表示した一体化リード部材101
と、表示のない一体化リード部材102とを半導体チッ
プ10の周囲から嵌め込んだ形態を示すもので、樹脂モ
ールドの効果を持たせることができる。なお、一体化リ
ード部材100、101および102では断面形状が図
3のリード部材20を使用したが、図4〜図6の断面形
状のリード部材はもちろん種々の断面形状のリード部材
に対し適用することができる。
に代え、上記半導体チップ10を内挿可能な断面ロ字形
の嵌め込み部41を有する絶縁性矩形筒部材40を用い
る場合の具体例を示すものである。複数のリード部材と
して断面形状が図3に示すリード部材20を用い、上記
矩形筒部材の両側縁を挟持するように内周部を一部埋め
込み、互いに長手方向に所定間隔をおいて配列固定され
て一体化され、箱型リード部材103を形成している。
この場合、各リード部材20は図3に示すと同様に上記
半導体チップ10と上記接点20a、接触点20bを除
き、絶縁遮断する絶縁層40aを備え、各リード部材2
0は塑性変形可能で、その一端の接点20aを半導体チ
ップ10のパッド部11に直接押圧接触可能でかつその
形状を保持可能である。
にリード部材20を所定間隔で配置し、上記絶縁性矩形
筒部材40を射出成形することにより製造することがで
きる。この箱型リード部材103を使用することによ
り、個々のリード部材20とパッド11とを接続する工
程を一度に行うことができるだけでなく、半導体チップ
10を包囲し、それを樹脂モールドするのと同様に保護
することができる。なお、上記箱型リード部材103で
は断面形状が図3のリード部材20を使用したが、図4
〜図6の断面形状のリード部材はもちろん種々の断面形
状のリード部材に対し適用することができる。
チップに接続後半導体チップ表面にガラスコートを付加
形成することができ、リード部およびパッド部の酸化、
腐食を防止することができる。
よれば、リード部材を嵌め込み形式とし、その弾性力ま
たは塑性変形により上記半導体チップを挟持して上記リ
ード部材の一端の接点を半導体チップのパッド部に直接
接触させるとともに、嵌め込み部がその内周を上記半導
体チップと上記接点を除き、絶縁遮断したので、リード
部材の直付け実装構造とすることができる。したがっ
て、金線等の部品点数および組み立て作業工数を減らす
ことができる。特に、上記リード部材が全体として断面
C形状の金属嵌め込み部を有し、その嵌め込み部が少な
くとも接点を除き、その内周に絶縁層を備え、断面コ字
形状となっていると、半導体チップに対する挟持力を十
分に確保することができる。
ップに端部から嵌め込み可能な断面コ字形の嵌め込み部
を有する絶縁性チャンネル部材に埋設し、互いに長手方
向に所定間隔をおいて配列固定し、一体化すると、リー
ド部が強化されるだけでなく、組み付け作業がより簡単
となる。
チップを内挿可能な断面ロ字形の嵌め込み部を有する絶
縁性矩形筒部材にその少なくとも1側縁を挟持するよう
に、互いに長手方向に所定間隔をおいて配列固定し、一
体化すると、リード部が強化されるだけでなく、半導体
チップほぼ全体をカバーすることもできるので、樹脂封
止する必要がなく、組み付け作業がより簡単となる。
材の1ピン位置を表示するマークを有すると、1ピン位
置を基準として実装位置を容易に判断することができる
ので実装が容易となる。
半導体チップに接続後半導体チップ表面に特殊保護膜コ
ートを付加形成することにより、チップの信頼性を向上
させることができる。
斜視図である。
斜視図である。
を示す側面図である。
を示す側面図である。
を示す側面図である。
を示す側面図である。
斜視図である。
を示す側面図である。
ある。
1、22、23、24リード部材、30 絶縁部材、3
1 チャンネル部材、40 矩形筒部材、100〜10
2 一体化リード部材、103 箱型リード部材。
Claims (6)
- 【請求項1】 複数のパッド部を有する半導体チップと
該半導体チップのパッド部と取り付け基板とを電気的に
接続するための複数のリード部材とからなり、 上記リード部材が、1)上記半導体チップに端部から嵌
め込み可能な断面コ字形嵌め込み部を有し、該嵌め込み
部がその弾性復元力または塑性変形により上記半導体チ
ップを挟持して上記リード部材の一端の接点を半導体チ
ップのパッド部に直接接触可能であるとともに、2)上
記嵌め込み部がその内周に、上記リード部材と上記半導
体チップとを上記接点を除き、絶縁遮断する構成を備え
ることを特徴とする半導体装置。 - 【請求項2】 上記リード部材が全体として断面C形状
の金属嵌め込み部を有し、その嵌め込み部が少なくとも
接点を除き、その内周に絶縁層を備え、断面コ字形状と
なっている請求項1記載の半導体装置。 - 【請求項3】 複数のパッド部を有する半導体チップと
該半導体チップのパッド部と取り付け基板とを電気的に
接続するための複数のリード部材とからなり、 上記リード部材は少なくとも一端を接点とする金属部を
有し、各々のリード部材はその一部を、上記半導体チッ
プに端部から嵌め込み可能な断面コ字形の嵌め込み部を
有する絶縁性チャンネル部材に埋設し、互いに長手方向
に所定間隔をおいて配列固定されて一体化されるととも
に、上記リード部材を上記半導体チップと上記接点を除
き、絶縁遮断する構成を備え、 上記各リード部材は塑性変形可能で、その一端の接点を
半導体チップのパッド部に直接押圧接触可能でかつその
形状を保持可能であることを特徴とする半導体装置。 - 【請求項4】 複数のパッド部を有する半導体チップと
該半導体チップのパッド部と取り付け基板とを電気的に
接続するための複数のリード部材とからなり、 上記リード部材は少なくとも一端を接点とする金属部を
有し、各々のリード部材は、上記半導体チップを内挿可
能な断面ロ字形の嵌め込み部を有する絶縁性矩形筒部材
にその少なくとも1側縁を挟持するようにその一部を埋
設し、互いに長手方向に所定間隔をおいて配列固定され
て一体化されるとともに、上記リード部材を上記半導体
チップと上記接点を除き、絶縁遮断する構成を備え、 上記各リード部材は塑性変形可能で、その一端の接点を
半導体チップのパッド部に直接押圧接触可能でかつその
形状を保持可能であることを特徴とする半導体装置。 - 【請求項5】 上記リード部材の1ピン位置を表示する
マークを有する請求項3または4記載の半導体装置。 - 【請求項6】 上記複数のリード部材を上記半導体チッ
プに接続後半導体チップ表面に保護膜コートを付加形成
してなる請求項1〜4のいずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9068286A JPH10270506A (ja) | 1997-03-21 | 1997-03-21 | 半導体装置 |
US08/895,557 US6147398A (en) | 1997-03-21 | 1997-07-16 | Semiconductor device package |
KR1019970041051A KR100271011B1 (ko) | 1997-03-21 | 1997-08-26 | 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9068286A JPH10270506A (ja) | 1997-03-21 | 1997-03-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10270506A true JPH10270506A (ja) | 1998-10-09 |
Family
ID=13369384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9068286A Pending JPH10270506A (ja) | 1997-03-21 | 1997-03-21 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6147398A (ja) |
JP (1) | JPH10270506A (ja) |
KR (1) | KR100271011B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102077341A (zh) * | 2008-06-26 | 2011-05-25 | Nxp股份有限公司 | 封装半导体产品及其制造方法 |
JP2011119582A (ja) * | 2009-12-07 | 2011-06-16 | Shindengen Electric Mfg Co Ltd | 基板の積層固定構造、及び、基板の積層固定方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3360655B2 (ja) * | 1999-07-08 | 2002-12-24 | 日本電気株式会社 | 半導体装置 |
JP2001223323A (ja) * | 2000-02-10 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置 |
US6576992B1 (en) * | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
SG120123A1 (en) * | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
US6940013B2 (en) * | 2003-11-14 | 2005-09-06 | Vlt, Inc. | Surface mounting a power converter |
EP2390909A1 (en) * | 2010-05-24 | 2011-11-30 | Jerry Hu | Miniature packaging for discrete circuit components |
DE102010062547B4 (de) * | 2010-12-07 | 2021-10-28 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Herstellung einer Schaltungsanordnung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2565360B2 (ja) * | 1987-12-25 | 1996-12-18 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
US5081520A (en) * | 1989-05-16 | 1992-01-14 | Minolta Camera Kabushiki Kaisha | Chip mounting substrate having an integral molded projection and conductive pattern |
US5224021A (en) * | 1989-10-20 | 1993-06-29 | Matsushita Electric Industrial Co., Ltd. | Surface-mount network device |
US5397916A (en) * | 1991-12-10 | 1995-03-14 | Normington; Peter J. C. | Semiconductor device including stacked die |
JP3232697B2 (ja) * | 1992-09-14 | 2001-11-26 | ソニー株式会社 | 樹脂封止型半導体装置 |
US5413970A (en) * | 1993-10-08 | 1995-05-09 | Texas Instruments Incorporated | Process for manufacturing a semiconductor package having two rows of interdigitated leads |
JPH088389A (ja) * | 1994-04-20 | 1996-01-12 | Fujitsu Ltd | 半導体装置及び半導体装置ユニット |
US5665648A (en) * | 1995-12-21 | 1997-09-09 | Hughes Electronics | Integrated circuit spring contact fabrication methods |
-
1997
- 1997-03-21 JP JP9068286A patent/JPH10270506A/ja active Pending
- 1997-07-16 US US08/895,557 patent/US6147398A/en not_active Expired - Fee Related
- 1997-08-26 KR KR1019970041051A patent/KR100271011B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102077341A (zh) * | 2008-06-26 | 2011-05-25 | Nxp股份有限公司 | 封装半导体产品及其制造方法 |
JP2011119582A (ja) * | 2009-12-07 | 2011-06-16 | Shindengen Electric Mfg Co Ltd | 基板の積層固定構造、及び、基板の積層固定方法 |
Also Published As
Publication number | Publication date |
---|---|
US6147398A (en) | 2000-11-14 |
KR100271011B1 (ko) | 2000-12-01 |
KR19980079322A (ko) | 1998-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100356455B1 (ko) | 반도체장치 및 그 제조방법 | |
KR950021448A (ko) | 반도체 장치 및 그 제조방법 | |
US7595549B2 (en) | Surface mount semiconductor device | |
JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
KR960005972A (ko) | 수지 밀폐형 반도체 장치 및 그 제조 방법 | |
JPH10270506A (ja) | 半導体装置 | |
JP4424199B2 (ja) | 半導体装置 | |
JP2000208686A (ja) | パワ―モジュ―ルのパッケ―ジ構造 | |
KR20040106231A (ko) | 전력용 반도체장치 | |
US20190229044A1 (en) | Lead frame with plated lead tips | |
JPH07211847A (ja) | 半導体装置とその製造方法及びその搭載構造と搭載方法 | |
JP3179397B2 (ja) | 半導体装置及びその製造方法 | |
JPH0366150A (ja) | 半導体集積回路装置 | |
JPH02303055A (ja) | リードフレーム | |
JPH0366152A (ja) | 半導体集積回路モジュール | |
JPS62296541A (ja) | 樹脂封止型半導体装置 | |
KR19980079223A (ko) | 반도체 장치 및 그의 제조 방법 | |
JPH11219969A (ja) | 半導体装置 | |
KR100867571B1 (ko) | 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법 | |
JP3049040B1 (ja) | 半導体装置の製造方法 | |
JPS61194861A (ja) | 樹脂封止型半導体装置 | |
JP2008016597A (ja) | 半導体装置の製造方法 | |
JP3007806B2 (ja) | 半導体装置およびその製造方法とそれに用いるリードフレーム | |
JPH06278393A (ja) | Icモジュールと、その製造方法 | |
JP2000307035A (ja) | 半導体の補強構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061017 |