JP3043493B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3043493B2 JP3043493B2 JP3298836A JP29883691A JP3043493B2 JP 3043493 B2 JP3043493 B2 JP 3043493B2 JP 3298836 A JP3298836 A JP 3298836A JP 29883691 A JP29883691 A JP 29883691A JP 3043493 B2 JP3043493 B2 JP 3043493B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion prevention
- antifuse layer
- prevention film
- diffusion preventing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に下層拡散防止膜上に安定した所定電圧値以
上で導電体となるアンチフューズ層を形成して安定した
素子特性を得ることができる半導体装置の製造方法に関
する。近年、半導体装置においては、回路の試作等の段
階で配線間にアンチフューズを形成した後、選択的にフ
ューズをショートさせることにより多様な回路を簡便に
制作する方法が行われているが、配線間のアンチフュー
ズを容易に且つ平坦性よく形成する方法が要求されてい
る。
に係り、特に下層拡散防止膜上に安定した所定電圧値以
上で導電体となるアンチフューズ層を形成して安定した
素子特性を得ることができる半導体装置の製造方法に関
する。近年、半導体装置においては、回路の試作等の段
階で配線間にアンチフューズを形成した後、選択的にフ
ューズをショートさせることにより多様な回路を簡便に
制作する方法が行われているが、配線間のアンチフュー
ズを容易に且つ平坦性よく形成する方法が要求されてい
る。
【０００２】このためにはピラー法により簡便に安定性
良く配線間のアンチフューズを形成させる半導体装置の
製造方法が要求されている。
良く配線間のアンチフューズを形成させる半導体装置の
製造方法が要求されている。
【０００３】
【従来の技術】図３は従来の半導体装置の製造方法を説
明する図である。図３において、31はＡｌ等の下層配線
であり、この下層配線31上にはＴｉＮ等の下層拡散防止
膜32が形成され、この下層拡散防止膜32上には開口部33
を有するＰＳＧ等の層間絶縁膜34が形成されている。そ
して、開口部33内の下層拡散防止膜32とコンタクトを取
るようにアモルファスシリコン等の所定電圧値以上で導
電体となるアンチフューズ層35及びＴｉＮ等の上層拡散
防止膜36が形成され、更に上層拡散防止膜36を覆うよう
にＡｌ等の上層配線37が形成されている。
明する図である。図３において、31はＡｌ等の下層配線
であり、この下層配線31上にはＴｉＮ等の下層拡散防止
膜32が形成され、この下層拡散防止膜32上には開口部33
を有するＰＳＧ等の層間絶縁膜34が形成されている。そ
して、開口部33内の下層拡散防止膜32とコンタクトを取
るようにアモルファスシリコン等の所定電圧値以上で導
電体となるアンチフューズ層35及びＴｉＮ等の上層拡散
防止膜36が形成され、更に上層拡散防止膜36を覆うよう
にＡｌ等の上層配線37が形成されている。
【０００４】次に、その半導体装置の製造方法を説明す
る。ここでは、下層配線31上の下層拡散防止膜32形成工
程から上層配線37形成工程までを具体的に説明する。ま
ず、図３（ａ）に示すように、スパッタ法等によりＡｌ
下層配線31上にＴｉＮを堆積して下層拡散防止膜32を形
成した後、ＣＶＤ法等により下層拡散防止膜32上にＰＳ
Ｇを堆積して層間絶縁膜34を形成する。
る。ここでは、下層配線31上の下層拡散防止膜32形成工
程から上層配線37形成工程までを具体的に説明する。ま
ず、図３（ａ）に示すように、スパッタ法等によりＡｌ
下層配線31上にＴｉＮを堆積して下層拡散防止膜32を形
成した後、ＣＶＤ法等により下層拡散防止膜32上にＰＳ
Ｇを堆積して層間絶縁膜34を形成する。
【０００５】次に、図３（ｂ）に示すように、ＲＩＥ等
により層間絶縁膜34を異方性エッチングして下層拡散防
止膜32が露出された開口部33を形成する。次に、図３
（ｃ）に示すように、開口部33内の下層拡散防止膜32と
コンタクトを取るようにアモルファスシリコンからなる
アンチフューズ層35及びＴｉＮからなる上層拡散防止膜
36を形成する。
により層間絶縁膜34を異方性エッチングして下層拡散防
止膜32が露出された開口部33を形成する。次に、図３
（ｃ）に示すように、開口部33内の下層拡散防止膜32と
コンタクトを取るようにアモルファスシリコンからなる
アンチフューズ層35及びＴｉＮからなる上層拡散防止膜
36を形成する。
【０００６】そして、スパッタ法等により上層拡散防止
膜36を覆うようにＡｌを堆積して上層配線37を形成する
ことにより、図３（ｄ）に示すような配線構造を得るこ
とができる。
膜36を覆うようにＡｌを堆積して上層配線37を形成する
ことにより、図３（ｄ）に示すような配線構造を得るこ
とができる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法では、下層拡散防止膜32
上に層間絶縁膜34を形成し、層間絶縁膜34に下層拡散防
止膜32が露出された開口部33を形成した後、ウェットク
リーニング、熱処理工程等を経てアンチフューズ層35を
形成していたため、ＴｉＮからなる下層拡散防止膜32が
酸化され易く、このようにＴｉＮ下層拡散防止膜32表面
に酸化膜が生じた状態で開口部33内の下層拡散防止膜32
とコンタクトを取るようにアンチフューズ層35を形成す
ると、平坦性の良好な安定したアンチフューズ層35を形
成し難くなってしまい、コンタクト抵抗が増加する等素
子特性が不安定になってしまうという問題があった。
た従来の半導体装置の製造方法では、下層拡散防止膜32
上に層間絶縁膜34を形成し、層間絶縁膜34に下層拡散防
止膜32が露出された開口部33を形成した後、ウェットク
リーニング、熱処理工程等を経てアンチフューズ層35を
形成していたため、ＴｉＮからなる下層拡散防止膜32が
酸化され易く、このようにＴｉＮ下層拡散防止膜32表面
に酸化膜が生じた状態で開口部33内の下層拡散防止膜32
とコンタクトを取るようにアンチフューズ層35を形成す
ると、平坦性の良好な安定したアンチフューズ層35を形
成し難くなってしまい、コンタクト抵抗が増加する等素
子特性が不安定になってしまうという問題があった。
【０００８】そこで本発明は、アンチフューズ層が形成
される下層拡散防止膜表面を酸化し難くすることがで
き、下層拡散防止膜上に平坦性の良好な安定したアンチ
フューズ層を形成することができ、安定した素子特性を
得ることができる半導体装置の製造方法を提供すること
を目的としている。
される下層拡散防止膜表面を酸化し難くすることがで
き、下層拡散防止膜上に平坦性の良好な安定したアンチ
フューズ層を形成することができ、安定した素子特性を
得ることができる半導体装置の製造方法を提供すること
を目的としている。
【０００９】
【課題を解決するための手段】本発明による半導体装置
の製造方法は上記目的達成のため、下層配線上に下層拡
散防止膜、アンチフューズ層及び上層拡散防止膜を順次
形成する工程と、次いで、該上層拡散防止膜及び該アン
チフューズ層を順次エッチングして部分的に該下層拡散
防止膜を露出させるとともに、部分的に該上層拡散防止
膜及び該アンチフューズ層を残す工程と、次いで、露出
された該下層拡散防止膜と残された該上層拡散防止膜及
び該アンチフューズ層とを覆うように層間絶縁膜を形成
する工程と、次いで、該層間絶縁膜をエッチングして該
上層拡散防止膜が露出された開口部を形成する工程と、
次いで、該開口部内の該上層拡散防止膜とコンタクトを
取るように上層配線を形成する工程とを含むものであ
る。
の製造方法は上記目的達成のため、下層配線上に下層拡
散防止膜、アンチフューズ層及び上層拡散防止膜を順次
形成する工程と、次いで、該上層拡散防止膜及び該アン
チフューズ層を順次エッチングして部分的に該下層拡散
防止膜を露出させるとともに、部分的に該上層拡散防止
膜及び該アンチフューズ層を残す工程と、次いで、露出
された該下層拡散防止膜と残された該上層拡散防止膜及
び該アンチフューズ層とを覆うように層間絶縁膜を形成
する工程と、次いで、該層間絶縁膜をエッチングして該
上層拡散防止膜が露出された開口部を形成する工程と、
次いで、該開口部内の該上層拡散防止膜とコンタクトを
取るように上層配線を形成する工程とを含むものであ
る。
【００１０】
【作用】本発明では、後述する図１、２に示すように、
下層配線１上に下層拡散防止膜２、アンチフューズ層３
及び上層拡散防止膜４を順次連続成長させた後、上層拡
散防止膜４及びアンチフューズ層３をエッチングして部
分的に下層拡散熱防止膜２を露出させるとともに、部分
的に上層拡散防止膜４及びアンチフューズ層３を残して
上層拡散防止膜４及びアンチフューズ層３からなるピラ
ーを形成するようにしたため、従来の層間絶縁膜に形成
された開口部内の下層拡散防止膜上にアンチフューズ層
を形成する場合のようなウェットクリーニング、熱処理
工程を経ずに下層拡散防止膜２上にアンチフェーズ層３
を成長させることができる。このため、アンチフューズ
層３が形成される下層拡散防止膜２表面を酸化し難くす
ることができ、下層拡散防止膜２表面に酸化膜が形成さ
れていない状態でアンチフューズ層３を成長させること
ができる。従って、平坦性の良好な安定したアンチフュ
ーズ層３を形成することができる。
下層配線１上に下層拡散防止膜２、アンチフューズ層３
及び上層拡散防止膜４を順次連続成長させた後、上層拡
散防止膜４及びアンチフューズ層３をエッチングして部
分的に下層拡散熱防止膜２を露出させるとともに、部分
的に上層拡散防止膜４及びアンチフューズ層３を残して
上層拡散防止膜４及びアンチフューズ層３からなるピラ
ーを形成するようにしたため、従来の層間絶縁膜に形成
された開口部内の下層拡散防止膜上にアンチフューズ層
を形成する場合のようなウェットクリーニング、熱処理
工程を経ずに下層拡散防止膜２上にアンチフェーズ層３
を成長させることができる。このため、アンチフューズ
層３が形成される下層拡散防止膜２表面を酸化し難くす
ることができ、下層拡散防止膜２表面に酸化膜が形成さ
れていない状態でアンチフューズ層３を成長させること
ができる。従って、平坦性の良好な安定したアンチフュ
ーズ層３を形成することができる。
【００１１】
【実施例】以下、本発明を図面に基づいて説明する。図
１、２は本発明の一実施例に則した半導体装置の製造方
法を説明する図である。図１において、１はＡｌ等の下
層配線であり、２、３、４はこの下層配線１上に順次形
成された各々ＴｉＮ等の下層拡散防止膜２、アモルファ
スシリコン等の所定電圧値以上で導電体となるアンチフ
ューズ層、ＴｉＮ等の上層拡散防止膜である。そして、
５は上層拡散防止膜４が露出された開口部６及び下層拡
散防止膜２が露出された開口部７を有するＰＳＧ等の層
間絶縁膜であり、８は開口部６内の上層拡散防止膜４及
び開口部７内の下層拡散防止膜２とコンタクトを取るよ
うに形成されたＡｌ等の上層配線である。
１、２は本発明の一実施例に則した半導体装置の製造方
法を説明する図である。図１において、１はＡｌ等の下
層配線であり、２、３、４はこの下層配線１上に順次形
成された各々ＴｉＮ等の下層拡散防止膜２、アモルファ
スシリコン等の所定電圧値以上で導電体となるアンチフ
ューズ層、ＴｉＮ等の上層拡散防止膜である。そして、
５は上層拡散防止膜４が露出された開口部６及び下層拡
散防止膜２が露出された開口部７を有するＰＳＧ等の層
間絶縁膜であり、８は開口部６内の上層拡散防止膜４及
び開口部７内の下層拡散防止膜２とコンタクトを取るよ
うに形成されたＡｌ等の上層配線である。
【００１２】次に、その半導体装置の製造方法を説明す
る。ここでは、下層配線１上の下層拡散防止膜２形成工
程から上層配線８形成工程までを具体的に説明する。ま
ず、図１（ａ）に示すように、Ａｌ下層配線１上にＴｉ
Ｎ、アモルファスシリコン及びＴｉＮを順次堆積して膜
厚1000Å程度の下層拡散防止膜２、膜厚1000Å程度のア
ンチフューズ層３及び膜厚1000Å程度の上層拡散防止膜
４を順次形成する。ここでは、ＴｉＮ下層拡散防止膜２
及びＴｉＮ上層拡散防止膜４はスパッタ法等により形成
し、アモルファスシリコンアンチフューズ層３はＣＶＤ
法等により形成する。
る。ここでは、下層配線１上の下層拡散防止膜２形成工
程から上層配線８形成工程までを具体的に説明する。ま
ず、図１（ａ）に示すように、Ａｌ下層配線１上にＴｉ
Ｎ、アモルファスシリコン及びＴｉＮを順次堆積して膜
厚1000Å程度の下層拡散防止膜２、膜厚1000Å程度のア
ンチフューズ層３及び膜厚1000Å程度の上層拡散防止膜
４を順次形成する。ここでは、ＴｉＮ下層拡散防止膜２
及びＴｉＮ上層拡散防止膜４はスパッタ法等により形成
し、アモルファスシリコンアンチフューズ層３はＣＶＤ
法等により形成する。
【００１３】次に、図１（ｂ）に示すように、ＲＩＥ等
により上層拡散防止膜４及びアンチフューズ層３を順次
エッチングして部分的に上層拡散防止膜４及びアンチフ
ューズ層３からなるピラーを残すとともに、部分的に下
層拡散防止膜２を露出させる。次に、図１（ｃ）に示す
ように、残された上層拡散防止膜４及びアンチフューズ
層３からなるピラーと露出された下層拡散防止膜２とを
覆うようにＣＶＤ法等によりＰＳＧを堆積して膜厚8000
Å程度の層間絶縁膜５を形成する。
により上層拡散防止膜４及びアンチフューズ層３を順次
エッチングして部分的に上層拡散防止膜４及びアンチフ
ューズ層３からなるピラーを残すとともに、部分的に下
層拡散防止膜２を露出させる。次に、図１（ｃ）に示す
ように、残された上層拡散防止膜４及びアンチフューズ
層３からなるピラーと露出された下層拡散防止膜２とを
覆うようにＣＶＤ法等によりＰＳＧを堆積して膜厚8000
Å程度の層間絶縁膜５を形成する。
【００１４】次に、図２（ｄ）に示すように、ＲＩＥ等
により層間絶縁膜５をエッチングして上層拡散防止膜４
が露出された開口幅１μｍ程度の開口部６を形成すると
ともに、下層拡散防止膜２が露出された開口幅１μｍ程
度の開口部７を形成する。そして、開口部６内の上層拡
散防止膜４及び開口部７内の下層拡散防止膜２とコンタ
クトを取るようにスパッタ法等によりＡｌを堆積して膜
厚１μｍ程度の上層配線８を形成することにより、図２
（ｅ）に示すような配線構造を得ることができる。
により層間絶縁膜５をエッチングして上層拡散防止膜４
が露出された開口幅１μｍ程度の開口部６を形成すると
ともに、下層拡散防止膜２が露出された開口幅１μｍ程
度の開口部７を形成する。そして、開口部６内の上層拡
散防止膜４及び開口部７内の下層拡散防止膜２とコンタ
クトを取るようにスパッタ法等によりＡｌを堆積して膜
厚１μｍ程度の上層配線８を形成することにより、図２
（ｅ）に示すような配線構造を得ることができる。
【００１５】このように、本実施例では、下層配線１上
に下層拡散防止膜２、アンチフューズ層３及び上層拡散
防止膜４を順次形成した後、上層拡散防止膜４及びアン
チフューズ層３をエッチングして下層拡散防止膜２を露
出させるとともに、上層拡散防止膜４及びアンチフュー
ズ層３からなるピラーを形成し、次いで、上層拡散防止
膜４及び下層拡散防止膜２が露出された開口部６、７を
有する層間絶縁膜５を形成した後、この開口部６、７内
の上層拡散防止膜４及び下層拡散防止膜２とコンタクト
を取るように上層配線８を形成するようにしている。こ
のように、下層配線１上に下層拡散防止膜２、アンチフ
ューズ層３及び上層拡散防止膜４を順次連続成長（連続
でなくてもよい）させた後、上層拡散防止膜４及びアン
チフューズ層３をエッチングして上層拡散防止膜４及び
アンチフューズ層３からなるピラーを形成するようにし
たため、従来の開口部内の下層拡散防止膜上にアンチフ
ューズ層を形成する場合のようなウエットクリーニン
グ、熱処理工程を経ずに下層拡散防止膜２上にアンチフ
ューズ層３を成長させることができる。このため、アン
チフューズ層３が形成される下層拡散防止膜２表面を酸
化し難くすることができ、下層拡散防止膜２表面に酸化
膜が形成されていない状態でアンチフューズ層３を成長
させることができ、平坦性の良好な安定したアンチフュ
ーズ層３を形成することができる。従って、コンタクト
抵抗の増加を生じ難くすることができる等安定した素子
特性を得ることができる。
に下層拡散防止膜２、アンチフューズ層３及び上層拡散
防止膜４を順次形成した後、上層拡散防止膜４及びアン
チフューズ層３をエッチングして下層拡散防止膜２を露
出させるとともに、上層拡散防止膜４及びアンチフュー
ズ層３からなるピラーを形成し、次いで、上層拡散防止
膜４及び下層拡散防止膜２が露出された開口部６、７を
有する層間絶縁膜５を形成した後、この開口部６、７内
の上層拡散防止膜４及び下層拡散防止膜２とコンタクト
を取るように上層配線８を形成するようにしている。こ
のように、下層配線１上に下層拡散防止膜２、アンチフ
ューズ層３及び上層拡散防止膜４を順次連続成長（連続
でなくてもよい）させた後、上層拡散防止膜４及びアン
チフューズ層３をエッチングして上層拡散防止膜４及び
アンチフューズ層３からなるピラーを形成するようにし
たため、従来の開口部内の下層拡散防止膜上にアンチフ
ューズ層を形成する場合のようなウエットクリーニン
グ、熱処理工程を経ずに下層拡散防止膜２上にアンチフ
ューズ層３を成長させることができる。このため、アン
チフューズ層３が形成される下層拡散防止膜２表面を酸
化し難くすることができ、下層拡散防止膜２表面に酸化
膜が形成されていない状態でアンチフューズ層３を成長
させることができ、平坦性の良好な安定したアンチフュ
ーズ層３を形成することができる。従って、コンタクト
抵抗の増加を生じ難くすることができる等安定した素子
特性を得ることができる。
【００１６】
【発明の効果】本発明によれば、アンチフューズ層が形
成される下層拡散防止膜表面を酸化し難くすることがで
き、下層拡散防止膜上に平坦性の良好な安定したアンチ
フューズ層を形成することができ、安定した素子特性を
得ることができるという効果がある。
成される下層拡散防止膜表面を酸化し難くすることがで
き、下層拡散防止膜上に平坦性の良好な安定したアンチ
フューズ層を形成することができ、安定した素子特性を
得ることができるという効果がある。
【図１】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図２】本発明の一実施例に則した半導体装置の製造方
法を説明する図である。
法を説明する図である。
【図３】従来例の半導体装置の製造方法を説明する図で
ある。
ある。
Claims (1)
- 【請求項１】 下層配線（１）上に下層拡散防止膜
（２）、所定電圧値以上で導電体となるアンチフューズ
層（３）及び上層拡散防止膜（４）を順次形成する工程
と、 次いで、該上層拡散防止膜（４）及び該アンチフューズ
層（３）を順次エッチングして部分的に該下層拡散防止
膜（２）を露出させるとともに、部分的に該上層拡散防
止膜（４）及び該アンチフューズ層（３）を残す工程
と、 次いで、露出された該下層拡散防止膜（２）と残された
該上層拡散防止膜（４）及び該アンチフューズ層（３）
とを覆うように層間絶縁膜（５）を形成する工程と、 次いで、該層間絶縁膜（５）をエッチングして該上層拡
散防止膜（４）が露出された開口部（６）を形成する工
程と、 次いで、該開口部（６）内の該上層拡散防止膜（４）と
コンタクトを取るように上層配線（８）を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298836A JP3043493B2 (ja) | 1991-11-14 | 1991-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298836A JP3043493B2 (ja) | 1991-11-14 | 1991-11-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136270A JPH05136270A (ja) | 1993-06-01 |
| JP3043493B2 true JP3043493B2 (ja) | 2000-05-22 |
Family
ID=17864854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3298836A Expired - Fee Related JP3043493B2 (ja) | 1991-11-14 | 1991-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3043493B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269222A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-11-14 JP JP3298836A patent/JP3043493B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136270A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09139429A (ja) | 半導体装置の製造方法 | |
| JPH1098100A (ja) | コンタクトホール／スルーホール形成方法 | |
| JPS62112323A (ja) | 半導体面に接触を形成する方法 | |
| JP3043493B2 (ja) | 半導体装置の製造方法 | |
| JPH11509691A (ja) | 肉厚導体を有するモノリシックマイクロ波回路の製造方法 | |
| JP2519217B2 (ja) | 相互接続導体を形成する方法 | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
| TW498528B (en) | Manufacturing method for integrating copper damascene process and MIM crown-type capacitor process | |
| JPH0570301B2 (ja) | ||
| JPH0955475A (ja) | 半導体装置とその製造方法 | |
| JP3210462B2 (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JP2738358B2 (ja) | 半導体装置の製造方法 | |
| US20170207209A1 (en) | Integrated circuits with high voltage and high density capacitors and methods of producing the same | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 | |
| JPH0547757A (ja) | 半導体装置及びその製造方法 | |
| JPS641055B2 (ja) | ||
| JPS60245149A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH06291192A (ja) | 半導体集積回路における配線接続構造 | |
| JPH06151603A (ja) | 半導体装置の製造方法 | |
| KR19990055173A (ko) | 반도체 소자의 커패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |