JP3043493B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3043493B2 JP3043493B2 JP3298836A JP29883691A JP3043493B2 JP 3043493 B2 JP3043493 B2 JP 3043493B2 JP 3298836 A JP3298836 A JP 3298836A JP 29883691 A JP29883691 A JP 29883691A JP 3043493 B2 JP3043493 B2 JP 3043493B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- diffusion prevention
- antifuse layer
- prevention film
- diffusion preventing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
に係り、特に下層拡散防止膜上に安定した所定電圧値以
上で導電体となるアンチフューズ層を形成して安定した
素子特性を得ることができる半導体装置の製造方法に関
する。近年、半導体装置においては、回路の試作等の段
階で配線間にアンチフューズを形成した後、選択的にフ
ューズをショートさせることにより多様な回路を簡便に
制作する方法が行われているが、配線間のアンチフュー
ズを容易に且つ平坦性よく形成する方法が要求されてい
る。
良く配線間のアンチフューズを形成させる半導体装置の
製造方法が要求されている。
明する図である。図3において、31はAl等の下層配線
であり、この下層配線31上にはTiN等の下層拡散防止
膜32が形成され、この下層拡散防止膜32上には開口部33
を有するPSG等の層間絶縁膜34が形成されている。そ
して、開口部33内の下層拡散防止膜32とコンタクトを取
るようにアモルファスシリコン等の所定電圧値以上で導
電体となるアンチフューズ層35及びTiN等の上層拡散
防止膜36が形成され、更に上層拡散防止膜36を覆うよう
にAl等の上層配線37が形成されている。
る。ここでは、下層配線31上の下層拡散防止膜32形成工
程から上層配線37形成工程までを具体的に説明する。ま
ず、図3(a)に示すように、スパッタ法等によりAl
下層配線31上にTiNを堆積して下層拡散防止膜32を形
成した後、CVD法等により下層拡散防止膜32上にPS
Gを堆積して層間絶縁膜34を形成する。
により層間絶縁膜34を異方性エッチングして下層拡散防
止膜32が露出された開口部33を形成する。次に、図3
(c)に示すように、開口部33内の下層拡散防止膜32と
コンタクトを取るようにアモルファスシリコンからなる
アンチフューズ層35及びTiNからなる上層拡散防止膜
36を形成する。
膜36を覆うようにAlを堆積して上層配線37を形成する
ことにより、図3(d)に示すような配線構造を得るこ
とができる。
た従来の半導体装置の製造方法では、下層拡散防止膜32
上に層間絶縁膜34を形成し、層間絶縁膜34に下層拡散防
止膜32が露出された開口部33を形成した後、ウェットク
リーニング、熱処理工程等を経てアンチフューズ層35を
形成していたため、TiNからなる下層拡散防止膜32が
酸化され易く、このようにTiN下層拡散防止膜32表面
に酸化膜が生じた状態で開口部33内の下層拡散防止膜32
とコンタクトを取るようにアンチフューズ層35を形成す
ると、平坦性の良好な安定したアンチフューズ層35を形
成し難くなってしまい、コンタクト抵抗が増加する等素
子特性が不安定になってしまうという問題があった。
される下層拡散防止膜表面を酸化し難くすることがで
き、下層拡散防止膜上に平坦性の良好な安定したアンチ
フューズ層を形成することができ、安定した素子特性を
得ることができる半導体装置の製造方法を提供すること
を目的としている。
の製造方法は上記目的達成のため、下層配線上に下層拡
散防止膜、アンチフューズ層及び上層拡散防止膜を順次
形成する工程と、次いで、該上層拡散防止膜及び該アン
チフューズ層を順次エッチングして部分的に該下層拡散
防止膜を露出させるとともに、部分的に該上層拡散防止
膜及び該アンチフューズ層を残す工程と、次いで、露出
された該下層拡散防止膜と残された該上層拡散防止膜及
び該アンチフューズ層とを覆うように層間絶縁膜を形成
する工程と、次いで、該層間絶縁膜をエッチングして該
上層拡散防止膜が露出された開口部を形成する工程と、
次いで、該開口部内の該上層拡散防止膜とコンタクトを
取るように上層配線を形成する工程とを含むものであ
る。
下層配線1上に下層拡散防止膜2、アンチフューズ層3
及び上層拡散防止膜4を順次連続成長させた後、上層拡
散防止膜4及びアンチフューズ層3をエッチングして部
分的に下層拡散熱防止膜2を露出させるとともに、部分
的に上層拡散防止膜4及びアンチフューズ層3を残して
上層拡散防止膜4及びアンチフューズ層3からなるピラ
ーを形成するようにしたため、従来の層間絶縁膜に形成
された開口部内の下層拡散防止膜上にアンチフューズ層
を形成する場合のようなウェットクリーニング、熱処理
工程を経ずに下層拡散防止膜2上にアンチフェーズ層3
を成長させることができる。このため、アンチフューズ
層3が形成される下層拡散防止膜2表面を酸化し難くす
ることができ、下層拡散防止膜2表面に酸化膜が形成さ
れていない状態でアンチフューズ層3を成長させること
ができる。従って、平坦性の良好な安定したアンチフュ
ーズ層3を形成することができる。
1、2は本発明の一実施例に則した半導体装置の製造方
法を説明する図である。図1において、1はAl等の下
層配線であり、2、3、4はこの下層配線1上に順次形
成された各々TiN等の下層拡散防止膜2、アモルファ
スシリコン等の所定電圧値以上で導電体となるアンチフ
ューズ層、TiN等の上層拡散防止膜である。そして、
5は上層拡散防止膜4が露出された開口部6及び下層拡
散防止膜2が露出された開口部7を有するPSG等の層
間絶縁膜であり、8は開口部6内の上層拡散防止膜4及
び開口部7内の下層拡散防止膜2とコンタクトを取るよ
うに形成されたAl等の上層配線である。
る。ここでは、下層配線1上の下層拡散防止膜2形成工
程から上層配線8形成工程までを具体的に説明する。ま
ず、図1(a)に示すように、Al下層配線1上にTi
N、アモルファスシリコン及びTiNを順次堆積して膜
厚1000Å程度の下層拡散防止膜2、膜厚1000Å程度のア
ンチフューズ層3及び膜厚1000Å程度の上層拡散防止膜
4を順次形成する。ここでは、TiN下層拡散防止膜2
及びTiN上層拡散防止膜4はスパッタ法等により形成
し、アモルファスシリコンアンチフューズ層3はCVD
法等により形成する。
により上層拡散防止膜4及びアンチフューズ層3を順次
エッチングして部分的に上層拡散防止膜4及びアンチフ
ューズ層3からなるピラーを残すとともに、部分的に下
層拡散防止膜2を露出させる。次に、図1(c)に示す
ように、残された上層拡散防止膜4及びアンチフューズ
層3からなるピラーと露出された下層拡散防止膜2とを
覆うようにCVD法等によりPSGを堆積して膜厚8000
Å程度の層間絶縁膜5を形成する。
により層間絶縁膜5をエッチングして上層拡散防止膜4
が露出された開口幅1μm程度の開口部6を形成すると
ともに、下層拡散防止膜2が露出された開口幅1μm程
度の開口部7を形成する。そして、開口部6内の上層拡
散防止膜4及び開口部7内の下層拡散防止膜2とコンタ
クトを取るようにスパッタ法等によりAlを堆積して膜
厚1μm程度の上層配線8を形成することにより、図2
(e)に示すような配線構造を得ることができる。
に下層拡散防止膜2、アンチフューズ層3及び上層拡散
防止膜4を順次形成した後、上層拡散防止膜4及びアン
チフューズ層3をエッチングして下層拡散防止膜2を露
出させるとともに、上層拡散防止膜4及びアンチフュー
ズ層3からなるピラーを形成し、次いで、上層拡散防止
膜4及び下層拡散防止膜2が露出された開口部6、7を
有する層間絶縁膜5を形成した後、この開口部6、7内
の上層拡散防止膜4及び下層拡散防止膜2とコンタクト
を取るように上層配線8を形成するようにしている。こ
のように、下層配線1上に下層拡散防止膜2、アンチフ
ューズ層3及び上層拡散防止膜4を順次連続成長(連続
でなくてもよい)させた後、上層拡散防止膜4及びアン
チフューズ層3をエッチングして上層拡散防止膜4及び
アンチフューズ層3からなるピラーを形成するようにし
たため、従来の開口部内の下層拡散防止膜上にアンチフ
ューズ層を形成する場合のようなウエットクリーニン
グ、熱処理工程を経ずに下層拡散防止膜2上にアンチフ
ューズ層3を成長させることができる。このため、アン
チフューズ層3が形成される下層拡散防止膜2表面を酸
化し難くすることができ、下層拡散防止膜2表面に酸化
膜が形成されていない状態でアンチフューズ層3を成長
させることができ、平坦性の良好な安定したアンチフュ
ーズ層3を形成することができる。従って、コンタクト
抵抗の増加を生じ難くすることができる等安定した素子
特性を得ることができる。
成される下層拡散防止膜表面を酸化し難くすることがで
き、下層拡散防止膜上に平坦性の良好な安定したアンチ
フューズ層を形成することができ、安定した素子特性を
得ることができるという効果がある。
法を説明する図である。
法を説明する図である。
ある。
Claims (1)
- 【請求項1】 下層配線(1)上に下層拡散防止膜
(2)、所定電圧値以上で導電体となるアンチフューズ
層(3)及び上層拡散防止膜(4)を順次形成する工程
と、 次いで、該上層拡散防止膜(4)及び該アンチフューズ
層(3)を順次エッチングして部分的に該下層拡散防止
膜(2)を露出させるとともに、部分的に該上層拡散防
止膜(4)及び該アンチフューズ層(3)を残す工程
と、 次いで、露出された該下層拡散防止膜(2)と残された
該上層拡散防止膜(4)及び該アンチフューズ層(3)
とを覆うように層間絶縁膜(5)を形成する工程と、 次いで、該層間絶縁膜(5)をエッチングして該上層拡
散防止膜(4)が露出された開口部(6)を形成する工
程と、 次いで、該開口部(6)内の該上層拡散防止膜(4)と
コンタクトを取るように上層配線(8)を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3298836A JP3043493B2 (ja) | 1991-11-14 | 1991-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3298836A JP3043493B2 (ja) | 1991-11-14 | 1991-11-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05136270A JPH05136270A (ja) | 1993-06-01 |
JP3043493B2 true JP3043493B2 (ja) | 2000-05-22 |
Family
ID=17864854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3298836A Expired - Fee Related JP3043493B2 (ja) | 1991-11-14 | 1991-11-14 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3043493B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269222A (ja) * | 1999-03-18 | 2000-09-29 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-11-14 JP JP3298836A patent/JP3043493B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05136270A (ja) | 1993-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09139429A (ja) | 半導体装置の製造方法 | |
JPH1098100A (ja) | コンタクトホール/スルーホール形成方法 | |
JPS62112323A (ja) | 半導体面に接触を形成する方法 | |
JP3043493B2 (ja) | 半導体装置の製造方法 | |
JPH11509691A (ja) | 肉厚導体を有するモノリシックマイクロ波回路の製造方法 | |
JP2519217B2 (ja) | 相互接続導体を形成する方法 | |
JP2003031665A (ja) | 半導体装置の製造方法 | |
KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
TW498528B (en) | Manufacturing method for integrating copper damascene process and MIM crown-type capacitor process | |
JPH0570301B2 (ja) | ||
JPH0955475A (ja) | 半導体装置とその製造方法 | |
JP3210462B2 (ja) | 半導体装置の製造方法 | |
JPH02156537A (ja) | 半導体装置の製造方法 | |
JPH04127425A (ja) | 半導体集積回路の製造方法 | |
JP2738358B2 (ja) | 半導体装置の製造方法 | |
US20170207209A1 (en) | Integrated circuits with high voltage and high density capacitors and methods of producing the same | |
JPS6149439A (ja) | 半導体装置の製造方法 | |
JPH10256234A (ja) | 多層配線の製作方法 | |
JPH0547757A (ja) | 半導体装置及びその製造方法 | |
JPS641055B2 (ja) | ||
JPS60245149A (ja) | 半導体装置の製造方法 | |
JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
JPH06291192A (ja) | 半導体集積回路における配線接続構造 | |
JPH06151603A (ja) | 半導体装置の製造方法 | |
KR19990055173A (ko) | 반도체 소자의 커패시터 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |