JPH10256085A - Capacitance-varying element, its driving method, and its manufacturing method - Google Patents
Capacitance-varying element, its driving method, and its manufacturing methodInfo
- Publication number
- JPH10256085A JPH10256085A JP6025297A JP6025297A JPH10256085A JP H10256085 A JPH10256085 A JP H10256085A JP 6025297 A JP6025297 A JP 6025297A JP 6025297 A JP6025297 A JP 6025297A JP H10256085 A JPH10256085 A JP H10256085A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- dielectric
- variable capacitance
- capacitance element
- perovskite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、高周波素子用キャ
パシタ等に応用され、電圧印加によりその容量の可変が
可能な容量可変素子、その駆動方法、及びその製造方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable capacitance element which can be applied to a capacitor for a high-frequency element or the like and whose capacitance can be varied by applying a voltage, a driving method thereof, and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】従来の容量可変素子としては、（ａ）バ
イギャップダイオードやバラクラなどのＳｉやＧａＡｓ
半導体のｐｎ接合を用いたもの、（ｂ）バルクの強誘電
体に電圧を印加すると誘電率が減少することを利用した
可変コンデンサーなどがある。2. Description of the Related Art Conventional variable capacitance elements include: (a) Si or GaAs such as a bi-gap diode or a barracula;
There are a type using a pn junction of a semiconductor, and (b) a variable capacitor utilizing the fact that a dielectric constant decreases when a voltage is applied to a bulk ferroelectric.
【０００３】ここで、上記（ｂ）の可変コンデンサーと
して特開昭６２−２５９４１７号公報に開示されたもの
について、その概略構造を示す要部断面図である図６を
用いて説明する。図６に示すように、この可変コンデン
サーは、バルクの強誘電体１４（厚さ４５μｍ程度）が
上下の電極間に挟持された構造であり、下部電極として
下部容量電極１３及び下部バイアス電極１３’を備え、
上部電極として上部容量電極１６及び上部バイアス電極
１６’を備えたものである。この下部バイアス電極１
３’−上部バイアス電極１６’間に直流バイアスを印加
して強誘電体１４の誘電率を変化させることにより、下
部容量電極１３−上部容量電極１６間の容量を可変とす
るものである。Here, the variable capacitor of the above (b) disclosed in Japanese Patent Application Laid-Open No. 62-259417 will be described with reference to FIG. As shown in FIG. 6, this variable capacitor has a structure in which a bulk ferroelectric substance 14 (about 45 μm in thickness) is sandwiched between upper and lower electrodes, and a lower capacitance electrode 13 and a lower bias electrode 13 ′ as lower electrodes. With
An upper capacitor electrode 16 and an upper bias electrode 16 'are provided as upper electrodes. This lower bias electrode 1
The capacitance between the lower capacitor electrode 13 and the upper capacitor electrode 16 is made variable by applying a DC bias between the 3′-upper bias electrode 16 ′ and changing the dielectric constant of the ferroelectric 14.
【０００４】なお、特開昭６２−２５９４１７号公報に
記載されたものでは、強誘電体１４として、強誘電体セ
ラミック粉末をポリビニルアルコールなどの合成樹脂を
バインダーとして、厚さ４５μｍ程度のシート状にした
ものを用いている。In the device described in Japanese Patent Application Laid-Open No. 62-259417, a ferroelectric material 14 is formed into a sheet having a thickness of about 45 μm by using a ferroelectric ceramic powder as a binder with a synthetic resin such as polyvinyl alcohol as a binder. We use what we did.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来の容量可変素子において、（ａ）の半導体のｐｎ接合
を用いたものでは、ＳｉやＧａＡｓの単結晶ウエハから
作製するため、セラミック基板上にＳｉやＧａＡｓの単
結晶を薄膜成長させてモノシリックに形成することがで
きなかった。したがって、セラミック基板上に、集積化
デバイスとしてこの（ａ）の容量可変素子を形成するこ
とはできなかった。一方、（ｂ）の可変コンデンサー
は、バルクの強誘電体セラミック材を用いるため、薄膜
デバイスとして小型化することは困難であり、印加する
電圧も大きく低電圧駆動ができなかった。さらに、
（ｂ）の可変コンデンサーは、強誘電体を用いているた
め、１ＧＨｚ以上の周波数ではキャパシタとして動作し
ない等の欠点があった。However, in the above-mentioned conventional variable capacitance element using the pn junction of the semiconductor in (a), since it is manufactured from a single crystal wafer of Si or GaAs, the Si is formed on a ceramic substrate. Or monocrystalline GaAs could not be monolithically formed by growing a thin film. Therefore, the variable capacitance element (a) could not be formed as an integrated device on a ceramic substrate. On the other hand, since the variable capacitor of (b) uses a bulk ferroelectric ceramic material, it is difficult to reduce the size as a thin-film device, and the applied voltage is large, and low-voltage driving cannot be performed. further,
Since the variable capacitor of (b) uses a ferroelectric material, it has a drawback that it does not operate as a capacitor at a frequency of 1 GHz or more.
【０００６】また、チタン酸ストロンチウム（ＳｒＴｉ
Ｏ3）薄膜への電圧印加によって、その誘電率が変化す
ることが報告されている（A.Walkenhorst et al.,Appl.
Phys.Lett.,60(1992)1744)。しかしながら、この報告で
の誘電率変化は、バルクのものと比べて小さく、容量可
変素子に用いることは困難なものである。Also, strontium titanate (SrTi
It has been reported that the dielectric constant changes when a voltage is applied to an O 3 ) thin film (A. Walkenhorst et al., Appl.
Phys. Lett., 60 (1992) 1744). However, the change in the dielectric constant in this report is smaller than that in the bulk type, and it is difficult to use it for a variable capacitance element.
【０００７】本発明は、上記のような課題を解決するた
めになされたものであって、セラミック基板上にも容易
に形成でき、小型で、低電圧で大きな容量変化が得ら
れ、１０ＧＨｚ以上の周波数でもキャパシタ特性が劣化
しない容量可変素子、その駆動方法、及びその製造方法
を提供することを目的としている。The present invention has been made to solve the above-mentioned problems, and can be easily formed on a ceramic substrate, is small, has a large capacitance change at a low voltage, and has a high frequency of 10 GHz or more. It is an object of the present invention to provide a variable capacitance element whose capacitor characteristics do not deteriorate even at a frequency, a driving method thereof, and a manufacturing method thereof.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決するた
め、請求項１に記載の発明では、基板上に、少なくとも
下部電極と誘電体薄膜と上部電極とが順次配置されて構
成される容量可変素子において、誘電体薄膜が、印加電
圧が一定の電圧値以上で増加するに伴い導電率が増加す
る第一の誘電体層と、その一定の電圧値よりも大きい電
圧が印加されても絶縁性を示す第二の誘電体層との多層
構造から成ることを特徴とする容量可変素子。According to the first aspect of the present invention, there is provided a variable capacitor having at least a lower electrode, a dielectric thin film and an upper electrode which are sequentially arranged on a substrate. In the device, the dielectric thin film has a first dielectric layer whose conductivity increases as the applied voltage increases above a certain voltage value, and has an insulating property even when a voltage larger than the certain voltage value is applied. A variable capacitance element having a multilayer structure with a second dielectric layer showing the following.
【０００９】さらに、請求項２に記載の発明では、上記
の容量可変素子において、第一の誘電体層及び第二の誘
電体層はペロブスカイト型酸化物誘電体から成ることと
している。Further, in the invention according to claim 2, in the above-mentioned variable capacitance element, the first dielectric layer and the second dielectric layer are made of a perovskite oxide dielectric.
【００１０】さらに、請求項３に記載の発明では、上記
の容量可変素子において、第一の誘電体層は、第二の誘
電体層を成すペロブスカイト型酸化物誘電体から酸素を
欠損させたペロブスカイト型酸化物誘電体から成ること
としている。[0010] Further, in the invention according to claim 3, in the above-mentioned variable capacitance element, the first dielectric layer is a perovskite in which oxygen is deficient from a perovskite oxide dielectric constituting a second dielectric layer. It is made of a type oxide dielectric.
【００１１】また、請求項４に記載の発明では、上記の
容量可変素子において、第一の誘電体層は、第二の誘電
体層を成すペロブスカイト型酸化物誘電体に１種類以上
の酸化物が添加されたペロブスカイト型酸化物誘電体か
ら成ることとしている。Further, in the above-mentioned variable capacitance element, the first dielectric layer may be formed of one or more oxides in a perovskite-type oxide dielectric constituting a second dielectric layer. Is made of a perovskite-type oxide dielectric.
【００１２】さらに、請求項５に記載の発明では、上記
の容量可変素子において、第一の誘電体層を成すペロブ
スカイト型酸化物誘電体に添加された酸化物は、Ｖ，Ｎ
ｂ，Ｔａ，Ａｌ，Ｆｅ，Ｎｉ，Ｍｎ，Ｃｒ，Ｌａ，Ｐ
ｒ，Ｎｄ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｌｕ
の中から選択される元素の酸化物であることとしてい
る。Further, according to the invention described in claim 5, in the above-mentioned variable capacitance element, the oxide added to the perovskite oxide dielectric constituting the first dielectric layer is V, N
b, Ta, Al, Fe, Ni, Mn, Cr, La, P
r, Nd, Gd, Tb, Dy, Ho, Er, Tm, Lu
Is an oxide of an element selected from the following.
【００１３】また、請求項６に記載の発明では、上記の
容量可変素子において、第二の誘電体層がチタン酸スト
ロンチウムから成ることとしている。Further, in the invention according to claim 6, in the above-mentioned variable capacitance element, the second dielectric layer is made of strontium titanate.
【００１４】また、請求項７に記載の発明では、上記の
容量可変素子において、第二の誘電体層がチタン酸バリ
ウムストロンチウムから成ることとしている。Further, in the invention according to claim 7, in the above-mentioned variable capacitance element, the second dielectric layer is made of barium strontium titanate.
【００１５】本発明の容量可変素子による作用は以下の
ように考えられる。ペロブスカイト型酸化物誘電体は、
酸素を欠損させたり、あるいはドナーをアクセプタとし
て働く不純物を添加することにより、電子やホールをキ
ャリアとしてドープすることができる。これによって、
ある一定の電圧値（Ｖ１とする）以上の電圧を印加する
と、その誘電体の導電率を絶縁的なものから、半導体又
は導電体レベルに変化させることができる。The operation of the variable capacitance element according to the present invention is considered as follows. Perovskite oxide dielectrics are:
By deficient oxygen or adding an impurity which acts as a donor as an acceptor, electrons and holes can be doped as carriers. by this,
When a voltage equal to or higher than a certain voltage value (referred to as V1) is applied, the conductivity of the dielectric can be changed from an insulating one to a semiconductor or conductor level.
【００１６】本発明の容量可変素子は、このようなキャ
リアをドープした誘電体層を第一の誘電体層とし、Ｖ１
より大きな電圧が印加されても絶縁性を保つ誘電体層を
第二の誘電体層として、これらを積層した誘電体薄膜を
上部電極及び下部電極で挟持した構成とするものであ
る。ここで、第二の誘電体層は、第一の誘電体層を成す
ペロブスカイト型酸化物誘電体にキャリアをドープして
いないものを用いることができる。In the variable capacitor according to the present invention, the dielectric layer doped with such a carrier is used as the first dielectric layer,
In this configuration, a dielectric layer that maintains insulation even when a higher voltage is applied is used as a second dielectric layer, and a dielectric thin film obtained by laminating these layers is sandwiched between an upper electrode and a lower electrode. Here, as the second dielectric layer, a perovskite-type oxide dielectric that forms the first dielectric layer without carrier doping can be used.
【００１７】このような構成の容量可変素子の上下の電
極間に、第一の誘電体層にＶ１未満（例えばＶ１の１／
１０程度）の電圧が印加されるようにバイアス電圧を印
加した場合、第一の誘電体層及び第二の誘電体層のいず
れもキャパシタとして働くので、第一の誘電体層の容量
をＣaとし第二の誘電体層の容量をＣbとすると、誘電体
薄膜全体での容量はＣaＣb／（Ｃa＋Ｃb）となる。Between the upper and lower electrodes of the variable capacitance element having such a structure, the first dielectric layer has less than V1 (for example, 1/1 / V1).
When a bias voltage is applied such that a voltage of about 10) is applied, both the first dielectric layer and the second dielectric layer work as capacitors, and the capacitance of the first dielectric layer is set to C a. and then the capacitance of the second dielectric layer and C b, the capacitance of the entire dielectric film becomes C a C b / (C a + C b).
【００１８】次に、第一の誘電体層にＶ１以上の電圧が
印加されるようにバイアス電圧を増加させていくと、第
一の誘電体層の導電率が急激に変化し、第一の誘電体層
の導電率が半導体的導電率又は導電体的導電率に変化す
る。例えば、第一の誘電体層が導電性を示すようになる
と、キャパシタとして働くのは第二の誘電体層のみとな
り、そのときのバイアス電圧は第二の誘電体層のみに印
加されることになる。すると、誘電体薄膜全体での容量
はＣbとなり、即ちバイアス電圧の増加に伴い、誘電体
薄膜全体としての容量をＣaＣb／（Ｃa＋Ｃb）からＣb
へと急激に変化させることができる。Next, when the bias voltage is increased so that a voltage of V1 or more is applied to the first dielectric layer, the conductivity of the first dielectric layer rapidly changes, and The conductivity of the dielectric layer changes to semiconductor-like conductivity or conductor-like conductivity. For example, when the first dielectric layer becomes conductive, only the second dielectric layer acts as a capacitor, and the bias voltage at that time is applied only to the second dielectric layer. Become. Then, the capacity of the entire dielectric thin film C b becomes, that with the increase of the bias voltage, C b a capacity of the entire dielectric thin film from C a C b / (C a + C b)
Can be changed rapidly.
【００１９】以上のようにして、本発明の容量可変素子
によれば、印加するバイアス電圧により素子全体の容量
の増加が可能となる。As described above, according to the variable capacitance element of the present invention, the capacitance of the entire element can be increased by the applied bias voltage.
【００２０】なお、第一の誘電体層へのキャリアのドー
プとしては、酸素を欠損させたペロブスカイト型酸化物
誘電体を用いることが好ましい。また、第一の誘電体層
へのキャリアのドープとして、ペロブスカイト型酸化物
誘電体に酸化物を添加させても良く、その不純物として
はＶ，Ｎｂ，Ｔａ，Ａｌ，Ｆｅ，Ｎｉ，Ｍｎ，Ｃｒ，Ｌ
ａ，Ｐｒ，Ｎｄ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｌｕの中から選択される元素の酸化物が好ましい。
なお、第二の誘電体層を成すペロブスカイト型酸化物誘
電体としては、チタン酸ストロンチウム、又はチタン酸
バリウムストロンチウムが好ましい。As the carrier doping into the first dielectric layer, it is preferable to use a perovskite oxide dielectric in which oxygen is deficient. Further, an oxide may be added to the perovskite-type oxide dielectric as a carrier dope to the first dielectric layer, and the impurities include V, Nb, Ta, Al, Fe, Ni, Mn, and Cr. , L
a, Pr, Nd, Gd, Tb, Dy, Ho, Er, T
An oxide of an element selected from m and Lu is preferable.
The perovskite oxide dielectric forming the second dielectric layer is preferably strontium titanate or barium strontium titanate.
【００２１】また、請求項８に記載の発明では、上記の
容量可変素子の駆動方法であって、誘電体薄膜を構成す
る第一の誘電体層の導電率が増加可能な一定の電圧値以
上の電圧で動作させることとしている。According to the invention described in claim 8, in the above-described method for driving a variable capacitance element, the conductivity of the first dielectric layer constituting the dielectric thin film is not less than a predetermined voltage value at which the conductivity can be increased. It operates at the voltage of
【００２２】請求項８に記載の発明によれば、上記のよ
うな本発明の容量可変素子を、第一の誘電体層の導電率
が増加可能な一定の電圧値以上の電圧で動作させること
により、素子全体としての容量変化を可能とするもので
ある。According to the invention described in claim 8, the above-described variable capacitance element of the present invention is operated at a voltage equal to or higher than a certain voltage value at which the conductivity of the first dielectric layer can be increased. Thus, the capacitance of the entire device can be changed.
【００２３】また、請求項９に記載の発明では、基板上
に、下部電極と、印加電圧が一定の電圧値以上で増加す
るに伴い導電率が増加する第一の誘電体層と、その第一
の電圧値よりも大きい第二の電圧値が印加されても絶縁
性を示す第二の誘電体層との多層構造から成る誘電体薄
膜と、上部電極とを順次形成する容量可変素子であっ
て、誘電体薄膜の形成時に、酸素欠損したペロブスカイ
ト型酸化物焼結体をターゲットして用いたスパッタ法に
より第一の誘電体層及び第二の誘電体層を形成すること
としている。According to the ninth aspect of the present invention, the lower electrode, the first dielectric layer whose conductivity increases as the applied voltage increases above a certain voltage value, and the first dielectric layer are formed on the substrate. A variable capacitance element for sequentially forming a dielectric thin film having a multilayer structure of a second dielectric layer showing insulation even when a second voltage value larger than one voltage value is applied, and an upper electrode. In forming the dielectric thin film, the first dielectric layer and the second dielectric layer are formed by a sputtering method using a perovskite oxide sintered body lacking oxygen as a target.
【００２４】さらに、請求項１０に記載の発明では、上
記の容量可変素子の製造方法において、ペロブスカイト
型酸化物焼結体が酸素欠損したチタン酸ストロンチウム
から成ることを特徴とする請求項９に記載の容量可変素
子の製造方法。Further, in the invention according to claim 10, in the method for manufacturing a variable capacitance element, the perovskite oxide sintered body is made of strontium titanate lacking oxygen. Of manufacturing a variable capacitance element.
【００２５】また、請求項１１に記載の発明では、上記
の容量可変素子の製造方法において、ペロブスカイト型
酸化物焼結体が酸素欠損したチタン酸バリウムストロン
チウムから成ることとしている。Further, in the invention according to claim 11, in the above-described method for manufacturing a variable capacitance element, the perovskite-type oxide sintered body is made of barium strontium titanate lacking oxygen.
【００２６】本発明の容量可変素子の製造方法によれ
ば、上記のような本発明の容量可変素子において第一の
誘電体層のキャリアドープとして酸素欠損したペロブス
カイト型酸化物誘電体を用いたものを、酸素欠損したペ
ロブスカイト型酸化物焼結体をターゲットして採用する
ことにより、量産性に優れたスパッタ法によって、単一
のターゲットでも第一の誘電体層及び第二の誘電体層を
成膜でき、上記の本発明の容量可変素子を容易に製造す
ることが可能となる。According to the method of manufacturing a variable capacitance element of the present invention, the above-mentioned variable capacitance element of the present invention uses the perovskite oxide dielectric deficient in oxygen as carrier dope of the first dielectric layer. The first dielectric layer and the second dielectric layer can be formed even by a single target by a sputtering method excellent in mass productivity by using a perovskite-type oxide sintered body having oxygen deficiency as a target. A film can be formed, and the above-described variable capacitance element of the present invention can be easily manufactured.
【００２７】[0027]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００２８】〔第１の実施形態〕図１は、本発明の第１
の実施形態の容量可変素子の概略構造を示す断面図であ
る。図１に示すように、この容量可変素子は、セラミッ
ク基板１上に、Ｔａ接着層２、Ｐｔ下部電極層３、第一
の誘電体層４、第二の誘電体層５、Ｐｔ上部電極層６
が、それぞれ順次形成されているものである。FIG. 1 shows a first embodiment of the present invention.
It is sectional drawing which shows the schematic structure of the variable capacitance element of embodiment. As shown in FIG. 1, this variable capacitance element comprises a ceramic substrate 1, a Ta adhesive layer 2, a Pt lower electrode layer 3, a first dielectric layer 4, a second dielectric layer 5, and a Pt upper electrode layer. 6
Are sequentially formed.
【００２９】なお、図１に示した構造は、あくまでも、
後述する第１〜４の実施形態による容量可変素子の基本
的な電気特性を評価するためのものであり、本発明によ
る容量可変素子の構造がこれに限定されるものでなく、
様々な高周波デバイス等に適宜自由な設計で用いられる
ものである。It should be noted that the structure shown in FIG.
The purpose of the present invention is to evaluate the basic electric characteristics of the variable capacitance element according to the first to fourth embodiments described later, and the structure of the variable capacitance element according to the present invention is not limited to this.
It is used for various high-frequency devices and the like with an appropriate free design.
【００３０】次いで、第１の実施形態の容量可変素子の
作製について説明する。まず、セラミック基板上１に、
スパッタ法を用いて、膜厚２０ｎｍのＴａ接着層２と膜
厚１００ｎｍのＰｔ下部電極層３を形成した。Next, the fabrication of the variable capacitance element according to the first embodiment will be described. First, on the ceramic substrate 1,
A 20 nm thick Ta adhesive layer 2 and a 100 nm thick Pt lower electrode layer 3 were formed by sputtering.
【００３１】次に、このようにして形成したＰｔ下部基
板層３上に、第一の誘電体層４及び第二の誘電体層５を
スパッタ法により形成した。ここで、本実施形態におい
て、第一の誘電体層４及び第二の誘電体層５のいずれの
形成にも、スパッタターゲットとしては、チタン酸スト
ロンチウム（ＳｒＴｉＯ3）の粉体を焼結した後、真空
中で加熱して、酸素を欠損させたものを用いた。Next, on the Pt lower substrate layer 3 thus formed, a first dielectric layer 4 and a second dielectric layer 5 were formed by a sputtering method. Here, in the present embodiment, the strontium titanate (SrTiO 3 ) powder is sintered as a sputtering target for forming both the first dielectric layer 4 and the second dielectric layer 5. Heated in vacuum to remove oxygen.
【００３２】第一の誘電体層４としては、スパッタガス
にＡｒとＯ2の混合ガス（Ａｒ：Ｏ2＝９：１）を用い、
基板温度３５０℃で、膜厚１００ｎｍの酸素の欠損した
チタン酸ストロンチウム（ＳｒＴｉＯ3-x）薄膜を形成
した。そして、このＳｒＴｉＯ3-x薄膜上に、第二の誘
電体層５として、スパッタガスにＯ2ガスのみをを用
い、基板温度３５０℃で、膜厚１００ｎｍのチタン酸ス
トロンチウム（ＳｒＴｉＯ3）薄膜を形成した。As the first dielectric layer 4, a mixed gas of Ar and O 2 (Ar: O 2 = 9: 1) is used as a sputtering gas.
At a substrate temperature of 350 ° C., an oxygen-deficient strontium titanate (SrTiO 3-x ) thin film having a thickness of 100 nm was formed. Then, on this SrTiO 3-x thin film, a 100 nm thick strontium titanate (SrTiO 3 ) thin film having a substrate temperature of 350 ° C. and a thickness of 100 nm was used as the second dielectric layer 5 using only O 2 gas as a sputtering gas. Formed.
【００３３】次に、第二の誘電体層５であるＳｒＴｉＯ
3薄膜上に、Ｐｔ上部電極層６としてＰｔ薄膜を、上記
Ｐｔ下部電極層３と同様の成膜条件で形成した。Next, the second dielectric layer 5 of SrTiO
On the three thin films, a Pt thin film was formed as the Pt upper electrode layer 6 under the same film forming conditions as the Pt lower electrode layer 3.
【００３４】上記のようにして作製した容量可変素子の
Ｐｔ上部電極層６とＰｔ下部電極層３との間に、バイア
ス電圧を印加し、１０ＧＨｚでの素子全体としての容量
変化率のバイアス印加電圧に対する依存性を測定した結
果を図２に示す。図２から、印加電圧が約４Ｖ以上で素
子全体としての容量が増加し、更に約５Ｖ以上から約６
Ｖ以下で容量変化率が急激に変化し、約７Ｖ以上では飽
和して約２００％程度となっている。このことから、本
実施形態の容量可変素子によれば、約４Ｖ以上約７Ｖ以
下のバイアス電圧の変化により２００％程度までの容量
変化が可能となり、特に約５Ｖ以上約６Ｖ以下のバイア
ス電圧の範囲で大きな容量変化が得られる。A bias voltage is applied between the Pt upper electrode layer 6 and the Pt lower electrode layer 3 of the variable capacitance element manufactured as described above, and a bias applied voltage of a capacitance change rate of the entire element at 10 GHz is applied. FIG. 2 shows the results obtained by measuring the dependence on. From FIG. 2, it can be seen that when the applied voltage is about 4 V or more, the capacitance of the entire device increases, and further from about 5 V or more to about 6 V.
When the voltage is lower than V, the capacitance change rate changes abruptly, and when the voltage is higher than about 7 V, the capacity is saturated to about 200%. From this, according to the variable capacitance element of the present embodiment, it is possible to change the capacitance up to about 200% by the change of the bias voltage of about 4 V to about 7 V, and particularly to the range of the bias voltage of about 5 V to about 6 V. A large change in capacitance can be obtained.
【００３５】なお、印加電圧の増加に伴う容量変化は約
４Ｖ以上から起こっており、このことから、素子全体の
バイアス電圧として約４Ｖ印加されたときに、第一の誘
電体層４に印加される電圧が、第一の誘電体層４の導電
率が増加可能な一定の電圧となる。The capacitance change accompanying an increase in the applied voltage occurs from about 4 V or more. Therefore, when a bias voltage of about 4 V is applied to the entire device, the capacitance is applied to the first dielectric layer 4. Is a constant voltage at which the conductivity of the first dielectric layer 4 can be increased.
【００３６】〔第２の実施形態〕上記第１の実施形態で
は第一の誘電体層４として酸素欠損したチタン酸ストロ
ンチウム（ＳｒＴｉＯ3-x）を用い第二の誘電体層５と
してチタン酸ストロンチウム（ＳｒＴｉＯ3）を用いた
が、第２の実施形態では第一の誘電体層４として酸素欠
損したチタン酸酢バリウムストロンチウム（（Ｂａ，Ｓ
ｒ）ＴｉＯ3-x）を用い第二の誘電体層５としてチタン
酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3）
を用いた容量可変素子について説明する。[Second Embodiment] In the first embodiment, oxygen-deficient strontium titanate (SrTiO 3-x ) is used as the first dielectric layer 4 and strontium titanate is used as the second dielectric layer 5. Although (SrTiO 3 ) was used, in the second embodiment, barium strontium titanate titanate ((Ba, S
r) TiO 3-x ) and barium strontium titanate ((Ba, Sr) TiO 3 ) as the second dielectric layer 5
A variable capacitance element using the following will be described.
【００３７】本実施形態の容量可変素子の構造は、図１
を用いて説明した上記第１の実施形態のものと全く同様
のものであり、その作製については第一の誘電体層４及
び第二の誘電体層５の形成のみが異なるので、それにつ
いて説明する。The structure of the variable capacitance element of this embodiment is shown in FIG.
Is exactly the same as that of the above-described first embodiment, and only the formation of the first dielectric layer 4 and the second dielectric layer 5 is different. I do.
【００３８】上記第１の実施形態と同様のセラミック基
板１上に形成されたＴａ接着層２及びＰｔ下部電極層３
の上に、第一の誘電体層４及び第二の誘電体層５をスパ
ッタ法により形成した。ここで、本実施形態において、
第一の誘電体層４及び第二の誘電体層５のいずれの形成
にも、スパッタターゲットとしては、チタン酸バリウム
ストロンチウム（（Ｂａ0.7，Ｓｒ0.3）ＴｉＯ3）の粉
体を焼結した後、真空中で加熱して、酸素を欠損させた
ものを用いた。The Ta adhesive layer 2 and the Pt lower electrode layer 3 formed on the same ceramic substrate 1 as in the first embodiment.
A first dielectric layer 4 and a second dielectric layer 5 were formed thereon by sputtering. Here, in the present embodiment,
In forming both the first dielectric layer 4 and the second dielectric layer 5, as a sputtering target, a powder of barium strontium titanate ((Ba 0.7 , Sr 0.3 ) TiO 3 ) is sintered. Heated in vacuum to remove oxygen.
【００３９】第一の誘電体層４としては、スパッタガス
にＡｒとＯ2の混合ガス（Ａｒ：Ｏ2＝９：１）を用い、
基板温度３５０℃で、膜厚１００ｎｍの酸素の欠損した
チタン酸ストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3-x）
薄膜を形成した。そして、この（Ｂａ，Ｓｒ）ＴｉＯ
3-x薄膜上に、第二の誘電体層５として、スパッタガス
にＯ2ガスのみをを用い、基板温度３５０℃で、膜厚１
００ｎｍのチタン酸バリウムストロンチウム（（Ｂａ，
Ｓｒ）ＴｉＯ3）薄膜を形成した。この後は、上記第１
の実施形態と同様にして、Ｐｔ上部電極層６を形成し
た。For the first dielectric layer 4, a mixed gas of Ar and O 2 (Ar: O 2 = 9: 1) is used as a sputtering gas.
At a substrate temperature of 350 ° C., oxygen-deficient strontium titanate ((Ba, Sr) TiO 3-x ) having a thickness of 100 nm is formed.
A thin film was formed. And this (Ba, Sr) TiO
On the 3-x thin film, as the second dielectric layer 5, only O 2 gas was used as a sputtering gas, and a substrate temperature of 350 ° C. and a film thickness of 1
00 nm barium strontium titanate ((Ba,
An Sr) TiO 3 ) thin film was formed. After this, the first
The Pt upper electrode layer 6 was formed in the same manner as in the embodiment.
【００４０】上記のようにして作製した容量可変素子の
Ｐｔ上部電極層６とＰｔ下部電極層３との間に、バイア
ス電圧を印加し、上記第１の実施形態と同様に、１０Ｇ
Ｈｚでの素子全体としての容量変化率のバイアス印加電
圧に対する依存性を測定した結果を図３に示す。図３か
ら、印加電圧が約４Ｖ以上で素子全体としての容量が増
加し、更に約５Ｖ以上から約６Ｖ以下で容量変化率が急
激に変化し、約７Ｖ以上では飽和して約２００％程度と
なっている。このことから、本実施形態の容量可変素子
によれば、約４Ｖ以上約７Ｖ以下のバイアス電圧の変化
により、２００％程度までの容量変化が可能となり、特
に約５Ｖ以上約６Ｖ以下のバイアス電圧の範囲で大きな
容量変化が得られる。A bias voltage is applied between the Pt upper electrode layer 6 and the Pt lower electrode layer 3 of the variable capacitance element manufactured as described above, and 10G is applied as in the first embodiment.
FIG. 3 shows the results of measuring the dependence of the capacitance change rate of the device as a whole on the bias applied voltage at Hz. From FIG. 3, it is found that the capacitance of the entire device increases when the applied voltage is about 4 V or more, and the capacitance change rate changes rapidly from about 5 V or more to about 6 V or less. Has become. From this, according to the variable capacitance element of the present embodiment, it is possible to change the capacitance up to about 200% by changing the bias voltage of about 4 V or more and about 7 V or less, and in particular, to change the bias voltage of about 5 V or more and about 6 V or less. A large capacitance change can be obtained in the range.
【００４１】なお、印加電圧の増加に伴う容量変化は約
４Ｖ以上から起こっており、このことから、素子全体の
バイアス電圧として約４Ｖ印加されたときに、第一の誘
電体層４に印加される電圧が、第一の誘電体層４の導電
率が増加可能な一定の電圧となる。It should be noted that the capacitance change accompanying the increase of the applied voltage occurs from about 4 V or more. Therefore, when a bias voltage of about 4 V is applied to the entire device, the capacitance is applied to the first dielectric layer 4. Is a constant voltage at which the conductivity of the first dielectric layer 4 can be increased.
【００４２】〔第３の実施形態〕上記第１，２の実施形
態では第一の誘電体層４として酸素が欠損したペロブス
カイト型酸化物誘電体を用いたが、第３の実施形態では
第一の誘電体層４として酸化物を添加したペロブスカイ
ト型酸化物を用いた容量可変素子について説明する。Third Embodiment In the first and second embodiments, a perovskite-type oxide dielectric deficient in oxygen is used as the first dielectric layer 4. A variable capacitance element using a perovskite oxide to which an oxide is added as the dielectric layer 4 will be described.
【００４３】本実施形態の容量可変素子の構造は、図１
を用いて説明した上記第１，２の実施形態のものと全く
同様のものであり、その作製については第一の誘電体層
４及び第二の誘電体層５の形成のみが異なるので、それ
について説明する。The structure of the variable capacitance element of this embodiment is shown in FIG.
Is exactly the same as that of the above-described first and second embodiments, and only the formation of the first dielectric layer 4 and the second dielectric layer 5 is different. Will be described.
【００４４】上記第１，２の実施形態と同様のセラミッ
ク基板１上に形成されたＴａ接着層２及びＰｔ下部電極
層３の上に、第一の誘電体層４をスパッタ法により形成
した。ここで、本実施形態において、第一の誘電体層４
の形成では、スパッタターゲットとして、チタン酸スト
ロンチウム（ＳｒＴｉＯ3）の粉体に５酸化ニオブ（Ｎ
ｂ2Ｏ5）を０．３ｗｔ％混合し焼結したものを用いた。
そして、スパッタガスとしてＡｒとＯ2の混合ガス（Ａ
ｒ：Ｏ2＝８：２）を用い、基板温度３５０℃で、膜厚
１００ｎｍのＮｂ2Ｏ5が添加されたＳｒＴｉＯ3薄膜を
形成した。The first dielectric layer 4 was formed on the Ta adhesive layer 2 and the Pt lower electrode layer 3 formed on the same ceramic substrate 1 as in the first and second embodiments by a sputtering method. Here, in the present embodiment, the first dielectric layer 4
In the formation of strontium titanate (SrTiO 3 ) powder, niobium pentoxide (N
b 2 O 5 ) was mixed and sintered at 0.3 wt%.
Then, a mixed gas of Ar and O 2 (A
Using r: O 2 = 8: 2), a 100 nm-thick SrTiO 3 thin film to which Nb 2 O 5 was added was formed at a substrate temperature of 350 ° C.
【００４５】次に、このＮｂ2Ｏ5が添加されたＳｒＴｉ
Ｏ3薄膜上に、第二の誘電体層５として、スパッタガス
にＯ2ガスのみをを用い、基板温度３５０℃で、膜厚１
００ｎｍのＳｒＴｉＯ3薄膜を形成した。なお、第二の
誘電体層５の形成に用いたスパッタターゲットは、Ｓｒ
ＴｉＯ3粉末の焼結体である。この後は、上記第１，２
の実施形態と同様にして、Ｐｔ上部電極層６を形成し
た。Next, SrTi to which Nb 2 O 5 is added
On the O 3 thin film, as the second dielectric layer 5, only O 2 gas was used as a sputtering gas at a substrate temperature of 350 ° C. and a film thickness of 1
A 00 nm SrTiO 3 thin film was formed. The sputter target used for forming the second dielectric layer 5 was Sr
It is a sintered body of TiO 3 powder. After this, the first and second
The Pt upper electrode layer 6 was formed in the same manner as in the embodiment.
【００４６】上記のようにして作製した容量可変素子の
Ｐｔ上部電極層６とＰｔ下部電極層３との間に、バイア
ス電圧を印加し、上記第１，２の実施形態と同様に、１
０ＧＨｚでの素子全体としての容量変化率のバイアス印
加電圧に対する依存性を測定した結果を図４に示す。図
４から、印加電圧が約３Ｖ以上で素子全体としての容量
が増加し、更に約４Ｖ以上から約５Ｖ以下で容量変化率
が急激に変化し、約６Ｖ以上では飽和して約２００％程
度となっている。このことから、本実施形態の容量可変
素子によれば、約３Ｖ以上約６Ｖ以下のバイアス電圧の
変化により、２００％程度までの容量変化が可能とな
り、特に約４Ｖ以上約５Ｖ以下のバイアス電圧の範囲で
大きな容量変化が得られる。A bias voltage is applied between the Pt upper electrode layer 6 and the Pt lower electrode layer 3 of the variable capacitance element manufactured as described above, and 1 as in the first and second embodiments.
FIG. 4 shows the results of measuring the dependence of the rate of change of the capacitance of the entire device at 0 GHz on the bias applied voltage. From FIG. 4, it is found that the capacitance of the entire device increases when the applied voltage is about 3 V or more, and furthermore, the capacitance change rate rapidly changes when the applied voltage is about 4 V or more and about 5 V or less. Has become. From this, according to the variable capacitance element of the present embodiment, it is possible to change the capacitance up to about 200% by the change of the bias voltage of about 3 V or more and about 6 V or less, and in particular, to change the bias voltage of about 4 V or more and about 5 V or less. A large capacitance change can be obtained in the range.
【００４７】なお、印加電圧の増加に伴う容量変化は約
３Ｖ以上から起こっており、このことから、素子全体の
バイアス電圧として約３Ｖ印加されたときに、第一の誘
電体層４に印加される電圧が、第一の誘電体層４の導電
率が増加可能な一定の電圧となる。The capacitance change accompanying the increase of the applied voltage occurs from about 3 V or more. Therefore, when about 3 V is applied as the bias voltage of the entire device, the capacitance is applied to the first dielectric layer 4. Is a constant voltage at which the conductivity of the first dielectric layer 4 can be increased.
【００４８】〔第４の実施形態〕上記第３の実施形態で
は第一の誘電体層４として５酸化ニオブ（Ｎｂ2Ｏ5）が
添加されたチタン酸ストロンチウム（ＳｒＴｉＯ3）を
用いたが、第４の実施形態では第一の誘電体層４として
５酸化ニオブ（Ｎｂ2Ｏ5）が添加されたチタン酸バリウ
ムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3）を用いた
容量可変素子について説明する。Fourth Embodiment In the third embodiment, strontium titanate (SrTiO 3 ) to which niobium pentoxide (Nb 2 O 5 ) is added is used as the first dielectric layer 4. In the fourth embodiment, a variable capacitance element using barium strontium titanate ((Ba, Sr) TiO 3 ) to which niobium pentoxide (Nb 2 O 5 ) is added as the first dielectric layer 4 will be described.
【００４９】本実施形態の容量可変素子の構造は、図１
を用いて説明した上記第１〜３の実施形態のものと全く
同様のものであり、その作製については第一の誘電体層
４及び第二の誘電体層５の形成のみが異なるので、それ
について説明する。The structure of the variable capacitance element of this embodiment is shown in FIG.
Is exactly the same as that of the above-described first to third embodiments, and only the formation of the first dielectric layer 4 and the second dielectric layer 5 is different. Will be described.
【００５０】上記第１〜３の実施形態と同様のセラミッ
ク基板１上に形成されたＴａ接着層２及びＰｔ下部電極
層３の上に、第一の誘電体層４をスパッタ法により形成
した。ここで、本実施形態において、第一の誘電体層４
の形成では、スパッタターゲットとして、チタン酸バリ
ウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3）の粉体
に５酸化ニオブ（Ｎｂ2Ｏ5）を０．３ｗｔ％混合し焼結
したものを用いた。そして、スパッタガスとしてＡｒと
Ｏ2の混合ガス（Ａｒ：Ｏ2＝８：２）を用い、基板温度
３５０℃で、膜厚１００ｎｍのＮｂ2Ｏ5が添加された
（Ｂａ，Ｓｒ）ＴｉＯ3薄膜を形成した。The first dielectric layer 4 was formed on the Ta adhesive layer 2 and the Pt lower electrode layer 3 formed on the same ceramic substrate 1 as in the first to third embodiments by a sputtering method. Here, in the present embodiment, the first dielectric layer 4
In the formation of, a sputtering target obtained by mixing 0.3 wt% of niobium pentoxide (Nb 2 O 5 ) with powder of barium strontium titanate ((Ba, Sr) TiO 3 ) was used. Then, a mixed gas of Ar and O 2 (Ar: O 2 = 8: 2) was used as a sputtering gas, and a substrate temperature of 350 ° C. and a thickness of 100 nm of Nb 2 O 5 (Ba, Sr) TiO 3 were added. A thin film was formed.
【００５１】次に、このＮｂ2Ｏ5が添加された（Ｂａ，
Ｓｒ）ＴｉＯ3薄膜上に、第二の誘電体層５として、ス
パッタガスにＯ2ガスのみをを用い、基板温度３５０℃
で、膜厚１００ｎｍの（Ｂａ，Ｓｒ）ＴｉＯ3薄膜を形
成した。なお、第二の誘電体層５の形成に用いたスパッ
タターゲットは、（Ｂａ，Ｓｒ）ＴｉＯ3粉末の焼結体
である。この後は、上記第１，２の実施形態と同様にし
て、Ｐｔ上部電極層６を形成した。Next, this Nb 2 O 5 was added (Ba,
Sr) On the TiO 3 thin film, as the second dielectric layer 5, only O 2 gas was used as a sputtering gas, and the substrate temperature was 350 ° C.
Then, a (Ba, Sr) TiO 3 thin film having a thickness of 100 nm was formed. The sputter target used for forming the second dielectric layer 5 is a sintered body of (Ba, Sr) TiO 3 powder. Thereafter, the Pt upper electrode layer 6 was formed in the same manner as in the first and second embodiments.
【００５２】上記のようにして作製した容量可変素子の
Ｐｔ上部電極層６とＰｔ下部電極層３との間に、バイア
ス電圧を印加し、上記第１〜３の実施形態と同様に、１
０ＧＨｚでの素子全体としての容量変化率のバイアス印
加電圧に対する依存性を測定した結果を図５に示す。図
５から、印加電圧が約３Ｖ以上で素子全体としての容量
が増加し、更に約４Ｖ以上から約５Ｖ以下で容量変化率
が急激に変化し、約６Ｖ以上では飽和して約２００％程
度となっている。このことから、本実施形態の容量可変
素子によれば、約３Ｖ以上約６Ｖ以下のバイアス電圧の
変化により、２００％程度までの容量変化が可能とな
り、特に約４Ｖ以上約５Ｖ以下のバイアス電圧の範囲で
大きな容量変化が得られる。A bias voltage is applied between the Pt upper electrode layer 6 and the Pt lower electrode layer 3 of the variable capacitance element manufactured as described above, and 1
FIG. 5 shows the result of measuring the dependence of the capacitance change rate of the entire device at 0 GHz on the bias applied voltage. From FIG. 5, it is found that the capacitance of the entire device increases when the applied voltage is about 3 V or more, and the capacitance change rate sharply changes when the applied voltage is about 4 V or more to about 5 V or less. Has become. From this, according to the variable capacitance element of the present embodiment, it is possible to change the capacitance up to about 200% by the change of the bias voltage of about 3 V to about 6 V, and particularly to the bias voltage of about 4 V to about 5 V. A large capacitance change can be obtained in the range.
【００５３】なお、印加電圧の増加に伴う容量変化は約
３Ｖ以上から起こっており、このことから、素子全体の
バイアス電圧として約３Ｖ印加されたときに、第一の誘
電体層４に印加される電圧が、第一の誘電体層４の導電
率が増加可能な一定の電圧となる。Incidentally, the capacitance change accompanying the increase of the applied voltage occurs from about 3 V or more. Therefore, when about 3 V is applied as the bias voltage of the entire device, it is applied to the first dielectric layer 4. Is a constant voltage at which the conductivity of the first dielectric layer 4 can be increased.
【００５４】なお、上記第３，４の実施形態では、ペロ
ブスカイト型酸化物誘電体に添加する酸化物としてＮｂ
の酸化物を用いたが、これに限定されるものではなく、
Ｖ，Ｎｂ，Ｔａ，Ａｌ，Ｆｅ，Ｎｉ，Ｍｎ，Ｃｒ，Ｌ
ａ，Ｐｒ，Ｎｄ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔ
ｍ，Ｌｕの中から選択される元素の酸化物を用いても同
様の効果が得られるものである。In the third and fourth embodiments, Nb is used as the oxide added to the perovskite oxide dielectric.
The oxide of was used, but is not limited thereto.
V, Nb, Ta, Al, Fe, Ni, Mn, Cr, L
a, Pr, Nd, Gd, Tb, Dy, Ho, Er, T
Similar effects can be obtained by using an oxide of an element selected from m and Lu.
【００５５】なお、上記第１〜４の実施形態では、第一
の誘電体層及び第二の誘電体層を積層した２層構造とし
たものであるが、これ以上の多層構造にしても良い。Although the first to fourth embodiments have a two-layer structure in which the first dielectric layer and the second dielectric layer are stacked, a multilayer structure having more layers may be used. .
【００５６】[0056]
【発明の効果】以上のように、本発明の容量可変素子に
よれば、セラミック基板上にも容易に形成でき、小型
で、低電圧で大きな容量変化が得られ、１０ＧＨｚ以上
の周波数でもキャパシタ特性が劣化しない容量可変素子
を実現できる。As described above, according to the variable capacitance element of the present invention, it can be easily formed on a ceramic substrate, is small, can obtain a large capacitance change at a low voltage, and has a capacitor characteristic even at a frequency of 10 GHz or more. A variable capacitance element that does not deteriorate can be realized.
【００５７】また、本発明の容量可変素子の駆動方法に
よれば、上記のような容量可変素子を駆動することがで
きる。According to the variable capacitance element driving method of the present invention, the above-described variable capacitance element can be driven.
【００５８】また、本発明の容量可変素子の製造方法に
よれば、上記のような容量可変素子を量産性に優れたス
パッタ法によって容易に製造することが可能となる。Further, according to the variable capacitance element manufacturing method of the present invention, the above-described variable capacitance element can be easily manufactured by a sputtering method excellent in mass productivity.
【図１】本発明の第１の実施形態の容量可変素子の概略
構造を示す要部断面図である。FIG. 1 is a cross-sectional view of a main part showing a schematic structure of a variable capacitance element according to a first embodiment of the present invention.
【図２】第１の実施形態の容量可変素子の容量変化率の
バイアス印加電圧に対する依存性を示す図である。FIG. 2 is a diagram illustrating the dependence of the rate of change of the capacitance of the variable capacitance element according to the first embodiment on the bias applied voltage.
【図３】第２の実施形態の容量可変素子の容量変化率の
バイアス印加電圧に対する依存性を示す図である。FIG. 3 is a diagram illustrating the dependence of the rate of change of the capacitance of the variable capacitance element according to the second embodiment on the bias applied voltage.
【図４】第３の実施形態の容量可変素子の容量変化率の
バイアス印加電圧に対する依存性を示す図である。FIG. 4 is a diagram showing the dependence of the rate of change of the capacitance of the variable capacitance element according to the third embodiment on the bias applied voltage.
【図５】第４の実施形態の容量可変素子の容量変化率の
バイアス印加電圧に対する依存性を示す図である。FIG. 5 is a diagram illustrating the dependence of the rate of change of the capacitance of the variable capacitance element according to the fourth embodiment on the bias applied voltage.
【図６】従来の容量可変素子の概略構造を示す要部断面
図である。FIG. 6 is a sectional view of a main part showing a schematic structure of a conventional variable capacitance element.
１ セラミック基板 ２ 接着層 ３ 下部電極層 ４ 第一の誘電体薄膜層 ５ 第二の誘電体薄膜層 ６ 上部電極層 Reference Signs List 1 ceramic substrate 2 adhesive layer 3 lower electrode layer 4 first dielectric thin film layer 5 second dielectric thin film layer 6 upper electrode layer
フロントページの続き (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内Continuation of front page (72) Inventor Noboru 22-22, Nagaikecho, Abeno-ku, Osaka-shi, Osaka
Claims (11)
薄膜と上部電極とが順次配置されて構成される容量可変
素子において、 前記誘電体薄膜が、印加電圧が一定の電圧値以上で増加
するに伴い導電率が増加する第一の誘電体層と、前記一
定の電圧値よりも大きい電圧が印加されても絶縁性を示
す第二の誘電体層との多層構造から成ることを特徴とす
る容量可変素子。1. A variable capacitance element in which at least a lower electrode, a dielectric thin film, and an upper electrode are sequentially arranged on a substrate, wherein the dielectric thin film increases when an applied voltage is equal to or higher than a predetermined voltage value. It is characterized by comprising a multilayer structure of a first dielectric layer whose conductivity increases with the second dielectric layer showing insulation even when a voltage larger than the predetermined voltage value is applied. Variable capacitance element.
体層はペロブスカイト型酸化物誘電体から成ることを特
徴とする請求項１に記載の容量可変素子。2. The variable capacitance element according to claim 1, wherein said first dielectric layer and said second dielectric layer are made of a perovskite oxide dielectric.
体層を成すペロブスカイト型酸化物誘電体から酸素を欠
損させたペロブスカイト型酸化物誘電体から成ることを
特徴とする請求項２に記載の容量可変素子。3. The dielectric layer according to claim 1, wherein the first dielectric layer is made of a perovskite-type oxide dielectric obtained by removing oxygen from a perovskite-type oxide dielectric forming the second dielectric layer. 3. The variable capacitance element according to 2.
体層を成すペロブスカイト型酸化物誘電体に１種類以上
の酸化物が添加されたペロブスカイト型酸化物誘電体か
ら成ることを特徴とする請求項２に記載の容量可変素
子。4. The method according to claim 1, wherein the first dielectric layer is made of a perovskite-type oxide dielectric obtained by adding one or more oxides to a perovskite-type oxide dielectric forming the second dielectric layer. The variable capacitance element according to claim 2, wherein:
ト型酸化物誘電体に添加された酸化物は、Ｖ，Ｎｂ，Ｔ
ａ，Ａｌ，Ｆｅ，Ｎｉ，Ｍｎ，Ｃｒ，Ｌａ，Ｐｒ，Ｎ
ｄ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｌｕの中か
ら選択される元素の酸化物であることを特徴とする請求
項４に記載の容量可変素子。5. The oxide added to the perovskite-type oxide dielectric forming the first dielectric layer comprises V, Nb, T
a, Al, Fe, Ni, Mn, Cr, La, Pr, N
The variable capacitance element according to claim 4, wherein the capacitance variable element is an oxide of an element selected from d, Gd, Tb, Dy, Ho, Er, Tm, and Lu.
チウムから成ることを特徴とする請求項２から５のいず
れか１項に記載の容量可変素子。6. The variable capacitance element according to claim 2, wherein said second dielectric layer is made of strontium titanate.
ストロンチウムから成ることを特徴とする請求項２から
５のいずれか１項に記載の容量可変素子。7. The variable capacitance element according to claim 2, wherein the second dielectric layer is made of barium strontium titanate.
容量可変素子の駆動方法であって、前記一定の電圧値以
上の電圧で動作させることを特徴とする容量可変素子の
駆動方法。8. The method for driving a variable capacitance element according to claim 1, wherein the variable capacitance element is operated at a voltage higher than the predetermined voltage value. .
の電圧値以上で増加するに伴い導電率が増加する第一の
誘電体層と、前記第一の電圧値よりも大きい第二の電圧
値が印加されても絶縁性を示す第二の誘電体層との多層
構造から成る誘電体薄膜と、上部電極とを順次形成する
容量可変素子であって、 前記誘電体薄膜の形成時に、酸素欠損したペロブスカイ
ト型酸化物焼結体をターゲットして用いたスパッタ法に
より前記第一の誘電体層及び前記第二の誘電体層を形成
することを特徴とする容量可変素子の製造方法。9. A substrate, comprising: a lower electrode; a first dielectric layer whose conductivity increases as the applied voltage increases above a certain voltage value; and a second dielectric layer having a conductivity higher than the first voltage value. A dielectric thin film having a multilayer structure of a second dielectric layer showing an insulating property even when a voltage value is applied, and a capacitance variable element sequentially forming an upper electrode. Forming a first dielectric layer and a second dielectric layer by sputtering using a perovskite oxide sintered body deficient in oxygen as a target.
酸素欠損したチタン酸ストロンチウムから成ることを特
徴とする請求項９に記載の容量可変素子の製造方法。10. The method according to claim 9, wherein the perovskite-type oxide sintered body is made of oxygen-deficient strontium titanate.
酸素欠損したチタン酸バリウムストロンチウムから成る
ことを特徴とする請求項９に記載の容量可変素子の製造
方法。11. The method according to claim 9, wherein the perovskite oxide sintered body is made of oxygen-deficient barium strontium titanate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6025297A JPH10256085A (en) | 1997-03-14 | 1997-03-14 | Capacitance-varying element, its driving method, and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6025297A JPH10256085A (en) | 1997-03-14 | 1997-03-14 | Capacitance-varying element, its driving method, and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256085A true JPH10256085A (en) | 1998-09-25 |
Family
ID=13136807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6025297A Pending JPH10256085A (en) | 1997-03-14 | 1997-03-14 | Capacitance-varying element, its driving method, and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256085A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086327A (en) * | 2004-09-16 | 2006-03-30 | Ulvac Japan Ltd | Forming method of capacitor dielectric film |
| JP2013258224A (en) * | 2012-06-12 | 2013-12-26 | Taiyo Yuden Co Ltd | Variable capacitance capacitor element |
| JP2014187396A (en) * | 2014-06-26 | 2014-10-02 | Taiyo Yuden Co Ltd | Variable capacitance capacitor element |
-
1997
- 1997-03-14 JP JP6025297A patent/JPH10256085A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086327A (en) * | 2004-09-16 | 2006-03-30 | Ulvac Japan Ltd | Forming method of capacitor dielectric film |
| JP4558427B2 (en) * | 2004-09-16 | 2010-10-06 | 株式会社アルバック | Method for forming capacitor dielectric film |
| JP2013258224A (en) * | 2012-06-12 | 2013-12-26 | Taiyo Yuden Co Ltd | Variable capacitance capacitor element |
| US9728340B2 (en) | 2012-06-12 | 2017-08-08 | Taiyo Yuden Co., Ltd. | Variable capacitance capacitor element |
| JP2014187396A (en) * | 2014-06-26 | 2014-10-02 | Taiyo Yuden Co Ltd | Variable capacitance capacitor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1039525A1 (en) | Dielectric element and manufacturing method therefor | |
| JPH07500457A (en) | voltage variable capacitor | |
| US5907470A (en) | Dielectric thin film capacitor element | |
| US20100182730A1 (en) | Ferroelectric varactor with improved tuning range | |
| JPH07245236A (en) | Dielectric capacitor and manufacture thereof | |
| KR20070089638A (en) | Semiconductor apparatus and method of manufacturing said semiconductor apparatus | |
| JPH10256085A (en) | Capacitance-varying element, its driving method, and its manufacturing method | |
| JP5087189B2 (en) | Dielectric laminated thin film and electronic component using the same | |
| JP3664785B2 (en) | Switching element | |
| JP4230179B2 (en) | Oxide multilayer film including perovskite oxide film | |
| JP2500611B2 (en) | High dielectric constant thin film | |
| JP3198453B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7307304B2 (en) | Ferroelectric materials and ferroelectric memory device made therefrom | |
| JP2001189422A (en) | Method of manufacturing thin-film capacitor | |
| US20230246040A1 (en) | Variable electronic element and circuit device | |
| US20030151078A1 (en) | Ferroelectric film and semiconductor device | |
| JP3347010B2 (en) | Thin film dielectric element | |
| WO2004077561A1 (en) | Multilayer unit containing electrode layer and dielectric layer | |
| JP4126093B2 (en) | Thin film electronic components | |
| JPS6159779A (en) | Thin film transistor | |
| JPH10269842A (en) | Conductive oxide thin film, thin film capacitor and magneto-resistance effect element | |
| JPS60121605A (en) | Composite dielectric film and method of producing same | |
| JP3172665B2 (en) | Dielectric thin film capacitor element and method of manufacturing the same | |
| JPH0610926B2 (en) | Dielectric film manufacturing method | |
| JPH08306865A (en) | Capacitor which uses laminar bismuth ferroelectric material and manufacture of this capacitor |