JPH10255646A - Field emission type electron source and its manufacture - Google Patents
Field emission type electron source and its manufactureInfo
- Publication number
- JPH10255646A JPH10255646A JP9045797A JP9045797A JPH10255646A JP H10255646 A JPH10255646 A JP H10255646A JP 9045797 A JP9045797 A JP 9045797A JP 9045797 A JP9045797 A JP 9045797A JP H10255646 A JPH10255646 A JP H10255646A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- silicon oxide
- oxide film
- coating layer
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子線励起のレー
ザ、平面型の固体表示素子、及び超高速の微小真空素子
等への応用が期待される冷陰極電子源等の電界放出型電
子源に関し、特に、集積化及び低電圧化が実現可能な半
導体応用の電界放出型電子源及びその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission type electron source such as a cold cathode electron source which is expected to be applied to an electron beam pumped laser, a flat solid-state display device, an ultra-high speed micro vacuum device, and the like. In particular, the present invention relates to a field emission type electron source for semiconductor application that can realize integration and low voltage, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】半導体に対する微細加工技術の進展によ
り、微小な電界放出型電子源を製造することが可能にな
ったので、真空マイクロエレクトロニクス技術の開発が
盛んになりつつある。より低い駆動電圧で動作可能な高
性能な電界放出型電子源を実現するために、ＬＳＩ技術
を応用して微細化された引出し電極及び急峻な先端を有
する陰極の作成等のアプローチが行なわれている。2. Description of the Related Art Advances in microfabrication technology for semiconductors have made it possible to manufacture minute field-emission electron sources, and vacuum microelectronics technology has been actively developed. In order to realize a high-performance field-emission electron source that can operate at a lower driving voltage, approaches such as creation of a miniaturized extraction electrode and a cathode having a sharp tip by applying LSI technology have been performed. I have.
【０００３】動作電圧を下げるためには、引き出し電極
の開口部の径の微小化や陰極の微小構造化が有効であ
る。また、動作電流の向上のためには、陰極の高密度化
と共に、陰極の表面における放出サイトの多数化が有効
である。In order to reduce the operating voltage, it is effective to reduce the diameter of the opening of the extraction electrode and the structure of the cathode. To improve the operating current, it is effective to increase the number of emission sites on the surface of the cathode as well as increase the density of the cathode.
【０００４】そこで、従来例として、M. Takai等が報告
している(J.Vac.Sci.Technol.B13(2),1995,p441)、陰極
の表面に化成処理によりポーラス層を形成する方法につ
いて図９を参照しながら説明する。Thus, as a conventional example, M. Takai et al. (J. Vac. Sci. Technol. B13 (2), 1995, p441) reported a method of forming a porous layer on the surface of a cathode by chemical conversion treatment. Will be described with reference to FIG.
【０００５】図９に示すように、ｎ型のシリコン基板１
０１の上には、陰極形成領域に開口部を有する形成され
た熱酸化膜１０６が形成されていると共に、陰極形成領
域にはシリコンよりなる微小な陰極１０７が形成されて
いる。熱酸化膜１０６の上には、絶縁膜１０８を介して
Ｎｂよりなる引き出し電極１０９Ａが形成されている。As shown in FIG. 9, an n-type silicon substrate 1
A thermal oxide film 106 having an opening in the cathode formation region is formed on the cathode 01, and a minute cathode 107 made of silicon is formed in the cathode formation region. On the thermal oxide film 106, an extraction electrode 109A made of Nb is formed via an insulating film 108.
【０００６】陰極１０７の表面部には、図１０に示すよ
うな化成処理装置を用いて化成処理が施され、これによ
り、ポーラス層１０７ａが形成されている。尚、図１０
に示す化成処理装置は、ＨＦ:Ｈ2Ｏ:Ｃ2Ｈ5ＯＨ ＝１:
１:２よりなる処理液を貯留する容器１１０と、該容器
１１０の内部に設けられた、サンプル１１２を保持する
試料ホルダー１１１と、該試料ホルダー１１１の両側に
それぞれ設けられた白金よりなるカソード電極１１３及
びアノード電極１１４とを備えており、処理液中におい
てカソード電極１１３とアノード電極１１４との間に所
定の電流を流すと共に、サンプル１１２にエキシマラン
プを照射することにより、陰極１０７の表面部に化成処
理を行なう。この化成処理においては、処理液の組成、
処理液中に流す電流量及びエキシマランプの照射条件等
を最適化することにより、陰極１０７の表面部に、所望
の形状及び厚さを有するシリコンよりなるポーラス層１
０７ａを形成することができる。The surface of the cathode 107 is subjected to a chemical conversion treatment using a chemical conversion treatment apparatus as shown in FIG. 10, whereby a porous layer 107a is formed. Note that FIG.
The chemical conversion treatment apparatus shown in the following is HF: H 2 O: C 2 H 5 OH = 1:
A container 110 for storing a processing liquid of 1: 2, a sample holder 111 provided inside the container 110 for holding a sample 112, and a cathode electrode made of platinum provided on both sides of the sample holder 111, respectively. 113 and an anode electrode 114. A predetermined current flows between the cathode electrode 113 and the anode electrode 114 in the processing solution, and the sample 112 is irradiated with an excimer lamp, so that the surface of the cathode 107 is Chemical conversion treatment is performed. In this chemical conversion treatment, the composition of the treatment solution,
By optimizing the amount of current flowing in the processing liquid and the irradiation conditions of the excimer lamp, the porous layer 1 made of silicon having a desired shape and thickness is formed on the surface of the cathode 107.
07a can be formed.
【０００７】陰極１０７の表面部に形成されるポーラス
層１０７ａは、ｎｍオーダーの径を持つ無数の穴が形成
されることにより形成されたｎｍオーダーの径を持つ無
数のロッドを有しており、該無数のロッドが実効的に電
流放出サイトとして働く。これにより、１つの放出サイ
トを有する点放出型から無数の放出サイトを有する面放
出型へと変化するため、電子の放出サイトが増大するの
で、陰極の電流放出特性が向上する。The porous layer 107a formed on the surface of the cathode 107 has an infinite number of rods having a diameter on the order of nm formed by forming an infinite number of holes having a diameter on the order of nm. The innumerable rods effectively act as current emission sites. This changes from a point emission type having one emission site to a surface emission type having an infinite number of emission sites, so that the number of electron emission sites increases and the current emission characteristics of the cathode are improved.
【０００８】[0008]
【発明が解決しようとする課題】前記従来例に係る電界
放出型電子源は、陰極の表面部に形成されたポーラス層
を有しているため、電子の放出サイトが点放出型から面
放出型へと変化し、電子の放出サイトが増加するので、
陰極の電流放出特性を、或る程度向上させることはでき
るが、実用上満足できる程度にまで向上させることはで
きない。The field emission type electron source according to the prior art has a porous layer formed on the surface of the cathode, so that the electron emission site is changed from a point emission type to a surface emission type. To increase the number of electron emission sites,
Although the current emission characteristics of the cathode can be improved to some extent, it cannot be improved to a practically satisfactory level.
【０００９】また、従来例に係る電界放出型電子源にお
いては、陰極の表面部に化成処理により形成されたポー
ラス層を備えているため、低い電圧での動作及び電流の
増加等の素子特性の向上が図られているが、動作電圧の
低減や電流増加の効果を確実にするためには、陰極の表
面部に数百ｎｍ以上の厚いポーラス層を形成する必要が
ある。具体的には、表面に厚さ４７０ｎｍのポーラス層
を形成した場合には、ポラース層が形成されていない場
合に比べて、５倍から１０倍程度の電流増加の効果が観
察されている。Further, in the field emission type electron source according to the conventional example, since the surface of the cathode is provided with a porous layer formed by a chemical conversion treatment, the device characteristics such as operation at a low voltage and an increase in current are reduced. Although improvements have been made, it is necessary to form a porous layer having a thickness of several hundred nm or more on the surface of the cathode in order to reduce the operating voltage and increase the current. Specifically, when a porous layer having a thickness of 470 nm is formed on the surface, an effect of increasing the current by about 5 to 10 times has been observed as compared with a case where the porous layer is not formed.
【００１０】ところが、陰極の表面部に数百ｎｍ以上の
厚いポーラス層を形成しようとすると、陰極の先端部の
形状が劣化してしまうという問題がある。電界放出型電
子源を実用化する上で要求させる重要な性能として、動
作電圧の低減や電流増加のほかに、電子放出の均一性及
び素子特性の安定性が挙げられるが、従来例に係る電界
放出型電子源は、陰極の先端部の曲率半径にばらつきが
発生する。However, when a thick porous layer of several hundred nm or more is formed on the surface of the cathode, there is a problem that the shape of the tip of the cathode is deteriorated. Important performance requirements for practical use of a field emission electron source include not only a reduction in operating voltage and an increase in current, but also uniformity of electron emission and stability of device characteristics. In the emission electron source, the radius of curvature at the tip of the cathode varies.
【００１１】陰極の先端部の微構造、特に先端部の挙率
半径は、電子放出の際の動作電圧特性に大きな影響を与
えるパラメータである。先端部の曲率半径以外の陰極構
造が同じであると仮定して電界集中係数を比較する計算
を行なった場合、先端部の曲率半径が１０ｎｍから２ｎ
ｍへ変化することによって、電界集中係数は２倍になっ
てしまう。このため、従来例によると、陰極の先端部の
曲率半径にばらつきが発生し、これにより、電子放出の
均一性及び素子特性の安定性が得られなくなると言う新
たな問題が発生する。The microstructure of the tip of the cathode, particularly the elevation radius of the tip, is a parameter that has a great effect on the operating voltage characteristics during electron emission. When calculations are performed to compare the electric field concentration coefficients assuming that the cathode structure other than the radius of curvature of the tip is the same, the radius of curvature of the tip is 10 nm to 2n.
By changing to m, the electric field concentration coefficient is doubled. For this reason, according to the conventional example, a variation occurs in the radius of curvature of the tip portion of the cathode, which causes a new problem that uniformity of electron emission and stability of element characteristics cannot be obtained.
【００１２】前記に鑑み、本発明は、陰極の放出サイト
を増加させて陰極の電流放出特性を大きく向上させて
も、電子放出の均一性及び素子特性の安定性が得られる
ようにすることを目的とする。In view of the foregoing, the present invention has been made to achieve uniform electron emission and stable device characteristics even if the current emission characteristics of the cathode are greatly improved by increasing the number of emission sites of the cathode. Aim.
【００１３】[0013]
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る電界放出型電子源は、基板と、基板上
に絶縁膜を介して形成され、陰極形成領域に開口部を有
する引き出し電極と、基板上における引き出し電極の開
口部内に形成された陰極と、陰極の表面に形成され、超
微粒子構造体よりなる表面被覆層とを備えている。In order to achieve the above object, a field emission type electron source according to the present invention has a substrate, an insulating film formed on the substrate, and an opening in a cathode formation region. An extraction electrode, a cathode formed in the opening of the extraction electrode on the substrate, and a surface coating layer formed on the surface of the cathode and made of an ultrafine particle structure are provided.
【００１４】本発明に係る電界放出型電子源によると、
陰極の表面に超微粒子構造体よりなる表面被覆層が形成
されているため、電子の放出サイトが著しく増加する。According to the field emission type electron source of the present invention,
Since the surface coating layer made of the ultrafine particle structure is formed on the surface of the cathode, the number of electron emission sites is significantly increased.
【００１５】本発明に係る電界放出型電子源において、
超微粒子構造体は粒径が１０ｎｍ以下で且つ均一な超微
粒子の集合よりなることが好ましい。In the field emission type electron source according to the present invention,
It is preferable that the ultrafine particle structure is composed of a uniform aggregate of ultrafine particles having a particle size of 10 nm or less.
【００１６】また、本発明に係る電界放出型電子源にお
いて、陰極はタワー形状又はカクテルグラス形状を有し
ていることが好ましい。In the field emission type electron source according to the present invention, the cathode preferably has a tower shape or a cocktail glass shape.
【００１７】本発明に係る電界放出型電子源の製造方法
は、基板上に形成されたエッチングマスクを用いて基板
に対してエッチングを行なって、基板上に陰極を形成す
る陰極形成工程と、基板上に全面的に絶縁膜及び導電膜
を順次堆積した後、エッチングマスク上の前記絶縁膜及
び導電膜をリフトオフすることにより、陰極の周囲に開
口部を有する引き出し電極を形成する引き出し電極形成
工程と、陰極の表面に超微粒子構造体よりなる表面被覆
層を形成する表面被覆層形成工程とを備えている。A method of manufacturing a field emission electron source according to the present invention includes a cathode forming step of forming a cathode on a substrate by etching the substrate using an etching mask formed on the substrate; A lead electrode forming step of forming a lead electrode having an opening around a cathode by lifting off the insulating film and the conductive film on the etching mask after sequentially depositing an insulating film and a conductive film over the entire surface; Forming a surface coating layer made of an ultrafine particle structure on the surface of the cathode.
【００１８】本発明に係る電界放出型電子源の製造方法
によると、陰極及び該陰極の周囲に開口部を有する引き
出し電極を形成した後に、超微粒子構造体よりなる表面
被覆層を形成するため、陰極の表面に選択的に表面被覆
層を形成することができる。この場合、引き出し電極の
上にも表面被覆層は形成されるが、引き出し電極は電圧
を印加するためのものであり電流が流れないので特に問
題にはならない。According to the method of manufacturing a field emission electron source according to the present invention, after forming a cathode and an extraction electrode having an opening around the cathode, a surface coating layer made of an ultrafine particle structure is formed. A surface coating layer can be selectively formed on the surface of the cathode. In this case, a surface coating layer is also formed on the extraction electrode, but this is not a problem because the extraction electrode is for applying a voltage and no current flows.
【００１９】本発明に係る電界放出型電子源の製造方法
において、表面被覆層形成工程は、気相成長法により表
面被覆層を形成する工程を含むことが好ましい。また、
気相成長法はレーザアブレーション法であることがより
好ましい。In the method of manufacturing a field emission type electron source according to the present invention, the step of forming a surface coating layer preferably includes a step of forming a surface coating layer by a vapor phase growth method. Also,
The vapor phase growth method is more preferably a laser ablation method.
【００２０】[0020]
（第１の実施形態）以下、本発明の第１の実施形態に係
る電界放出型電子源の構造について図１を参照しながら
説明する。図１（ａ）は、図１（ｂ）におけるＩ−Ｉ線
の断面構造を示し、図１（ｂ）は平面構造を示してい
る。(First Embodiment) Hereinafter, a structure of a field emission type electron source according to a first embodiment of the present invention will be described with reference to FIG. FIG. 1A shows a cross-sectional structure taken along line II in FIG. 1B, and FIG. 1B shows a planar structure.
【００２１】図１（ａ），（ｂ）に示すように、シリコ
ンの結晶よりなるシリコン基板１１の上には、アレイ状
の陰極形成領域にそれぞれ円形状の開口部を有する下部
酸化シリコン膜１６Ａ及び上部酸化シリコン膜１８Ａよ
りなる絶縁膜を介して引き出し電極１９Ａが形成されて
いる。この場合、引き出し電極１９Ａの開口部の径は下
部酸化シリコン膜１６Ａ及び上部酸化シリコン膜１８Ａ
の開口部の径よりも小さく、下部酸化シリコン膜１６Ａ
及び上部酸化シリコン膜１８Ａの開口部周面は引き出し
電極１９Ａの開口部周面よりも後退している。As shown in FIGS. 1A and 1B, on a silicon substrate 11 made of silicon crystal, a lower silicon oxide film 16A having a circular opening in an array-shaped cathode formation region. In addition, a lead electrode 19A is formed via an insulating film made of the upper silicon oxide film 18A. In this case, the diameter of the opening of the extraction electrode 19A is equal to the lower silicon oxide film 16A and the upper silicon oxide film 18A.
The lower silicon oxide film 16A is smaller than the diameter of the opening of the lower silicon oxide film 16A.
The peripheral surface of the opening of the upper silicon oxide film 18A is recessed from the peripheral surface of the opening of the extraction electrode 19A.
【００２２】下部酸化シリコン膜１６Ａ、上部酸化シリ
コン膜１８Ａ及び引き出し電極１９Ａの開口部の内部に
は、円形断面を持つタワー形状の陰極１７が形成されて
おり、該陰極１７の先端部は結晶異方性エッチングとシ
リコンの熱酸化プロセスとによって形成された半径２ｎ
ｍ以下の急峻な形状を有している。A tower-shaped cathode 17 having a circular cross section is formed inside the openings of the lower silicon oxide film 16A, the upper silicon oxide film 18A, and the extraction electrode 19A. Radius 2n formed by anisotropic etching and thermal oxidation process of silicon
It has a steep shape of not more than m.
【００２３】シリコン基板１１における下部酸化シリコ
ン膜１６Ａ及び上部酸化シリコン膜１８Ａの開口部に露
出した領域及び陰極１７の表面は、レーザアブレーショ
ン法により形成された超微粒子構造体からなる表面被覆
層２０により覆われている。表面被覆層２０の材料とし
ては、電子の放出が良好に行なわれるように、仕事関数
の低い材料の方が好ましい。また、表面被覆層２０を構
成する超微粒子としては、ｎｍオーダーの粒径つまり１
０ｎｍ以下の粒径を持つシリコン粒子が電子放出効率の
点で好ましい。表面被覆層２０を構成する超微粒子の層
としては、１層又は数層程度が好ましく、シリコン粒子
の径が１０ｎｍ程度の場合には１層でもよいが、シリコ
ン粒子の径が５ｎｍ程度の場合には、図３（ａ）に示す
ように、シリコン粒子が２〜３層堆積された構造が好ま
しい。The regions of the silicon substrate 11 exposed to the openings of the lower silicon oxide film 16A and the upper silicon oxide film 18A and the surface of the cathode 17 are covered by a surface coating layer 20 of an ultrafine particle structure formed by a laser ablation method. Covered. As a material of the surface coating layer 20, a material having a low work function is preferable so that electrons can be emitted favorably. The ultrafine particles constituting the surface coating layer 20 have a particle size on the order of nm, that is, 1 nm.
Silicon particles having a particle size of 0 nm or less are preferred in terms of electron emission efficiency. The layer of the ultrafine particles constituting the surface coating layer 20 is preferably about one layer or several layers, and may be one layer when the diameter of the silicon particles is about 10 nm, but may be one layer when the diameter of the silicon particles is about 5 nm. Preferably, as shown in FIG. 3A, a structure in which two or three layers of silicon particles are deposited.
【００２４】図３（ｂ）は、従来例に示す電界放出型電
子源における陰極１０７の表面部に、化成処理（エッチ
ング処理）により形成されたシリコンよりなるポーラス
層１０７ａの断面構造を示している。図３（ｂ）に示す
ように、ポーラス層１０７ａは化成処理により形成され
ているため、陰極１０７の先端部の形状が鈍るので、該
先端部の曲率半径が大きくなってしまうと共にばらつい
てしまう。このため、従来例においては、素子特性のば
らつきが発生するため、デバイス設計の困難性及びデバ
イスの信頼性の低下を引き起こされるので、実用上の大
きな課題となっていた。FIG. 3B shows a cross-sectional structure of a porous layer 107a made of silicon formed on the surface of the cathode 107 in the field emission type electron source shown in the conventional example by a chemical conversion treatment (etching treatment). . As shown in FIG. 3B, since the porous layer 107a is formed by the chemical conversion treatment, the shape of the tip of the cathode 107 becomes dull, so that the radius of curvature of the tip becomes large and varies. For this reason, in the conventional example, variations in element characteristics occur, which causes difficulty in device design and lowers device reliability.
【００２５】これに対して、第１の実施形態に係る電界
放出型電子源によると、図３（ａ）に示すように、陰極
１７の表面に超微粒子構造体よりなる表面被覆層２０が
形成されているため、陰極１７の先端部の形状が鈍らな
いので、該先端部の曲率半径は大きくならないと共にば
らつかない。このため、第１の実施形態においては、素
子特性がばらつかないので、デバイス設計が容易になる
と共にデバイスの信頼性が大きく向上する。On the other hand, according to the field emission type electron source according to the first embodiment, as shown in FIG. 3A, a surface coating layer 20 made of an ultrafine particle structure is formed on the surface of the cathode 17. As a result, the shape of the tip of the cathode 17 does not become dull, so that the radius of curvature of the tip does not increase and does not vary. For this reason, in the first embodiment, since the element characteristics do not vary, the device design is facilitated and the reliability of the device is greatly improved.
【００２６】ところで、陰極の先端部の微構造、特に先
端部の曲率半径は、電子放出の際の動作電圧特性に大き
な影響を与えるパラメータである。曲率半径以外の条件
を同じと仮定して、曲率半径と電界集中係数との関係を
シミュレーションすると、先端部の曲率半径が１０ｎｍ
から２ｎｍへ変化することによって電界集中係数は約２
倍に増加する。逆に言うと、陰極の先端部の曲率半径が
２ｎｍから１０ｎｍへ増大することによって電界集中係
数は約２分の１になる。つまり、陰極の先端部の曲率半
径がｎｍオーダーで変化するだけで、動作電流や動作電
圧等の素子の基本特性が大きく変化する。The microstructure of the tip of the cathode, particularly the radius of curvature of the tip, is a parameter that has a large effect on the operating voltage characteristics during electron emission. When the relationship between the radius of curvature and the electric field concentration coefficient is simulated under the assumption that the conditions other than the radius of curvature are the same, the radius of curvature at the tip is 10 nm.
From 2 to 2 nm, the electric field concentration coefficient becomes about 2
Increase by a factor of two. Conversely, when the radius of curvature at the tip of the cathode increases from 2 nm to 10 nm, the electric field concentration coefficient is reduced to about half. In other words, only by changing the radius of curvature at the tip of the cathode in the order of nm, the basic characteristics of the element, such as the operating current and the operating voltage, greatly change.
【００２７】また、電子放出サイトは、真空中の残留ガ
スの分子の吸着作用を受け易く、ガス分子の吸着や脱離
によって見かけ上の仕事関数が変化して、放出電流が不
安定になる性質を有している。ところが、第１の実施形
態においては、陰極１７の表面に超微粒子構造体よりな
る表面被覆層２０が形成されているため、電子放出の変
動が多数の超微粒子の平均化効果により相殺されるの
で、極めて安定な電子放出特性を得ることができると共
に、電子放出の急激な増大が抑制されて、電子放出の異
常増加に起因する陰極破壊等の問題も解消する。Also, the electron emission site is apt to be adsorbed by molecules of the residual gas in vacuum, and the apparent work function changes due to the adsorption and desorption of gas molecules, and the emission current becomes unstable. have. However, in the first embodiment, since the surface coating layer 20 made of the ultrafine particle structure is formed on the surface of the cathode 17, fluctuations in electron emission are offset by the averaging effect of a large number of ultrafine particles. In addition, extremely stable electron emission characteristics can be obtained, and a sharp increase in electron emission is suppressed, and problems such as cathode breakdown due to an abnormal increase in electron emission can be solved.
【００２８】図３（ａ）と図３（ｂ）との比較から明ら
かなように、第１の実施形態における超微粒子構造体よ
りなる表面被覆層２０の電子放出サイトの数は、従来例
におけるポーラス層１０７ａの電子放出サイトの数に比
べて極めて多い。このため、陰極１７の表面被覆層２０
からは極めて多量の電子が放出されると共に、見かけ上
の仕事関数が変化し難いので、陰極１７から電子を放出
する際の電流安定性が高くなる。As is clear from the comparison between FIG. 3A and FIG. 3B, the number of electron emission sites of the surface coating layer 20 made of the ultrafine particle structure in the first embodiment is smaller than that in the conventional example. The number is extremely large as compared with the number of electron emission sites in the porous layer 107a. For this reason, the surface coating layer 20 of the cathode 17
Emits a very large amount of electrons, and the apparent work function is unlikely to change, so that the current stability when electrons are emitted from the cathode 17 increases.
【００２９】以上のような理由で、第１の実施形態に係
る電界放出型電子源によると、動作電流及び動作電圧を
低減することができると共に、動作電流や動作電圧等の
素子特性にばらつきが発生しない。For the above reasons, according to the field emission type electron source according to the first embodiment, the operating current and the operating voltage can be reduced, and the device characteristics such as the operating current and the operating voltage vary. Does not occur.
【００３０】尚、表面被覆層２０を構成する超微粒子構
造体としては、シリコンに代えて、他の材料、例えばダ
イヤモンド、ＤＬＣ（Diamond Like Carbon ）又はＺｒ
Ｃ等の低仕事関数材料を用いることもできる。The ultrafine particle structure constituting the surface coating layer 20 is made of another material such as diamond, DLC (Diamond Like Carbon) or Zr instead of silicon.
A low work function material such as C can also be used.
【００３１】以下、第１の実施形態に係る電界放出型電
子源の製造方法について、図４〜図６を参照しながら説
明する。Hereinafter, a method for manufacturing the field emission type electron source according to the first embodiment will be described with reference to FIGS.
【００３２】まず、図４（ａ）に示すように、シリコン
結晶よりなるシリコン基板１１の（１００）面に熱酸化
法により第１の酸化シリコン膜１２を形成した後、該第
１の酸化シリコン膜１２の上にフォトレジスト膜１３を
堆積する。First, as shown in FIG. 4A, a first silicon oxide film 12 is formed on a (100) plane of a silicon substrate 11 made of silicon crystal by a thermal oxidation method. A photoresist film 13 is deposited on the film 12.
【００３３】次に、図４（ｂ）に示すように、フォトレ
ジスト膜１３にフォトリソグラフィ法を行なって、約
０．５μｍの径を有するディスク形状のレジストマスク
１３Ａを形成した後、該レジストマスク１３Ａを用いて
第１の酸化シリコン膜１２に対して異方性のドライエッ
チングを行なうことにより、第１の酸化シリコン膜１２
にレジストマスク１３Ａを転写して酸化シリコンマスク
１２Ａを形成する。Next, as shown in FIG. 4B, the photoresist film 13 is subjected to photolithography to form a disk-shaped resist mask 13A having a diameter of about 0.5 μm. By performing anisotropic dry etching on the first silicon oxide film 12 using the first silicon oxide film 12A,
The resist mask 13A is transferred to form a silicon oxide mask 12A.
【００３４】次に、図４（ｃ）に示すように、レジスト
マスク１３Ａを除去した後、酸化シリコンマスク１２Ａ
を用いてシリコン基板１１に対して異方性ドライエッチ
ングを行なってシリコン基板１１の表面に円柱状体１４
Ａを形成する。Next, as shown in FIG. 4C, after removing the resist mask 13A, the silicon oxide mask 12A is removed.
Anisotropic dry etching is performed on the silicon substrate 11 by using
Form A.
【００３５】次に、図４（ｄ）に示すように、結晶異方
性の性質を持つエッチング溶液、例えばエチレンジアミ
ンとピロカテコール水溶液とを用いて円柱状体１４Ａに
対してウェットエッチングを行なって、側面が（３３
１）面を含む面よりなり且つ中央部がくびれた形状の鼓
状体１４Ｂを形成する。この場合、予め、結晶の方位角
度から酸化シリコンマスク１２Ａの径及びくびれ部の深
さを最適に設計することにより、くびれ部の径が０．１
μｍ程度の微構造の鼓状体１４Ｂを均一に且つ再現性良
く形成することができる。Next, as shown in FIG. 4D, the columnar body 14A is wet-etched using an etching solution having a crystalline anisotropy property, for example, ethylenediamine and an aqueous solution of pyrocatechol. The side is (33
1) A drum-shaped body 14B having a surface including a surface and having a constricted central portion is formed. In this case, the diameter of the constricted portion is set to 0.1 by designing the diameter of the silicon oxide mask 12A and the depth of the constricted portion in advance from the azimuthal angle of the crystal.
The drum-shaped body 14B having a microstructure of about μm can be formed uniformly and with good reproducibility.
【００３６】次に、図５（ａ）に示すように、鼓状体１
４Ｂのくびれ部保護のために、熱酸化法により鼓状体１
４Ｂの側壁に例えば厚さ１０ｎｍ程度の薄い第２の酸化
シリコン膜１５を形成した後、再び酸化シリコンマスク
１２Ａを用いてシリコン基板１１に対して異方性のドラ
イエッチングを行なってシリコン基板１１を垂直にエッ
チングすることにより、図５（ｂ）に示すように、シリ
コン基板１１の表面に鼓状の柱状体１４Ｃを形成する。Next, as shown in FIG.
To protect the constriction of 4B, the drum-shaped body 1 is thermally oxidized.
After a thin second silicon oxide film 15 having a thickness of, for example, about 10 nm is formed on the side wall of 4B, the silicon substrate 11 is again subjected to anisotropic dry etching using the silicon oxide mask 12A to remove the silicon substrate 11 By performing vertical etching, a drum-shaped columnar body 14C is formed on the surface of the silicon substrate 11, as shown in FIG.
【００３７】次に、図５（ｃ）に示すように、熱酸化法
により鼓状の柱状体１４Ｃ及びシリコン基板１１の表面
に例えば厚さ１００ｎｍ程度の第３の酸化シリコン膜１
６を形成することにより、鼓状の柱状体１４Ｃの内部に
陰極１７を形成する。このように、鼓状の柱状体１４Ｃ
の表面に第３の酸化シリコン膜１６を形成する理由は、
陰極１７の先端部を先鋭化するためと、後述する引き出
し電極下部の絶縁膜の絶縁性を強化するためである。こ
の場合、酸化シリコンの融点よりも低い温度、例えば９
００℃程度の温度条件で熱酸化を行なうと、熱酸化時に
シリコンよりなる陰極１７と第３の酸化シリコン膜１６
との界面付近にストレスが発生するので、極めて急峻な
形状の先端部を持つ陰極１７を形成することができる。
また、熱酸化法により形成した酸化シリコン膜は、他の
方法例えば、蒸着法により形成した酸化シリコン膜より
も膜質に優れているため、高い絶縁抵抗を持っている。
この結果、後述の引き出し電極に電圧を印加する際の絶
縁性に優れ、高信頼性の素子を形成することができる。Next, as shown in FIG. 5C, the third silicon oxide film 1 having a thickness of, for example, about 100 nm is formed on the surface of the drum-shaped column 14C and the silicon substrate 11 by a thermal oxidation method.
By forming 6, the cathode 17 is formed inside the drum-shaped columnar body 14C. Thus, the drum-shaped columnar body 14C
The reason for forming the third silicon oxide film 16 on the surface of
This is because the tip of the cathode 17 is sharpened and the insulating property of the insulating film below the extraction electrode described later is strengthened. In this case, a temperature lower than the melting point of silicon oxide, for example, 9
When the thermal oxidation is performed at a temperature of about 00 ° C., the cathode 17 made of silicon and the third silicon oxide film 16
Since stress is generated in the vicinity of the interface between the cathode 17 and the cathode 17, it is possible to form the cathode 17 having a very steep tip.
Further, a silicon oxide film formed by a thermal oxidation method has a higher insulating resistance because it has a better film quality than another method, for example, a silicon oxide film formed by an evaporation method.
As a result, it is possible to form a highly reliable element having excellent insulation when a voltage is applied to the extraction electrode described later.
【００３８】次に、図５（ｄ）に示すように、酸化シリ
コンマスク１２Ａの上を含む半導体基板１１の上に全面
に亘って、絶縁膜として用いる第４の酸化シリコン膜１
８及び引き出し電極として用いる導電膜１９を真空蒸着
法により順次堆積する。第４の酸化シリコン膜１８を真
空蒸着する際に、オゾンガスを導入することによって、
絶縁性に優れた良質な酸化シリコン膜を形成することが
できる。また、導電膜１９としてＮｂ金属膜を用いれ
ば、後述のリフトオフプロセスに際して、均一性に優れ
た引き出し電極を形成することができる。Next, as shown in FIG. 5D, a fourth silicon oxide film 1 used as an insulating film is formed over the entire surface of the semiconductor substrate 11 including the silicon oxide mask 12A.
8 and a conductive film 19 used as an extraction electrode are sequentially deposited by a vacuum evaporation method. By introducing ozone gas when vacuum-depositing the fourth silicon oxide film 18,
A high-quality silicon oxide film having excellent insulating properties can be formed. Also, if an Nb metal film is used as the conductive film 19, it is possible to form a lead electrode having excellent uniformity during a lift-off process described later.
【００３９】次に、図６（ａ）に示すように、バッファ
ード弗酸溶液を用いて超音波雰囲気中でウェットエッチ
ングを行なって、陰極１７の側壁部及び酸化シリコンマ
スク１２Ａを選択的に除去することにより、酸化シリコ
ンマスク１２Ａの上に堆積した導電膜１９をリフトオフ
すると共に、微小な開口を持つ引き出し電極部１９Ａ及
び陰極１７を露出させる。この場合、ウェットエッチン
グの時間を第３及び第４の酸化シリコン膜１６，１８が
オーバーエッチングされる程度に調整することにより、
下部酸化シリコン膜１６Ａ及び上部酸化シリコン膜１８
Ａの開口部周面を、引き出し電極１９Ａの開口部周面よ
りも後退させることができる。Next, as shown in FIG. 6A, wet etching is performed in an ultrasonic atmosphere using a buffered hydrofluoric acid solution to selectively remove the side wall of the cathode 17 and the silicon oxide mask 12A. By doing so, the conductive film 19 deposited on the silicon oxide mask 12A is lifted off, and the extraction electrode portion 19A having minute openings and the cathode 17 are exposed. In this case, by adjusting the wet etching time to such an extent that the third and fourth silicon oxide films 16 and 18 are over-etched,
Lower silicon oxide film 16A and upper silicon oxide film 18
The peripheral surface of the opening A can be set back from the peripheral surface of the opening of the extraction electrode 19A.
【００４０】次に、図６（ｂ）に示すように、レーザア
ブレーション法により陰極１７を含むシリコン基板１１
の全面に亘って超微粒子構造体よりなる表面被覆層２０
を堆積すると、第１の実施形態に係る電界放出型電子源
が得られる。Next, as shown in FIG. 6B, the silicon substrate 11 including the cathode 17 is formed by a laser ablation method.
Surface coating layer 20 composed of an ultrafine particle structure over the entire surface
Is deposited, a field emission electron source according to the first embodiment is obtained.
【００４１】この場合、レーザアブレーション法に用い
るターゲットとしては、表面被覆層２０の望ましい特性
に応じて、シリコン基板のタイプ（アンドープ型、ｐ型
又はｎ型）及び比抵抗を選択することができる。また、
レーザアブレーション光源としては、エネルギーの高い
ＡｒＦエキシマレーザが好ましい。In this case, as the target used for the laser ablation method, the type (undoped, p-type or n-type) and specific resistance of the silicon substrate can be selected according to the desired characteristics of the surface coating layer 20. Also,
As a laser ablation light source, an ArF excimer laser having high energy is preferable.
【００４２】さらに、レーザアブレーション時のプロセ
ス条件を最適化することによって、超微粒子の所望の粒
径及び層数を持つ表面被覆層２０を陰極１７の表面に形
成することができる。具体的なプロセス条件の一例を挙
げると、ＡｒＦエキシマレーザの照射エネルギー密度：
１Ｊ／ｃｍ2 、パルス幅：１２ｎｓｅｃ．、繰り返し周
波数：１０Ｈｚの条件で、ターゲットとして用いるシリ
コンウエハ上に３ｍｍ×１ｍｍ角のスポットサイズでレ
ーザ光を照射する。この条件下ではシリコンウエハより
なるターゲットのアブレーションレートは、０．２μｍ
／ｐｕｌｓとなる。ベースの真空度を１×１０-6Ｔｏｒ
ｒにして、Ｈｅガスを一定の流量導入した状態で、時間
制御によりレーザアブレーションを行なうが、Ｈｅガス
の圧力（流量）を最適に設定することにより、ｎｍオー
ダーの粒径を持つ超微粒子構造よりなる表面被覆層２０
を再現性良く形成することができる。レーザアブレーシ
ョン法により形成される超微粒子構造体よりなる表面被
覆層２０の厚さを１０ｎｍ程度以下に制御することによ
って、陰極１７の形状を表面被覆層２０に精密に反映す
ることができ、表面被覆膜２３の先端部の形状を急峻に
保つことができる。Further, by optimizing the process conditions at the time of laser ablation, it is possible to form the surface coating layer 20 having a desired particle size and number of ultrafine particles on the surface of the cathode 17. As an example of specific process conditions, the irradiation energy density of ArF excimer laser is as follows:
1 J / cm 2 , pulse width: 12 nsec. A silicon wafer used as a target is irradiated with a laser beam with a spot size of 3 mm × 1 mm under the condition of a repetition frequency of 10 Hz. Under these conditions, the ablation rate of a silicon wafer target is 0.2 μm
/ Pulss. Degree of vacuum of the base is 1 × 10 -6 Torr
r, laser ablation is performed by time control in a state where He gas is introduced at a constant flow rate. By setting the He gas pressure (flow rate) to an optimum value, the ultrafine particle structure having a particle size on the order of nm can be obtained. Surface coating layer 20
Can be formed with good reproducibility. The shape of the cathode 17 can be accurately reflected on the surface coating layer 20 by controlling the thickness of the surface coating layer 20 made of an ultrafine particle structure formed by a laser ablation method to about 10 nm or less, and The shape of the tip of the covering film 23 can be kept steep.
【００４３】また、第１の実施形態に係る電界放出型電
子源の製造方法においては、レーザアブレーション法を
用いたため、陰極１７の表面がプロセスダメージを受け
る恐れがなく、また、陰極１７の微細な形状を損なうこ
となく、均一な超微粒子構造体よりなる表面被覆層２０
を形成することができる。また、プロセスの均一性及び
再現性に優れているので、微小寸法を有する電界放出型
電子源よりなるアレイを高精度且つ高密度に形成するこ
とが可能になる。Further, in the method of manufacturing the field emission type electron source according to the first embodiment, since the laser ablation method is used, the surface of the cathode 17 is not subject to process damage, and Surface coating layer 20 composed of a uniform ultrafine particle structure without impairing the shape
Can be formed. Further, since the process uniformity and the reproducibility are excellent, it is possible to form an array composed of field emission electron sources having minute dimensions with high precision and high density.
【００４４】また、レーザアブレーション法のターゲッ
トとして、シリコンのほかに、ダイヤモンド、ＤＬＣ又
はＺｒＣ等の低仕事関数材料を用いることができる。シ
リコンよりなるターゲットを用いると生産性が高くな
り、低仕事関数材料を用いると動作電圧の低電圧化を図
ることができる。As a target of the laser ablation method, a low work function material such as diamond, DLC or ZrC can be used in addition to silicon. When a target made of silicon is used, productivity is increased, and when a low work function material is used, the operating voltage can be reduced.
【００４５】尚、第１の実施形態においては、レーザア
ブレーション法を用いて表面被覆層２０を形成したが、
表面被覆層２０を形成する方法としては、気相成長法を
広く用いることができる。In the first embodiment, the surface coating layer 20 is formed by using the laser ablation method.
As a method for forming the surface coating layer 20, a vapor phase growth method can be widely used.
【００４６】（第２の実施形態）以下、本発明の第２実
施形態に係る電界放出型電子源の構造について図２を参
照しながら説明する。図２（ａ）は、図２（ｂ）におけ
るII−II線の断面構造を示し、図２（ｂ）は平面構造を
示している。(Second Embodiment) Hereinafter, the structure of a field emission type electron source according to a second embodiment of the present invention will be described with reference to FIG. FIG. 2A shows a cross-sectional structure taken along the line II-II in FIG. 2B, and FIG. 2B shows a planar structure.
【００４７】図２（ａ）、（ｂ）に示すように、シリコ
ンの結晶よりなるシリコン基板１１の上には、アレイ状
の陰極形成領域にそれぞれ円形状の開口部を有する下部
酸化シリコン膜１５Ａ及び上部酸化シリコン膜１８Ａよ
りなる絶縁膜を介して引き出し電極１９Ａが形成されて
いる。この場合、引き出し電極１９Ａの開口部の径は下
部酸化シリコン膜１５Ａ及び上部酸化シリコン膜１８Ａ
の開口部の径よりも小さく、下部酸化シリコン膜１５Ａ
及び上部酸化シリコン膜１８Ａの開口部周面は引き出し
電極の開口部周面よりも後退している。As shown in FIGS. 2A and 2B, on a silicon substrate 11 made of silicon crystal, a lower silicon oxide film 15A having a circular opening in an array-shaped cathode formation region. In addition, a lead electrode 19A is formed via an insulating film made of the upper silicon oxide film 18A. In this case, the diameter of the opening of the extraction electrode 19A is equal to the lower silicon oxide film 15A and the upper silicon oxide film 18A.
The lower silicon oxide film 15A is smaller than the diameter of the opening of the lower silicon oxide film 15A.
The peripheral surface of the opening of the upper silicon oxide film 18A is recessed from the peripheral surface of the opening of the extraction electrode.
【００４８】下部酸化シリコン膜１５Ａ、上部酸化シリ
コン膜１８Ａ及び引き出し電極１９Ａの開口部の内部に
は、側面が（３３１）面を含む面で形成され且つ頂部が
互いに連続してなる一対の円錐体よりなるカクテルグラ
ス形状の陰極１７が形成されており、該陰極１７の上部
の円環状の周縁部は、結晶異方性エッチングとシリコン
の熱酸化プロセスとによって形成された半径２ｎｍ程度
の急峻な形状を有している。シリコン基板１１における
下部酸化シリコン膜１５Ａ及び上部酸化シリコン膜１８
Ａの開口部に露出した領域及び陰極１７の表面は、超微
粒子構造体からなる表面被覆層２０により覆われてい
る。表面被覆層２０の材料としては、電子の放出が良好
に行なわれるように、仕事関数の低い材料の方が好まし
い。また、表面被覆層２０を構成する超微粒子として
は、ｎｍオーダーの粒径つまり１０ｎｍ以下の粒径を持
つシリコン粒子が電子放出効率の点で好ましい。表面被
覆層２０を構成する超微粒子の層としては、１層又は数
層程度が好ましく、シリコン粒子の径が１０ｎｍ程度の
場合には１層でもよいが、シリコン粒子の径が５ｎｍ程
度の場合には２〜３層が好ましい。Inside the openings of the lower silicon oxide film 15A, the upper silicon oxide film 18A, and the extraction electrode 19A, a pair of cones whose side surfaces are formed including a (331) plane and whose tops are continuous with each other. A cocktail glass-shaped cathode 17 is formed, and an annular peripheral portion above the cathode 17 has a steep shape having a radius of about 2 nm formed by the crystal anisotropic etching and the thermal oxidation process of silicon. have. Lower silicon oxide film 15A and upper silicon oxide film 18 on silicon substrate 11
The region exposed at the opening A and the surface of the cathode 17 are covered with a surface coating layer 20 made of an ultrafine particle structure. As a material of the surface coating layer 20, a material having a low work function is preferable so that electrons can be emitted favorably. As the ultrafine particles constituting the surface coating layer 20, silicon particles having a particle size on the order of nm, that is, a particle size of 10 nm or less are preferable in terms of electron emission efficiency. The layer of the ultrafine particles constituting the surface coating layer 20 is preferably about one layer or several layers, and may be one layer when the diameter of the silicon particles is about 10 nm, but may be one layer when the diameter of the silicon particles is about 5 nm. Is preferably two to three layers.
【００４９】このようにすると、第１の実施形態と同
様、陰極１７の表面に超微粒子構造体よりなる表面被覆
層２０が形成されているため、陰極１７の先端部の形状
が鈍らないので、該先端部の曲率半径は大きくならない
と共にばらつかない。このため、素子特性がばらつかな
いので、デバイス設計が容易になると共にデバイスの信
頼性が大きく向上する。In this way, as in the first embodiment, since the surface coating layer 20 made of the ultrafine particle structure is formed on the surface of the cathode 17, the shape of the tip of the cathode 17 does not become dull. The radius of curvature of the tip does not increase and does not vary. For this reason, since the element characteristics do not vary, the device design is facilitated and the reliability of the device is greatly improved.
【００５０】また、第１の実施形態と同様、陰極１７の
表面に超微粒子構造体よりなる表面被覆層２０が形成さ
れているため、電子放出の変動が多数の超微粒子の平均
化効果により相殺されるので、極めて安定な電子放出特
性を得ることができると共に、電子放出の急激な増大が
抑制されて、電子放出の異常増加に起因する陰極破壊等
の問題も解消する。Further, as in the first embodiment, since the surface coating layer 20 made of the ultrafine particle structure is formed on the surface of the cathode 17, fluctuations in electron emission are offset by the averaging effect of a large number of ultrafine particles. Therefore, extremely stable electron emission characteristics can be obtained, and a sharp increase in electron emission is suppressed, and problems such as cathode breakdown due to an abnormal increase in electron emission are eliminated.
【００５１】さらに、第１の実施形態と同様、超微粒子
構造体よりなる表面被覆層２０の電子放出サイトの数が
極めて多いため、表面被覆層２０から極めて多量の電子
が放出されると共に、見かけ上の仕事関数が変化し難い
ので、陰極１７から電子を放出する際の電流安定性が高
くなる。Further, as in the first embodiment, since the number of electron emission sites in the surface coating layer 20 made of the ultrafine particle structure is extremely large, an extremely large number of electrons are emitted from the surface coating layer 20 and the apparent amount of electrons is increased. Since the above work function is unlikely to change, the current stability when electrons are emitted from the cathode 17 increases.
【００５２】以上のような理由で、第２の実施形態に係
る電界放出型電子源によると、動作電流及び動作電圧を
低減することができると共に、動作電流や動作電圧等の
素子特性にばらつきが発生しない。For the above reasons, according to the field emission type electron source according to the second embodiment, the operating current and the operating voltage can be reduced, and the device characteristics such as the operating current and the operating voltage vary. Does not occur.
【００５３】尚、表面被覆層２０を構成する超微粒子構
造体としては、シリコンに代えて、他の材料、例えばダ
イヤモンド、ＤＬＣ又はＺｒＣ等の低仕事関数材料を用
いることもできる。As the ultrafine particle structure constituting the surface coating layer 20, another material, for example, a low work function material such as diamond, DLC or ZrC can be used instead of silicon.
【００５４】以下、第２の実施形態に係る電界放出型電
子源の製造方法について、図７及び図８を参照しながら
説明する。まず、図７（ａ）に示すように、シリコン結
晶よりなるシリコン基板１１の（１００）面に熱酸化法
により第１の酸化シリコン膜１２を形成した後、該第１
の酸化シリコン膜１２の上にフォトレジスト膜１３を堆
積する。Hereinafter, a method for manufacturing the field emission type electron source according to the second embodiment will be described with reference to FIGS. First, as shown in FIG. 7A, a first silicon oxide film 12 is formed on a (100) plane of a silicon substrate 11 made of silicon crystal by a thermal oxidation method.
A photoresist film 13 is deposited on the silicon oxide film 12 of FIG.
【００５５】次に、図７（ｂ）に示すように、フォトレ
ジスト膜１３にフォトリソグラフィ法を行なって、約
０．５μｍの径を有するディスク形状のレジストマスク
１３Ａを形成した後、該レジストマスク１３Ａを用いて
第１の酸化シリコン膜１２に対して異方性のドライエッ
チングを行なうことにより、第１の酸化シリコン膜１２
にレジストマスク１３Ａを転写して酸化シリコンマスク
１２Ａを形成する。Next, as shown in FIG. 7B, a photolithography method is performed on the photoresist film 13 to form a disk-shaped resist mask 13A having a diameter of about 0.5 μm. By performing anisotropic dry etching on the first silicon oxide film 12 using the first silicon oxide film 12A,
The resist mask 13A is transferred to form a silicon oxide mask 12A.
【００５６】次に、図７（ｃ）に示すように、レジスト
マスク１３Ａを除去した後、酸化シリコンマスク１２Ａ
を用いてシリコン基板１１に対して異方性ドライエッチ
ングを行なってシリコン基板１１の表面に円柱状体１４
Ａを形成する。Next, as shown in FIG. 7C, after removing the resist mask 13A, the silicon oxide mask 12A is removed.
Anisotropic dry etching is performed on the silicon substrate 11 by using
Form A.
【００５７】次に、図７（ｄ）に示すように、結晶異方
性の性質を持つエッチング溶液、例えばエチレンジアミ
ンとピロカテコール水溶液とを用いて円柱状体１４Ａに
対してウェットエッチングを行なって、側面が（３３
１）面を含む面よりなり且つ中央部がくびれた形状の鼓
状体１４Ｂを形成する。この場合、予め、結晶の方位角
度から酸化シリコンマスク１２Ａの径及びくびれ部の深
さを最適に設計することにより、くびれ部の径が０．１
μｍ程度の微構造の鼓状体１４Ｂを均一に且つ再現性良
く形成することができる。Next, as shown in FIG. 7 (d), the columnar body 14A is wet-etched using an etching solution having a crystalline anisotropy property, for example, ethylenediamine and an aqueous solution of pyrocatechol. The side is (33
1) A drum-shaped body 14B having a surface including a surface and having a constricted central portion is formed. In this case, the diameter of the constricted portion is set to 0.1 by designing the diameter of the silicon oxide mask 12A and the depth of the constricted portion in advance from the azimuthal angle of the crystal.
The drum-shaped body 14B having a microstructure of about μm can be formed uniformly and with good reproducibility.
【００５８】次に、図８（ａ）に示すように、熱酸化法
により鼓状体１４Ｂの側壁に例えば厚さ１０ｎｍ−２０
ｎｍ程度の薄い第２の酸化シリコン膜１５を形成する。Next, as shown in FIG. 8A, for example, a thickness of 10 nm-20
A second silicon oxide film 15 as thin as about nm is formed.
【００５９】次に、図８（ｂ）に示すように、酸化シリ
コンマスク１２Ａの上を含む半導体基板１１の上に全面
に亘って、絶縁膜として用いる第３の酸化シリコン膜１
８及び引き出し電極として用いる導電膜１９を真空蒸着
法により順次堆積する。第３の酸化シリコン膜１８を真
空蒸着する際に、オゾンガスを導入することによって、
絶縁性に優れた良質な酸化シリコン膜を形成することが
できる。また、導電膜１９としてＮｂ金属膜を用いれ
ば、後述のリフトオフプロセスに際して、均一性に優れ
た引き出し電極を形成することができる。Next, as shown in FIG. 8B, the third silicon oxide film 1 used as an insulating film is formed over the entire surface of the semiconductor substrate 11 including the silicon oxide mask 12A.
8 and a conductive film 19 used as an extraction electrode are sequentially deposited by a vacuum evaporation method. By introducing an ozone gas when the third silicon oxide film 18 is vacuum-deposited,
A high-quality silicon oxide film having excellent insulating properties can be formed. Also, if an Nb metal film is used as the conductive film 19, it is possible to form a lead electrode having excellent uniformity during a lift-off process described later.
【００６０】次に、図８（ｃ）に示すように、バッファ
ード弗酸溶液を用いて超音波雰囲気中でウェットエッチ
ングを行なって、陰極１７の側壁部及び酸化シリコンマ
スク１２Ａを選択的に除去することにより、酸化シリコ
ンマスク１２Ａの上に堆積した導電膜１９をリフトオフ
すると共に、微小な開口を持つ引き出し電極部１９Ａ及
び陰極１７を露出させる。この場合、ウェットエッチン
グの時間を第３及び第４の酸化シリコン膜１６，１８が
オーバーエッチングされる程度に調整することにより、
下部酸化シリコン膜１５Ａ及び上部酸化シリコン膜１８
Ａの開口部周面を、引き出し電極１９Ａの開口部周面よ
りも後退させることができる。Next, as shown in FIG. 8C, wet etching is performed in an ultrasonic atmosphere using a buffered hydrofluoric acid solution to selectively remove the side wall of the cathode 17 and the silicon oxide mask 12A. By doing so, the conductive film 19 deposited on the silicon oxide mask 12A is lifted off, and the extraction electrode portion 19A having a minute opening and the cathode 17 are exposed. In this case, by adjusting the wet etching time to such an extent that the third and fourth silicon oxide films 16 and 18 are over-etched,
Lower silicon oxide film 15A and upper silicon oxide film 18
The peripheral surface of the opening A can be set back from the peripheral surface of the opening of the extraction electrode 19A.
【００６１】次に、図８（ｄ）に示すように、レーザア
ブレーション法により陰極１７を含むシリコン基板１１
の全面に亘って超微粒子構造体よりなる表面被覆層２０
を堆積すると、第２の実施形態に係る電界放出型電子源
が得られる。Next, as shown in FIG. 8D, the silicon substrate 11 including the cathode 17 is formed by a laser ablation method.
Surface coating layer 20 composed of an ultrafine particle structure over the entire surface
Is deposited, a field emission type electron source according to the second embodiment is obtained.
【００６２】このようにして、カクテルグラス形状の陰
極１７の上面周縁部に所望の粒径を有する超微粒子構造
体よりなる表面被覆層２０を形成することができ、これ
により、陰極１７の形状を表面被覆層２０に精密に反映
することができるので、表面被覆膜２３の先端部の形状
を急峻に保つことができる。In this manner, the surface coating layer 20 composed of an ultrafine particle structure having a desired particle size can be formed on the periphery of the upper surface of the cocktail glass-shaped cathode 17, whereby the shape of the cathode 17 can be reduced. Since it can be accurately reflected on the surface coating layer 20, the shape of the tip of the surface coating film 23 can be kept steep.
【００６３】また、レーザアブレーション法により表面
被覆層２０を形成したため、陰極１７の表面がプロセス
ダメージを受ける恐れがない。また、プロセスの均一性
及び再現性に優れているので、微小寸法を有する電界放
出型電子源よりなるアレイを高精度且つ高密度に形成す
ることが可能になる。Further, since the surface coating layer 20 is formed by the laser ablation method, there is no possibility that the surface of the cathode 17 is subjected to process damage. Further, since the process uniformity and the reproducibility are excellent, it is possible to form an array composed of field emission electron sources having minute dimensions with high precision and high density.
【００６４】尚、陰極１７の形状は、第２の実施形態に
おいてはタワー形状であり、第６の実施形態においては
カクテルグラス形状であったが、これに代えて、円錐形
状であってもよい。The shape of the cathode 17 is a tower shape in the second embodiment and a cocktail glass shape in the sixth embodiment, but may be a conical shape instead. .
【００６５】また、シリコン基板１１に代えて、他の半
導体材料、例えばＧａＡｓ等の化合物半導体よりなる基
板を用いてもよい。In place of the silicon substrate 11, a substrate made of another semiconductor material, for example, a compound semiconductor such as GaAs may be used.
【００６６】[0066]
【発明の効果】本発明に係る電界放出型電子源による
と、電子の放出サイトの数が著しく増加するため、同じ
量の電子を放出させるために引き出し電極に印加する電
流及び電圧を著しく低下できるので、消費電力を低下す
ることができると共に電子を放出する際の電流安定性を
高くすることができる。According to the field emission type electron source of the present invention, the number of electron emission sites is significantly increased, so that the current and voltage applied to the extraction electrode for emitting the same amount of electrons can be significantly reduced. Therefore, power consumption can be reduced and current stability when emitting electrons can be increased.
【００６７】また、陰極の表面に表面被覆層を形成した
ため、化成処理により陰極の表面部にポーラス層を形成
する場合に比べて陰極の先端部の形状が鈍らないので、
陰極の先端部の曲率半径が大きくならないと共にばらつ
かない。このため、素子特性がばらつかないので、デバ
イス設計が容易になると共にデバイスの信頼性が大きく
向上する。Since the surface coating layer is formed on the surface of the cathode, the shape of the tip of the cathode is not blunted as compared with the case where a porous layer is formed on the surface of the cathode by chemical conversion treatment.
The radius of curvature at the tip of the cathode does not increase and does not vary. For this reason, since the element characteristics do not vary, the device design is facilitated and the reliability of the device is greatly improved.
【００６８】さらに、電子放出サイトは、真空中の残留
ガスの分子の吸着作用を受け易いため、放出電流が不安
定になり易いが、電子放出の変動が多数の超微粒子の平
均化効果により相殺されるので、極めて安定な電子放出
特性を得ることができると共に、電子放出の急激な増大
が抑制され、電子放出の異常増加に起因する陰極破壊等
の問題も解消する。Further, since the electron emission site is apt to be adsorbed by molecules of the residual gas in vacuum, the emission current is likely to be unstable, but the fluctuation of electron emission is offset by the averaging effect of a large number of ultrafine particles. Therefore, extremely stable electron emission characteristics can be obtained, and a sharp increase in electron emission is suppressed, and problems such as cathode breakdown due to an abnormal increase in electron emission are eliminated.
【００６９】本発明に係る電界放出型電子源において、
超微粒子構造体が、粒径が１０ｎｍ以下で且つ均一な超
微粒子の集合よりなると、電子の放出サイトの数が確実
に増加するので、電子の放出効果が向上する。In the field emission type electron source according to the present invention,
When the ultrafine particle structure is composed of a uniform collection of ultrafine particles having a particle size of 10 nm or less, the number of electron emission sites is surely increased, and the electron emission effect is improved.
【００７０】本発明に係る電界放出型電子源において、
陰極がタワー形状又はカクテルグラス形状を有している
と、陰極の先端部における電界集中効果が一層高まるの
で、電子放出効果が著しく向上する。In the field emission type electron source according to the present invention,
When the cathode has a tower shape or a cocktail glass shape, the effect of concentrating the electric field at the tip of the cathode is further enhanced, so that the electron emission effect is significantly improved.
【００７１】本発明に係る電界放出型電子源の製造方法
によると、陰極及び該陰極の周囲に開口部を有する引き
出し電極を形成した後に、超微粒子構造体よりなる表面
被覆層を形成するため、陰極の表面に選択的に表面被覆
層を形成することができるので、本発明に係る電界放出
型電子源を確実に製造することができる。According to the method of manufacturing a field emission type electron source according to the present invention, after forming a cathode and an extraction electrode having an opening around the cathode, a surface coating layer made of an ultrafine particle structure is formed. Since the surface coating layer can be selectively formed on the surface of the cathode, the field emission electron source according to the present invention can be reliably manufactured.
【００７２】本発明に係る電界放出型電子源の製造方法
において、表面被覆層形成工程が、気相成長法により表
面被覆層を形成する工程を含むと、陰極の表面がプロセ
スダメージを受ける恐れがないと共に、プロセスの均一
性及び再現性に優れているため、微小寸法を有する電界
放出型電子源よりなるアレイを高精度且つ高密度に形成
することが可能になる。In the method of manufacturing a field emission type electron source according to the present invention, if the surface coating layer forming step includes a step of forming a surface coating layer by a vapor phase growth method, there is a possibility that the surface of the cathode is damaged by the process. In addition, the process uniformity and the reproducibility are excellent, so that it is possible to form an array of field emission electron sources having minute dimensions with high precision and high density.
【００７３】気相成長法がレーザアブレーション法であ
ると、高いエネルギーで表面被覆層を形成することがで
きるので、陰極の表面に確実に超微粒子構造体を形成す
ることができる。If the vapor deposition method is a laser ablation method, the surface coating layer can be formed with high energy, so that the ultrafine particle structure can be reliably formed on the surface of the cathode.
【図１】（ａ）、（ｂ）は第１の実施形態に係る電界放
出型電子源を示し、（ａ）は図５（ｂ）におけるＩ−Ｉ
線の断面図であり、（ｂ）は平面図である。FIGS. 1 (a) and 1 (b) show a field emission type electron source according to a first embodiment, and FIG. 1 (a) shows a II of FIG. 5 (b).
It is sectional drawing of a line, (b) is a top view.
【図２】（ａ）、（ｂ）は第２の実施形態に係る電界放
出型電子源を示し、（ａ）は（ｂ）におけるII−II線の
断面図であり、（ｂ）は平面図である。2A and 2B show a field emission type electron source according to a second embodiment, FIG. 2A is a cross-sectional view taken along line II-II in FIG. 2B, and FIG. FIG.
【図３】（ａ）は第１の実施形態に係る電界放出型電子
源の陰極先端部の模式図であり、（ｂ）は従来例に係る
電界放出型電子源の陰極先端部の模式図である。FIG. 3A is a schematic diagram of a cathode tip of a field emission electron source according to the first embodiment, and FIG. 3B is a schematic diagram of a cathode tip of a field emission electron source according to a conventional example. It is.
【図４】（ａ）〜（ｄ）は第１の実施形態に係る電界放
出型電子源の製造方法の各工程を示す断面図である。FIGS. 4A to 4D are cross-sectional views illustrating steps of a method for manufacturing a field emission electron source according to the first embodiment.
【図５】（ａ）〜（ｄ）は第１の実施形態に係る電界放
出型電子源の製造方法の各工程を示す断面図である。FIGS. 5A to 5D are cross-sectional views illustrating steps of a method for manufacturing a field emission electron source according to the first embodiment.
【図６】（ａ）、（ｂ）は第１の実施形態に係る電界放
出型電子源の製造方法の各工程を示す断面図である。FIGS. 6A and 6B are cross-sectional views illustrating respective steps of a method for manufacturing a field emission electron source according to the first embodiment.
【図７】（ａ）〜（ｄ）は第２の実施形態に係る電界放
出型電子源の製造方法の各工程を示す断面図である。FIGS. 7A to 7D are cross-sectional views illustrating steps of a method for manufacturing a field emission electron source according to a second embodiment.
【図８】（ａ）〜（ｄ）は第２の実施形態に係る電界放
出型電子源の製造方法の各工程を示す断面図である。FIGS. 8A to 8D are cross-sectional views illustrating respective steps of a method for manufacturing a field emission electron source according to a second embodiment.
【図９】従来例に係る電界放出型電子源の断面図であ
る。FIG. 9 is a sectional view of a conventional field emission electron source.
【図１０】従来例に係る電界放出型電子源の製造に用い
る化成処理装置の断面図である。FIG. 10 is a cross-sectional view of a chemical conversion treatment apparatus used for manufacturing a field emission electron source according to a conventional example.
１１ シリコン基板 １２ 第１の酸化シリコン膜 １２Ａ 酸化シリコンマスク １３ フォトレジスト膜 １３Ａ レジストマスク １４Ａ 円柱状体 １４Ｂ 鼓状体 １４Ｃ 鼓状の柱状体 １５ 第２の酸化シリコン膜 １６ 第３の酸化シリコン膜 １７ 陰極 １８ 第４の酸化シリコン膜 １９ 導電膜 １９Ａ 引き出し電極 ２０ 表面被覆層 Reference Signs List 11 silicon substrate 12 first silicon oxide film 12A silicon oxide mask 13 photoresist film 13A resist mask 14A columnar body 14B drum-shaped body 14C drum-shaped columnar body 15 second silicon oxide film 16 third silicon oxide film 17 Cathode 18 Fourth silicon oxide film 19 Conductive film 19A Leader electrode 20 Surface coating layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 由佳 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Yuka Yamada 1006 Kazuma Kadoma, Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd.
Claims (7)
され、陰極形成領域に開口部を有する引き出し電極と、
前記基板上における前記引き出し電極の開口部内に形成
された陰極と、前記陰極の表面に形成され、超微粒子構
造体よりなる表面被覆層とを備えていることを特徴とす
る電界放出型電子源。1. A substrate, a lead electrode formed on the substrate via an insulating film, and having an opening in a cathode formation region,
A field emission type electron source comprising: a cathode formed in an opening of the extraction electrode on the substrate; and a surface coating layer formed on the surface of the cathode and made of an ultrafine particle structure.
以下で且つ均一な超微粒子の集合よりなることを特徴と
する請求項１に記載の電界放出型電子源。2. The ultrafine particle structure has a particle diameter of 10 nm.
2. The field emission type electron source according to claim 1, wherein the electron emission source comprises a uniform and uniform collection of ultrafine particles.
とを特徴とする請求項１に記載の電界放出型電子源。3. The field emission type electron source according to claim 1, wherein the cathode has a tower shape.
ていることを特徴とする請求項１に記載の電界放出型電
子源。4. The field emission type electron source according to claim 1, wherein the cathode has a cocktail glass shape.
用いて前記基板に対してエッチングを行なって、前記基
板上に陰極を形成する陰極形成工程と、 前記基板上に全面的に絶縁膜及び導電膜を順次堆積した
後、前記エッチングマスク上の前記絶縁膜及び導電膜を
リフトオフすることにより、前記陰極の周囲に開口部を
有する引き出し電極を形成する引き出し電極形成工程
と、 前記陰極の表面に超微粒子構造体よりなる表面被覆層を
形成する表面被覆層形成工程とを備えていることを特徴
とする電界放出型電子源の製造方法。5. A cathode forming step of forming a cathode on the substrate by etching the substrate using an etching mask formed on the substrate; and forming an insulating film and a conductive film on the entire surface of the substrate. After sequentially depositing a film, the insulating film and the conductive film on the etching mask are lifted off to form a lead electrode having an opening around the cathode, and a lead electrode forming step, A method for forming a surface coating layer formed of a fine particle structure.
により前記表面被覆層を形成する工程を含むことを特徴
とする請求項５に記載の電界放出型電子源の製造方法。6. The method according to claim 5, wherein the step of forming the surface coating layer includes a step of forming the surface coating layer by a vapor deposition method.
法であることを特徴とする請求項５に記載の電界放出型
電子源の製造方法。7. The method according to claim 5, wherein the vapor deposition method is a laser ablation method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9045797A JPH10255646A (en) | 1997-01-07 | 1997-04-09 | Field emission type electron source and its manufacture |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50997 | 1997-01-07 | ||
| JP9-509 | 1997-01-07 | ||
| JP9045797A JPH10255646A (en) | 1997-01-07 | 1997-04-09 | Field emission type electron source and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10255646A true JPH10255646A (en) | 1998-09-25 |
Family
ID=26333503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9045797A Pending JPH10255646A (en) | 1997-01-07 | 1997-04-09 | Field emission type electron source and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10255646A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020537288A (en) * | 2017-10-10 | 2020-12-17 | ケーエルエー コーポレイション | Silicon electron emitter design |
-
1997
- 1997-04-09 JP JP9045797A patent/JPH10255646A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020537288A (en) * | 2017-10-10 | 2020-12-17 | ケーエルエー コーポレイション | Silicon electron emitter design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6440763B1 (en) | Methods for manufacture of self-aligned integrally gated nanofilament field emitter cell and array | |
| JP2000086216A (en) | Production of carbon nanotube, field-emission cold- cathode device and its production | |
| KR100442982B1 (en) | Field-emission electron source and method of manufacturing the same | |
| JPH1186719A (en) | Manufacture of field emission element | |
| JPH10255646A (en) | Field emission type electron source and its manufacture | |
| JPH1040805A (en) | Cold-cathode element and its manufacture | |
| JP2000090811A (en) | Cold electron emitting element and manufacture thereof | |
| EP1003196A1 (en) | Carbon material, method for manufacturing the same material, field-emission type cold cathode using the same material and method for manufacturing the same cathode | |
| JP3622406B2 (en) | Cold electron-emitting device and manufacturing method thereof | |
| JP3160547B2 (en) | Method of manufacturing field emission electron source | |
| JP3184890B2 (en) | Electron emitting device and method of manufacturing the same | |
| JPH09134664A (en) | Field emission type electron source and its manufacture | |
| KR100312187B1 (en) | Method for fabrication field emission devices with diamond | |
| JPH0494033A (en) | Manufacture of minute cold cathode | |
| JP3143679B2 (en) | Electron emitting device and method of manufacturing the same | |
| JP2002117753A (en) | Field emission type cold cathode | |
| JPH0864124A (en) | Manufacture of field emission electron source | |
| JP4490975B2 (en) | Field emission display based on fiber | |
| JP3207700B2 (en) | Method of manufacturing field emission type electron source device | |
| JPH05242796A (en) | Manufacture of electron emission element | |
| JP2001035355A (en) | Field emission type electron source | |
| JP2001210222A (en) | Electron emission device | |
| JPH08250020A (en) | Manufacture of electronic device with micro-cathode | |
| JPH0887958A (en) | Field emission cold cathode device and manufacture thereof | |
| JP2001202872A (en) | Electric field emission type electron source and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001017 |