JPH10254843A - クロスバスイッチ、該クロスバスイッチを備えた並列計算機及びブロードキャスト通信方法 - Google Patents

Abstract

(57)【要約】 【課題】 複数ノードをスイッチ型のネットワークで接
続した並列計算機などで、複数ブロードキャストメッセ
ージの経路の取り合いによるデッドロックの発生を回避
する。 【解決手段】 複数ノード１１〜１４をクロスバスイッ
チ１０で接続した並列計算機において、出力バッファ１
１８〜１２１の空き容量を監視し、該空き容量がブロー
ドキャストメッセージを格納するのに十分である場合に
ブロードキャスト送出許可信号を発行する出力バッファ
監視回路１２２〜１２５、複数のブロードキャストメッ
セージが入力された場合、それから一つを選択し、該メ
ッセージを送出する全ての出力ポートのブロードキャス
ト送出許可信号が発行されているときのみ、メッセージ
送出許可信号をプライオリティ回路１１４〜１１７へ発
行するプライオリティコントローラ１１３を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の入力ポート
と複数の出力ポートを備えて入力ポートに入力されるメ
ッセージを任意の出力ポートへ送出するクロスバスイッ
チ、該クロスバスイッチを備えた並列計算機及びブロー
ドキャスト通信方法に関し、特に複数のプロセッサ間を
スイッチ型のネットワークで接続した並列計算機におい
て、ネットワーク内でのブロードキャストメッセージ同
士のデッドロックを回避するための技術に関する。

【０００２】

【従来の技術】複数のプロセッサ（以下、ノードとい
う）でネットワークを介してデータ転送を行う並列計算
機において大量のデータを通信する場合、１つのメッセ
ージとして転送するのではなく、データを任意の長さに
分割し、複数のメッセージとして転送するという技術は
広く知られており、以下の記述におけるメッセージとは
このようにして生成された任意長のメッセージを表すも
のとする。

【０００３】複数のノード間でネットワークを介してメ
ッセージ転送を行う並列計算機において重要なデータ転
送機能に、１つのノードから全てのノードへ並列にデー
タを転送するブロードキャスト機能がある。しかし、ス
イッチ型のネットワークを介して複数のノード間でメッ
セージ転送を行う並列計算機では、複数のノードから同
時にブロードキャストメッセージが転送されると、転送
経路を取り合うことによりデッドロックが発生する場合
がある。以下、図２乃至図４を用いて、この種の並列計
算機の従来の一般的構成及び動作について具体的に説明
する。

【０００４】図２は、１段の４入力４出力クロスバスイ
ッチを介して４つのノードを接続した並列計算機であ
り、図３は、図２のヘッダデコード回路の構成図、図４
は図２のプライオリティコントローラの構成図である。

【０００５】図２に示した並列計算機は４つのノード
（１）１１〜（４）１４、４入出力ポート０〜３のクロ
スバスイッチ１０及び信号線１５０〜１５３、１７０〜
１７３から構成される。ノード（１）１１は命令処理装
置（ＩＰ）１０１、主記憶装置（ＭＳ）１０２、メッセ
ージ受信部（ＲＣＶ）１０３及びメッセージ送信部（Ｓ
ＮＤ）１０４で構成され、他のノード（２）１２〜
（４）１４もノード（１）１１と同様に構成される。こ
こで、ＳＮＤ１０４は１サイクルに１ワードの転送を行
うとする。各ノード（１）１１〜（４）１４はクロスバ
スイッチ１０と、それぞれ信号線１５０〜１５３を介し
て入力ポート０〜３に、また、それぞれ信号線１７０〜
１７３を介して出力ポート０〜３に接続されている。ク
ロスバスイッチ１０は、入力バッファ１０５〜１０８、
ヘッダデコード回路１０９〜１１２、プライオリティコ
ントローラ１１３、プライオリティ回路１１４〜１１
７、出力バッファ１１８〜１２１及び信号線１５４〜１
６９から構成される。入力バッファ１０５〜１０８及び
ヘッダデコード回路１０９〜１１２は入力ポート０〜３
に対応して、また、プライオリティ回路１１４〜１１７
及び出力バッファ１１８〜１２１は出力ポート０〜３に
対応してそれぞれ設けられる。

【０００６】初めに、クロスバスイッチ１０内の各構成
要素の動作概要を説明する。入力バッファ１０５〜１０
８はノード（１）１１〜（４）１４からのメッセージを
信号線１５０〜１５３を介して受け取り、一時的に格納
した後、プライオリティ回路１１４〜１１７を介して出
力バッファ１１８〜１２１へ転送を行う。ヘッダデコー
ド回路１０９〜１１２は入力バッファ１０５〜１０８か
らその先頭に格納されているメッセージワードを信号線
１５４〜１５７を介して受け取り、メッセージヘッダの
検出、デコードを行う。プライオリティコントローラ１
１３はヘッダデコード回路１０９〜１１２からメッセー
ジヘッダ情報を信号線１５８〜１６１を介して受け取
り、その内部で出力ポート使用要求（リクエスト）の発
行及び調停処理を行い、信号線１６２〜１６５を介し、
プライオリティ回路１１４〜１１７に対してメッセージ
送出許可信号を発行する。プライオリティ回路１１４〜
１１７は、それぞれ入力バッファ１０５〜１０８からメ
ッセージを信号線１５４〜１５７を介して受け取り、プ
ライオリティコントローラ１１３からのメッセージ送出
許可信号にしたがい、それぞれ送出許可の下りた入力バ
ッファからのメッセージを出力バッファ１１８〜１２１
へ転送する。出力バッファ１１８〜１２１はプライオリ
ティ回路１１４〜１１７からメッセージを信号線１６６
〜１６９を介して受け取り、一時的に格納した後、信号
線１７０〜１７３を介してノード１１〜１４への転送を
行う。

【０００７】次に、図３により、ヘッダデコード回路１
０９について詳細に説明する。なお、他のヘッダデコー
ド回路１１０〜１１２についても同様である。ヘッダデ
コード回路１０９は、メッセージヘッダレジスタ２０
１、クロスバ（ＸＢ）ステージ格納レジスタ２０２、同
期ラッチ２０３、ＡＮＤ回路２０４、セレクト回路２０
５、デコード回路２０６、ブロードキャストレジスタ２
０７、セレクト回路２０８、ＡＮＤ回路２０９、及び信
号線２５１〜２６４から構成される。ここで、ノードか
らクロスバスイッチに入力されるメッセージは図１３に
示すようなフォーマットをしており、メッセージヘッダ
には、同期ビット、ブロードキャストビット及び多段構
成時のクロスバスイッチの各ステージ毎の宛先ポートが
含まれているとする。従って、メッセージヘッダレジス
タ２０１はメッセージ転送の際に毎サイクル更新される
が、その内容が有効になるのは入力バッファ１０５から
送られる信号がメッセージの先頭ワード（メッセージヘ
ッダ）の場合だけである。また、同期ビットはメッセー
ジの先頭で“０”に、最後で“１”になり、メッセージ
が到着しない間はずっと“１”を保持すると定める。従
って、メッセージヘッダレジスタ２０１の内容が有効に
なるのは、同期ビットが“１”から“０”へ変化した時
だけである。また、ブロードキャストビットはメッセー
ジがブロードキャストメッセージの場合“１”に、それ
以外のメッセージの場合“０”になると定める。ＸＢス
テージ格納レジスタ２０２には、多段構成時における各
クロスバスイッチ毎のステージ数が格納されるものとす
る。本例ではネットワークが１段のクロスバスイッチか
らなるため、ＸＢステージ格納レジスタ２０２には
“０”を格納する。ブロードキャストレジスタ２０７に
は出力ポート数分のビットが設けられ（本例では４ビッ
ト）、ブロードキャストメッセージが出力されるポート
の対応するビットに“１”が格納されるものとする。こ
こでは、全ノードに対してブロードキャストを行うと仮
定し、ブロードキャストレジスタ２０７には“１１１
１”を格納する。また、信号線２５１及び２６４は束ね
られ、５ビット信号線１５８としてプライオリティコン
トローラ１１３に接続されるとする。

【０００８】メッセージヘッダレジスタ２０１は入力バ
ッファ１０５からメッセージワードを信号線１５４を介
して受け取り、その内容を毎サイクル更新する。同期ラ
ッチ２０３はメッセージワード内の同期ビットを信号線
２５１を介して受け取り、１サイクルの間保持する。Ａ
ＮＤ回路２０４はメッセージワード内の同期ビットの反
転信号を信号線２５１を介して受け取るとともに、同期
ラッチ２０３から１サイクル前の同期ビットを信号線２
５８を介して受け取り、同期ビットが“１”から“０”
に変化するのを検出してメッセージヘッダを識別し、ヘ
ッダ識別信号を生成して信号線２５９に送出する。セレ
クト回路２０５はメッセージヘッダレジスタ２０１のス
テージ０〜３宛先ポートをそれぞれ信号線２５３〜２５
６を介して受け取り、ＸＢステージ格納レジスタ２０２
からクロスバスイッチのステージ数を信号線２５７を介
してセレクト信号として受け取り、宛先ポートを選択す
る。本例では、セレクト回路２０５は、ステージ０宛先
ポートを選択する。デコード回路２０６はセレクト回路
２０５から宛先ポートを信号線２６０を介して受け取
り、出力ポート数分のビット幅（本例では４ビット）
で、該当宛先ポートに対応するビットが“１”の信号に
デコードする。セレクト回路２０８は、デコード回路２
０６からデコードされた宛先ポートを信号線２６１を介
して、また、ブロードキャストレジスタ２０７からブロ
ードキャストメッセージの出力ポートを信号線２６２を
介してそれぞれ受け取り、さらに、メッセージワード内
のブロードキャストビットを信号線２５２を介してセレ
クト信号として受け取り、ブロードキャストビットが
“１”の場合はブロードキャストレジスタ２０７からの
出力を、“０”の場合はデコード回路２０６からの出力
を、それぞれ出力先ポート信号として選択する。ＡＮＤ
回路２０９は、セレクト回路２０８から出力先ポート信
号を信号線２６３を介して、また、ＡＮＤ回路２０４か
らヘッダ識別信号を信号線２５９を介してそれぞれ受け
取り、現在入力バッファ１０５から送られているメッセ
ージワードがメッセージヘッダの場合のみ、出力先ポー
ト信号を信号線２６４に出力する。該信号線２６４の出
力先ポート信号（４ビット）及び信号線２５１の同期ビ
ット（１ビット）がメッセージヘッダ情報として信号線
１５８を介してプライオリティコントローラ１１３に対
して与えられる。

【０００９】次に、図４により、プライオリティコント
ローラ１１３について詳細に説明する。プライオリティ
コントローラ１１３は、リクエスト発行回路（０）３１
〜（３）３４、リクエスト調停回路（０）３５〜（３）
３８及び信号線３５０〜３５４、３６０〜３６４、３７
０〜３７４、３８０〜３８４、３９０〜３９３から構成
される。ここで、リクエスト発行回路（０）３１〜
（３）３４はそれぞれ入力ポート０〜３に対応して、ま
た、リクエスト調停回路（０）３５〜（３）３８はそれ
ぞれ出力ポート０〜３に対応して設けられる。リクエス
ト発行回路０（３１）は、出力先ポートレジスタ３０１
からなり、リクエスト発行回路（１）３２〜（３）３４
も同様の構成をしている。リクエスト調停回路０（３
５）は、リクエストラッチ３０２、カウンタラッチ３０
３、デコード回路３０４、ＡＮＤ回路３０５、ＯＲ回路
３０６、２ビットカウンタ３０７及び信号線３５５〜３
５９からなり、リクエスト調停回路（１）３６〜（３）
３８も同様の構成をしている。

【００１０】前述したように、本例では出力先ポート信
号は４ビットであり、リクエスト発行回路（０）３１の
出力先ポートレジスタ３０１も同じく４ビットで構成さ
れ、信号線１５８内の信号線２６４を介して、メッセー
ジヘッダ情報中の出力先ポート信号が格納される。該出
力先ポートレジスタ３０１はそれぞれビットごとに信号
線３５０〜３８０に接続され、各出力ポート対応にリク
エスト信号を出力する。信号線１５８内の信号線２５１
の同期ビットはそのまま信号線３９０に出力される。他
のリクエスト発行回路（１）３２〜（３）３４について
も同様である。信号線３５４は、各リクエスト発行回路
（０）３１〜（３）３４における出力ポート０対応の信
号線３５０〜３５３を４本束ねた４ビット信号線であ
り、同様に、信号線３６４、３７４、３８４は、各リク
エスト発行回路（０）３１〜（３）３４における出力ポ
ート１対応の信号線３６０〜３６３、出力ポート２対応
の信号線３７０〜３７３、出力ポート３対応の信号線３
８１〜３８３をそれぞれ４本束ねた信号線である。信号
線３９４は、各リクエスト発行回路（０）３１〜（３）
３４からの同期ビットが出力される信号線３９０〜３９
３を４本束ねた信号線である。

【００１１】出力ポート０に対応するリクエスト調停回
路（０）３５のリクエストラッチ３０２は、それぞれ入
力ポート０〜４ごとに、すなわち、リクエスト発行回路
（０）３１〜（３）３４に対応して設けられ、本例では
４つで構成される。ＡＮＤ回路３０５も同様に４つで構
成される。４本束ねた信号線３５４の各信号線はリクエ
ストラッチ３０２中の対応する入力ポートのラッチのセ
ット端子にそれぞれ接続され、４本束ねた信号３９４の
各信号線は、そのリセット端子にそれぞれ接続される。
信号線１６２は、各ＡＮＤ回路３０５の出力を４本束ね
た信号線で、出力ポート０にメッセージを出力すべき入
力ポートに対応するメッセージ送出許可信号を図２のプ
ライオリティ回路１１４に送出する。出力ポート１〜３
に対応するリクエスト調停回路（１）３６〜（３）３８
についても同様である。

【００１２】各入力ポート対応のリクエスト発行回路
（０）３１〜（３）３４は、図２の各入力ポート対応の
ヘッダデコード回路１０９〜１１２からメッセージヘッ
ダ情報をそれぞれ信号線１５８〜１６１を介して受け取
り、各出力ポート対応のリクエスト調停回路（０）３５
〜（３）３８に対してリクエスト信号をそれぞれ信号線
３５０〜３５３、３６０〜３６３、３７０〜３７３、３
８０〜３８３を介して発行し、また、同期ビットを信号
線３９０〜３９３に出力する。リクエスト調停回路
（０）３５〜（３）３８は、リクエスト発行回路（０）
３１〜（３）３４からのリクエスト信号をそれぞれ信号
線３５４、３６４、３７４及び３８４を介して受け取
り、また、同期ビットを信号線３９０を介してそれぞれ
入力し、リクエストの調停処理を行って、メッセージを
出力すべき入力ポートに対応するメッセージ送出許可信
号をそれぞれ信号線１６２〜１６５を介してプライオリ
ティ回路１１４〜１１７に対して送出する。

【００１３】ここで、リクエスト発行回路（０）３１と
リクエスト調停回路（０）３５を例にして、各構成要素
の動作を説明する。リクエスト発行回路（０）３１内に
おいて、出力先ポートレジスタ３０１はヘッダデコード
回路１０９から出力先ポート信号を信号線２６４を介し
て受け取り、出力ポート対応のビット毎に格納し、それ
ぞれリクエスト信号として信号線３５０、３６０、３７
０及び３８０を介して各リクエスト調停回路（０）３５
〜（３）３８に対して出力する。リクエスト調停回路
（０）３５内において、各入力ポート対応のリクエスト
ラッチ３０２は、それぞれリクエスト発行回路（０）３
１〜（３）３４からのリクエスト信号を信号線３５４を
介してセット信号として入力し、同期ビットをそれぞれ
信号線３９４を介してリセット信号として入力し、同期
ビットが“１”になるまで各入力ポートからのリクエス
トを保持する。カウンタラッチ３０３は２ビットカウン
タ３０７の出力信号を信号線３５９を介して受け取り、
リクエストの調停を行う入力ポート番号を保持する。デ
コード回路３０４はカウンタラッチ３０３の出力を信号
線３５６を介して受け取り、４ビットにデコードする。
各入力ポート対応のＡＮＤ回路３０５は、それぞれリク
エストラッチ３０２に保持されたリクエストを信号線３
５５を介して入力し、また、デコード回路３０４のデコ
ード出力信号をそれぞれ信号線３５８を介して入力し、
カウンタラッチ３０３の示す番号の入力ポートからリク
エストが発行されていた場合、該入力ポートに対するメ
ッセージ送出許可信号を信号線１６２を介してプライオ
リティ回路１１４に送出する。信号線１６２は４ビット
構成であり、例えば入力ポート０に対するメッセージ送
出許可信号は“０００１”となる。ＯＲ回路３０６は各
ＡＮＤ回路３０５からの出力（メッセージ送出許可信
号）を信号線１６２を介して受け取り、そのＯＲを取
る。２ビットカウンタ３０７はカウンタラッチ３０３か
らその出力信号を信号線３５６を介して受け取り、ＯＲ
回路３０６からその出力信号を信号線３５７を介してカ
ウント信号（ＣＮ）入力として受け取り、メッセージ送
出許可信号が送出されていない間はカウントを続け、一
度メッセージ送出許可信号が送出されると、メッセージ
の送出が完了するまでカウントを中断する。即ち、２ビ
ットカウンタ３０７は、カウンタラッチ３０３が示す入
力ポート番号のメッセージ送出が完了して、リクエスト
ラッチ３０２の対応するものがリセットし、ＡＮＤ回路
３０５の対応する出力が“０”となり、その結果、ＯＲ
回路３０６の出力が“０”になると、カウントを再開す
る。

【００１４】次に、図２において、ノード（１）１１が
自ノード（１）１１宛（ステージ０、宛先ポート０）の
通常の１対１通信メッセージ（以下、通常メッセージと
記す）を送出した場合を例に取って、クロスバスイッチ
１０内の動作の流れを具体的に説明する。

【００１５】ノード（１）１１のＳＮＤ１０４からクロ
スバスイッチ１０へ送信された通常メッセージは、信号
線１５０を介して入力ポート０の入力バッファ１０５へ
一時的に格納される。入力バッファ１０５内のメッセー
ジの先頭ワードは信号線１５４を介してヘッダデコード
回路１０９へ入力され、ヘッダ部のデコードが行われ
る。

【００１６】図３のヘッダデコード回路１０９内のメッ
セージヘッダレジスタ２０１では、まず、メッセージの
到着と共に同期ビットが“１”から“０”に変化し、Ａ
ＮＤ回路２０４にてメッセージヘッダが識別され、ヘッ
ダ識別信号がアサートされる。前述したようにＸＢステ
ージ格納レジスタ２０２の出力は“０”であるため、セ
レクト回路２０５では、メッセージヘッダレジスタ２０
１内のステージ０の宛先ポート（本例では“０”）が選
択され、デコード回路２０６で“０００１”とデコード
された後、セレクト回路２０８へ入力される。通常メッ
セージの場合、メッセージヘッダレジスタ２０１内のブ
ロードキャストビットは“０”であり、セレクト回路２
０８では、出力先ポート信号としてデコード回路２０６
の出力“０００１”が選択される。ヘッダ識別信号がア
サートされているため、ＡＮＤ回路２０９がオンし、セ
レクト回路２０８の出力先ポート信号“０００１”は信
号線２６４に出力され、信号線２５１の同期ビットとと
もに、メッセージヘッダ情報として信号線１５８を介し
てプライオリティコントローラ１１３へ伝達される。

【００１７】なお、メッセージ送出中には、入力バッフ
ァ１０５から信号線１５４を介して伝送されるメッセー
ジワードは毎サイクル変化するため、メッセージヘッダ
レジスタ２０１の内容も毎サイクル更新され、セレクト
回路２０８等の出力は変化するが、メッセージの先頭以
外ではヘッダ識別信号がアサートされないため、ＡＮＤ
回路２０９はオフのままであり、プライオリティコント
ローラ１１３に対しての出力信号は同期ビット以外は
“０”のまま変化しない。

【００１８】図４のプライオリティコントローラ１１３
内のリクエスト発行回路（０）３１では、信号線１５８
中の信号線２６４の出力先ポート信号を出力先ポートレ
ジスタ３０１に出力ポート毎に分割して格納し、信号線
３５０、３５４を介してリクエスト調停回路（０）３５
に対してリクエストを発行する。ここで、他のリクエス
ト発行回路（１）３２〜（３）３４からリクエストが発
行されていない場合、信号線３５４を伝達される信号は
“０００１”となる。リクエスト調停回路（０）３５〜
（３）３８では、リクエスト発行回路（０）３１〜
（３）３４が発行する。リクエストの調停処理をラウン
ドロビンで行う。リクエスト調停回路（０）３５では、
リクエスト発行回路（０）３１からのリクエストを受け
ると、リクエスラッチ３０２の入力ポート０に対応する
ラッチをセットする。リクエストが発行されない間、２
ビットカウンタ３０７は、ＣＮ入力が“０”であるため
カウントを行い、カウンタラッチ３０３の出力は“０”
〜“３”で更新を続けている。リクエストラッチ３０２
の入力ポート０に対応するラッチがセットすると、次に
２ビットカウンタが“０”をカウントし、カウンタラッ
チ３０３の値が“０”になった時、デコード回路３０４
の出力が“０００１”になるため、ＡＮＤ回路３０５の
入力ポート０に対応する出力が“１”となり、信号線１
６２を介して出力ポート０のプライオリティ回路１１４
へ、入力ポート０に対するメッセージ送出許可信号
（“０００１”）を伝達する。同時に、ＯＲ回路３０６
の出力が“１”になるため、２ビットカウンタ３０７の
カウントは一時停止する。

【００１９】プライオリティ回路１１４は、入力ポート
０に対するメッセージ送出許可信号（“０００１”）を
受信すると、入力バッファ１０５〜１０８のうちの入力
バッファ１０５の出力が出力バッファ１１８へ入力され
るよう内部のスイッチ切り替えを行い、入力ポート０か
らのメッセージの転送を開始する。該メッセージは出力
バッファ１１８に一時的に格納された後、出力ポート、
信号線１７０を介してノード１（１１）のＲＣＶ１０３
へ転送される。入力バッファ１０５からのメッセージの
転送が終了すると、ヘッダデコード回路１０９内のメッ
セージヘッダレジスタ２０１の同期ビットは“１”にな
り、信号線２５１，３９０，３９４を介して、プライオ
リティコントローラ１１３内のリクエスト調停回路
（０）３５のリクエストラッチ３０２のポート０に対応
するラッチをリセットするため、ＡＮＤ回路３０５はオ
フ、ＯＲ回路３０６の出力は“０”になり、２ビットカ
ウンタ３０７は再びカウントを開始する。

【００２０】以上が一つのノードから通常メッセージが
入力された場合のクロスバスイッチ１０の動作である
が、複数のノードからクロスバスイッチ１０に対して、
同時に通常メッセージが入力され、プライオリティコン
トローラ１１３内の同一のリクエスト調停回路に対して
同時に複数の入力ポートからのリクエストが発行された
場合でも、リクエスト調停回路内でリクエストをラウン
ドロビンで順次処理することで問題なくメッセージを配
送することができる。即ち、図４のリクエストラッチ３
０２の複数のラッチに“１”が立った場合（例えば“１
０１０”）でも、デコード回路３０４の出力には必ず
“１”が１つしか含まれておらず、しかも１つの入力ポ
ートに対してメッセージ送出許可が下りている間は２ビ
ットカウンタ３０７のカウントが停止し、デコード回路
３０４の出力が変化しないため、同時に複数の入力ポー
トに対してメッセージ送出許可が下りることはない。そ
のため何れかの入力ポート（例えばポート１）のメッセ
ージが先に処理され、送出が完了するまで他方（この場
合ポート３）のメッセージは入力バッファ内で待たされ
ることになるが、どちらのメッセージも転送できないと
いったデッドロック状態に陥ることはない。

【００２１】次に、図２においてノード（１）１１から
ブロードキャストメッセージを送出した場合のクロスバ
スイッチ１０内の動作を説明する。

【００２２】ノード（１）１１から入力バッファ１０５
に格納されたメッセージの先頭ワードは、通常メッセー
ジの場合と同様に図３のヘッダデコード回路１０９でデ
コードされるが、前述したようにブロードキャストメッ
セージの場合ブロードキャストビットは“１”であるた
め、セレクト回路２０８では、メッセージヘッダレジス
タ２０１内の宛先ポートのデコード値の代わりにブロー
ドキャストレジスタ２０７の出力（前述したように“１
１１１”）を出力先ポート信号として選択する。この出
力先ポート信号が同期ビットとともに信号線１５８を介
してプライオリティコントローラ１１３へ伝達される。

【００２３】図４のプライオリティコントローラ１１３
内のリクエスト発行回路（０）３１では、出力先ポート
レジスタ３０１の全ビットが“１”となり、全出力ポー
トのリクエスト調停回路（０）３５〜（３）３８に対し
てリクエストが発行される。各リクエスト調停回路
（０）３５〜（３）３８内では、通常メッセージの場合
と同様にリクエストに対する調停処理が行われ、それぞ
れプライオリティ回路１１４〜１１７へ入力ポート０に
対してのメッセージ送出許可信号を伝達する。

【００２４】各プライオリティ回路１１４〜１１７で
は、入力バッファ１０５の出力がそれぞれ出力バッファ
１１８〜１２１へ入力されるよう内部のスイッチ切り替
えを行い、全てのプライオリティ回路でスイッチ切り替
えが行われた後に、各出力ポート０〜３に対して一斉に
ブロードキャストメッセージの転送を開始する。

【００２５】以上が一つのノードからブロードキャスタ
メッセージを送出した場合のクロスバスイッチ１０内の
動作であり、この場合もデッドロック状態に陥ることは
ない。しかし、複数の入力ポートに対して同時にブロー
ドキャストメッセージが入力された場合には、デッドロ
ックが発生する場合がある。

【００２６】ここでは、図２においてノード（１）１１
及び（３）１３から同時にブロードキャストメッセージ
が発行された場合を例に、デッドロックの発生について
説明する。この場合、それぞれのブロードキャストメッ
セージは、入力バッファ１０５及び１０７に格納された
後、それらの先頭ワードに基づきヘッダデコード回路１
０９及び１１１の出力を通して、プライオリティコント
ローラ１１３内のリクエスト発行回路（０）３１及び
（３）３３から全てのリクエスト調停回路（０）３５〜
（３）３８に対して、それぞれリクエストを発行する。
各リクエスト調停回路（０）３５〜（３）３８では、そ
れぞれ通常メッセージの場合と同様の調停処理を行った
後、プライオリティ回路１１４〜１１７に対して、何れ
かの入力ポートに対するメッセージ転送許可信号を伝達
する。ここで、各リクエスト調停回路内で先に処理され
るリクエストが異なった場合に問題が発生する。例えば
リクエスト調停回路（０）３５〜（２）３７で入力ポー
ト０のリクエストが、リクエスト調停回路（３）３８で
入力ポート２のリクエストがそれぞれ先に処理された場
合、プライオリティ回路１１４〜１１６には入力ポート
０に対するメッセージ転送許可が、プライオリティ回路
１１７には入力ポート２に対するメッセージ転送許可が
発行される。前述したように、ブロードキャストメッセ
ージは全ての入力ポートからのメッセージ転送許可が下
りるまで、転送を開始することができないので、入力ポ
ート０のメッセージはプライオリティ回路１１７に該ポ
ート０に対するメッセージ転送許可が下りるのを待ち続
け、入力ポート２のメッセージはプライオリティ回路１
１４〜１１６に該ポート２に対するメッセージ転送許可
が下りるのを待ち続けることになり、どちらのポートも
メッセージを転送できず、また出力ポートを解放するこ
ともできないために、デッドロック状態に陥ってしま
い、それ以上のメッセージの転送が行えなくなる。

【００２７】以上は、１段のクロスバスイッチで構成さ
れたネットワークの場合に発生するデッドロックについ
ての説明であるが、ネットワークが多段のクロスバスイ
ッチで構成されている場合には、さらにデッドロックが
発生しやすくなる。この場合のデッドロックの発生を図
２〜図４で説明したクロスバスイッチ１０を、図１２の
ように２×２段構成にし、８ノードを接続したシステム
を例に説明する。

【００２８】図１２のシステムは、ノード８０１〜８０
８、クロスバスイッチ８０９〜８１２及び信号線８５０
〜８７３から構成される。ノード８０１〜８０８は図２
のノード１１と同様の構成であり、クロスバスイッチ８
０９〜８１２は図２〜図４で説明したクロスバスイッチ
１０と同様の構成である。ノード８０１〜８０４はクロ
スバスイッチ８０９とそれぞれ信号線８５０〜８５３を
介して、クロスバスイッチ８１１とそれぞれ信号線８６
６〜８６９を介して接続される。また、ノード８０５〜
８０８はクロスバスイッチ８１０とそれぞれ信号線８５
４〜８５７を介して、クロスバスイッチ８１２とぞれぞ
れ信号線８７０〜８７３を介して接続され、クロスバス
イッチ８０９はクロスバスイッチ８１１と信号線８５８
及び８５９を介して、クロスバスイッチ８１２と信号線
８６２及び８６３を介して接続され、クロスバスイッチ
８１０はクロスバスイッチ８１１と信号線８６０及び８
６１を介して、クロスバスイッチ８１２と信号線８６４
及び８６５を介して接続される。各ノード及び各クロス
バスイッチ内の動作は、図２〜図４で説明したとおりで
ある。

【００２９】まず、ノード８０１がブロードキャストメ
ッセージを発行する場合の動作を説明する。ノード８０
１から発行されたブロードキャストメッセージは、信号
線８５０を介してクロスバスイッチ８０９へ入力され、
その内部でリクエストの発行、調停処理を経て、クロス
バスイッチ８１１及び８１２へ配送される。この時、ク
ロスバスイッチ８１１へのメッセージの配送は出力ポー
ト０（信号線８５８）或いは出力ポート１（信号線８５
９）のいずれか１方のみを使用し、いずれを使用するか
は図３のヘッダデコード回路内のブロードキャストレジ
スタ２０７で設定する。クロスバスイッチ８１２への経
路も同様であり、ここでは、それぞれ出力ポート０（信
号線８５８）及び出力ポート２（信号線８６２）を使用
するものとする。クロスバスイッチ８０９から信号線８
５８を介してクロスバスイッチ８１１へ入力されたブロ
ードキャストメッセージはクロスバスイッチ８１１内で
も同様に処理され、今度は全ての出力ポートから信号線
８６６〜８６９を介してノード８０１〜８０４へ配送さ
れる。クロスバスイッチ８１２でも同様に信号線８６２
を介して入力されたブロードキャストメッセージは全出
力ポートから信号線８７０〜８７３を介してノード８０
５〜８０８へ配送され、ブロードキャストの実行を終了
する。

【００３０】次に、ノード８０１のブロードキャストの
実行前にノード８０５でブロードキャストが実行された
場合を考える。ノード８０５から発行されたブロードキ
ャストメッセージは、信号線８５４を介してクロスバス
イッチ８１０へ入力され、出力ポート０及び２から信号
線８６０及び８６４を介してそれぞれクロスバスイッチ
８１１及び８１２へ入力されるものとする。この時、ク
ロスバスイッチ８１２の入力ポート２の入力バッファに
前のメッセージが調停待ち、若しくは配送途中の状態で
残っていると、ブロードキャストメッセージはクロスバ
スイッチ８１０の出力ポート２の出力バッファ及びクロ
スバスイッチ８１２の入力ポート２の入力バッファの空
き容量分だけメッセージを転送するが、メッセージ量が
空き容量よりも多かった場合、残りのメッセージをポー
ト０の入力バッファ内に格納したまま、前のメッセージ
が処理されるまで転送を一時中断する。各出力ポートに
対するブロードキャストメッセージの転送は同時に行わ
れるため、クロスバスイッチ８１１への転送も同時に中
断される。この場合、メッセージ転送の途中であるため
クロスバスイッチ８１０の出力ポート０及び２はブロー
ドキャストメッセージの転送が終了するまで解放されな
い。転送が中断される前にクロスバスイッチ８１０から
信号線８６０を介してクロスバスイッチ８１１へ転送さ
れたブロードキャストメッセージは、クロスバスイッチ
８１１で他に処理するメッセージがない場合、調停処理
後すぐに全ての出力ポートを占有し、ノード８０１〜８
０４への配送を開始するが、メッセージが最後まで流れ
てこないため、クロスバスイッチ８１０から転送された
分だけのメッセージを配送した後にクロスバスイッチ８
１１も出力ポートを占有したままでメッセージの配送を
中断する。

【００３１】この状態でノード８０１がブロードキャス
トの実行を開始すると、ノード８０１からのブロードキ
ャストメッセージはクロスバスイッチ８０９より信号線
８５８を介してクロスバスイッチ８１１へ転送される
が、その出力ポートは全てノード８０５からのブロード
キャストメッセージに占有されたままなので、クロスバ
スイッチ８０９の出力ポート０の出力バッファ及びクロ
スバスイッチ８１１の入力ポート０の入力バッファの空
き容量分だけ転送され、その処理は一時中断される。一
方、クロスバスイッチ８０９の出力ポート２から信号線
８６２を介して転送されたブロードキャストメッセージ
はクロスバスイッチ８１２の入力ポート０の入力バッフ
ァへ格納され、リクエストを発行する。この状態でクロ
スバスイッチ８１２の入力ポート２に残っているメッセ
ージの送出が完了すると、入力ポート２に到着している
ノード８０５からのブロードキャストメッセージより先
に入力ポート０に到着しているノード８０１からのブロ
ードキャストメッセージの処理が行われ、調停処理後に
クロスバスイッチ８０９から転送されたメッセージを全
出力ポートから信号線８７０〜８７３を介してノード８
０５〜８０８へと配送するが、クロスバスイッチ８０９
では、メッセージの転送が中断されているため、ブロー
ドキャストメッセージが最後まで流れてこない。そのた
め、転送された分のメッセージを配送した後、クロスバ
スイッチ８１２も出力ポートを占有したままで配送を中
断する。このようにして全てのクロスバスイッチ８０９
〜８１２は出力ポートを占有したままブロードキャスト
メッセージの転送を中断するため、これ以上メッセージ
を転送することができず、デッドロック状態に陥ってし
まう。

【００３２】このようなデッドロックを回避するため
に、例えばブロードキャストを実行するノードをシステ
ム中で唯一に限定した場合、他のブロードキャストを実
行したいノードは、一旦ブロードキャストを実行するノ
ードにメッセージ（ブロードキャスト依頼メッセージ）
を送って、ブロードキャストの代行をしてもらうといっ
た手続きが必要になり、ノードにブロードキャストの代
行を行わせるためのソフトウェアオーバーヘッドの発生
及びブロードキャストを実行するノードへのメッセージ
の集中によってそのノードの負荷が極端に増加し、シス
テム全体の処理性能の低下を招く恐れがある。

【００３３】これを解決する方法として、例えば特開平
７−２６２１５５号公報では、ブロードキャストの代行
をノードではなく、特定の中継スイッチに行わせる方法
が紹介されている。この方法では、キューブ型のネット
ワークの格子点に設置されている中継スイッチ以外に、
ブロードキャストメッセージを受信しない少なくとも１
つの特定の中継スイッチを設定し、ブロードキャスト依
頼メッセージが前記特定の中継スイッチを通過する際
に、ブロードキャストメッセージに変換して全ノードへ
配送することで、ノードに負担をかけることなくデッド
ロックを回避して高速なブロードキャスト機能を実現で
きる。

【００３４】しかし、この特定の中継スイッチを設ける
といった方法においてもいくつか問題がある。即ち、ノ
ードに接続されない特定の中継スイッチ及びそれを接続
するための拡張クロスバスイッチを用意するためのハー
ドウェア量の増加と、これらが故障した場合に代替機能
を行う手段がないこと、さらに、全てのブロードキャス
ト依頼メッセージが特定の中継スイッチを通過するた
め、ブロードキャストメッセージの送信経路が固定され
てしまい、複数のノードでブロードキャストが頻発した
場合に、特定の経路で通信負荷が増大し、周辺ノードの
通信性能が低下する恐れがある、等が挙げられる。

【００３５】

【発明が解決しようとする課題】上述のように、複数の
ノードを１段あるいは多段のクロスバスイッチで構成さ
れたネットワークを介して接続した並列計算機において
は、ブロードキャストメッセージ同士の経路の取り合い
によりデッドロックが発生する場合があり、これを回避
するための対策が不可欠である。

【００３６】本発明の目的は、特定のノードや中継スイ
ッチにブロードキャストの代行をさせることなく、同時
に複数の入力ポートにブロードキャストメッセージが到
着した場合でも確実にデッドロックを回避し、かつ高速
にブロードキャストの実行を可能にするクロスバスイッ
チ及び該クロスバスイッチを備えた並列計算機を提供
し、更にはそのブロードキャスト通信方法を提供するこ
とにある。

【００３７】

【課題を解決するための手段】本発明は、クロスバスイ
ッチ内に、メッセージが入力された際に、その種類を識
別し、メッセージが通常メッセージの場合は、その出力
ポートのリクエスト調停回路に対して直ちにリクエスト
を発行するが、ブロードキャストメッセージの場合は、
他に処理中のブロードキャストメッセージがあるか調査
し、ブロードキャストメッセージを処理中の場合はその
処理が終了するのを待って、リクエストを発行する手段
を設ける。このように、クロスバスイッチ内でリクエス
トを発行できるブロードキャストメッセージを１つに制
限することにより、複数のブロードキャストメッセージ
がクロスバスイッチ内で経路を取り合ってデッドロック
が発生することを回避できる。さらに、本発明は、クロ
スバスイッチ内に、最大のブロードキャストメッセージ
量以上の容量の出力バッファを持ち、リクエストが発行
されたブロードキャストメッセージの全ての出力ポート
の出力バッファ容量を調査し、ブロードキャストメッセ
ージを格納できるだけの容量が確保できることを確認し
てからブロードキャストメッセージの送出許可を発行す
る手段を設ける。このように、予め出力バッファの容量
を確保してからブロードキャストメッセージの転送を開
始することにより、１つのブロードキャストメッセージ
が複数のクロスバスイッチを解放しないでいることを避
け、幾つものクロスバスイッチに渡ってブロードキャス
トメッセージが留まり、デッドロックが発生するという
事態を回避できる。

【００３８】

【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。図１は、本発明の一実施例の４ノードと１
段のクロスバスイッチで構成された並列計算機の全体的
ブロック図であり、図５は図１中のヘッダデコード回路
の構成図、図６は図１中のプライオリティコントローラ
の構成図である。また、図７は図６のプライオリティコ
ントローラ中のリクエスト発行回路の構成図、図８は図
６のプライオリティコントローラ中のリクエスト調停回
路の構成図である。図９は図１中の出力バッファ監視回
路の構成図である。

【００３９】図１において、従来技術の図２の構成との
相違点は、ヘッダデコード回路１０９〜１１２とプライ
オリティコントローラ１１３の変更、及び、出力バッフ
ァ監視回路１２２〜１２５と信号線１７４〜１７７が追
加されていることであり、それ以外の構成は図２と基本
的に同じである。なお、出力バッファ１１８〜１２１に
は、少なくとも最大長のブロードキャストメッセージ以
上の記憶容量を持たせる。

【００４０】図１のクロスバスイッチの動作概要は以下
の通りである。入力バッファ１０５〜１０８はノード
（１）１１〜（４）１４からのメッセージを信号線１５
０〜１５３を介して受け取り、一時的に格納した後、プ
ライオリティ回路１１４〜１１７を介して出力バッファ
１１８〜１２１へ転送を行う。ヘッダデコード回路１０
９〜１１２は入力バッファ１０５〜１０８からその先頭
に格納されているメッセージワードを信号線１５４〜１
５７を介して受け取り、メッセージヘッダの検出、デコ
ードを行う。ここで、ヘッダデコード回路１０９〜１１
２は、出力先ポート信号と同期ビットの他にブロードキ
ャストビットからなるメッセージ情報を信号線１５８〜
１６１を介してプライオリティコントローラ１１３へ伝
達する。

【００４１】プライオリティコントローラ１１３は、ヘ
ッダデコード回路１０９〜１１２からメッセージヘッダ
情報（出力先ポート信号、同期ビット、ブロードキャス
トビット）を信号線１５８〜１６１を介して、また、後
述の出力バッファ監視回路１２２〜１２５からブロード
キャスト送出許可信号を信号線１７４〜１７７を介して
それぞれ受け取り、リクエストの発行及び調停処理を行
い、通常メッセージの場合は直ちに、ブロードキャスト
メッセージの場合は他の処理中のブロードキャストメッ
セージが無い場合のみ、それぞれメッセージ送出許可信
号を信号線１６２〜１６５を介してプライオリティ回路
１１４〜１１７に送出する。プライオリティ回路１１４
〜１１７は、それぞれ入力バッファ１０５〜１０８から
のメッセージを信号線１５４〜１５７を介して受け取
り、プライオリティコントローラ１１３からのメッセー
ジ送出許可信号にしたがい、それぞれ送出許可の下りた
入力バッファからのメッセージを出力バッファ１１８〜
１２１へ転送する。出力バッファ１１８〜１２１はプラ
イオリティ回路１１４〜１１７からのメッセージを信号
線１６６〜１６９を介して受け取り、一時的に格納した
後、信号線１７０〜１７３を介してノード１１〜１４へ
の転送を行う。出力バッファ監視回路１２２〜１２５は
それぞれ出力バッファ１１８〜１２１の空き容量の監視
を行い、出力バッファ内にブロードキャストメッセージ
を格納できるだけの空き容量が残っている場合にブロー
ドキャスト送出許可信号を信号線１７４〜１７７を介し
てプライオリティコントローラ１１３へ伝達する。

【００４２】次に、図５により、まず、図１のヘッダデ
コード回路１０９について詳細に説明する。なお、他の
ヘッダデコード回路１１０〜１１２についても同様であ
る。ヘッダデコード回路１０９は、メッセージヘッダレ
ジスタ２０１、クロスバ（ＸＢ）ステージ格納レジスタ
２０２、同期ラッチ２０３、ＡＮＤ回路２０４、セレク
ト回路２０５、デコード回路２０６、ブロードキャスト
レジスタ２０７、セレクト回路２０８、ＡＮＤ回路２０
９、２１０、及び信号線２５１〜２６５から構成され
る。ここで、図３の構成との相違点は、ＡＮＤ回路２１
０と信号線２６５が追加されていることであり、それ以
外は図３と同様である。なお、信号線１５８は信号線２
６４（４ビット）、信号線２５１（１ビット）及び信号
線２６５が束ねられ、６ビット信号線としてプライオリ
ティコントローラ１１３に接続される。

【００４３】図３で説明したように、メッセージヘッダ
レジスタ２０１は入力バッファ１０５からメッセージワ
ード信号を信号線１５４を介して受け取り、その内容を
毎サイクル更新する。同期ラッチ２０３はメッセージワ
ード内の同期ビットを信号線２５１を介して受け取り、
１サイクルの間保持する。ＡＮＤ回路２０４はメッセー
ジワード内の同期ビットを信号線２５１を介して、同期
ラッチ２０３から１サイクル前の同期ビットを信号線２
５８を介してそれぞれ受け取り、同期ビットが“１”→
“０”に変化するのを検出してメッセージヘッダを識別
し、ヘッダ識別信号を信号線２５９に送出する。ＡＮＤ
回路２１０はメッセージヘッダレジスタ２０１内のブロ
ードキャストビットを信号線２５２を介して、ＡＮＤ回
路２０４からヘッダ識別信号を信号線２５９を介してそ
れぞれ受け取り、現在入力バッファから送られているメ
ッセージワードがメッセージヘッダの場合のみブロード
キャストビットの値を信号線２６５に対して出力する。
一方、セレクト回路２０５はメッセージヘッダレジスタ
２０１のステージ０〜３宛先ポートをそれぞれ信号線２
５３〜２５６を介して、ＸＢステージ格納レジスタ２０
２からクロスバスイッチのステージ数を信号線２５７を
介してセレクト信号として受け取り、宛先ポートを選択
する。デコード回路２０６はセレクト回路２０５から宛
先ポートを信号線２６０を介して受け取り、出力ポート
数分のビット幅（本実施例では４ビット）にデコードす
る。セレクト回路２０８はデコード回路２０６からデコ
ードされた宛先ポートを信号線２６１を介して、ブロー
ドキャストレジスタ２０７からブロードキャストメッセ
ージの出力ポートを信号線２６２を介してそれぞれ受け
取り、さらにメッセージワード内のブロードキャストビ
ットを信号線２５２を介してセレクト信号として受け取
り、ブロードキャストビットが“１”の場合はブロード
キャストレジスタ２０７からの出力を、“０”の場合は
デコード回路２０６からの出力をそれぞれ出力ポート信
号として選択する。ＡＮＤ回路２０９はセレクト回路２
０８から出力ポート信号を信号線２６３を介して、ＡＮ
Ｄ回路２０４からヘッダ識別信号を信号線２５９を介し
てそれぞれ受け取り、現在入力バッファから送られてい
るメッセージワードがメッセージヘッダの場合のみ出力
先ポート信号を信号線２６４に対して出力する。

【００４４】このようにして、図５のヘッダデコード回
路１０９の場合、信号線２６４の出力先ポート信号（４
ビット）と信号線２５１の同期ビット（１ビット）及び
信号線２６５のブロードキャストビット（１ビット）が
メッセージヘッダ情報として信号線１５８を介してプラ
イオリティコントローラ１１３へ伝達される。

【００４５】次に図６乃至図８により、図１のプライオ
リティコントローラ１１３について詳細に説明する。

【００４６】図６において、プライオリティコントロー
ラ１１３は、入力ポート対応のリクエスト発行回路
（０）４１〜（３）４４、出力ポート対応のリクエスト
調停回路（０）４５〜（３）４８、ブロードキャスト調
停回路４９及び信号線４３０〜４３４、４４０〜４４
４、４５０〜４５４、４６０〜４６４、４７０〜４７
４、４８０〜４８４、４９０〜４９４から構成される。
信号線４３４は信号線４３０〜４３３を４本束ねて構成
された４ビット信号線であり、信号線４４４、４５４、
４６４、４７４、４８４及び４９４もそれぞれ信号線４
４０〜４４３、４５０〜４５３、４６０〜４６３、４７
０〜４７３、４８０〜４８３及び４９０〜４９３を４本
束ねて構成された４ビット信号線である。ブロードキャ
スト調停回路４９は、カウンタラッチ４０１、デコード
回路４０２、ＡＮＤ回路４０３、ＯＲ回路４０４、２ビ
ットカウンタ４０５及び信号線４２０〜４２３からな
る。なお、ＡＮＤ回路４０３は、それぞれ入力ポートご
と、すなわち、リクエスト発行回路（０）４１〜（３）
４４に対応して設けられる。

【００４７】まず、該プライオリティコントローラ１１
３の動作概要を説明する。リクエスト発行回路（０）４
１〜（３）４４は、それぞれ、ヘッダデコード回路１０
９〜１１２からメッセージヘッダ情報（同期ビット、ブ
ロードキャストビット、出力先ポート信号からなる）を
信号線１５８〜１６１を介して、ブロードキャスト調停
回路４９からブロードキャストリクエスト発行許可信号
を信号線４３０〜４３３を介して受け取り、リクエスト
調停回路（０）４５〜（３）４８に対してそれぞれ、ブ
ロードキャスト信号を信号線４４０〜４４３を介して、
リクエスト信号を信号線４５０〜４５３、４６０〜４６
３、４７０〜４７３及び４８０〜４８３を介して、同期
ビットを信号線４９０〜４９３を介して送出する。さら
に、該リクエスト発行回路（０）４１〜（３）４４は、
ブロードキャスト調停回路４９に対してもブロードキャ
スト信号を信号線４４０〜４４３を介して送出する。リ
クエスト調停回路（０）４５〜（３）４８は、それぞ
れ、リクエスト発行回路（０）４１〜（３）４４からリ
クエスト信号を信号線４５４、４６４、４７４及び４８
４を介して、同期ビットを信号線４９４を介して受け取
り、リクエスト調停処理を行い、メッセージ送出許可信
号を信号線１６２〜１６５を介してプライオリティ回路
１１４〜１１７に対して発行する。さらに、該リクエス
ト調停回路（０）４５〜（３）４８は、それぞれ、リク
エスト発行回路（０）４１〜（３）４４からブロードキ
ャスト信号を信号線４４４を介して、また、出力バッフ
ァ監視回路１２２〜１２５からブロードキャスト送出許
可信号を信号線１７４〜１７７を介して受け取り、メッ
セージがブロードキャストメッセージの場合、ブロード
キャスト送出許可信号が出されているのを確認してから
メッセージ送出許可信号を信号線１６２〜１６５を介し
てプライオリティ回路１１４〜１１７に発行する。ブロ
ードキャスト調停回路４９は、リクエスト発行回路
（０）４１〜（３）４４からブロードキャスト信号を信
号線４４４を介して受け取り、それらをラウンドロビン
で処理して、ブロードキャストリクエスト発行許可信号
を信号線４３４を介してリクエスト発行回路（０）４１
〜（３）４４へ発行する。

【００４８】ここで、ブロードキャスト調停回路４９の
動作を少し詳しく説明する。カウンタラッチ４０１は２
ビットカウンタ４０５の出力を信号線４２３を介して受
け取り、入力ポート番号を保持する。デコード回路４０
２はカウンタラッチ４０１の出力を信号線４２０を介し
て受け取り、４ビットにデコードする。各入力ポート対
応のＡＮＤ回路４０３は、それぞれ、リクエスト発行回
路（０）４１〜（３）４４からブロードキャスト信号を
信号線４４４を介して、デコード回路４０２の出力を信
号線４２１を介して入力し、カウンタラッチ４０１の示
す入力ポート番号のリクエスト発行回路からブロードキ
ャスト信号が出力されていた場合、該リクエスト発行回
路に対してブロードキャストリクエスト発行許可信号を
信号線４３４を介して発行する。ＯＲ回路４０４は各Ａ
ＮＤ回路２０４からの出力（ブロードキャストリクエス
ト発行許可信号）を信号線４３４を介して入力し、その
ＯＲを取る。２ビットカウンタ４０５はカウンタラッチ
４０１の出力を信号線４２０を介して受け取り、ＯＲ回
路４０４の出力を信号線４２２を介してカウント（Ｃ
Ｎ）入力として受け取り、ブロードキャストリクエスト
発行許可信号が送出されていない間はカウントを続け、
一度ブロードキャストリクエスト発行許可信号が送出さ
れると、該ブロードキャストメッセージの送出が終了す
るまでカウントを中断する。

【００４９】次に、図７により、図６のリクエスト発行
回路（０）４１の構成及び動作を詳細に説明する。な
お、他のリクエスト発行回路（１）４２〜（３）４４に
ついても同様である。リクエスト発行回路（０）４１
は、ブロードキャストラッチ５０２、出力先ポートラッ
チ５０３〜５０６、ＡＮＤ回路５０７〜５１１及び信号
線５５０〜５５８から構成される。

【００５０】図５のヘッダデコード回路１０９で述べた
ように、本実施例では、信号線２６４を介して伝達され
る出力先ポート信号は４ビットであり、これらは出力ポ
ート０〜３に対応するビット毎に分割され、それぞれ信
号線５５０〜５５３を介して出力先ポートラッチ５０３
〜５０６へ入力される。信号線２５１を介して伝達され
る同期ビットは、そのまま信号線４９０を介してリクエ
スト調停回路（０）４５〜（３）４８へ送出されるとと
もに、ブロードキャストラッチ５０２へ入力される。信
号線２６５を介して伝達されるブロードキャストビット
もブロードキャストラッチ５０２へ入力される。

【００５１】ブロードキャストラッチ５０２は、ヘッダ
デコード回路１０９からのブロードキャストビットを信
号線２６５を介してセット信号として、同期ビットを信
号線２５１を介してリセット信号として受け取り、同期
ビットが“１”になるまでブロードキャストビットを保
持し、ブロードキャスト信号として信号線４４０を介し
てリクエスト調停回路（０）４５〜（３）４８及びブロ
ードキャスト調停回路４９に対して送出する。出力先ポ
ートラッチ５０３〜５０６は、それぞれ、出力先ポート
信号のポート０〜３に対応するビットを信号線５５０〜
５５３を介してセット信号として、ＡＮＤ回路５０８〜
５１１からリクエスト信号を信号線４５０、４６０、４
７０及び４８０を介してリセット信号として受け取り、
リクエストが発行されるまでその出力を保持する。ＡＮ
Ｄ回路５０７はブロードキャストラッチ５０２からブロ
ードキャスト信号を信号線４４０を介して、ブロードキ
ャスト調停回路４９からブロードキャストリクエスト発
行許可信号を信号線４３０を介して受け取り、ブロード
キャスト信号が出力されている場合はブロードキャスト
リクエスト発行許可信号が立つまで“１”を出力する。
ＡＮＤ回路５０８〜５１１は、それぞれ出力先ポートラ
ッチ５０３〜５０６の出力を信号線５５４〜５５７を介
して、ＡＮＤ回路５０７の出力を信号線５５８を介して
受け取り、通常メッセージならば直ちに、ブロードキャ
ストメッセージならばブロードキャストリクエスト発行
許可信号が発行されるのを待って、リクエスト信号を信
号線４５０、４６０、４７０、４８０を介してリクエス
ト調停回路（０）４５〜（３）４８に対して発行する。

【００５２】次に、図８により、図６のリクエスト調停
回路（０）４５の構成及び動作を詳細に説明する。な
お、他のリクエスト調停回路（１）４６〜（３）４８に
ついても同様である。リクエスト調停回路（０）４５
は、リクエストラッチ６０１、カウンタラッチ６０２、
デコード回路６０３、ＡＮＤ回路６０４、ＯＲ回路６０
５、２ビットカウンタ６０６、ＡＮＤ回路６０７〜６０
８、ＯＲ回路６０９、メッセージ送出許可ラッチ６１０
及び信号線６５０〜６５８から構成される。

【００５３】ここで、信号線４５４は各リクエスト発行
回路（０）４１〜（３）４４からのリクエスト信号が伝
達される信号線４５０〜４５３を４本束ねた信号線、同
様に、信号線４９４は同期ビットが伝達される信号線４
９０〜４９３を４本束ねた信号線、信号線４４４はブロ
ードキャスト信号が伝達される信号線４４０〜４４３を
４本束ねた信号線である。リクエストラッチ６０１、Ａ
ＮＤ回路６０４、６０７、６０８及びメッセージ送出許
可ラッチ６１０は、それぞれ、入出力ポート０〜３、す
なわち、リクエスト調停回路（０）４１〜（３）４４に
対応して設けられる。図１の出力バッファ監視回路１２
２からのブロードキャスト送出許可信号が伝達される信
号線１７４は、ＡＮＤ回路６０７のそれぞれに共通に接
続される。信号線１６２は、メッセージ送出許可ラッチ
６１０のそれぞれの出力を束ねた４ビット信号線であ
り、出力ポート０にメッセージを出力すべき入力ポート
に対応するメッセージ送出許可信号を図１のプライオリ
ティ回路１１４に送出する。

【００５４】各リクエストラッチ６０１は、リクエスト
発行回路（０）４１〜（３）４４から各リクエスト信号
を信号線４５４を介してセット信号として、同期ビット
を信号線４９４を介してリセット信号としてそれぞれ受
け取り、同期ビットが“１”になるまで各入力ポート０
〜３からの当該出力ポート０に対するリクエストを保持
する。カウンタラッチ６０２は２ビットカウンタ６０６
の出力を信号線６５５を介して受け取り、入力ポート番
号を保持する。デコード回路６０３はカウンタラッチ６
０２の出力を信号線６５１を介して受け取り、それを４
ビットにデコードする。各入力ポート対応のＡＮＤ回路
６０４は、それぞれ、リクエストラッチ６０１に保持さ
れたリクエストを信号線６５０を介して入力し、また、
デコード回路６０３のデコード出力を信号線６５２を介
して入力し、カウンタラッチ６０２の示す番号の入力ポ
ートからリクエストが発行されていた場合、該入力ポー
トに対応するＡＮＤ回路が“１”を出力する。ＯＲ回路
６０５は各ＡＮＤ回路６０４の出力を信号線６５３を介
して受け取り、そのＯＲを取る。２ビットカウンタ６０
６は、カウンタラッチ６０２の出力を信号線６５１を介
して受け取り、ＯＲ回路６０５の出力を信号線６５４を
介してＣＮ入力として受け取り、カウンタラッチ６０２
の示す番号の入力ポートからリクエストが発行されてい
ない場合はカウントを続けて、カウンタラッチ６０２の
値を更新し、リクエストが発行されていれば、対応する
リクエストがリセットされるまで、すなわち、メッセー
ジの送出が完了するまでカウントを中断する。

【００５５】一方、各ＡＮＤ回路６０７は、それぞれ、
リクエスト発行回路（０）４１〜（３）４４からブロー
ドキャスト信号を信号線４４４を介して、出力バッファ
監視回路１２２からブロードキャスト送出許可信号を信
号線１７４を介して受け取り、ブロードキャスト送出許
可が下りていなければ、ブロードキャスト信号が立って
いる入力ポートに対応するＡＮＤ回路が“１”を出力す
る。各ＡＮＤ回路６０８は、各ＡＮＤ回路６０４の出力
を信号線６５３を介して、各ＡＮＤ回路６５６の出力を
信号線６５６を介してそれぞれ受け取り、通常メッセー
ジならば直ちに、ブロードキャストメッセージの場合は
ブロードキャスト送出許可信号が立っているのを確認し
てから、対応するＡＮＤ回路６０４の出力をそのまま出
力する。ＯＲ回路６０９は各ＡＮＤ回路６０８の出力を
信号線６５７を介して受け取り、そのＯＲを取る。各メ
ッセージ送出許可ラッチ６１０は、各ＡＮＤ回路６０８
の出力を信号線６５７を介して受け取り、ＯＲ回路６０
９の出力をイネーブル（ＥＮ）入力として受け取り、Ａ
ＮＤ回路６０８の出力の何れかに“１”が立っていた場
合、それに対応する入力ポートに対してのメッセージ送
出許可信号を信号線１６２を介してプライオリティ回路
１１４に発行する。メッセージ送出許可ラッチ６１０の
内容はメッセージの送出が終了し、他のポートに対して
送出許可が下りるまで保持されるので、ブロードキャス
トメッセージ送出の途中で出力バッファの空き容量が減
り、ブロードキャスト送出許可信号が落ちたとしても、
ブロードキャストメッセージの送出が中断されることは
ない。

【００５６】次に、図９により、出力バッファ監視回路
１２２の構成及び動作を詳細に説明する。なお、出力バ
ッファ監視回路１２３〜１２５についても同様である。
出力バッファ監視回路１２２は、レジスタ７０１、７０
２、コンペア回路７０３及び信号線７１０〜７１３から
構成される。レジスタ７０２にはノードから送出される
ブロードキャストメッセージの最大容量が予め格納され
ているものとする。

【００５７】出力バッファ監視回路１２２は、出力バッ
ファ１１８からその空き容量を信号線７１０を介して受
け取り、レジスタ７０１に保持する。コンペア回路７０
３はレジスタ７０１及び７０２の格納値をそれぞれ信号
線７１２及び７１３を介して受け取り、両者を比較し
て、出力バッファ１１８の空き容量がレジスタ７０２に
格納されているブロードキャストメッセージの最大容量
以上の場合、プライオリティコントローラ１１３に対し
てブロードキャスト送出許可信号を信号線１７４を介し
て発行する。

【００５８】次に、図１及び図５〜図９に基づいて、４
ノードと４入力４出力のクロスバスイッチ１段で構成さ
れた本発明の並列計算機の一実施例の処理動作について
述べるが、通常メッセージの処理動作は図２〜図４で説
明した従来構成のものと基本的に同じであるため、ここ
では本発明の特徴であるブロードキャストメッセージが
同時に複数のノードから到着した場合の処理動作につい
て説明する。

【００５９】例として、図１において、ノード（１）１
１及びノード（３）１３が同時にブロードキャストを実
行する場合を考える。それぞれのブロードキャストメッ
セージは信号線１５０及び１５２を介してクロスバスイ
ッチ１０へ入力され、それぞれ入力バッファ１０５及び
１０７へ一時的に格納される。それぞれのメッセージヘ
ッダはヘッダデコード回路１０９及び１１１でデコード
され、メッセージヘッダ情報（ブロードキャストビッ
ト、出力先ポート信号及び同期ビット）は信号線１５８
及び１６０を介してプライオリティコントローラ１１３
へ伝達され、それぞれ図６のリクエスト発行回路（０）
４１及び（２）４３へと入力される。

【００６０】図７の入力ポート０対応のリクエスト発行
回路（０）４１において、ブロードキャストラッチ５０
２は、信号線２６５を介してメッセージヘッダのブロー
ドキャストビットによりセットされ、その値は信号線２
５１を介しての同期ビットによってリセットされるまで
保持される。またブロードキャストメッセージであるた
め、信号線５５０〜５５３を介して、出力先ポート信号
は全ての出力先ポートラッチ５０３〜５０６をセットす
る。入力ポート０に到着したメッセージが通常メッセー
ジの場合は、図５のヘッダデコード回路１０９のＡＮＤ
回路２１０でブロードキャスト信号がアサートされない
ため、ＡＮＤ回路５０７の出力は“０”であり、出力先
ポートラッチ５０３〜５０６がセットされた場合、ＡＮ
Ｄ回路５０８〜５１１はリクエスト調停回路（０）４５
〜（３）４８に対してリクエスト信号を直ちに発行し、
同時に出力先ポートラッチ５０３〜５０６をリセットす
る。しかし、到着したメッセージはブロードキャストメ
ッセージであるため、ブロードキャスト信号がアサート
され、ＡＮＤ回路５０７の出力は“１”で、ＡＮＤ回路
５０８〜５１１はオフとなり、リクエストの発行はブロ
ードキャスト調停回路４９からブロードキャストリクエ
スト発行許可信号が発行されるまで待たされる。リクエ
スト発行回路２（４３）でも同様の処理が行われ、ブロ
ードキャスト信号がアサートされ、リクエストの発行は
待たされる。

【００６１】図６のブロードキャスト調停回路４９で
は、ブロードキャストメッセージが複数到着した場合、
リクエスト発行の調停をラウンドロビンで行う。ブロー
ドキャストメッセージが何れかの入力ポートに到着する
まで、ＯＲ回路４０４の出力であるＣＮ入力が“０”で
あるため、２ビットカウンタ４０５はカウントを行い、
カウンタラッチ４０１の出力は“０”〜“３”で更新を
続け、これがデコード回路４０２でデコードされて、カ
ウンタラッチ４０１の出力に対応する入力ポートからブ
ロードキャスト信号がアサートされるのを待っている。
ノード（１）１１及びノード（３）１３から同時にブロ
ードキャストメッセージが送出された場合、リクエスト
発行回路（０）４１、（２）４３より信号線４４０、４
４２を介して、ブロードキャスト調停回路４９のＡＮＤ
回路４０３中の入力ポート０と２に対応するものに信号
線４４４を介してブロードキャスト信号が入力され、カ
ウンタラッチ４０１の値により、信号線４３４を介し、
ポート０或いは２の何れかのリクエスト発行回路に対し
てブロードキャストリクエスト発行許可信号が発行され
る。ここでは、入力ポート０のリクエスト発行回路
（０）４１に対して先にブロードキャストリクエスト発
行許可信号が発行される場合を述べる。ブロードキャス
トリクエスト発行許可信号が信号線４３４、４３０を介
してリクエスト発行回路（０）４１に伝えられると、図
７のＡＮＤ回路５０７の出力が“０”になり、ＡＮＤ回
路５０８〜５１１から信号線４５０、４６０、４７０、
４８０を介して全てのリクエスト調停回路（０）４５〜
（３）４８に対してリクエスト信号が発行されると同時
に、出力先ポートラッチ５０３〜５０６がリセットされ
る。また、ブロードキャストラッチ５０２は、ポート０
のブロードキャストメッセージの送出が終了するとリセ
ットされる。これにより、ブロードキャスト調停回路４
９内の２ビットカウンタ４０５はカウントを再開する。

【００６２】なお、調停に破れたポート２のブロードキ
ャストメッセージについては、ポート０のブロードキャ
ストメッセージの送出が終了した後に、ブロードキャス
ト調停回路４９内の２ビットカウンタ４０５がカウント
を再開し、カウンタラッチ４０１の値が“２”になるの
を待って、リクエスト発行回路（２）４３が信号線４３
４、４３２を介してリクエスト発行許可信号を受け取る
ことで、全てのリクエスト調停回路（０）４５〜（３）
４８に対してリクエストが発行される。

【００６３】図８のリクエスト調停回路（０）４５にお
いては、ポート０からのリクエスト発行により、リクエ
ストラッチ６０１のポート０に対応するものに“１”が
セットされる。リクエストが到着するまで、２ビットカ
ウンタ６０６はＣＮ入力が“０”であるためカウントを
行い、カウンタラッチ６０２の出力は“０”〜“３”で
更新を続けている。そして、ポート０からリクエストが
到着すると、２ビットカウンタ６０６がカウントを行
い、次にカウンタラッチ６０２の値が“０”になるのを
待って、デコード回路６０３のデコード出力により、Ａ
ＮＤ回路６０４のポート０に対応する出力に“１”が立
ち、２ビットカウンタ６０６のカウントが停止する。こ
こで、通常メッセージのリクエストの場合は、ブロード
キャスト信号がアサートされないため、ＡＮＤ回路６０
７のポート０に対応する出力は“０”であり、ＡＮＤ回
路６０４のポート０の出力が直ちにＡＮＤ回路６０８の
同じくポート０の出力に現れ、メッセージ送出許可ラッ
チ６１０の対応するラッチに格納された後、ポート０の
メッセージ送出許可信号（“０００１”）としてプライ
オリティ回路１１４に対して信号線１６２を介して伝達
される。

【００６４】しかし、いまは到着したメッセージはブロ
ードキャストメッセージであるため、ブロードキャスト
信号がアサートされ、次のようにして、出力バッファ監
視回路１２２からブロードキャスト送出許可信号が発行
されるのを待って、メッセージ送出許可信号が発行され
る。図９の出力バッファ監視回路１２２内では、常に出
力バッファ１１８の空き容量が監視されており、その値
が予めレジスタ７０２に格納されているブロードキャス
トメッセージの最大容量よりも多ければ、ブロードキャ
ストメッセージの送出を禁止し、空き容量が多くなる
と、ブロードキャスト送出許可信号を信号線１７４を介
してプライオリティコントローラ１１３に対して発行す
る。ここで、ブロードキャスト送出許可信号が発行され
ないとＡＮＤ回路６０７のポート０に対応する出力は
“１”であり、ＡＮＤ回路６０８の対応する出力は
“０”、メッセージ送出許可ラッチ６１０の対応するラ
ッチはリセットのままで、メッセージ送出許可信号は発
行されない。ブロードキャスト送出許可信号が発行され
ると、ＡＮＤ回路６０７のポート０に対応する出力が
“０”となり、この時、ＡＮＤ回路６０４のポート０の
出力は、ＡＮＤ回路６０８の対応する出力にそのまま現
れ、信号線６５７を介してＯＲ回路６０９及びメッセー
ジ送出許可ラッチ６１０の対応するラッチに伝達され、
信号線１６２を介して、入力ポート０に対するメッセー
ジ送出許可信号（“０００１”）としてプライオリティ
回路１１４へ伝達される。

【００６５】リクエスト調停回路（１）４６〜（３）４
８内でも同様の処理が行われて、時間的なずれはあるも
のの、それぞれ入力ポートに対するメッセージ送出許可
信号（“０００１”）がプライオリティ回路１１５〜１
１７に対して発行される。

【００６６】プライオリティ回路１１４〜１１７では、
入力ポート０に対するメッセージ送出許可信号（“００
０１”）を受けると、それぞれ入力バッファ１０５の出
力が出力バッファ１１８〜１２１へ入力されるよう内部
のスイッチ切り替えを行い、全てのプライオリティ回路
でスイッチ切り替えが完了したのを確認した後に、入力
バッファ１０５から全ての出力バッファ１１８〜１２１
へブロードキャストメッセージが同時に転送される。入
力ポート０のブロードキャストメッセージの転送が終了
すると、入力ポート２のブロードキャストメッセージの
調停処理が行われ、入力ポート０と同様にブロードキャ
ストメッセージが転送される。

【００６７】図１０に出力バッファ監視回路の他の実施
例を示す。これは、図１１のように、メッセージヘッダ
にメッセージ容量を格納し、これを出力バッファの空き
容量との比較に利用する方法である。出力バッファ監視
回路１２２は、ヘッダデコード回路１５８内でメッセー
ジヘッダから読み出されたメッセージ容量を信号線７１
１′を介して受け取りレジスタ７０２に格納する。出力
バッファ１１８の空き容量はレジスタ７０１に格納され
る。コンペア回路７０３は、レジスタ７０１の出力バッ
ファ空き容量とレジスタ７０２のメッセージ容量を比較
し、メッセージ容量以上の空き容量が確保できる場合に
ブロードキャスト送出許可信号を信号線１７４を介して
プライオリティコントローラ１１３へ伝達する。他の出
力バッファ監視回路１２３〜１２５についても同様であ
る。この実施例の場合、ブロードキャストメッセージの
容量がその最大容量よりも少なかった場合でも効率よく
ブロードキャストメッセージの転送を行うことができ
る。

【００６８】以上、図１の実施例においては、クロスバ
スイッチ内で同時に処理を行うブロードキャストメッセ
ージのリクエストを１つに制限したことで、同じクロス
バスイッチ内で経路を取り合って、デッドロックを発生
することを回避すると共に、ブロードキャストメッセー
ジの全ての出力先ポートの出力バッファの空き容量を監
視し、出力バッファ内にブロードキャストメッセージが
格納されることが確認できるまで、ブロードキャストメ
ッセージの転送を待つようにしたため、ブロードキャス
トメッセージの転送途中で入力バッファ内にメッセージ
を残したまま転送を中断するといった事態を避けること
ができ、ブロードキャストメッセージが多段のクロスバ
スイッチに渡って留まり出力ポートを解放しない、とい
ったデッドロック状態を回避できる。これは、例えば図
１２のようにクロスバスイッチを２×２段構成にした場
合あるいはそれ以上の多段構成した場合でもまったく同
じであり、同様にデッドロックを起こさずにブロードキ
ャスト機能を実現できる。

【００６９】

【発明の効果】以上述べたように、本発明によれば、ク
ロスバスイッチあるいはスイッチ型のネットワーク内で
同時に処理するブロードキャストメッセージを１つに制
限したことで、クロスバスイッチやネットワーク内でブ
ロードキャストメッセージ同士が経路を取り合って、デ
ッドロック状態を発生させることを回避できる。さら
に、ブロードキャストメッセージの最大容量以上の出力
バッファをクロスバスイッチやネットワーク内に用意
し、全ての出力先の出力バッファにブロードキャストメ
ッセージを格納できるだけの空き容量が確保できる時の
みにブロードキャストメッセージの転送を行うようにし
たことで、メッセージがクロスバスイッチやネットワー
クの多段に渡って留まり、デッドロック状態を発生させ
ることを回避できる。

【図面の簡単な説明】

【図１】本発明の一実施例の４ノードと４入力４出力の
クロスバスイッチ１段で構成された並列計算機の全体構
成図である。

【図２】従来技術における４ノードと４入力４出力のク
ロスバスイッチ１段で構成された並列計算機の全体構成
図である。

【図３】図２におけるヘッドデコード回路の構成図であ
る。

【図４】図２におけるプライオリティコントローラの構
成図である。

【図５】図１におけるヘッドデコーダ回路の構成図であ
る。

【図６】図１におけるプライオリティコントローラの全
体構成図である。

【図７】図６におけるリクエスト発行回路の構成図であ
る。

【図８】図６におけるリクエスト調停回路の構成図であ
る。

【図９】図１における出力バッファ監視回路の構成図で
ある。

【図１０】図１における出力バッファ監視回路の他の実
施例の構成図である。

【図１１】図１０の出力バッファ監視回路を使用する際
のメッセージヘッダの構成例である。

【図１２】本発明及び従来技術に係わる８ノードと４入
力４出力のクロスバスイッチ２×２段で構成された並列
計算機の一実施例の構成図である。

【図１３】ノードからクロスバスイッチへ転送されるメ
ッセージのフォーマットの一例である。

【符号の説明】

１０ クロスバスイッチ １１〜１４ ノード １０５〜１０８ 入力バッファ １０９〜１１２ ヘッダデコード回路 １１３ プライオリティコントローラ １１４〜１１７ プライオリティ回路 １１８〜１２１ 出力バッファ １２２〜１２５ 出力バッファ監視回路 ４１〜４４ リクエスト発行回路 ４５〜４８ リクエスト調停回路 ４９ ブロードキャスト調停回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数の入力ポートと複数の出力ポートを
   備え、入力ポートに入力されるメッセージを任意の出力
   ポートへ送出するクロスバスイッチにおいて、 各入力ポート対応にクロスバスイッチに到着したメッセ
   ージを格納する入力バッファと、 各出力ポート対応にクロスバスイッチから送出するメッ
   セージを格納する出力バッファと、 前記入力ポートに入力されたメッセージの種類を識別す
   る手段と、 前記出力バッファの空き容量を監視し、該空き容量がブ
   ロードキャストメッセージを格納するのに十分である場
   合にブロードキャスト送出許可信号を発行する手段と、 入力されたメッセージが通常メッセージの場合には、該
   メッセージを送出する出力ポートに対するメッセージ送
   出許可信号をそのまま発行し、複数の入力ポートにそれ
   ぞれブロードキャストメッセージが入力された場合に
   は、該複数のブロードキャストメッセージから一つを選
   択し、該ブロードキャストメッセージを送出する出力ポ
   ートのブロードキャスト送出許可信号が発行されていれ
   ば、該出力ポートに対するメッセージ送出許可信号を発
   行する手段と、 前記メッセージ送出許可信号に基づいて、入力バッファ
   と出力バッファの間の経路を切り替えてメッセージの転
   送を行う手段と、を有することを特徴とするクロスバス
   イッチ。
2. 【請求項２】 請求項１記載のクロスバスイッチをＭ×
   Ｎ段構成（Ｍ，Ｎは２以上の自然数）としたことを特徴
   とする多段クロスバスイッチ。
3. 【請求項３】 請求項１もしくは２記載のクロスバスイ
   ッチを備え、複数のプロセッサの間で、前記クロスバス
   イッチを介してメッセージ転送を行うことを特徴とする
   並列計算機。
4. 【請求項４】 複数の入力ポートと複数の出力ポートを
   具えたスイッチ型のネットワークを介してメッセージ転
   送を行うシステムのブロードキャスト通信方法におい
   て、 前記ネットワークの複数の入力ポートにそれぞれブロー
   ドキャストメッセージが到着した場合に、該複数のブロ
   ードキャストメッセージから一つを選択して、該ブロー
   ドキャストメッセージを複数の出力ポートへ転送する処
   理を行い、それが終了するのを待って別の入力ポートの
   ブロードキャストメッセージを選択することを特徴とす
   るブロードキャスト通信方法。
5. 【請求項５】 請求項４記載のブロードキャスト通信方
   法において、 各出力ポート対応に少なくとも最大長のブロードキャス
   トメッセージ以上の記憶容量を持つ出力バッファを備
   え、前記出力バッファの空き容量を監視し、該空き容量
   がブロードキャストメッセージを格納するのに十分であ
   る場合に、選択されたブロードキャストメッセージの転
   送を行うことを特徴とするブロードキャスト通信方法。