JPH10239662A

JPH10239662A - 液晶表示装置

Info

Publication number: JPH10239662A
Application number: JP4806297A
Authority: JP
Inventors: 友信 ▲もたい▼; Tomonobu Motai; Norihiko Kamiura; 紀彦上浦; Hisao Fujiwara; 久男藤原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-03-03
Filing date: 1997-03-03
Publication date: 1998-09-11

Abstract

(57)【要約】【課題】リフレッシュ時間が増大することを防止し、
高表示品質を得ることが可能な液晶表示装置を得る。【解決手段】マトリクス状に設けられた複数のスイッ
チング素子ＴＦＴ１と、マトリクス状に設けられた複数
の画素電極と、スイッチング素子ＴＦＴ１を選択するた
めの信号を供給する複数の第１配線Ｌscan(i) と、選択
されたスイッチング素子を介して画素電極に表示用信号
を供給する複数の第２配線Ｌref(j)とを有する第１の基
板と、第１の基板に対向する面に対向電極を設けた第２
の基板と、第１の基板と第２の基板との間に挟持され印
加される電圧履歴に応じて少なくとも２以上の表示状態
を呈する液晶層ＬＣと、各画素電極に対応して設けられ
液晶層ＬＣに保持された電荷を放電する複数の放電回路
Ｒx とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置、特に
各画素毎にスイッチング素子を設けてマトリクス表示を
行う液晶表示装置に関する。

【０００２】

【従来の技術】近年、情報ネットワークの普及に伴い、
携帯情報機器等持ち運び可能なバッテリ駆動を主体とす
る機器の市場が拡大してきている。バッテリの長期使用
という観点からは、バックライトが不要で低消費電力の
反射型ＬＣＤを用いることが望ましい。この反射型ＬＣ
Ｄとしては、偏光板が不要で明るい画面を実現できるコ
レステリック液晶を用いた表示方式が有力視されてい
る。

【０００３】コレステリック液晶は、図６に示すよう
に、電圧無印加状態のプレーナ相において、螺旋ピッチ
と屈折率の条件からある特定の波長領域において円偏光
の一方の成分を反射する性質を持つ。例えば、先の条件
を最適化することによって反射色を視感度の最も高い緑
色に設定することが可能である。液晶層に電圧を印加す
ると、弱い散乱を持つが半透明状態を呈するフォーカル
コニック相を経て螺旋構造が消失する透明なホメオトロ
ピック相となる。従って、液晶層の下側に光を吸収する
黒色層を設け、電圧無印加状態におけるプレーナ相、電
圧印加状態におけるホメオトロピック層或いはフォーカ
ルコニック相を電圧制御することにより、明暗表示する
ことが可能となる。

【０００４】また、フォーカルコニック相は準安定状態
であるため、駆動を最適化することにより、電圧無印加
状態であってもフォーカルコニック相を保ち続けること
が可能である。従って、プレーナ相とフォーカルコニッ
ク相の双安定性を利用したメモリ表示も可能であり、よ
り一層の低消費電力化の可能性がある。

【０００５】正の誘電異方性を持つコレステリック液晶
の場合、ホメオトロピック相における誘電率とフォーカ
ルコニック相及びプレーナ相における誘電率の誘電率異
方性Δεを比較すると、フォーカルコニック−ホメオト
ロピック相におけるΔεの方が小さいため応答速度が遅
くなる。また、一般にフォーカルコニック相における保
持率はホメオトロピック相に比べて劣っているため、Ｔ
ＦＴ等を用いたアクティブマトリックス駆動時には、十
分な書き込み・保持を行えないという問題が生じる。

【０００６】図７（ａ）に示すように、メモリ状態のプ
レーナ相で明表示を行っていた画素では、プレーナ−ホ
メオトロピック相間の応答速度は大きいため、液晶に印
加される電圧はホメオトロピック相に相転移するのに必
要な電圧Ｖ2 以上となり、ホメオトロピック相に相変化
することが可能である。また、これ以降のフレーム期間
において０〜Ｖ1 の電圧を印加することでプレーナ相に
再び相変化するので、正常な明暗表示が可能である。

【０００７】一方、図７（ｂ）に示すように、メモリ状
態のフォーカルコニック相で暗表示を行っていた画素で
は、フォーカルコニック−ホメオトロピック相間の応答
速度が遅く書き込み不足が生じ、またフォーカルコニッ
ク相における保持率が悪いために、図７（ａ）と同じ画
素電位を書き込んだとしても、保持期間における誘電緩
和や保持率低下により最終的に到達する液晶の印加電圧
がＶ2 未満となり、ホメオトロピック相に相変化できな
くなる。フォーカルコニック相からプレーナ相へは電気
的に相変化できないため、この画素に明表示させること
ができなくなるという問題が生じる。

【０００８】このように、ＴＦＴ等を用いたアクティブ
マトリックス駆動で明暗表示を行う場合、一旦ホメオト
ロピック相にするリセット動作が必要となるが、特にフ
ォーカルコニック相−ホメオトロピック相間の応答速度
が遅いため、短時間で十分なリセット動作を行うことが
困難であった。

【０００９】一方、図２５（ａ）に示すように、コレス
テリック液晶では、印加電圧を減少させるときの時定数
（τ1 、τ2 ）を変えることで、表示状態（反射率）が
異なってくる。具体的には、図２５（ｂ）に示すよう
に、液晶に加わる実効電位をゆっくり減少させた場合に
はフオーカルコニック相（準安定相）となる。一方、瞬
時に電圧を減少させた場合にはプレーナ相（安定相）へ
の転移となる。このような信号の供給方法により、液晶
の電荷を保存することなく、安定した２値のメモリ表示
が可能となる。

【００１０】しかし、フォーカルコニック相とするため
には、徐々に液晶に印加される電位を減少させる必要が
あり、その分各スイッチ素子の選択時間を長くとる必要
がある。該当ラインがプレーナ相を使用した表示のみで
ある場合には、該当する選択ラインの選択時間を短縮す
ることは可能であるが、一つの表示画素でもフォーカル
コニック相を使用した表示である場合には、このような
選択時間の短縮は行えず、表示画面のリフレッシュに長
い時間が必要となる。したがって、全画面の書換えを行
うためには、フリッカやライン状ムラなどの人間が見た
場合に不自然とならない表示とするためのリフレッシュ
時間（１５ｍ秒程度）よりはるかに長い時間を必要とす
ることになる。

【００１１】このような長いリフレッシュ時間が原因の
表示上の問題を回避するためには、リフレッシュ時間を
確保するために走査線を減らすことが考えられるが、こ
れは解像度の低下を招くことになる。また、単純マトリ
クス型ＬＣＤにみられるように、表示画面を２分割して
独立した走査による信号書き込みを行うことも考えられ
るが、この画面２分割の効果も走査時間を半分にできる
だけである。

【００１２】このように、コレステリック液晶を使用し
た液晶表示装置において、白表示から黒表示（あるいは
その逆）に表示の書き換えを行う場合に、全画面のリフ
レッシュが人間が表示の不自然さを感じない時間内に終
了しないために、フリッカやライン状ムラなどの表示ム
ラが発生するという問題があった。

【００１３】

【発明が解決しようとする課題】以上述べたように、コ
レステリック液晶等を用いてアクティブマトリックス駆
動により表示を行う場合、一旦ホメオトロピック相にす
るためのリセット動作が必要となるが、特にフォーカル
コニック相−ホメオトロピック相間の応答速度が遅いた
め、短時間で十分なリセット動作を行うことが困難であ
った。したがって、書き込み不足や保持特性の低下等に
より高コントラストが得られず、表示品質の高い表示を
得ることが困難であった。

【００１４】また、コレステリック液晶等を用いてアク
ティブマトリックス駆動により表示を行う場合、特にフ
ォーカルコニック−ホメオトロピック相間の応答速度が
遅いため、全画面のリフレッシュを人間が表示の不自然
さを感じない時間内に終了させることが困難であった。
したがって、フリッカやライン状ムラなどの表示ムラが
発生し、表示品質の高い表示を得ることが困難であっ
た。

【００１５】本発明の第１の目的は、例えばコレステリ
ック液晶等、印加電圧の履歴に応じて少なくとも２以上
の表示状態を呈する液晶を用いてアクティブマトリック
ス駆動により表示を行う場合、予め決められた相（例え
ばホメオトロピック相）へのリセットを確実に行ことが
でき、高表示品質を得ることが可能な液晶表示装置を提
供することにある。

【００１６】本発明の第２の目的は、例えばコレステリ
ック液晶等、印加電圧の履歴に応じて少なくとも２以上
の表示状態を呈する液晶を用いてアクティブマトリック
ス駆動により表示を行う場合、全画面のリフレッシュ時
間が増大することを防止し、高表示品質を得ることが可
能な液晶表示装置を提供することにある。

【００１７】

【課題を解決するための手段】本発明（第１の目的を達
成するための発明）における液晶表示装置は、マトリク
ス状に設けられた複数のスイッチング素子と、この複数
のスイッチング素子に対応してマトリクス状に設けられ
た複数の画素電極と、行方向に配列された前記スイッチ
ング素子に走査信号を順次供給する複数の走査線と、列
方向に配列された前記スイッチング素子を介して前記画
素電極に表示用信号を供給する複数の信号線とを有する
第１の基板と、この第１の基板に対向する面に対向電極
を設けた第２の基板と、前記第１の基板と前記第２の基
板との間に挟持され印加される電圧履歴に応じて安定相
と準安定相の少なくとも２以上の表示状態を呈する液晶
層（例えばコレステリック液晶を用いた液晶層）と、前
記複数のスイッチング素子のいずれにも前記走査信号を
供給しない休止期間において前記各走査線に接続された
前記各スイッチング素子を選択するとともに、この選択
されたスイッチング素子を介して前記信号線から前記液
晶層の表示状態を予め決められた表示状態に初期化する
ための信号（リセット信号）を供給する供給手段とを有
する。

【００１８】また、本発明（第１の目的を達成するため
の発明）における液晶表示装置は、マトリクス状に設け
られた複数のスイッチング素子と、この複数のスイッチ
ング素子に対応してマトリクス状に設けられた複数の画
素電極と、行方向に配列された前記スイッチング素子に
走査信号を順次供給する複数の走査線と、列方向に配列
された前記スイッチング素子を介して前記画素電極に表
示用信号を供給する複数の信号線とを有する第１の基板
と、この第１の基板に対向する面に対向電極を設けた第
２の基板と、前記第１の基板と前記第２の基板との間に
挟持され印加される電圧履歴に応じて安定相と準安定相
の少なくとも２以上の表示状態を呈する液晶層（例えば
コレステリック液晶を用いた液晶層）と、前記各走査線
に走査信号を供給する各走査期間のうち少なくとも２以
上の走査期間において同一の前記走査線に接続された前
記各スイッチング素子を選択するとともに、この選択さ
れたスイッチング素子を介して前記信号線から前記液晶
層の表示状態を予め決められた表示状態に初期化するた
めの信号（リセット信号）を供給する供給手段とを有す
る。

【００１９】前記各発明によれば（ここでは液晶層にコ
レステリック液晶を用いた場合について述べる）、所望
の画素に表示データを書き込む（本書き込み）前に、液
晶層に十分大きな実効電圧を印加することができるの
で、液晶の応答速度が上がり、短い期間でホメオトロピ
ック相に達する。つまり、ホメオトロピック相へのリセ
ット期間を短くすることができる。したがって、ホメオ
トロピック相からプレーナ相或いはホメオトロピック相
からフォーカルコニック相への書き込みを短時間で行う
ことができ、液晶の応答速度が遅いことによる書き込み
不足を低減することができる。特に、フォーカルコニッ
ク相からホメオトロピック相への書き込み不足や保持特
性不足を解消することができる。このことにより、高速
で高いコントラストの液晶表示装置を得ることができ、
表示品質の向上をはかることができる。

【００２０】また、前記各発明において、リセット信号
の書き込み動作を行った後、各画素に設けた蓄積容量を
介して画素電極に補助パルスを印加することにより、ホ
メオトロピック相への転移をより確実に行うことができ
る。

【００２１】また、本発明（第２の目的を達成するため
の発明）における液晶表示装置は、マトリクス状に設け
られた複数のスイッチング素子と、この複数のスイッチ
ング素子に対応してマトリクス状に設けられた複数の画
素電極と、前記スイッチング素子を選択するための信号
を供給する複数の第１配線と、選択された前記スイッチ
ング素子を介して前記画素電極に表示用信号を供給する
複数の第２配線とを有する第１の基板と、この第１の基
板に対向する面に対向電極を設けた第２の基板と、前記
第１の基板と前記第２の基板との間に挟持され印加され
る電圧履歴に応じて安定相と準安定相の少なくとも２以
上の表示状態を呈する液晶層（例えばコレステリック液
晶を用いた液晶層）と、前記各画素電極に対応して設け
られ前記液晶層に保持された電荷を放電する複数の放電
回路とを有する。

【００２２】前記発明によれば、各画素毎に放電回路を
設けたので、放電回路の放電状態（時定数）を適宜選択
することにより、液晶を所望の状態に転移することがで
きる。その結果、全画面のリフレッシュ時間の短縮化を
はかることが可能となり、表示品質の向上をはかること
ができる。

【００２３】前記発明において（ここでは液晶層にコレ
ステリック液晶を用いた場合について述べる）、例え
ば、前記スイッチング素子（ここでは第１のスイッチン
グ素子とする）とは別のスイッチング素子（ここでは第
２のスイッチング素子とする）及び抵抗を液晶層と並列
に設け、プレーナ相にする場合には、第１のスイッチン
グ素子を介して液晶層にホメオトロピック相になる電圧
を印加した後、第２のスイッチング素子を閉じた状態
（導通状態）にして急速な放電を行い、フォーカルコニ
ック相にする場合には、第１のスイッチング素子を介し
て液晶層に先の電圧よりも低い電圧（ホメオトロピック
相にならない電圧）を印加した後、第２のスイッチング
素子が開いた状態（非導通状態）で抵抗を通したゆっく
りした放電を行うようにする。

【００２４】また、前記発明において（ここでは液晶層
にコレステリック液晶を用いた場合について述べる）、
例えば、前記スイッチング素子（ここでは第１のスイッ
チング素子とする）とは別のスイッチング素子（ここで
は第２のスイッチング素子とする）及び抵抗を液晶層と
並列に設け、さらに第１及び第２のスイッチング素子の
導通状態を制御する第３のスイッチング素子を設け、ま
ず第３のスイッチング素子を介して第１のスイッチング
素子を導通状態にし、この導通状態の第１のスイッチン
グ素子を通して液晶層にホメオトロピック相になる電圧
を印加し、その後、プレーナ相にする場合には、第２の
スイッチング素子を閉じた状態（導通状態）にして急速
な放電を行い、フォーカルコニック相にする場合には第
２のスイッチング素子を開いた状態（非導通状態）にし
て抵抗を通したゆっくりした放電を行うようにする。な
お、前記各発明は、コレステリック液晶以外にも、例え
ば反強誘電性液晶等に適用することが可能である。

【００２５】

【発明の実施の形態】以下、本発明の各実施形態を説明
する。本発明の第１実施形態について説明する。なお、
本第１実施形態では、特に断らない限り、液晶表示装置
として図１に示す等価回路及び図２に示す素子構成のも
のを用いるものとする。

【００２６】まず、図１において、１１はマトリクス状
に設けられた薄膜トランジスタ（スイッチング素子）、
１２はスイッチング素子１１に走査信号を供給する走査
線、１３はスイッチング素子１１を介して画素電極に表
示用信号を供給する信号線、１４はコレステリック液晶
を用いた液晶層、１５は対向基板上に形成された対向電
極、１６は蓄積容量、１７は蓄積容量電極である。

【００２７】図２において、２１は薄膜トランジスタ基
板、２２は薄膜トランジスタ、２３はＩＴＯを用いた画
素電極、２４はブラックマトリクス層、２５は対向基
板、２６は対向電極、２７は液晶層である。

【００２８】図３は、本第１実施形態における第１の駆
動方法について示した図である。Ｖg は走査線１２に印
加される電圧、Ｖsig は信号線１３に印加される電圧、
Ｖcsは蓄積容量電極１７に印加される電圧、Ｖcom は対
向電極１５に印加される電圧である。

【００２９】本駆動方法では、表示データそのものは印
加していないブランキング期間（一画面を表示するフレ
ームとフレームの間の期間、垂直ブランキング期間に対
応）中に各走査線１２を選択するとともに、このブラン
キング期間中に液晶層１４をホメオトロピック相に相変
化させる信号（最大信号電圧が望ましい）を薄膜トラン
ジスタ１１を介して信号線１３から各画素電極に印加す
る。その後、所望の画素に表示データを書き込む前に一
定期間、蓄積容量１６を介して画素電極にさらに補助パ
ルスを印加する。このような方法により、液晶層１４に
加わる実効電圧を増大させることができるので、応答速
度が上がり、確実にホメオトロピック相にリセットする
ことができる。

【００３０】このように、液晶層には本書き込みのみに
よって得られる実効電圧よりも大きな実効電圧が印加さ
れるので、フォーカルコニック相にある液晶も短期間の
うちに十分ホメオトロピック相に相変化することが可能
となる。そして、事前にホメオトロピック相に十分応答
した状態で本書き込みを行うため、書き込み不足を大幅
に低減することができる。

【００３１】また、本駆動方法によれば、通常駆動期間
においても常に実効電圧を印加する従来の駆動方法に比
べて信号振幅をより小さくすることができる、すなわち
通常駆動状態における消費電力を低減することができ
る。

【００３２】なお、図３ではリセット期間に印加される
信号の極性が正、つまり正極性での最大信号電圧を図示
しているが、これはその後に書き込む所望の画素電位が
正極性だからである。したがって、蓄積容量から印加す
る補助パルスも正のパルスを印加する。交流駆動の負極
性の場合には、すべて逆の極性の電圧を印加すればよ
い。また、正負どちらの極性においても、リセット期間
に０Ｖ（信号振幅の中心値）又は０Ｖ近傍の信号を印加
して、リセット電圧が同じになるようにしてもよい。こ
のときは、蓄積容量から印加する補助パルスの振幅を大
きくすることで応答を速くすることができる。

【００３３】図４は、本第１実施形態における第２の駆
動方法について示した図である。図４（ａ）はある走査
線に対応する画素等に印加される各電圧波形を示してお
り、図４（ｂ）はその次に走査される走査線に対応する
画素等に印加される各電圧波形を示している。

【００３４】本駆動方法では、１水平走査期間（１Ｈ期
間）すなわち１ライン分の書き込み期間の一部（１水平
走査期間の前半に設けている）をリセット書き込み期間
にあてるとともに、本書き込みを行う水平走査期間及び
その前の水平走査期間のうち少なくとも２以上の水平走
査期間のリセット書き込み期間において、リセット書き
込みを行うようにしている。すなわち、これら複数のリ
セット書き込み期間中に、液晶層１４をホメオトロピッ
ク相に相変化させる信号を薄膜トランジスタ１１を介し
て信号線１３から各画素電極に印加している。そして、
これら複数のリセット書き込み期間の間の期間に、蓄積
容量１６を介して画素電極にさらに補助パルスを印加し
ている。

【００３５】本駆動方法によっても、第１の駆動方法と
同様、液晶層１４に加わる実効電圧を増大させることが
できるので、応答速度が上がり、確実にホメオトロピッ
ク相にリセットすることができる。

【００３６】図５は、本第１実施形態における第３の駆
動方法について示した図である。図５（ａ）はある走査
線に対応する画素に印加される各電圧波形を示してお
り、図５（ｂ）はその次に走査される走査線に対応する
画素に印加される各電圧波形を示している。

【００３７】本駆動方法は、上記第２の駆動方法を変形
したものであり、蓄積容量からの補助パルスをリセット
書き込みのときにも印加することにより、書き込み特性
をより高速にしたものである。

【００３８】なお、本第１実施形態における上記各駆動
方法では、いずれも蓄積容量から補助パルスを印加する
ようにしているが、必ずしもこの補助パルスを印加する
必要はなく、リセットパルスのみを印加するようにして
もよい。

【００３９】つぎに、本発明の第２実施形態について説
明する。本実施形態においても、特に断らない限り、液
晶にはコレステリック液晶を用いるものとする。まず、
図８及び図９を参照して、本第２実施形態における第１
の具体例について説明する。図８は本具体例の等価回路
図、図９はその動作を説明するための波形図である。

【００４０】図８において、Ｌscan(i) はｉ番目の走査
線、Ｌg(j)はｊ番面のリフレッシュ信号線、Ｌref(j)は
ｊ番目のリファレンス電圧線であり、走査線Ｌscan(i)
とリフレッシュ信号線Ｌg(j)との交点には、薄膜トラン
ジスタを用いたスイッチ素子ＴＦＴ３のゲート端子及び
ドレイン端子がそれぞれが接続されている。また、ＴＦ
Ｔ３のソース端子には、スイッチ素子ＴＦＴ１及びＴＦ
Ｔ２のゲート端子が接続されている。スイッチ素子ＴＦ
Ｔ１のしきい値電圧Ｖth1 及びスイッチ素子ＴＦＴ２の
しきい値電圧Ｖth2 は、Ｖth1 ＞０＞Ｖth2 になるよう
に設定されている。

【００４１】走査線Ｌscan(i) より走査信号Ｖscan(i)
が供給され、スイッチ素子ＴＦＴ３が閉じられると、リ
フレッシュ信号線Ｌg(j)よりゲート制御信号Ｖg(j)がＴ
ＦＴ１及びＴＦＴ２に供給される。Ｖg(j)を適当に選択
することで、スイッチ素子ＴＦＴ１のみを閉じることが
可能であり、ＴＦＴ１を介して液晶駆動信号Ｖref(j)が
配線Ｌref(j)から画素電極に印加される。

【００４２】この時、コレステリック液晶がホメオトロ
ピック相に転移するように、リファレンス電圧線Ｌref
(j)には電圧Ｖref(j)が供給されている。この電圧印加
がなされた後に、ゲート制御信号Ｖg(j)をオフレベルに
すると、スイッチ素子ＴＦＴ１は開放される。この時、
スイッチ素子ＴＦＴ２はオフ状態なので（図９（ｂ）参
照）、抵抗Ｒx での放電により画素電極の電位Ｖp(i,j)
は徐々に対向電極の電位Ｖcom に近づいていく。このゆ
っくりとした放電により、液晶は準安定相のフォーカル
コニック相へと転移する。この放電時間の時定数は、ホ
メオトロピック相への転移の後にフォーカルコニック相
に転移するための十分な転移時間を有するよう設定する
必要がある。

【００４３】なお、図８の回路では、時定数が抵抗Ｒx
により制御されているが、抵抗に対して容量が直列に接
続された回路、或いは、液晶容量に並列に容量が形成さ
れている回路などを採用することも可能である。

【００４４】一方、ＴＦＴ１のみを閉じる信号を供給
し、Ｌref(j)より液晶がホメオトロピック相に転移する
電圧が加わるように電圧Ｖref(j)を印加する。その後、
電圧Ｖg(j)をスイッチＴＦＴ２が閉じる電圧に変化させ
て（図９（ａ）参照）、液晶層ＬＣの両端を低抵抗状態
とする。低抵抗状態になった場合、液晶層ＬＣに充電さ
れた電荷は抵抗Ｒx によって徐々に放電されるのではな
く、瞬時に放電されることになる。この時、信号の書き
込み当初には画素電極の電位Ｖp(i,j)はホメオトロピッ
ク相に転移する電位に達しているが、スイッチＴＦＴ２
を閉じることによって電位Ｖp(i,j)は急激に減少するこ
ととなる。その結果、液晶はホメオトロピック相からプ
レーナ相に転移することとなる。

【００４５】以上のようにして、プレーナ相（明表示）
とフォーカルコニック相（暗表示）の２つの表示状態を
保持可能なメモリ型表示を得ることができる。回路の具
体的な数値に関しては、液晶材料に依存した設計事項と
なるために明確な制約はないが、表示装置が人間の視覚
に依存するものであることから、視覚特性からの希望さ
れる適正値を示すことができる。例えば、人間の目が蛍
光灯の明滅を認識できないように、書き換えの光学応答
周期がある程度高速であれば表示性能を低下させること
はない。光学応答と電気的な信号の応答については、直
接的な対応関係はないが、電気的な応答が速ければ光学
応答も速いという関係はあるので、以下電気的な応答に
ついて述べる。

【００４６】問題となる時定数は、液晶の印加電圧を抵
抗Ｒx により徐々に放電させる場合の時定数と、スイッ
チ素子ＴＦＴ２により瞬時に放電させる場合の時定数で
ある。表示画面に面フリッカやライン状のムラが発生し
ない条件としては、繰り返し周波数が３０Ｈｚ以上であ
ることが必要と考えられ、この場合の時定数としては概
ね１１ｍｓ以下である必要がある。応答特性を考慮する
と、液晶容量と抵抗Ｒx とで決定される時定数は、書き
込み信号電圧の減衰が９５％程度になる時間（時定数の
３倍）が必要であるため、時定数としては４ｍｓ程度が
よいことになる。一方で、ＴＦＴ２を閉じることによる
瞬時の放電では、液晶のメモリ性が保持されれば、短時
間（数１０μｓ以上）の時定数でかまわない。以上検討
した最適条件は、液晶材料の応答に大きく依存するもの
であり、液晶材料の応答時間が短くなることで放電回路
の時定数を短くすることが可能となる。

【００４７】本駆動方法では、使用する液晶材料がメモ
リ特性を有するため、ある画素において同一の画像情報
を表示する場合には表示を変更する必要がない。したが
って、フィールド画像メモリに現在表示している画像デ
ータを保存しておき、このデータと次に書き込む画像デ
ータとの比較を行い、画像データの書換えが必要である
場合には上述の方法により画像データの書換えを行う。
一方、画像の書換えが不要である場合には、Ｌg(j)より
供給するゲート制御信号Ｖg(j)をオフ状態としてスイッ
チ素子ＴＦＴ１及びＴＦＴ２を閉じないようすれば、新
たにリファレンス電圧Ｖref(j)が書き込まれることがな
いため、表示状態がそのまま保持されることとなる。

【００４８】また、本回路では、液晶層ＬＣの両端に抵
抗Ｒx を接続する必要が生じる。一般に知られている液
晶表示装置では、２枚のガラス基板の両側に形成した電
極で液晶を挟み両電極間に電圧を印加する構成であるた
め、液晶が充填された基板間を横断して電気配線を行う
必要がある。液晶層に並列に抵抗を形成する方法として
は、導電性材料からなる柱状コネクタを各画素に形成し
た後に圧着することで電気的接続をとる方法の他、液晶
材料自身の抵抗値を制御することによって等価的に抵抗
を形成することも可能である。

【００４９】また、片側の基板に電圧印加のための電極
を形成して信号を印加するインプレーン法を用いた場合
には、片側の基板上に回路を形成することが可能であ
り、簡易に本回路を実現できる。この場合、抵抗は液晶
材料自身の抵抗により制御してもよく、時定数回路の条
件がうまく合えばあえて抵抗を形成する必要はない。液
晶材料の電気的特性については向上がみられており、目
的の時定数になるように抵抗値を設定することはそれほ
ど難しくはないと考えられる。同様に、ポリマー分散型
液晶のように、ポリマーの誘電率を選定することで液晶
自身の容量値を目的の容量値とし、時定数回路を構成す
ることも可能である。

【００５０】つぎに、第２の具体例について、図１０及
び図１１を参照して説明する。本例は、図８及び図９に
示した第１の具体例において、リファレンス電圧線Ｌre
f(i)とスイッチ素子ＴＦＴ３を使用せずに回路を形成し
たものである。

【００５１】同一走査線上のスイッチ素子ＴＦＴ１及び
ＴＦＴ２は、走査線Ｌscan(i) から供給される走査信号
Ｖscan(i) によってすべて同一動作することになる。し
たがって、フォーカルコニック相又はプレーナ相の信号
書き込みを選択するためには、Ｖg(j)による信号制御が
必要となる。

【００５２】走査信号Ｖscan(i) には、図１１に示すよ
うに、スイッチＴＦＴ１を閉じた後に遅れてスイッチＴ
ＦＴ２と閉じるような信号を入力する。プレーナ相にす
る場合には、Ｖg(j)にホメオトロピック相へ転移するに
十分な電圧を印加しておき、信号Ｖscan(i) によってス
イッチＴＦＴ２を閉じて液晶電位の急峻な放電を行う。
一方、フォーカルコニック相にするには、Ｖg(j)にはホ
メオトロピック相へ転移しないような電圧レベルを設定
し、液晶への書き込み電位がフォーカルコニック相に達
する電位としておく。そして、信号Ｖscan(i) による放
電を行うが、このとき液晶層に印加されていた電位はホ
メオトロピック相に転移する電位ではなかったので、フ
ォーカルコニック相のまま電位が減少し、そのまま表示
はフォーカルコニック相に落ち着くことになる。

【００５３】つぎに、第３の具体例について、図１２及
び図１３を参照して説明する。両基板間を縦断して電気
的接続をとることは、一般の液晶セル構造では容易では
ない。そこで、本第３の具体例では、時定数回路の接続
先を変更している。

【００５４】図８に示した第１の具体例では対向電極に
時定数回路の一方を接続していたが、本例では走査終了
後の走査線Ｌscan(i-1) に時定数回路を接続している。
Ｌscan(i-1) から走査信号が入力されるため電位Ｖp(i,
j)の変動が心配されるが、抵抗Ｒx からなる回路の時定
数は数ｍｓ程度であり、走査信号Ｖscan(i-1) のパルス
幅は数十μｓ程度であるので、Ｖp(i,j)の変動は小さい
と考えられる。一方、抵抗Ｒx に容量Ｃx を並列接続し
た場合には、抵抗Ｒx を介して電位Ｖp(i,j)が直接的に
変動することになり、液晶抵抗との分圧による電位降下
はみられるが、電位変動の期間が短いことから、その影
響は小さいと考えられる。

【００５５】なお、時定数回路の接続先としては、液晶
容量に並列に補助容量を形成する場合には、補助容量用
の配線に接続することが最もよいと考えられる。この場
合には、補助容量の電位を適宜変化させることで、スイ
ッチ素子の駆動電位を変えることができるので、種々の
物性値を持つ液晶材料において、駆動法による表示の最
適化を実現することができる。

【００５６】図１４及び図１５は、第４の具体例につい
て示したものであるが、図８及び図９に示した第１の具
体例と図１２及び図１３に示した第３の具体例との対応
関係と同様に、図１０及び図１１に示した第２の具体例
に対応するのものが本具体例である。したがって、本具
体例の動作等については、すでに説明した各具体例から
容易に類推可能であるため、詳細な説明は省略する。

【００５７】つぎに、第５の具体例について、図１６を
参照して説明する。さらに高速な書き込み動作を実現す
るためには、プレーナ相を選択する駆動パルス（スイッ
チ素子ＴＦＴ２を閉じるパルス）自身も短くする必要が
ある。そこで、本具体例では、図１６に示すようにダイ
オードＤm と保持容量Ｃm を設けている。駆動信号とし
ては、図９に示した信号をそのまま使用することが可能
である。

【００５８】メモリ駆動する場合に、スイッチＴＦＴ２
を閉じる信号を印加すると、その信号はスイッチＴＦＴ
２のゲート容量と保持容量Ｃm とに保持される。書き込
まれた電位は、駆動信号が取り除かれた後もダイオード
Ｄm により保持することが可能であり、スイッチＴＦＴ
２の閉じた状態を持続することができる。そして、ダイ
オードＤm のリーク或いは保持容量Ｃm 自身のリークに
より、ある一定の時間が経過するとスイッチＴＦＴ２は
開放状態となる。また、スイッチＴＦＴ２を瞬時に選択
するパルス入力によってプレーナ相への変化も可能とな
る。ここでは、別途容量Ｃm を追加しているが、スイッ
チＴＦＴ２自身が容量Ｃgs及びＣgdを有しており、これ
を利用することも可能である。

【００５９】以上、本第２実施形態における各具体例
（回路例及び駆動信号例）を示したが、回路例及び駆動
信号例を組み合わせることで、種々の回路等を構成する
ことも可能である。要するに、各画素毎に設けた回路中
に時定数回路が内蔵され、液晶電位の時間的変化に依存
した相変化の制御を行う回路が構成されていればよいの
である。

【００６０】つぎに、本発明の第３実施形態について説
明する。第２実施形態で示した例は表示性能を重視した
構成となっているが、画素内回路の複雑化は開口率の低
下、歩留まりの低下、多信号を供給することによる表示
信号の劣化を招く。したがって、簡単な回路構成で目的
とする表示品位が得られる表示装置が実現されることが
望ましい。本実施形態は、このような観点からなされた
ものである。

【００６１】そこでまず、図１７及び図１８を参照し
て、本実施形態における第１の具体例について説明す
る。本例では、放電用の抵抗として、ＴＦＴのオフ抵抗
或いは放電用抵抗を用いている。スイッチ素子ＴＦＴが
閉じた状態でホメオトロピック相に転移する電圧を加え
た後、そのまま電位を保持し続けるモード又は電位レベ
ルを下げるモードのいずれかを選択することにより、フ
ォーカルコニック相又はプレーナ相を選択する。前者
は、選択信号が除かれた後に抵抗Ｒを通した放電により
ゆっくりと電位が減少するので、ホメオトロピック相か
らフォーカルコニック相に転移する。一方、後者は、選
択期間中に瞬時に電位が減少するため、プレーナ相へと
転移することになる。なお、図中では、抵抗素子Ｒによ
りオフ時の抵抗値を設定しているが、可能ならばスイッ
チ素子自身のオフ抵抗値を使用してもよい。

【００６２】つぎに、図１９及び図２０を参照して、本
実施形態における第２の具体例について説明する。走査
線Ｌscan(i-1) に選択信号が供給されるとスイッチ素子
ＴＦＴ２が閉じ、スイッチＴＦＴ２を通して信号Ｖref
(j)が液晶層ＬＣに書き込まれる。スイッチＴＦＴ２が
開放状態となった後、Ｌscan(i) に選択信号が供給され
るとスイッチＴＦＴ１が閉じ、スイッチＴＦＴ１を通し
て信号Ｖsig(j)が液晶層ＬＣに書き込まれる。このスイ
ッチＴＦＴ１が閉じている状態で、まずホメオトロピッ
ク相に転移するのに十分な電位を加える。その後、プレ
ーナ相へ転移させる場合には、スイッチＴＦＴ１が閉じ
ている期間内にＶsig(j)の電位を減少させる。一方、フ
ォーカルコニック相へ転移させる場合には、初期に与え
た電位を保持していればよい。スイッチＴＦＴ１が開く
と、液晶層の電位は、抵抗Ｒを通しての放電によって徐
々に減少していく。この減少の速度は、抵抗Ｒの抵抗値
と容量Ｃ及び液晶容量Ｃlcの容量値によって設定するこ
とができる。

【００６３】本例では、スイッチＴＦＴ２を介したプリ
チャージによって液晶電位を上昇させておくことで、Ｌ
sig(j)から書き込む信号Ｖsig(j)の電圧範囲を低く押さ
えることを可能としている。この電位シフト回路によっ
て、Ｌsig(j)に信号を供給する駆動用ドライバの電源電
圧を低くすることができるので、大幅な低消費電力化が
可能となる。

【００６４】つぎに、図２１を参照して、走査信号の一
つ前の信号によるプリチャージと信号書き込みの例につ
いて説明する。まず、表示の反射率がｄ或いはｅの状態
において、プリチャージによりａ又はａ´の信号レベル
まで信号電位を上げる。その後、選択信号により本書き
込みの信号を書き込むが、フォーカルコニック相表示の
場合には、ホメオトロピック相へ転移させる必要がない
ので、ｂのレベルまでの信号を書き込んだ状態で、電位
をゆっくり下げればよい（図２１（ｃ）参照）。一方、
プレーナ相表示の場合には、ホメオトロピック相へ転移
させる必要があるので、信号レベルを上げてｃのレベル
まで十分に信号を書き込んだ後、走査選択期間内でスイ
ッチ素子を通して急峻に放電させれば、プレーナ相の非
メモリ表示へと転移する（図２１（ｂ）参照）。

【００６５】図１９において、容量Ｃと液晶容量Ｃlcと
の関係としては、ほとんどの信号が液晶層に加わること
が理想であるので、Ｃ＞Ｃlcであることが望ましい。ま
た、容量Ｃが十分大きいことで、Ｌsig(j)の信号変化Δ
Ｖsig(j)に対しての液晶電位変化ΔＶlc(j) が、 ΔＶlc(j) ＝Ｃ／（Ｃ＋Ｃlc＋Ｃgs）×ΔＶsig(j) となることから、容量値の大きなＣを使用することで、
駆動信号Ｖsig(j)をさらに低電圧化することができる。

【００６６】また、液晶は交流駆動が必要であるため、
信号Ｖsig(j)は一定の周期で極性を反転させる必要があ
る。１画面分が書き換わった後に逆極性で駆動する方
法、同一走査線上の極性が互い違いに逆極性となる信号
で駆動する方法、個々の信号線を互い違いに逆極性の信
号で駆動する方法等が提案されているが、本構成おいて
は、同一走査線の極性が互い違いに逆極性となる信号で
駆動する走査線反転方式の駆動が適している。これは、
スイッチＴＦＴ１による放電回路の安定性を考慮したた
めであり、Ｖsig(j)が交互に反転する逆極性の信号であ
った場合には、放電動作中の実効的な電位が両極性の中
間電位となるために、表示位置に依存しなくなるためで
ある。一方、信号線の各々が交互に逆極性となる駆動で
は、保持期間中での表示画面の上部と下部とでのＶsig
(j)の実効電位が異なるため、同一の初期電圧で放電回
路により電圧を減少させた場合でも、実効電位が画面の
上下方向で異なり、表示ムラとなる可能性がある。

【００６７】つぎに、本発明の第４実施形態について、
図２２及び図２３を参照して説明する。本実施形態は、
２値メモリ表示と多階調表示とを併用させて表示を行う
ものである。

【００６８】図２２に示した回路では、図８に示した回
路と比較して、スイッチ素子ＴＦＴ４が新たに一つ追加
されている。この追加されたスイッチＴＦＴ４はメモリ
表示の時と階調表示のフォーカルコニック相表示の時に
切り替えを行うものである。例えば、図２３に示すよう
に、各スイッチ素子ＴＦＴ１、ＴＦＴ２及びＴＦＴ４の
各しきい値電圧をＶth1 、Ｖth2 及びＶth4 とし、Ｖth
1 ＞Ｖth4 ＞Ｖth2 とすることで、Ｌg(j)に４値パルス
を入力して開閉動作をさせることもできる。なお、すべ
ての素子が、Ｎ型素子又はＰ型素子である必要はなく、
Ｎ型素子及びＰ型素子を適宜割り振るようにしてもよ
い。

【００６９】つぎに、本実施形態の動作を説明する。追
加したスイッチ素子ＴＦＴ４は、時定数回路による電位
変化を液晶層ＬＣに伝達する（フォーカルコニック相へ
のメモリ動作）かしない（多階調表示動作）かの選択に
使用される。２値メモリ型では、スイッチＴＦＴ４は常
時閉じた状態であるため、Ｖg(j)は常時しきい値Ｖth2
とＶth4 の間で保持される。

【００７０】一方、多階調型では、スイッチ素子ＴＦＴ
４は信号書き込み時には開いた状態である。メモリ型で
の駆動から多階調型の駆動へ動作モードが変更になった
場合や黒表示のフォーカルコニック相を解除する場合に
リフレッシュ動作をする必要がある。フォーカルコニッ
ク相からプレーナ相へ転移させる信号としては、数ライ
ン前の駆動信号（Ｖg(j-x)、Ｖref(j-x)、ｘ＝１〜２
０）を使用すればよいが、リフレッシュ動作のために
は、プレーナ相への転移が必要であるので、スイッチＴ
ＦＴ１を閉じてＬref(j)よりホメオトロピック相に変わ
る信号を加えた後に、スイッチＴＦＴ２及びＴＦＴ４が
閉じるパルスを入力し、液晶電位を急峻に減少させてプ
レーナ相にする。その後、スイッチＴＦＴ１のみを閉じ
て、階調信号を入力する。

【００７１】以上説明した例では、走査線毎にメモリ型
と多階調型の表示を選択可能であり、メモリ表示を書き
換えることなく多階調表示部を必要に応じた間隔で書き
換えればよいことになる。

【００７２】なお、図２２に示した例では、時定数回路
の構成としてスイッチＴＦＴ２、ＴＦＴ４及び抵抗Ｒx
を使用しているが、これに容量Ｃを追加して時定数回路
を構成してもよい。また、スイッチＴＦＴ２のゲートバ
イアス状態を変化させることで、抵抗Ｒx に相当する抵
抗としてもよい。また、スイッチＴＦＴ２のゲートバイ
アス状態をさらにきめ細かく設定することで、時定数回
路の抵抗成分を無段階で調整することも可能である。こ
れは、スイッチ素子ＴＦＴ２及び抵抗Ｒx の代用をスイ
ッチ素子ＴＦＴ４ですべて実現できる可能性を示すもの
である。本回路では、液晶層と並列接続された可変抵抗
により、初期化された液晶の相変化の経路を放電の時定
数を制御することで、表示状態を決めている。時定数回
路には、外部から入力された信号により制御される可変
抵抗素子のみ、抵抗とスイッチ、或いはその両方が最低
限存在していればよく、容量が加わることでさらに回路
の性能が向上する。

【００７３】また、表示画素の構成については、表示画
素を細かくすることが可能であれば、面積階調とするこ
とも可能であり、２値メモリ動作のみで多階調の表示が
可能である。また、ある階調レベルまでは２値メモリ動
作を利用した面積階調を使用して低消費電力化をはか
り、さらに階調が必要になった場合には多階調表示動作
とすることで、表示性能をあげることが可能である。こ
のメモリ特性を利用した表示方法として、本例では２値
的表示をあげているが、３値、４値或いはそれ以上のレ
ベルを保持することも材料によっては可能である。例え
ば、液晶ではないが、反強誘電体の３値レベルのメモリ
モードを利用すれば、このメモリ状態を並列接続した液
晶と組み合わせることで、３値表示の実現の可能性もあ
る。また、白黒の２値表示であっても、文字情報であれ
ば十分表示可能であり、ＲＧＢの２値表示であっても８
色表示を実現することができる。一般的に、文字情報は
静止画が多く、画像情報（多色）は動画が多いので、２
値メモリ表示であってもそれほどのハンデとはならな
い。さらに、３値表示が可能であれば２７色表示が可能
であり、表現力が大幅に向上し、低消費電力化がはかれ
ることになる。

【００７４】なお、以上の説明では液晶としてコレステ
リック液晶を用いたが、ヒステリシスを有するゲストホ
スト型液晶や反強誘電性液晶にも適用可能である。ゲス
トホスト型液晶において、色再現性やコントラストを上
げるために色素を様々に変えると、その逆効果として、
暗状態と明状態との間の変化時にヒステリシスが生じ
る。そして、暗状態から明状態に変化する際の応答速度
が遅いため、書き込み不足が生じる。そこで、上記実施
形態で説明した放電回路により、暗状態から明状態へと
ゆっくりと放電することで、一旦明状態にした後に所望
の信号（表示用映像信号）を加えるようにする。なお、
明状態から暗状態への信号書き込みは、暗状態から明状
態への信号書き込みに比べて速く、明状態から暗状態へ
の一方向の信号書き込みであるため、ヒステリシスがあ
っても良好な中間調表示ができる。

【００７５】反強誘電性液晶は、図２４に示すような特
性を有しているが、メモリ状態から一旦ａまで信号を印
加した後に、放電回路（時定数回路）を用いてｂのリセ
ット状態にすればよい。なお、本発明は上記各実施形態
に限定されるものではなく、その趣旨を逸脱しない範囲
内において種々変形して実施可能である。

【００７６】

【発明の効果】本発明によれば、所望の画素に表示デー
タを書き込む前に液晶層に十分大きな実効電圧を印加す
ることができるので、液晶の応答速度を上げることがで
きる。したがって、例えば液晶層にコレステリック液晶
を用いた場合には、ホメオトロピック相へのリセット期
間を短くすることができ、液晶の応答速度が遅いことに
よる書き込み不足を低減することができる。よって、高
速で高いコントラストの液晶表示装置を得ることがで
き、表示品質の向上をはかることができる。

【００７７】また、本発明によれば、放電回路の放電状
態（時定数）を適宜選択することにより、液晶を所望の
状態に転移することができる。したがって、全画面のリ
フレッシュ時間の短縮化をはかることが可能となり、表
示品質の向上をはかることができる。

【図面の簡単な説明】

【図１】液晶表示装置の回路構成を示した等価回路図。

【図２】液晶表示装置の素子構成を示した図。

【図３】本発明の第１実施形態における第１の駆動例を
示した図。

【図４】本発明の第１実施形態における第２の駆動例を
示した図。

【図５】本発明の第１実施形態における第３の駆動例を
示した図。

【図６】コレステリック液晶の特性について示した図。

【図７】従来技術の問題点を示した図。

【図８】本発明の第２実施形態における第１の具体例を
示した等価回路図。

【図９】本発明の第２実施形態における第１の具体例の
駆動波形例を示した図。

【図１０】本発明の第２実施形態における第２の具体例
を示した等価回路図。

【図１１】本発明の第２実施形態における第２の具体例
の駆動波形例を示した図。

【図１２】本発明の第２実施形態における第３の具体例
を示した等価回路図。

【図１３】本発明の第２実施形態における第３の具体例
の駆動波形例を示した図。

【図１４】本発明の第２実施形態における第４の具体例
を示した等価回路図。

【図１５】本発明の第２実施形態における第４の具体例
の駆動波形例を示した図。

【図１６】本発明の第２実施形態における第５の具体例
を示した等価回路図。

【図１７】本発明の第３実施形態における第１の具体例
を示した等価回路図。

【図１８】本発明の第３実施形態における第１の具体例
の駆動波形例を示した図。

【図１９】本発明の第３実施形態における第２の具体例
を示した等価回路図。

【図２０】本発明の第３実施形態における第２の具体例
の駆動波形例を示した図。

【図２１】本発明の第３実施形態における液晶の状態変
化を示した図。

【図２２】本発明の第４実施形態を示した等価回路図。

【図２３】本発明の第４実施形態の駆動波形例を示した
図。

【図２４】反強誘電性液晶の特性について示した図。

【図２５】コレステリック液晶の特性及び従来技術の問
題点を示した図。

【符号の説明】

１１…スイッチング素子１２…走査線１３…信号線１４…液晶層１５…対向電極ＬＣ…液晶層ＴＦＴ１…スイッチング素子Ｒx …抵抗（放電回路）Ｌscan(i) …第１配線Ｌref(j)…第２配線

Claims

【特許請求の範囲】

【請求項１】マトリクス状に設けられた複数のスイッ
チング素子と、この複数のスイッチング素子に対応して
マトリクス状に設けられた複数の画素電極と、行方向に
配列された前記スイッチング素子に走査信号を順次供給
する複数の走査線と、列方向に配列された前記スイッチ
ング素子を介して前記画素電極に表示用信号を供給する
複数の信号線とを有する第１の基板と、この第１の基板に対向する面に対向電極を設けた第２の
基板と、前記第１の基板と前記第２の基板との間に挟持され印加
される電圧履歴に応じて安定相と準安定相の少なくとも
２以上の表示状態を呈する液晶層と、前記複数のスイッチング素子のいずれにも前記走査信号
を供給しない休止期間において前記各走査線に接続され
た前記各スイッチング素子を選択するとともに、この選
択されたスイッチング素子を介して前記信号線から前記
液晶層の表示状態を予め決められた表示状態に初期化す
るための信号を供給する供給手段とを有することを特徴
とする液晶表示装置。
【請求項２】マトリクス状に設けられた複数のスイッ
チング素子と、この複数のスイッチング素子に対応して
マトリクス状に設けられた複数の画素電極と、行方向に
配列された前記スイッチング素子に走査信号を順次供給
する複数の走査線と、列方向に配列された前記スイッチ
ング素子を介して前記画素電極に表示用信号を供給する
複数の信号線とを有する第１の基板と、この第１の基板に対向する面に対向電極を設けた第２の
基板と、前記第１の基板と前記第２の基板との間に挟持され印加
される電圧履歴に応じて安定相と準安定相の少なくとも
２以上の表示状態を呈する液晶層と、前記各走査線に走査信号を供給する各走査期間のうち少
なくとも２以上の走査期間において同一の前記走査線に
接続された前記各スイッチング素子を選択するととも
に、この選択されたスイッチング素子を介して前記信号
線から前記液晶層の表示状態を予め決められた表示状態
に初期化するための信号を供給する供給手段とを有する
ことを特徴とする液晶表示装置。
【請求項３】マトリクス状に設けられた複数のスイッ
チング素子と、この複数のスイッチング素子に対応して
マトリクス状に設けられた複数の画素電極と、前記スイ
ッチング素子を選択するための信号を供給する複数の第
１配線と、選択された前記スイッチング素子を介して前
記画素電極に表示用信号を供給する複数の第２配線とを
有する第１の基板と、この第１の基板に対向する面に対向電極を設けた第２の
基板と、前記第１の基板と前記第２の基板との間に挟持され印加
される電圧履歴に応じて安定相と準安定相の少なくとも
２以上の表示状態を呈する液晶層と、前記各画素電極に対応して設けられ前記液晶層に保持さ
れた電荷を放電する複数の放電回路とを有することを特
徴とする液晶表示装置。